JP4157414B2 - 静電容量型外力検出装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、実装を容易にする静電容量型外力検出装置に関する。
【０００２】
【従来の技術】
静電容量型外力検出装置は、図6に示されるような装置が知られていた（例えば、特許文献１参照。）。
【０００３】
即ち、外力を検出するセンサ・チップ100と信号処理回路121が形成されたチップ120とがある。センサ・チップ100には、絶縁膜101とポリシリコン102、103、104が形成されている。ポリシリコン103は、梁によって接続され（図示せず）、ポリシリコン103は、外力によって変位可能な錘を形成する。外力によって錘103が変位するとポリシリコン102、104間のギャップで形成される静電容量が変化する。この静電容量の変化によって、外力を計測することが可能となる。
【０００４】
センサ・チップ100には、その出力を外部へ取り出すパッド105があり、チップ120には、そのセンサ・チップ100からの出力を入力とするパッド123とがあり、パッド105とパッド123とはワイヤー110によって、電気的に接続されている。
【０００５】
センサ・チップ100からの信号が、ワイヤー110を介して、信号処理回路121が形成されたチップ120へ接続され、信号処理回路121によって、外力を演算する。
【０００６】
【特許文献１】
特開平１０−２０６１６９（第２−３頁、第１５図）
【０００７】
【発明が解決しようとする課題】
従来の静電容量型外力検出装置では、センサと信号処理回路をワイヤーで接続するため、それぞれにワイヤー・ボンディングするためのパッドが必要となり、センサ及び信号処理回路ともにサイズが大きくなってしまった。また、ワイヤーの寄生容量によって、センサの検出精度を低下させるという課題があった。
【０００８】
そこで、この発明の目的は従来のこのような課題を解決するために、センサと信号処理回路を小型で、かつ、高精度に検出する静電容量型外力検出装置を得ることを目的としている。
【０００９】
【課題を解決するための手段】
本願発明にかかる静電容量型外力検出装置は、第一の絶縁体基板と、第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、第一の絶縁体基板の表面に形成された第一および第二の配線とを有する。さらに、第一の絶縁体基板の裏面に配置された第一の半導体層と、第一の半導体層の裏面に配置された第一の絶縁膜と、を有する。さらに、第一の半導体層中に形成された第一の空間と、第一の絶縁膜の裏面に配置された第二の半導体層と、第二の半導体層中に形成された第二の空間と、第二の空間中に形成された錘と、第一の半導体層中に形成された錘の変位を検出する信号処理回路と、を有する。そして、第一の配線は、第一の貫通孔を介して第一の絶縁体基板の下面の第一の空間に接続されており、信号処理回路の入力及び出力の一部は、第二の貫通孔を介して、第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする。
【００１０】
さらに、本願発明にかかる静電容量型外力検出装置は、第一または第二の配線が、第一の絶縁体基板の表面で接続されていることを特徴とする。
【００１１】
さらに、本願発明にかかる静電容量型外力検出装置は、第二の空間が、真空であることを特徴とする。
【００１２】
【発明の実施の形態】
上記問題点を解決するために、この発明では静電容量型外力検出装置において、センサと信号処理回路を集積化し、センサからの信号線を、センサ上部の絶縁体を貫通させ、前記絶縁体の上部へ接続し、信号処理回路の信号線も、前記絶縁体を貫通させ絶縁体の上部へ接続し、絶縁体の上部で、センサからの信号線と信号処理回路の信号線を、導体をパターニングして、接続した。
【００１３】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。図１は、本発明の第一の実施例を示す静電容量型外力検出装置である。半導体１（以下Si１と記載する）と酸化膜２と半導体３（以下Si３と記載する）が積層されたSOI構造の基板に、異方性エッチング等により加工が施され、錘の役割をする構造体４と空間６、７が形成される。錘４は、外力によって変位可能なように、バネの役割をする梁によってSi３に支えられている。
【００１４】
また、Si１には、ICのプレーナ・プロセス等により信号処理回路５が形成されている。Si１上には、信号処理回路５の入力、もしくは、出力に接続された導体（例えばAL）配線１５が、形成されている。
【００１５】
Si３は、台座の役割をする絶縁体１０、例えばガラスと（陽極）接合される。絶縁体１１には、貫通孔16（点線の○で囲った部分）があり、絶縁体１１の表面と裏面を貫通している。今、図１において、絶縁体１１の上側を表面、下側（S i１側）を裏面とする。絶縁体１１の裏面には、導体（例えばAL）による配線１４および、容量電極兼配線パターン１３が形成されている。
【００１６】
外力によって、錘４が変位すると、Si１と容量電極１３の空間７の隙間が変わり、Si１と容量電極１３の間の静電容量が変化する。この容量の変化を検出することで外力を測定することができる。
【００１７】
容量電極１３は、絶縁体１１の貫通孔１６を介して、絶縁体１１の表側へ接続される。絶縁体１１の表側には、導体による配線１２があり、配線１２と容量電極１３がコンタクトをとり、接続される。
【００１８】
一方、信号処理回路５からの配線１５は、絶縁体１１の裏面に形成された配線１４と、コンタクトをとり、さらに、絶縁体１１の貫通孔１6を介して、絶縁体１１の表側に形成されている配線１２と接続される。
【００１９】
次に信号処理回路５からの配線１５と絶縁体１１の裏面に形成された配線１４との接続について述べる。図２にその箇所の概略図を示す。Si１の上に酸化膜２３が形成されその上に信号処理回路（図２では図示せず）からの配線１５がパターニングされている。絶縁体１１からの配線１４との接続部分には、Si１中にSi１と異なる不純物型のwell２１が形成されている。
【００２０】
図２に示すように、絶縁体１１からの配線１４とSi１の接触部分にギャップ２２を設けることで、Si１と絶縁体１１との接合時に、段差が発生し、Si１と絶縁体１１の（陽極）接合で隙間が発生するのを防ぐ。ギャップ２２の高さは、配線１４の厚さA及び配線１５の厚さCの和（A+C）よりも小さくする。また、well２１の深さDは、ギャップ２２の深さよりも深くする。空間２４には、絶縁体１１とSi１を接合した時に、配線１４及び１５の一部が入り込む。
【００２１】
信号処理回路５からの配線１５と絶縁体１１の裏面に形成された配線１４との接続は、図２に示すように、導体（例えばAL）と導体（例えばAL）との接触による接続以外にも、図３に示すように、活性層１と配線１４の接触箇所の活性層１の領域に高濃度の不純物拡散する場合もある。図３では、絶縁体１１の裏面に形成された配線１４とSi１との接続箇所の概略を示している。
【００２２】
信号処理回路（図３では図示せず）からの導体配線１５は、Si１に形成された、well２１中に形成された高濃度拡散２０とコンタクトを形成し、その高濃度拡散２０は、絶縁体１１の裏面に形成された配線１４とコンタクトをとることで、信号処理回路からの配線１５は、高濃度拡散２０及び、配線１４を介して、絶縁体１１の表側の配線１２へ電気的に接続される。
【００２３】
高濃度拡散２０とwell２１は同一の不純物型とし、それは、Si１の不純物型と異なるものとする。例えば、高濃度拡散２０とwell２１は、ｎ型とし、Si１はｐ型とする。また、Si１がp型の場合は、Si１に形成される信号処理回路の一番低い電位とSi１の電位を等しくする。このようにすることで、高濃度拡散２０及びwell２１とSi１の絶縁が可能となる。
【００２４】
図３に示すように、絶縁体１１からの配線１４とS i１の接触部分にギャップ２２を設けることで、Si１と絶縁体１１との接合時に、段差が発生し、Si１と絶縁体１１の（陽極）接合で隙間が発生するのを防ぐ。ギャップ２２の深さは、配線１４の厚さAよりも浅くする。またコンタクトを確実にとるために、ギャップ２２の深さは、高濃度拡散２０の深さBよりも浅くする。
【００２５】
また、図１では、Si１と酸化膜２とSi３が積層されたSOI構造の基板としているが、これは、錘４の形成の際に、Si３をエッチングする時に、Siの異方性ドライエッチングを行う時のエッチング・ストップ層として、酸化膜２を利用することができる為である。従って、エッチング・ストップの条件を、例えば、エッチング速度と時間で制御すれば、SOI基板を使用する必要はない。
【００２６】
図４に、本発明の図１の静電容量型外力検出装置の平面図を示す。図１は、図４のＸ−Ｘ‘平面での断面図を示している。図４において、斜線が入っている部分がパターニングされた導体による配線（図１の１２）である。図４の導体による配線中の丸が、絶縁体１１の表面と裏面をつなぐ貫通孔である。
【００２７】
導体１２は、金属薄膜を絶縁体１１に貼り付けた後に、パターニングすることで実現できる。別の方法としては、導体１２は、高濃度の半導体とし、絶縁体１１と高濃度の半導体を（陽極）接合で張り合わせ、その後、適切な厚さまで高濃度の半導体を研磨等により薄くした後に、高濃度の半導体をパターニングすることで、実現することもできる。
【００２８】
また、Si３と絶縁体１０を陽極接合した後、高濃度半導体と陽極接合して貫通孔をふさいだ絶縁体１１とSi１を真空中で陽極接合することで、錘４の空間６及び７を真空に保つことが可能である。空間を真空に保つことで、錘が空気中よりも動きやすくなり、より感度の高い外力検出装置の作製が可能となる。
【００２９】
図５に、本発明の第2の実施例を示す。図１との違いは、第一の絶縁体上にパターニングされた配線１２の上に、バンプ３０が形成されている点である。バンプ３０の位置は、図５では貫通孔１６の上としているが、特に貫通孔の上以外にバンプを形成してもかまわない。
【００３０】
バンプ形成後、バンプ面を下にして実装基板にのせ、加熱することで表面実装することができる。
【００３１】
以上説明したように、本発明によれば外力を検出するセンサとその信号処理をする回路を同一素子として作製し、絶縁体基板の貫通孔を介してセンサの出力と信号処理回路を接続することで、小型化と、耐ノイズ性の優れた精度の高い静電容量型外力検出装置を構築することが可能である。
【００３２】
【発明の効果】
本発明の静電容量型外力検出装置は、小型化かつ、高精度化できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の第一の実施例の静電容量型外力検出装置
【図２】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図３】本発明の第一の実勢例の静電容量型外力検出装置の一部分
【図４】本発明の第一の実施例の静電容量型外力検出装置の平面図
【図５】本発明の第二の実施例の静電容量型外力検出装置
【図６】 従来の静電容量型外力検出装置
【符号の説明】
１、３ Si
２ 酸化膜
４ 錘
５ 信号処理回路
１０、１１ 絶縁体
１６ 貫通孔

Claims (3)

1. 第一の絶縁体基板と、
   前記第一の絶縁体基板の表面から裏面に貫通するように形成された第一および第二の貫通孔と、
   前記第一の絶縁体基板の表面に形成された第一および第二の配線と、
   前記第一の絶縁体基板の裏面に配置された第一の半導体層と、
   前記第一の半導体層の裏面に配置された第一の絶縁膜と、
   前記第一の半導体層中に形成された、形状の変化を静電容量の変化により検出するための第一の空間と、
   前記第一の絶縁膜の裏面に配置された第二の半導体層と、
   前記第二の半導体層中に形成された第二の空間と、
   前記第二の空間内に配置された、外力によって変位することで前記第一の空間の形状を変化させる錘と、
   前記第一の半導体層中に形成された前記錘の変位を検出する信号処理回路と、
   を有し、
   前記第一の配線は、前記第一の貫通孔を介して前記第一の絶縁体基板の下面の第一の空間に接続されており、
   前記信号処理回路の入力及び出力の一部は、前記第二の貫通孔を介して、前記第二の配線により前記第一の絶縁体基板の表面に接続されていることを特徴とする静電容量型外力検出装置。
2. 前記第一または前記第二の配線が、前記第一の絶縁体基板の表面で接続されていることを特徴とする請求項１に記載の静電容量型外力検出装置。
3. 前記第二の空間が、真空であることを特徴とする請求項１または２に記載の静電容量型外力検出装置。

Images