JP4995495B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4995495B2
JP4995495B2 JP2006166879A JP2006166879A JP4995495B2 JP 4995495 B2 JP4995495 B2 JP 4995495B2 JP 2006166879 A JP2006166879 A JP 2006166879A JP 2006166879 A JP2006166879 A JP 2006166879A JP 4995495 B2 JP4995495 B2 JP 4995495B2
Authority
JP
Japan
Prior art keywords
probing
chip
capacitance
probe
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006166879A
Other languages
English (en)
Other versions
JP2007335693A (ja
Inventor
博昭 鷹巣
祐広 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006166879A priority Critical patent/JP4995495B2/ja
Priority to US11/818,123 priority patent/US7535240B2/en
Priority to CN2007101388404A priority patent/CN101090114B/zh
Publication of JP2007335693A publication Critical patent/JP2007335693A/ja
Priority to US12/354,423 priority patent/US7804313B2/en
Application granted granted Critical
Publication of JP4995495B2 publication Critical patent/JP4995495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、トランジスタやプロービング用のパッド領域などの素子からなるシリコン基板上に構成する複数のＩＣチップを有する半導体装置における、プロービング時のプローブの位置ずれを検出する検知用パタンに関する。
従来、通常のＩＣにおいて、完成後の電気的特性などを検査するためにプロービングテストが一般的に行われている。
また、多数のプロービング用パッドを有するＩＣにおいては、チップ面積縮小の観点からプロービング用パッドの間隔を出来るだけ小さく設定することがＩＣのコスト対応のために必須である。
ここで、プロービングテストは細い検出用の針を用いて実施することが多いが、多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく、プローブ時における針の位置ずれの影響を受けやすい。また、プローブ時における針の横方向のずれのみならず、深さ方向の状態（位置や針の進入深さ）が適性でない場合にも、正確な電気的特性の取得ができなくなる場合がある。このため、プロービングテストに際して、適正な状態でテストが行えているか否かを判断するためにプロービング用の針の位置ずれをあらかじめ検出できることが望ましい。このため、プロービング時の針の位置ずれ検出用のパッドを設けて測定を行う手法が開示されている。（例えば、特許文献１参照。）
特開平６−４５４１９号公報（第１図）
しかしながら、上述のように多数のプロービング用パッドを有するＩＣにおいては、プロービング用パッドの間隔が小さく設定されており、プローブ時における針の位置ずれの影響を受けやすく、プロービングテストが正確に実施できなくなってしまったり、誤った特性を認識してしまったりという問題点があった。改善策として、プロービング時の針の位置ずれ検出のために特別なパッドを複数個設けて測定を行う手法を示した例も提案されているが、特別なパッドの占有面積が大きいことや、位置ずれの方向を検出できない、プローブの深さ方向の情報を得ることが出来ないなどの問題があった。
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
プロービングずれ検知用パタンは、保護膜の下部に形成された複数の微小な導電体により構成した。また、保護膜の下部に形成された複数の微小な導電体は、おのおのが電気的に絶縁されており、ＩＣチップの電気的測定を行うために用いるプロービング針の針先の底面よりも小さいサイズで形成した。そして、プロービングずれ検知用パタンはＩＣチップ毎に２個１対の形で設けるようにした 。
これらの手段によって、占有面積が小さく、横方向の位置ずれ量に加えて方向も検出でき、また深さ方向の情報を得ることもできる、プロービングずれ検知用パタンを有する半導体装置を得ることができる。
以上説明したように、本発明のプロービングずれ検知用パタンは、保護膜の下部に形成された複数の微小な導電体により構成し、保護膜の下部に形成された複数の微小な導電体は、おのおのが電気的に絶縁されており、ＩＣチップの電気的測定を行うために用いるプロービング針の針先の底面よりも小さいサイズで形成した。そしてＩＣチップ毎に２個１対の形で設けるようにした 。
これらの手段によって、占有面積が小さく、横方向の位置ずれ量に加えて方向も検出でき、また深さ方向の情報を得ることも可能な、プロービングずれ検知用パタンを有する半導体装置を得ることができる。
図１は、本発明による半導体装置の第１の実施例を示す模式的断面図であり、プロービングずれ検知用パタンを用いた適正なプローブ時の状態を示す。
シリコン酸化膜などからなる下地の絶縁膜６１０上に、微小なサイズのアルミニウムなどの導電体よりなる容量検出用ドットパタン６０１〜６０５がそれぞれ電気的に絶縁した独立した状態で形成されており、容量検出用ドットパタン６０１〜６０５上には窒化シリコン膜などの絶縁膜よりなる保護膜７０１が形成されている。
図１の例では、簡単のため平面的に複数の容量検出用ドットパタンを配置した中で、５個だけを取り出した一部分の断面図例を示している。
ここで、ＩＣチップの電気的な測定を行うためのプローブを行う際には、図１に示すように本発明のプロービングずれ検知用パタン上にも同時に針あてを行う。
保護膜７０１上には、プローブ針８０１が接触しており、保護膜７０１に対してＩＣチップの電気的測定を行うための適正な深さ方向のオーバードライブ（押し込み）がなされている状態となる。
ここで容量検出用ドットパタン６０１〜６０５とプローブ針８０１とは、保護膜７０１を介して容量を形成し、容量検出用ドットパタン６０１〜６０５おのおのの容量値は、プローブ針８０１との距離に応じて変化する。容量の変化を細かく検知するために容量検出用ドットパタン６０１〜６０５のサイズはそれぞれプローブ針８０１の底面より小さくなるように形成されている。
図４は、図１の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。
図４に示すように、容量値は、ずれ検出用の中央に位置設定した容量検出用ドットパタン６０３を中心に広がる形となっている。ここで適正な針あて状態における容量をあらかじめ測定しておくことにより、容量クリアライン９０１を設定することができる。
図４の例では、中央の容量検出用ドットパタン６０３を中心にして容量検出用ドットパタン６０１や容量検出用ドットパタン６０５に向かって緩やかに容量値が低下する形となっている。
また、容量検出用ドットパタン６０２、６０３、６０４の容量値は所定のクリアライン９０１を超える値を示している。
このように、図４の例では、中央の容量検出用ドットパタン６０３を中心にしてなだらかに容量検出用ドットパタン６０１や容量検出用ドットパタン６０５に向かって容量値が低下する形となっていることから横方向の針位置ずれが生じていないことが検知できる。また容量検出用ドットパタン６０２、６０３、６０４の容量値が所定のクリアライン９０１を超える値を示していることから、深さ方向の状態も適正であることが把握できる。このように図１に示した適正なプローブ時の状態を反映した特性を検知することができる。
図２は、本発明による半導体装置の第１の実施例において、プローブが横方向に位置ずれをしている状態を示す模式的断面図である。
下地の絶縁膜６１０上に、微小なサイズの導電体よりなる容量検出用ドットパタン６０１〜６０５がそれぞれ電気的に絶縁した独立した状態で形成されており、容量検出用ドットパタン６０１〜６０５上には保護膜７０１が形成されている。
図２の例では、簡単のため平面的に複数の容量検出用ドットパタンを配置した中で、５個だけを取り出した一部分の断面図例を示している。
ここで、ＩＣチップの電気的な測定を行うためのプローブを行う際に、図２に示すように本発明のプロービングずれ検知用パタン上にも同時に針あてを行う。
保護膜７０１上には、プローブ針８０１が接触しており、保護膜７０１に対してＩＣチップの電気的測定を行うための適正な深さ方向のオーバードライブ（押し込み）がなされている状態となる。
ここで容量検出用ドットパタン６０１〜６０５とプローブ針８０１とは、保護膜７０１を介して容量を形成し、容量検出用ドットパタン６０１〜６０５おのおのの容量値は、プローブ針８０１との距離に応じて変化する。ここで、容量の変化を細かく検知するために容量検出用ドットパタン６０１〜６０５のサイズはそれぞれプローブ針８０１の底面より小さくなるように形成されている。
図２の例では、プローブ針８０１が容量検出用ドットパタン６０１方向に横方向の位置ずれを生じている状態を示している。
図５は、図２の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。
図５の例では、容量値は、ずれ検出用の端部に位置する容量検出用ドットパタン６０１を中心に容量検出用ドットパタン６０５に向かって低下している形となる。ただし、容量検出用ドットパタン６０１、６０２の容量値は所定のクリアライン９０１を超える値を示す結果となる。
このことから、横方向の針の位置ずれが生じているが、深さ方向の状態は適正であるということが検知できる。このように、図２に示したプローブ針８０１が横方向に位置ずれを生じている状態を反映した特性を検知できる。その他の説明については、図１での説明をもってこれに充てる。
図３は、本発明における半導体装置の第１の実施例において、プローブのオーバードライブ量（押し込み量）が不足している状態を示す模式的断面図である。
下地の絶縁膜６１０上に、微小なサイズの導電体よりなる容量検出用ドットパタン６０１〜６０５がそれぞれ電気的に絶縁した独立した状態で形成されており、容量検出用ドットパタン６０１〜６０５上には保護膜７０１が形成されている。
図３の例では、簡単のため平面的に複数の容量検出用ドットパタンを配置した中で、５個だけを取り出した一部分の断面図例を示している。
ここで、ＩＣチップの電気的な測定を行うためのプローブを行う際に、図３に示すように本発明のプロービングずれ検知用パタン上にも同時に針あてを行う。
保護膜７０１上には、プローブ針８０１が接触しており、保護膜７０１に対してＩＣチップの電気的測定を行うための深さ方向のオーバードライブ（押し込み）がなされている状態となる。
ここで容量検出用ドットパタン６０１〜６０５とプローブ針８０１とは、保護膜７０１を介して容量を形成し、容量検出用ドットパタン６０１〜６０５おのおのの容量値は、プローブ針８０１との距離に応じて変化する。ここで、容量の変化を細かく検知するために容量検出用ドットパタン６０１〜６０５のサイズはそれぞれプローブ針８０１の底面より小さくなるように形成されている。
図３の例は、図１や図２の例に比べて、プローブ針８０１のオーバードライブ量が適性量に比べて不足している状態であるが、横方向についての位置ずれは生じていない状態を示している。
図６は、図３の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。
図６の例では、容量値は、ずれ検出用の中央に位置する容量検出用ドットパタン６０３を中心に容量検出用ドットパタン６０１、６０５に向かって低下する形をしているが、最大値を与える容量検出用ドットパタン６０３の容量値は所定のクリアライン９０１に満たない値を示す結果となっている。このことから、横方向の針の位置ずれは生じていないが、深さ方向のオーバードライブ量が不足した状態であることが検知できる。
このように、図３に示したプローブ針８０１のオーバードライブ量が適性量に比べて不足している状態を反映した特性を検知することができる。その他の説明については、図１での説明をもってこれに充てる。
図７は、本発明による半導体装置の第２の実施例を示す模式的平面図であり、プロービングずれ検知用パタンの配置実施例を示す。
複数のパッド領域２０１を有する複数のＩＣチップ１０１と、複数のＩＣチップ１０１の間にあるＩＣを切り出す際に切り代となるスクライブ領域３０１が形成されており、スクライブ領域３０１には、プロービングずれ検知用パタン４０１が形成されている。
図７の例では、プロービングずれ検知用パタン４０１はＩＣチップ１０１ひとつに対して離間した位置に２個１対（ペア）の形で設置されている。
ここでプロービングずれ検知用パタン４０１を２個１対で形成するのは、プロービング時におけるシーター方向のずれ（半導体ウエハの回転方向のずれ）を検出するためである。感度を向上させるために２個一対のプロービングずれ検知用パタン４０１はできるだけ離して配置したほうが良い。図７の例では、ＩＣチップ１０１ひとつに対して２個対（ペア）の形でプロービングずれ検知用パタン４０１を設置した例を示したが、多数のＩＣチップ１０１を同時にプロービングする例においては、同時にプロービングする複数のＩＣチップ１０１の全体に対して２個対（ペア）の形でプロービングずれ検知用パタン４０１を設置すれば、なおさらプロービングずれ検知用パタン４０１の占有面積を縮小できて良い。
図８は、本発明による半導体装置の第３の実施例を示す模式的平面図であり、プロービングずれ検知用パタンの他の配置実施例を示す。
図７に示した実施例と異なる点は、図７の例ではスクライブ領域３０１にプロービングずれ検知用パタン４０１が形成されていたのに対し、ＩＣチップ１０１内にプロービングずれ検知用パタン４０１が配置されている点である。
プロービングずれ検知用パタン４０１の占有面積によるＩＣチップ１０１の面積増大を防止する観点からは、図１に示したようにスクライブ領域３０１にプロービングずれ検知用パタン４０１を形成するとよいが、製造コストなどの観点から、ＩＣチップ１０１の面積に余裕がある場合にはＩＣチップ１０１内にプロービングずれ検知用パタン４０１を取り込んでも良い。その他の説明については図７と同一の記号を付記することで説明に代える。
本発明によるプロービングずれ検知用パタンの第１の実施例における適正なプローブ時の状態を示す模式的断面図である。 本発明によるプロービングずれ検知用パタンの第１の実施例において、プローブが横方向に位置ずれをしている状態を示す模式的断面図である。 本発明によるプロービングずれ検知用パタンの第１の実施例において、プローブのオーバードライブ量（押し込み量）が不足している状態を示す模式的断面図である。 図１の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。 図２の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。 図３の状態での各容量検出用ドットパタン６０１〜６０５とプローブ針８０１との間の容量を表した模式図である。 本発明によるプロービングずれ検知用パタンの第２の実施例における配置を示す模式的平面図である。 本発明によるプロービングずれ検知用パタンの第３の実施例における配置を示す模式的平面図である。
符号の説明
１０１ ＩＣチップ
２０１ パッド領域
３０１ スクライブ領域
４０１ プロービングずれ検知用パタン
５０１ 内側の導電体
５０２ 外側の導電体
６０１ 容量検出用ドットパタン
６０２ 容量検出用ドットパタン
６０３ 容量検出用ドットパタン
６０４ 容量検出用ドットパタン
６０５ 容量検出用ドットパタン
６１０ 下地の絶縁膜
７０１ 保護膜
８０１ プローブ針

Claims (4)

  1. 半導体基板と、
    前記半導体基板の表面に配置された、トランジスタおよび複数のプローブ針によるプローブがなされるパッド領域を有するＩＣチップと、
    前記ＩＣチップに隣接するスクライブ領域と、
    前記スクライブ領域に配置された、複数の微小な導電体およびこれらの導電体の周囲を覆う保護膜からなるプロービングずれ検知用パタンと、
    を有し、
    各々の前記複数の微小な導電体は前記保護膜により電気的に絶縁されており、前記複数のプローブ針の針先の底面よりも小さく、
    各々の前記複数の微小な導電体と前記プロービングずれ検知用パタンに針あてされた前記複数のプローブ針のうちのひとつとの間に形成される複数の容量により、前記プローブ針の位置ずれとオーバードライブ量とを検知できる半導体装置。
  2. 前記プロービングずれ検知用パタンは、前記ＩＣチップ毎に２個１対の形で設けられていることを特徴とする請求項１記載の半導体装置。
  3. 前記プロービングずれ検知用パタンは、プロービング工程において同時に測定される前記ＩＣチップ数毎に２個１対の形で設けられていることを特徴とする請求項１記載の半導体装置。
  4. 半導体基板と、
    前記半導体基板の表面に配置された、トランジスタおよび複数のプローブ針によるプローブがなされるパッド領域を有するＩＣチップと、
    前記ＩＣチップ内に配置された、複数の微小な導電体およびこれらの導電体の周囲を覆う保護膜からなるプロービングずれ検知用パタンと、
    を有し、
    各々の前記複数の微小な導電体は前記保護膜により電気的に絶縁されており、前記複数のプローブ針の針先の底面よりも小さく、
    各々の前記複数の微小な導電体と前記プロービングずれ検知用パタンに針あてされた前記複数のプローブ針のうちのひとつとの間に形成される複数の容量により、前記プローブ針の位置ずれとオーバードライブ量とを検知できる半導体装置。
JP2006166879A 2006-06-16 2006-06-16 半導体装置 Expired - Fee Related JP4995495B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006166879A JP4995495B2 (ja) 2006-06-16 2006-06-16 半導体装置
US11/818,123 US7535240B2 (en) 2006-06-16 2007-06-13 Semiconductor device
CN2007101388404A CN101090114B (zh) 2006-06-16 2007-06-15 半导体装置
US12/354,423 US7804313B2 (en) 2006-06-16 2009-01-15 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166879A JP4995495B2 (ja) 2006-06-16 2006-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2007335693A JP2007335693A (ja) 2007-12-27
JP4995495B2 true JP4995495B2 (ja) 2012-08-08

Family

ID=38875665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166879A Expired - Fee Related JP4995495B2 (ja) 2006-06-16 2006-06-16 半導体装置

Country Status (3)

Country Link
US (2) US7535240B2 (ja)
JP (1) JP4995495B2 (ja)
CN (1) CN101090114B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150084659A1 (en) * 2013-09-20 2015-03-26 Infineon Technologies Ag Contact arrangements and methods for detecting incorrect mechanical contacting of contact structures

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645419A (ja) 1992-07-21 1994-02-18 Hitachi Ltd 半導体装置
JPH09107011A (ja) * 1995-10-11 1997-04-22 Sharp Corp 半導体装置、およびこの半導体装置の位置合わせ方法
JP3157715B2 (ja) * 1996-05-30 2001-04-16 山形日本電気株式会社 半導体集積回路
JP2001189353A (ja) * 2000-01-04 2001-07-10 Toshiba Corp プローブ検査装置及びプローブ検査方法
JP3990124B2 (ja) * 2001-08-29 2007-10-10 松下電器産業株式会社 半導体ウェーハ検査用プローブの検査装置及び検査方法。
JP3793945B2 (ja) * 2002-05-30 2006-07-05 松下電器産業株式会社 電圧プローブ、これを用いた半導体装置の検査方法、およびモニタ機能付き半導体装置
KR100555504B1 (ko) * 2003-06-27 2006-03-03 삼성전자주식회사 결함 크기를 검출할 수 있는 반도체 소자의 테스트 구조및 이를 이용한 테스트 방법
JP2006003135A (ja) * 2004-06-16 2006-01-05 Hitachi Ltd 半導体集積回路の不良診断方法
JP4570446B2 (ja) * 2004-11-16 2010-10-27 パナソニック株式会社 半導体ウェハーおよびその検査方法
JP2007200934A (ja) * 2006-01-23 2007-08-09 Fujitsu Ltd プローブカードのプローブ針の針跡評価方法

Also Published As

Publication number Publication date
US7535240B2 (en) 2009-05-19
US20080001146A1 (en) 2008-01-03
CN101090114A (zh) 2007-12-19
US7804313B2 (en) 2010-09-28
JP2007335693A (ja) 2007-12-27
CN101090114B (zh) 2010-12-29
US20090121223A1 (en) 2009-05-14

Similar Documents

Publication Publication Date Title
US7616020B2 (en) Probe pad, substrate having a semiconductor device, method of testing a semiconductor device and tester for testing a semiconductor device
JP5933239B2 (ja) テスタ及びそのテスタを含んだテスト装置
US7612573B2 (en) Probe sensing pads and methods of detecting positions of probe needles relative to probe sensing pads
US7573278B2 (en) Semiconductor device
JP2008071999A (ja) 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法
JP4847907B2 (ja) 半導体検査装置
JP4995495B2 (ja) 半導体装置
US6298312B1 (en) Method of determining the tip angle of a probe card needle
JP2008218921A (ja) 位置ずれ量の測定用パターンおよび測定方法、ならびに半導体装置
TWI612315B (zh) 貫孔漏電與擊穿測試
JP2008047643A (ja) 半導体装置
JP2000106257A (ja) 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法
KR20190113958A (ko) 전기적 접속 장치
JP4914734B2 (ja) 半導体装置
US11099235B1 (en) Semiconductor device and method for detecting needle mark shifting
JP3741086B2 (ja) 絶縁分離型半導体装置のための評価用半導体基板及び絶縁不良評価方法
TWI745829B (zh) 半導體裝置及針痕偏移檢測方法
JP7370182B2 (ja) 半導体装置およびその検査方法
JP7421990B2 (ja) 電気的接続装置および検査方法
JP2007214392A (ja) 半導体ウエハおよびウエハプローブ方法
CN113284815A (zh) 半导体装置及针痕偏移检测方法
JPS6231148A (ja) 半導体装置
JP2006086247A (ja) 半導体装置
JPS63250145A (ja) プロ−ブ装置
JPS60116144A (ja) 集積回路のプロ−プ試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120501

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4995495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees