JP3938202B1

JP3938202B1 - センサパッケージの製造方法

Info

Publication number: JP3938202B1
Application number: JP2006089586A
Authority: JP
Inventors: 徹馬場; 万士片岡; 隆司西條; 崇史奥戸; 浩嗣後藤; 久和宮島
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2006-03-28
Filing date: 2006-03-28
Publication date: 2007-06-27
Anticipated expiration: 2026-03-28
Also published as: JP2007266319A

Abstract

【課題】センシング部と回路部とを形成したセンサ基板に関する電気的特性の検査を容易かつ詳細に行うことを可能としたセンサパッケージの製造方法を提供する。
【解決手段】センサウェハ１０に、センシング部および回路部を有するセンサ基板１を形成する。また、パッケージウェハ２０に、センサ基板１に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板２を形成する。センサウェハ１０とパッケージウェハ２０とを接合した後、センサウェハ１０に形成されているセンサ基板１におけるセンシング部と回路部との電気的特性を総合的に検査する。検査を行った後にセンサ基板１および電極形成基板２の積層体を個別に切断分離する。
【選択図】図１

Description

本発明は、センシング部を備えるセンサ基板とセンサ基板に電気的に接続される貫通孔配線を備える電極形成基板とを接合したセンサパッケージの製造方法に関するものである。

従来から、ＳＡＷ装置のような電子装置を複数形成した基板ウェハと、電子装置に電気的に接続される貫通孔配線（導電性経路）を形成したカバーウェハとをウェハレベルで接合した後に、切断分離することにより、個々のパッケージを形成する技術が半導体装置の製造技術として知られている（たとえば、特許文献１参照）。また、特許文献１には、基板ウェハとカバーウェハとの接合後に、プローブを用いてウェハレベルで電子装置を電気的にテストすることが記載されている。
特開平６−３１８６２５号公報

特許文献１に記載された技術では、ＳＡＷ装置のような単体の電子装置についてウェハレベルで電気的にテストしているものであり、この種の電子装置は、他の回路部と組み合わせて初めて回路として動作するものであるから、電子装置を単体で電気的にテストしても回路部を構成したときの電気的特性については、あらためて検査しなおさなければならなず、検査過程が二度手間になっている。

本発明は上記事由に鑑みて為されたものであり、その目的は、センサパッケージの製造工程においてセンシング部と回路部とを同時に検査することを可能として検査工程の省力化を図ったセンサパッケージの製造方法を提供することにある。

請求項１の発明は、センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査する工程と、当該検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含み、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査する工程が付加されていることを特徴とする。

この方法によれば、センサ基板に形成したセンシング部と回路部との電気的特性をウェハレベルで検査するから、個別に分離した後に電気的特性を検査する場合に比較して、位置合わせなどの手間が少なく、検査に要する作業時間を短縮することができる。しかも、センサ基板にはセンシング部と回路部とを形成しているから、センサパッケージの製造過程において、センシング部と回路部とを同時に検査することができ、検査工程を省力化することが可能になる。

また、この方法によれば、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査するから、センシング部と回路部とが露出している状態でそれぞれの電気的特性を検査することができる。すなわち、パッケージウェハには検査用の電極を別途に設ける必要がないから、電極形成基板に検査用の貫通孔配線を余分に形成する必要がなく、コストの低減ができる。また、センサ基板に設ける端子は、貫通孔配線との電気的接続が可能であればよく、小面積に形成されるから、センシング部と回路部とに多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。しかも検査工程を接合前に実施するから、センシング部と回路部との検査を一括して行うことができ、不良箇所があれば不良箇所の特定が容易になる。さらに、センサウェハとパッケージウェハとの接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査するので、センサウェハとパッケージウェハとを接合する工程において貫通孔配線と端子との電気的接続に不良が生じた場合に不良発生箇所を特定しやすくなり、工程において不良を発生させる箇所へのフィードバックが容易になる。

以下に説明する実施形態では、支持部が質量体を囲繞するとともに、質量体から四方に延出させた可撓性を有する撓み部を介して支持部と質量体とを繋ぎ、各撓み部にピエゾ抵抗体からなる歪みゲージを設けることにより、質量体の変位に伴って撓み部に生じる応力を歪みゲージにより検出し、歪みゲージの抵抗変化を用いて加速度を検出する構成を例示する。つまり、センシング部が加速度センサを構成している例を示す。また、各質量体から四方に延出している撓み部にそれぞれ歪みゲージが配置されることにより、４本の撓み部を含む平面内で互いに直交する方向の２軸と、これらの２軸に直交する方向の１軸との合計３軸における加速度を個別に検出することが可能になっている。ただし、質量体を備えるセンサ装置であれば、加速度センサではなくジャイロセンサにおいても本発明の技術思想を適用することができ、質量体の変位の検出はピエゾ抵抗に限らず、従来技術として示した技術のように静電容量の変化として検出する構成を採用してもよい。また、撓み部は質量体から四方に延出する構成に限定されない。

本実施形態のセンサ装置は、図４に示すように、センシング部Ｄｓおよび回路部Ｄｃを形成した半導体基板からなるセンサ基板１と、外部回路を接続するパッド電極２５を厚み方向の一表面（図４の上面）に備えセンサ基板１の厚み方向の一表面（図４の上面）に封着される半導体基板からなる電極形成基板２と、センサ基板１の厚み方向の他表面（図４の下面）に封着される半導体基板からなるカバー基板３とを備える。すなわち、センサ装置は３枚の半導体基板の積層体からなる。センサ基板１と電極形成基板２とカバー基板３との外周形状は矩形状（図示例では正方形）であり、電極形成基板２とカバー基板３とはセンサ基板１と外形寸法が一致する。

センサ基板１はＳＯＩウェハからなるセンサウェハを加工することにより形成される。ここで用いるＳＯＩウェハは、シリコン基板からなる支持基板１０ａを有し、支持基板１０ａの厚み方向の一表面にシリコン酸化膜からなる埋込酸化膜としての絶縁層１０ｂを介してｎ形のシリコン層からなる活性層１０ｃが形成されている。さらに、センサ基板１において、活性層１０ｃの表面にはシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成される。したがって、活性層１０ｃは絶縁膜１６により表面が覆われる。また、電極形成基板２とカバー基板３とは、それぞれ異なるシリコンウェハを加工することにより形成してある。すなわち、センサ基板１の半導体基板としてＳＯＩウェハを用い、電極形成基板２とカバー基板３との半導体基板としてはシリコンウェハを用いている。

本実施形態における寸法例を例示すると、ＳＯＩウェハにおける支持基板１０ａの厚み寸法は３００〜５００μｍ、絶縁層１０ｂの厚み寸法は０．３〜１．５μｍ、シリコン層１０ｃの厚み寸法は４〜１０μｍとする。また、電極形成基板２を形成するパッケージウェハとしてのシリコンウェハの厚み寸法は２００〜３００μｍ、カバー基板３を形成するシリコンウェハの厚み寸法は１００〜３００μｍとする。もっとも、これらの数値は限定する趣旨ではなく目安を示す値である。また、ＳＯＩウェハの一表面であるシリコン層１０ｃの表面は（１００）面としてある。

センサ基板１は、図３、図５、図６、図７に示すように、平面視において（厚み方向に直交する方向から見たときに）枠状（本実施形態では矩形枠状）の支持部１１の中央部に質量体１２を備える形状に形成されている。つまり、質量体１２は支持部１１に囲繞されている。また、本実施形態では平面視において支持部１１の中心と質量体１２の中心とはほぼ一致している。支持部１１と質量体１２とは質量体１２から四方に延出する４本の撓み部１３により繋がれている。

各撓み部１３は、短冊状に形成された可撓性を有している。各撓み部１３は平面視において質量体１２の中心を通り互いに直交する２本の直線の上に配置される。つまり、各２本の撓み部１３がそれぞれ互いに直交する各直線上に配置される。この構成により、質量体１２は支持部１１に対して変位可能になる。支持部１１および質量体１２は、ＳＯＩウェハの支持基板１０ａと絶縁層１０ｂと活性層１０ｃとの全体を用い、撓み部１３はＳＯＩウェハにおける支持基板１０ａと絶縁層１０ｂとを除去し活性層１０ｃのみを用いる。したがって、撓み部１３は支持部１１および質量体１２に比較して十分に薄肉に形成される。

質量体１２は、４本の撓み部１３を介して支持部１１に結合されているコア部１２ａと、コア部１２ａに連続一体に連結された４個のリーフ部１２ｂとを備える。平面視においては、質量体１２は、５個の正方形のうちの１個の正方形を中心として他の正方形を周囲に４回回転対称となるように配列し、中心の正方形の各角部に他の各正方形の１つの角部をそれぞれ重複させた形状に形成される。本実施形態では、中心に配置した正方形に対応する部分がコア部１２ａに相当し、他の正方形のうちコア部１２ａと重複する部位を除いた部分がリーフ部１２ｂに相当する。言い換えると、コア部１２ａは平面視において正方形状であり、リーフ部１２ｂは正方形の一つの角部が切欠された形状になる。撓み部１３は、コア部１２ａの各辺の中央部に一体に連続し、各撓み部１３の幅方向（平面視において撓み部１３の延長方向とは直交する方向）の両側にリーフ部１２ｂが配置される。

各リーフ部１２ｂは、平面視において互いに直交する２本の撓み部１３と支持部１１とに囲まれる空間に配置されており、各リーフ部１２ｂと支持部１１との間にはそれぞれセンサ基板１の厚み方向に貫通するスリット１４が形成される。また、撓み部１３と各リーフ部１２ｂとは離間しており、撓み部１３を挟んで配置された各一対のリーフ部１２ｂの間隔は、各撓み部１３の幅寸法よりも大きくなっている。

なお、センサ基板１における支持部１１と質量体１２と撓み部１３とは、半導体装置の製造技術として知られているリソグラフィ技術およびエッチング技術を利用して形成することができる。

ところで、図示例は３軸の加速度センサであるから、加速度を検出する方向を定義しておく。センサ基板１の厚み方向に直交する方向をｚ軸方向とし、支持基板１０ａから活性層１０ｃに向かう向きを正の向きとする。また、活性層１０ｃの表面をｘｙ平面とし、ｘｙ平面において質量体１２の中心位置を原点とする。ｘ軸方向およびｙ軸方向は、それぞれコア部１２ａから撓み部１３が延出されている方向とし、右手系で正の向きを定義する。たとえば図５の右向きをｘ軸方向の正の向き、上向きをｙ軸方向の正の向きとする。したがって、質量体１２は、コア部１２ａを挟んで配置されたｘ軸方向の２本の撓み部１３と、コア部１２ａを挟んで配置されたｙ軸方向の２本の撓み部１３とにより支持部１１に繋がれていることになる。

質量体１２のコア部１２ａからｘ軸方向の正向き（図５においてコア部１２ａから右向き）に延出する撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ２が形成される。同様にして、コア部１２ａからｘ軸方向の負向き（図５においてコア部１２ａから左向き）に延出する撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ３が形成される。

質量体１２のコア部１２ａからｙ軸方向の正向き（図５においてコア部１２ａから上向き）に延長された撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ１が形成される。同様にして、コア部１２ａからｙ軸方向の負向き（図５においてコア部１２ａから下向き）に延長された撓み部１３には、コア部１２ａ側の一端部に２個１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成され、支持部１１側の一端部に１個のピエゾ抵抗Ｒｚ４が形成される。

ｘ軸方向に延長された２本の撓み部１３において、コア部１２ａ側の一端部に形成された４個のピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成され、ｘ軸方向の加速度が質量体１２に作用したときに撓み部１３に生じる応力が集中する領域に形成されている。ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、平面視においてｘ軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、図９における左端のブリッジ回路Ｂｘを構成するように接続される。

また、ｙ軸方向に延長された２本の撓み部１３において、コア部１２ａ側の一端部に形成された４個のピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成され、ｙ軸方向の加速度が質量体１２に作用したときに撓み部１３に生じる応力が集中する領域に形成されている。ピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、平面視においてｙ軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、図９における中央のブリッジ回路Ｂｙを構成するように接続される。

４本の撓み部１３において、それぞれ支持部１１側の一端部に形成された４個のピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されている。ピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、いずれもｙ軸方向が長手方向となる長方形状に形成されている。すなわち、ｙ軸方向に延長された２本の撓み部１３に形成されたピエゾ抵抗Ｒｚ１，Ｒｚ４の長手方向は撓み部１３の延長方向に一致し、ｘ軸方向に延長された２本の撓み部１３に形成されたピエゾ抵抗Ｒｚ２，Ｒｚ３の長手方向は撓み部１３の延長方向に直交する。これらのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、図９における右端のブリッジ回路Ｂｚを構成するように接続されている。

上述した各ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４の接続には、センサ基板１に形成されている拡散層配線や金属配線を用いる。

図９に示した回路構成では、３個のブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに電圧を印加する入力端子Ｔ１，Ｔ２を共通に接続し、各ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚには個別の出力端子Ｘ１，Ｘ２、Ｙ１，Ｙ２、Ｚ１，Ｚ２を設けている。本実施形態では、入力端子Ｔ１，Ｔ２に印加する電圧は直流電圧であって、入力端子Ｔ１に電圧ＶＤＤを印加し、入力端子Ｔ２を回路グランドＧＮＤに接続する。したがって、質量体１２の変位に伴って撓み部１３に生じる応力が、ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４により電気量（抵抗値）に変換され、さらに、ブリッジＢｘ，Ｂｙ，Ｂｚにより電気量（電圧）に変換されて出力されるのである。

以下にセンサ基板１の動作例を説明する。いま、センサ基板１に加速度が作用していない状態からセンサ基板１に対してｘ軸方向の正向きに加速度が作用したとすると、ｘ軸方向の負向きに作用する質量体１２の慣性力によって支持部１１に対して質量体１２が変位し、コア部１２ａからｘ軸方向に延長された２本の撓み部１３が撓んで当該撓み部１３に形成されているピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４の抵抗値が変化する。このとき、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般に、ピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増加し、圧縮応力を受けると抵抗値（抵抗率）が減少する。したがって、ｘ軸方向の正向きに加速度が作用したときには、ピエゾ抵抗Ｒｘ１，Ｒｘ３の抵抗値が増加し、ピエゾ抵抗Ｒｘ２，Ｒｘ４の抵抗値が減少する。この動作によって、図９の左端のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。

同様にして、ｙ軸方向の加速度が作用すれば図９の中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度が作用すれば図９の右端のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。

したがって、各ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力電圧の変化をそれぞれ検出することにより、センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、質量体１２と４本の撓み部１３とピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４とによりセンシング部Ｄｓが構成される。

本実施形態は３軸の加速度センサであるから、センシング部Ｄｓと協働する回路部Ｄｃとしては、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの入力端子Ｔ１，Ｔ２に電圧を印加する電源回路、ブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力端子Ｘ１，Ｘ２、Ｙ２，Ｙ２、Ｚ１，Ｚ２に接続されブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力電圧を増幅する増幅回路などが必要であり、回路部Ｄｃは集積回路として形成される。回路部Ｄｃはセンサ基板１において、支持基板１０ａを有している部位の活性層１０ｃに形成される。すなわち、本実施形態では、支持部１１および質量体１２については、支持基板１０ａと絶縁層１０ｂと活性層１０ｃとからなるＳＯＩウェハの全体を用いて形成しているから、支持部１１と質量体１２とにおける活性層１０ｃを用いて回路部Ｄｃを形成している。

ただし、センサ基板１のうち撓み部１３には支持基板１０ａが存在せず、また撓み部１３は変形するから、撓み部１３には回路部Ｄｃは形成しない。図３において斜線部が回路部Ｄｃを形成可能な領域を示している。本実施形態では、質量体１２に回路部Ｄｃを形成することが必須であり、質量体１２の面積内に形成できない回路部Ｄｃについては支持部１１に形成する。支持部１１と質量体１２とに形成した回路部Ｄｃの間は、撓み部１３に拡散層配線または金属配線を形成することによって接続する。つまり、撓み部１３には回路部Ｄｃの内部配線が設けられる。

このように、回路部Ｄｃの一部を質量体１２に設けてることにより、回路部Ｄｃの全体を支持部１１に形成する場合に比較すると、センサ基板１の面積を縮小することができ、結果的にセンサ装置の小型化を図ることができる。

センサ基板１の一表面（図４の上面）には、封止用金属層１８と接続用金属層１９とが形成される。接続用金属層１９は金属配線の一部であり、センシング部Ｄｓおよび回路部Ｄｃを外部回路と接続するための端子１７として機能する。端子１７は、接続用金属層１９として形成されるだけではなく、図３に示すように、センシング部Ｄｓの周囲や外部回路とは接続されない部位にも形成される。センシング部Ｄｓの周囲の端子１７は、センシング部Ｄｓのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの入力端子Ｔ１，Ｔ２および出力端子Ｘ１，Ｘ２、Ｙ２，Ｙ２、Ｚ１，Ｚ２であって、外部回路に接続しない他の端子１７は、回路部Ｄｃの電気特性の検査に用いる。これらの端子１７は、矩形状のパッド電極として形成される。

図８に接続用金属層１９の近傍部位を示す。なお、拡散層配線の図示は省略してある。封止用金属層１８は、センサ基板１の外周縁の全周に沿う形で形成されており、センシング部Ｄｓおよび回路部Ｄｃを囲繞している。また、接続用金属層１９も支持部１１において封止用金属層１８の内側に配置される。接続用金属層１９を含む金属配線および封止用金属層１８は活性層１０ｃの表面を覆う絶縁膜１６の上に形成される。また、封止用金属層１８と接続用金属層１９とは同一の金属材料により形成されており、封止用金属層１８と接続用金属層１９とを同時かつ略同じ厚み寸法に形成することができる。

センサ基板１において、ピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４、Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４、Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４および拡散層配線は、活性層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成される。また、接続用金属層１９を除いた金属配線は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（たとえば、Ａｌ膜、Ａｌ−Ｓｉ膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。

封止用金属層１８および接続用金属層１９は、接合用のＡｕ膜を表面に備え、Ａｕ膜と絶縁膜１６との間には密着性改善用のＴｉ膜を介在させてある。つまり、封止用金属層１８および接続用金属層１９は、絶縁膜１６上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により形成されている。

なお、封止用金属層１８および接続用金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあり、接続用金属層１９を除く金属配線の膜厚は１μｍに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。

電極形成基板２は、図４に示すように、センサ基板１との対向面（図４における下面）の中央部に、センサ基板１の厚み方向における質量体１２および撓み部１３の変位空間を確保する（質量体１２の変位量を規制する）ための変位用凹所２１が形成される。また、電極形成基板２におけるセンサ基板１との対向面の周部には電極形成基板２の外周縁の全周に沿うように封止用金属層２８が形成される。電極形成基板２の封止用金属層２８は、センサ基板１に電極形成基板２を重ね合わせたときに、センサ基板１の封止用金属層１８に重なる部位に形成してあり、封止用金属層１８，２８が互いに接合されることによって、センサ基板１と電極形成基板２との間が封止されるようにしてある。

電極形成基板２におけるセンサ基板１との対向面であって封止用金属層２８と変位用凹所２１との間の領域には、電極形成基板２の厚み方向に貫通する複数の貫通孔２２が形成される。電極形成基板２の厚み方向の両面および貫通孔２２の内周面には熱酸化により形成したシリコン酸化膜である絶縁膜２３が連続して形成される。また、貫通孔２２には電極形成基板２の厚み方向の表裏に貫通する貫通孔配線２４が形成される。したがって、貫通孔配線２４と貫通孔２２の内周面との間に絶縁膜２３の一部が介在する。電極形成基板２に設けられる複数の貫通孔配線２４は互いに離間して配置される。貫通孔配線２４の材料としてはＣｕを採用するのが望ましいが、Ｃｕに限らず、たとえば、Ｎｉなどを採用してもよい。

電極形成基板２におけるセンサ基板１との対向面のうち変位用凹所２１を囲む部位には、各貫通孔配線２４とそれぞれ電気的に接続された複数の接続用金属層２９が形成される。接続用金属層２９は、封止用金属層２８の内側に配置されている。接続用金属層２９は、一部が貫通孔配線２４の一端部に電気的に接合されており、他部位がセンサ基板１の接続用金属層１９と接合されるように配置してある。つまり、センサ基板１に電極形成基板２を重ね合わせたときに、貫通孔配線２４と当該貫通孔配線２４に対応する接続用金属層１９との位置がずれるように配置してある。接続用金属層２９と封止用金属層２８とは同一の金属材料により形成されており、接続用金属層２９と封止用金属層２８とを同時かつ略同じ厚み寸法に形成することができる。

また、センサ基板１において接続用金属層１９は、他の金属配線に対して積層してあり、積層部位の厚み寸法が接続用金属層１９のみの部位よりも大きくなっている。そこで、センサ基板１において接続用金属層１９と他の金属配線との積層部位は、電極形成基板２と重ね合わせたときに電極形成基板２に設けた変位用凹所２１に位置するように位置が決められている。

封止用金属層２８および接続用金属層２９は、接合用のＡｕ膜を表面に備え、Ａｕ膜と絶縁膜２３との間には密着性改善用のＴｉ膜を介在させてある。つまり、封止用金属層２８および接続用金属層２９は、絶縁膜２３上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により形成されている。

なお、封止用金属層２８および接続用金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。

電極形成基板２の厚み方向の各面のうちセンサ基板１の対向面とは反対側の表面には、外部回路との接続用電極となる半田リフロー用のパッド電極２５が形成されている。各パッド電極２５は、各貫通孔配線２４の他端部にそれぞれ電気的に接続される。各パッド電極２５は、外周形状が矩形状（たとえば、正方形状）であり、電極形成基板２の表面に略等間隔で離間して配置されている。各パッド電極２５の大きさ、および隣り合うパッド電極２５の間の距離は、それぞれ半田リフローに適した大きさを下回らないように設計してある。

パッド電極２５の個数やレイアウトは様々であるから、センサ基板１に設けた接続用金属層１９の位置と、当該接続用金属層１９に電気的に接続するパッド電極２５の位置との位置が異なる場合には、接続用金属層２９の一部に再配線部（図示せず）を設けて電路を引き回すことにより各パッド電極２５と接続用金属層１９との電気的接続を可能にすることができる。つまり、電極形成基板２におけるパッド電極２５のレイアウトに応じて、接続用金属層１９と接続用金属層２９との接合部位と、接続用金属層２９と貫通孔配線２４との接続部位との相対的な位置関係を調整する再配線部を形成する。

各パッド電極２５は、厚み方向に積層されたＴｉ膜とＣｕ膜とＮｉ膜とＡｕ膜との積層膜により構成されており、最上層がＡｕ膜となっている。各パッド電極２５は、厚み方向に積層された少なくとも二層の金属膜により構成され、かつ最上層の金属膜がＡｕにより形成されるとともに最上層直下の金属膜がＮｉにより形成されていれば、最上層の金属膜がＡｕで形成されていることにより酸化を防止することができ、また、最上層直下の金属膜がＮｉで形成されていることにより、Ｃｕにより形成されている場合に比べて半田に溶食されにくくなり、膜厚を薄くすることが可能になる。また、各パッド電極２５の厚み方向の最下層の金属膜がＴｉにより形成されていることにより、各パッド電極２５と絶縁膜２３との密着性を高めることができる。

カバー基板３は、センサ基板１の厚み方向において電極形成基板２とは反対側の面に封着される。カバー基板３におけるセンサ基板１との対向面の中央部には、質量体１２の変位を許容する（質量体１２の変位量を規制する）空間を形成する変位用凹所３１が形成される。変位用凹所３１の深さは、たとえば、５〜１０μｍに設定される。変位用凹所３１は、リソグラフィ技術およびエッチング技術を利用して形成する。

なお、カバー基板３に変位用凹所３１を形成する構成に代えて、質量体１２の厚み寸法を調節することによって、質量体１２の変位量を規制してもよい。すなわち、質量体１２のコア部１２ａおよび各リーフ部１２ｂのうちＳＯＩウェハの支持基板１０ａを利用して形成されている部位の厚み寸法を、支持部１１において支持基板１０ａを利用して形成されている部位の厚み寸法よりも小さくすればよい。この構成では、質量体１２における支持基板１０ａの厚み寸法と支持部１１における支持基板１０ａの厚み寸法との差が、センサ基板１の厚み方向において許容する質量体１２の変位量になる。

上述した加速度センサを製造するにあたっては、図１に示すように、多数個のセンサ基板１を形成したセンサウェハ１０（図１（ａ））と、多数個の電極形成基板２を形成したパッケージウェハ２０（図１（ｂ））と、多数個のカバー基板３を形成したキャップウェハ３０（図１（ｃ））とをウェハレベルで互いに接合（図１（ｄ））した後に、ダイシング工程（図１（ｆ））により個別に切断分離する。ウェハレベルでの接合時には、センサ基板１に形成された封止用金属層１８および接続用金属層１９と、電極形成基板２に形成された封止用金属層２８および接続用金属層２９とが互いに接合されることによりセンサ基板１に電極形成基板２が接合される。また、センサ基板１とカバー基板３とは互いの対向面の周部同士が接合される。このような製造工程を採用することにより、電極形成基板２とカバー基板３とがセンサ基板１と同じ外形寸法になり、小型のチップサイズパッケージを容易に製造することができる。

さらに、センサウェハ１０にパッケージウェハ２０を接合した後には、センシング部Ｄｓと回路部Ｄｃとの電気的特性に関する検査を行う。この検査によりセンシング部Ｄｓだけではなく、回路部Ｄｃを合わせた総合的な検査が可能になる。ここで、パッケージウェハ２０には、外部回路に接続するための貫通孔配線２４のほかに、一部の端子１７に電気的に接続した貫通孔配線２４を検査用として形成しておけば、センサウェハ１０とパッケージウェハ２０との接合後においてもセンシング部Ｄｓと回路部Ｄｃとの電気的特性を個別に検査することが可能になる。

この検査の工程では、配線抵抗、配線の短絡の有無、抵抗値のばらつきなどの電気的特性を検査する。この検査にあたっては、図２（ａ）に示すように、検査対象となる端子１７に検査用プローブ４を接触させる。検査用プローブ４はロボットにより制御され、所望位置の端子１７に接触するように位置決めされる。

また、図２（ｂ）に示すように、複数本の検査用プローブ４を保持具５で一括して保持するようにしてもよい。この場合、たとえば、複数本の検査用プローブ４をセンシング部Ｄｓに対応する端子１７に合わせて配列したグループと、複数本の検査用プローブ４を回路部Ｄｃに対応する端子１７に合わせて配列したグループとを構成しておけば、センシング部Ｄｓと回路部Ｄｃとをそれぞれ一括して検査することが可能になる。さらには、グループ分けをせずに、１個のセンサウェハ１０において検査対象となる全端子に対応した検査用プローブ４を保持具５で保持してもよい。あるいはまた、センサウェハ１０の上で複数のセンサ基板１に跨るように検査用プローブ４を配置しておけば、複数個のセンサ基板１について一括して検査することが可能になる。

ところで、センサ基板１と電極形成基板２およびカバー基板３との接合方法としては、接合後におけるセンサ基板１の残留応力を少なくすることが望ましい。したがって、低温での接合が可能な接合方法を採用することが望ましい。そこで、本実施形態では、常温接合法を採用している。

常温接合法では、接合前に互いの接合面へアルゴンのプラズマもしくはイオンビームもしくは原子ビームを真空中で照射することにより、各接合面の清浄化および活性化を行い、次に接合面同士を接触させ、常温下で適宜の荷重を印加する。このとき、封止用金属層１８と封止用金属層２８とが接合されると同時に、接続用金属層１９と接続用金属層２９とが接合され、また常温下でセンサ基板１の支持部１１とカバー基板３の周部とが接合される。

本実施形態のセンサ装置では、センサ基板１と電極形成基板２との間の接合がＡｕ−Ａｕ接合になり、センサ基板１とカバー基板３との接合がＳｉ−Ｓｉ接合になる。また、本実施形態では、センサ基板１と電極形成基板２とカバー基板３とが同じ半導体材料であるＳｉにより形成されているので、センサ基板１と電極形成基板２とカバー基板３との線膨張率差に起因した応力（センサ基板１における残留応力）がブリッジ回路Ｂｘ，Ｂｙ，Ｂｚの出力に与える影響を低減できる。つまり、電極形成基板２とカバー基板３とがセンサ基板１とは異なる材料により形成されている場合に比較すると、製品毎のセンサ特性のばらつきを低減することができる。

ここに、互いに接合される接続用金属層１９，２９と封止用金属層１８，２８とにそれぞれ同じ金属材料を用いているので、接続用金属層１９と接続用金属層２９との接合と封止用金属層１８と封止用金属層２８との接合とを同時に行うことが可能であり、接合箇所ごとに半田を供給する工程およびリフロー工程を伴う製造方法に比較すると、製造プロセスの大幅な簡素化が図れるとともに、センサ基板１の厚み方向における電極形成基板２の位置精度を高めることができる。なお、上述した構成例では、センサ基板１を形成するセンサウェハとしてＳＯＩウェハを用いているが、この構成は必須ではなく、ＳＯＩウェハに代えて、たとえばシリコンウェハを採用してもよい。

上述した加速度センサでは、電極形成基板２においてセンサ基板１との対向面とは反対側の表面にパッド電極２５が形成されているので、インターポーザを用いることなく半田リフローにより実装基板に実装することが可能である。また、接続用金属層１９と接続用金属層２９との接合部位と接続用金属層２９と貫通孔配線２４との接続部位との相対的な位置関係を調整する再配線部を必要に応じて設けているので、電極形成基板２におけるパッド電極２５の大きさや位置などのレイアウトの自由度が高くなり、加速度センサにおける平面寸法（パッド電極２５を配列した面の面積）の小型化が図れる。再配線部は電極形成基板２の接続用金属層２９に設けるほか、センサ基板１の接続用金属層１９に形成することも可能である。

上述した実施形態では、センサウェハ１０とパッケージウェハ２０とキャップウェハ３０とを接合した後に、センシング部Ｄｓと回路部Ｄｃとの総合的な検査をウェハレベルで行っているが、上述した検査とともに、センサウェハ１０にパッケージウェハ２０およびキャップウェハ３０を接合する前に、センサウェハ１０に形成したセンシング部Ｄｓおよび回路部Ｄｃの電気的特性を検査する工程（図１０（ｄ））を付加してもよい。なお、図１０では接合とダイシングとの間に上述した検査工程を含むが図示は省略している。

図１０（ｄ）に示す検査工程を含めることによって、センサウェハ１０にパッケージウェハ２０を接合する前にセンシング部Ｄｓと回路部Ｄｃとを検査するから、センシング部Ｄｓと回路部Ｄｃとが露出している状態で検査することができ、パッケージウェハ２０には検査用の電極を別途に設ける必要がなくなるから、コストの低減につながる。しかも、センサウェハ１０に設ける端子は、パッケージウェハ２０に形成する電極よりも小面積に形成されるから、多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。

実施形態の工程を示す図である。同上における検査工程における検査用プローブの構成例を示す図である。同上の検査対象であるセンサ基板の平面図である。図３におけるＡ−Ａ′線断面に相当する階段断面図である。同上に用いるセンサ基板のセンシング部を示す要部平面図である。図５のＢ−Ａ′線断面における縦断面図である。図５のＡ−Ａ′線断面における縦断面図である。図３のＢ−Ｂ′線断面に相当する縦断面図である。同上の回路図である。同上の他の工程を示す図である。

符号の説明

１センサ基板
２電極形成基板
１０センサウェハ
１７端子
２０パッケージウェハ
２４貫通孔配線
Ｄｃ回路部
Ｄｓセンシング部

Claims

センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にパッケージウェハの貫通孔配線およびセンサ基板の端子を通してセンシング部と回路部との電気的特性を検査する工程と、当該検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含み、センサウェハにパッケージウェハを接合する前にセンシング部と回路部との電気的特性をそれぞれ検査する工程が付加されていることを特徴とするセンサパッケージの製造方法。