JP4417304B2 - 電圧プローブ - Google Patents

Description

本発明は、電圧プローブにかかり、特にシステムＬＳＩ内部信号を外部からリアルタイムにモニタする技術に関する。

従来、マイコンや、ＤＳＰ等の幅の広いバス信号をモニタする為には、強引にＬＳＩ端子を形成して全てを出力するか、選択的に出力するなどの方法や、ＬＳＩ内部にトレースメモリーを内蔵してメモリーに蓄積した後、シリアル通信で読み出すなどの工夫をしていた。
すなわち、この様な方法では、図１７に示すようにトレースの為に特別に接続用の端子１０１を配設し、ワイヤボンディングによってボンディングワイヤ１０２を介して信号取り出し端子１０２に接続するかあるいは検査時のみ針でプロービングできるパッドを設けるかいずれかの方法をとる必要があった。このためトレースすることのできる信号本数を多くすることが困難であり、通常は８本程度で出力しているため、十分な信号モニタを行うことができないという問題があった。
また半導体チップの高集積化および高速化に伴い、ゲート入力容量Ｃ２に比べ、ボンディングワイヤを含めて配線間の結合容量Ｃ１が大きく、十分な感度を得ることができないという問題があった。

以上のように、従来の方法では、トレースの為に特別に接続用の端子を配設する必要があり、ＬＳＩの専有面積が大きくなり、量産用のＬＳＩにまで搭載することは経済的に好ましくない。
一方、量産用と、開発用のＬＳＩを共に開発出来る場合には、問題がないが、コストも時間もかかるので全てのＬＳＩには適用出来ないという問題があった。
また、半導体基板を用いた集積回路チップからなる電圧プローブも提案されている（特開平８−２５４５４５）。このプローブでは、入力と出力とこれらの間に接続可能なアナログ増幅器と、グランドプレーンを含むプローブグランドを有する回路基板で構成されている。しかしながらこの電圧プローブでは、入力はＩＣ入力の一つに接続する必要があり、依然としてモニタしようとするＬＳＩ自体には特別の接続用端子が必要であった。

このような状況を解決する為に、開発用のＬＳＩをそのまま量産ラインに持ち込めるようにするのが望ましい。そこで開発用のＬＳＩと、量産用のＬＳＩを一つにまとめて考え、開発用のＬＳＩと、量産用のＬＳＩとを同一のもの（共通のＬＳＩ）を用いるようにしている。そして開発時には、この共通のＬＳＩにトレース専用のＬＳＩと組み合わせて用いることにより、ＬＳＩ自体にはモニタ用として特別の接続端子を必要とせず、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが可能となるようにすることを企図している。

すなわち本発明ではＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる電圧プローブを提供することを目的とする。

また、本発明では、ＬＳＩ自体に、モニタ用として特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできる半導体装置の検査方法を提供することを目的とする。

さらに、本発明では、特別の接続端子を配設することなく、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースを行うことのできるモニタ機能付き半導体装置を提供することを目的とする。
また高速信号をモニタし得る電圧プローブを提供することを目的とする。

そこで本発明では、半導体チップのモニタしようとする信号線に接続された配線パターンに、容量結合するように、相対向して配置可能に構成された誘電体層を備えたセンサ電極を有するセンサ部を具備し、前記センサ電極を構成する配線パターンは、前記半導体チップのモニタしようとする信号線に接続された配線パターンと同一の配線パターンであり、前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするように構成されたことを特徴とする。

かかる構成によれば、非接触で、信号線をモニタすることができるため、半導体チップ自体はモニタのために基本的には設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。
また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。

望ましくは、前記センサ部のセンサ電極は、前記半導体チップの使用時に用いる実際の電圧が印加された前記信号線に接続され、表面近傍に引き出された配線パターンに、非接触で容量結合するように配設されていることを特徴とする。

かかる構成によれば、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高いモニタが可能となる。

望ましくは、前記誘電体層は、前記配線パターンに接触可能に形成され、前記配線パターンと前記センサ電極との間の誘起電圧を検出するように構成されたことを特徴とする。
また望ましくは、前記センサ部は前記センサ電極と前記誘電体層を挟んで相対向して補助電極を具備しており、前記補助電極と前記信号線とが直接電気的に接続可能に構成されたことを特徴とする。

望ましくは、前記センサ部は、前記半導体チップの前記信号線に接続され、表面近傍に引き出されて配列された複数の配線パターンのそれぞれに相対向して配設され、非接触で容量結合するように配設された複数のセンサ電極を具備したことを特徴とする。

かかる構成によれば、上記効果に加え、高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。

望ましくは、前記複数のセンサ部はクロストーク防止手段を具備したことを特徴とする。

かかる構成によれば、上記効果に加え、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。

望ましくは、センサ部が半導体基板表面に形成され、半導体チップ上のモニタしようとする信号線の配線パターンとの間に介在する誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むことを特徴とする。

かかる構成によれば、センサ部が半導体基板表面に形成され、前記配線パターンとの間の誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むように構成されているため、モニタしようとする半導体チップあるいは、電圧プローブを構成するチップのセンサ電極のいずれかの表面に形成された誘電体層を介してセンサ電極と配線パターンが容量結合していればよく、形成が極めて容易で、かつ信頼性の高い出力を得ることが可能となる。

望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜であることを特徴とする。

かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜を介して容量結合されるため、このプローブ誘電体膜はセンサ電極の保護膜としても有効に作用し、プローブの耐久性の向上をはかることが可能となる。

望ましくは、前記誘電体層は、測定しようとする前記配線パターン表面に形成された誘電体膜であることを特徴とする。

かかる構成によれば、半導体チップの配線パターンを露呈することなく誘電体膜で被覆しておけばよいため、半導体チップの信頼性の向上をはかることが可能となる。

望ましくは、前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜であることを特徴とする。

かかる構成によれば、センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜を介して容量結合されるため、この複合誘電体膜はセンサ電極およびチップ上の配線パターンの保護膜としても有効に作用し、半導体チップおよびプローブの耐久性の向上をはかることが可能となる。

望ましくは、前記クロストーク防止手段は、前記センサ電極間に形成され、隣接する前記センサ電極間のクロストークを防止しうるように形成された絶縁領域からなるとを含むことを特徴とする

かかる構成によれば、クロストーク防止手段を具備しているため、高密度の信号配線が存在する領域においても、信頼性の高いモニタ出力を得ることが可能となる。

望ましくは、前記センサ部は、半導体基板表面に形成され、前記配線パターンとの間の誘電体層を介して前記配線パターンと容量結合するように形成された複数のセンサ電極を含み、前記センサ電極は、モニタしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されていることを特徴とする。

かかる構成によれば、センサ電極が、モニタしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。

また、配線パターンと一対一対応していなくてもよいため、汎用型のモニタチップを構成することができる。

さらに、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すように構成したことを特徴とする。

かかる構成によれば、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すようにしているため、半導体チップの配線パターンとの位置ずれが生じたりした場合にも、信号処理により、漏れを生じることなくいずれかのセンサ電極で信号を取り出すことができる。

また、配線パターンと一対一対応していなくてもよいため、汎用型のモニタチップを構成することができる。

望ましくは、半導体チップ上のモニタしようとする信号線に、相対向するように配置可能に構成され、モニタチップとしての半導体基板表面の所定の領域に形成されたセンサ電極と、前記センサ電極の出力に基き前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路とを備えたセンサ部を具備したことを特徴とする。

かかる構成によれば、半導体基板上に形成されたプローブであるため、製造が容易で小型化をはかることが可能である。

望ましくは、前記モニタチップは、前記半導体チップとほぼ同一サイズの半導体基板で構成され、前記半導体チップ上のモニタしようとする信号線に、前記センサ電極が相対向して静電結合するように、チップオンチップ接続可能に構成されたことを特徴とする。

かかる構成によれば、チップオンチップ接続可能であるため、配線長を最小限に抑えることができ、高速処理が可能となる。また全体として小型化をはかることができ、取り扱いが容易である。

望ましくは、前記モニタチップは、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板であることを特徴とする。

かかる構成によれば、モニタチップを、前記センサ電極に対応してその直下に細長形状で配置された電圧センスアンプを具備した多層構造基板で構成しているため、小型でかつ信頼性も高いものとなっている。また、この電圧センスアンプは細長形状をなすように構成されているため、センサと配線との宣伝容量に対して、電圧センスアンプの入力ゲート容量を小さくすることができるため、入力感度を上げることができる。また電圧センスアンプ側の配線を短くすることができる溜め、周辺からの誘導ノイズによる影響を軽減することができるという効果を奏効する。

開発用のＬＳＩと、量産用のＬＳＩを一つにまとめたもので、開発時には、トレース専用のＬＳＩと組み合わせて用いることにより、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが出来る電圧プローブを提供することができるものである。

また、本発明の方法によれば、容易にかつ作業性よく信号をモニタすることのできる半導体装置の検査方法を提供することができるものである。

本発明の電圧プローブを用いたモニタ装置は、図１３に等価回路を示すように、モニタすべきＬＳＩチップ１００においてバスを構成する信号線１０４と、電圧プローブチップ２００のセンサ電極２０４とが、誘電体膜を介して容量結合されており、信号線１０４のそれぞれを通過する信号変化をモニタするように構成したものである。ここで信号線１０４とセンサ電極２０４との結合容量Ｃ１はゲート入力容量Ｃ２に比べて十分に大きいものとする。
以下、本発明の実施の形態について説明する。

（第１の実施の形態）
図１は、本発明の基本的な構成図を示す。
この電圧プローブは、図１および図２に示すように、システムＬＳＩを構成するＬＳＩチップ１００上のモニタしようとする信号線１０４に、相対向するようにセンサ部２０４が形成され、この信号線の電圧変化を、静電誘導による誘起電圧として検出するように構成された電圧プローブチップ２００を配置してなるものである。

ここでこの電圧プローブチップは、シリコン基板２０１表面に形成された増幅回路などの信号処理回路部２０２と、モニタしようとするＬＳＩチップ１００上の信号線に、相対向するように配列されたセンサ部２０４と、このセンサ部２０４の表面を被覆する膜厚ｔ＝０．５μｍのシリケートガラス層（誘電体層）２０５とで構成されている。このセンサ部２０４は０．６μｍ角の正方形のセンサ部がピッチＬ＝６μｍで配列されている。さらにこのセンサ部２０４の表面を覆うシリケートガラスは、比誘電率４、膜厚０．５μｍのシリケートガラス層２０５で構成されており、表面は平滑となるように研磨が施されている。

この電圧プローブチップは、シリコンウェハを出発材料とする通常の半導体プロセスで形成される。ここではクロストークの防止という観点から、ピッチＬはシリケートガラス層２０５の膜厚ｔよりも十分に大きくなるように設計するのが望ましい。ここでセンサ電極２０４近傍に形成される誘電体膜２０５は厳密にはセンサ電極間に配置される層間絶縁膜２０５ａと、センサ電極上に形成される誘電体膜２０５ｂとで構成されている。製造上は例えばシリケートガラスの塗布など、いずれも同一の膜で形成するのが望ましいが、別の膜で形成してもよい。その場合は、センサ電極間に配置される層間絶縁膜２０５ａとしては、センサ電極上に形成される誘電体膜２０５ｂよりも誘電率の低いものを用いるのが望ましい。これによりクロストークの低減を図ることが可能となる。
例えばアンテナとなるセンサ電極の絶縁物は誘電体とし、隣接電極との間は空気にするなどにより、クロストークは大幅に低減される。

一方、モニタされるＬＳＩチップは、所望の素子領域の形成されたシリコン基板１０１表面に配線層１０２を介して信号線が所定の間隔で配列されて露出するように、スルーホール（図示せず）を介して取り出され、いわゆる再配列配線構造を構成し、モニタ領域１０５を構成している。従って、素子領域上に層間絶縁膜１０３を介してセンサ電極１０４が配列されたモニタ領域が積層されている構造をとっており、基本的には素子面積の増大を招くことはない。またこの表面は、ＣＭＰ（化学的機械研磨）法などによって平坦化されている。

このようにして形成されたＬＳＩチップ１００および、電圧プローブチップ２００を清浄化したのち、ＬＳＩチップ１００のモニタ領域１０５に電圧プローブチップ２００のセンサ電極２０４がのるように位置あわせし、真空吸引しながら加圧し、直接接合により固定する。

この状態で、ＬＳＩチップの外部取り出し端子に使用時に用いる実際の電圧を印加して、駆動する。そしてこの時の誘導電圧を電圧プローブのセンサ電極２０４で検出し、信号処理回路２０２を介して、モニタする。
例えば、信号線１０４に、電圧変化ΔＶがあったとすると、信号処理回路２０２において信号処理がなされ出力電圧ΔＶ‘が現われる。

ここでこの電圧プローブチップ２００は、センサ電極２０４と、このセンサ電極の直下に、入力インピーダンスが極めて高くなるように設計された電圧アンプ回路を含む信号処理回路２０２を集積回路として形成している。
そしてこのＬＳＩチップ１００の信号線（バス信号配線）１０４と、電圧プローブチップ２００のセンサ電極２０４は、物理的に同じ形状でミラーリングしたパターンであり、ＬＳＩチップ１００と電圧プローブチップ２００の素子面同士をフェースツーフェースで対面させて、位置合わせした後、位置ずれが生じないように直接接合で固定している。

この信号線１０４と、センサ電極２０４は、静電結合され、電圧プローブチップ２００に搭載された電圧アンプで増幅されて、そこから測定器までの電送に耐え得るように信号処理回路で信号処理される。

これにより、システムＬＳＩチップ１００にトレースするための回路を搭載することなく、電圧プローブチップに分割して全体を動作させることが出来るので、開発時のみ、二つのチップを接合して用い、量産時にはシステムＬＳＩチップ１００だけで生産することが出来るので、極めて経済的である。

また、非接触で、信号線をモニタすることができるため、基本的には半導体チップ自体はモニタのために設計を変更することなく形成することができ、低コストで信頼性の高い信号モニタを行うことが可能となる。

また、ワイヤボンディングも不要であり、チップ自体には特別の付加回路を追加することなく形成できるため、寄生容量の発生もなく、高速で信頼性の高いモニタが可能となる。

さらにまた、センサ部は、非接触の容量結合により信号の取り出しを行うようにしているため、半導体チップの設計に何等制限を与えることなく高精度で信頼性の高い信号モニタを行うことが可能となる。

また高密度の信号配線が存在する場合にも容易に信頼性の高いモニタ出力を得ることが可能となる。
なお、前記第１の実施の形態では、ＬＳＩチップ表面に同じサイズの電圧プローブチップが搭載される例について説明したが、図３にその変形例を示すようにモニタ領域の一部のみが接合するような形態をとる電圧プローブチップ２２０を用い、この電圧プローブチップを信号処理回路チップ２２１に接続し、この信号処理回路チップ２２１内で信号処理を行うようにしてもよいことは言うまでもない。

（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、電圧プローブチップのセンサ電極表面に形成された比誘電率４、膜厚０．５μｍのシリケートガラス層２０５ｂを介して、誘導電圧を生起せしめるようにしたが、この例ではＬＳＩチップ１００側表面もシリケートガラス層１０５で被覆したことを特徴とするものである。この例では、図４に示すように、ＬＳＩチップおよび電圧プローブチップのシリケートガラス層１０５、２０５Ｓとこの間の接着層３００とを介して誘導電圧が生起せしめられる。

なおこの電圧プローブチップのセンサ電極は、比誘電率４、膜厚０．２μｍのシリケートガラス層２０５Ｓを具備しており、一方ＬＳＩチップ１００の信号線１０４の表面も比誘電率４、膜厚０．２μｍのシリケートガラス層１０５で被覆されており、これらの間は膜厚０．１μｍとなるように制御された接着樹脂３００で固着されている。

ここではＬＳＩチップ表面もシリケートガラス層で被覆されているため、信号線が露呈している第１の実施の形態の場合に比べ信頼性が向上するが、この接着樹脂３００の膜厚を高精度に制御する必要がある。

（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
この実施の形態では、図５に示すように、センサ電極２０４に誘起する電圧のクロストークノイズ対策として、センサ電極２０４の間に断面が串状となるように、周辺の電位を接地レベルにおさえるための接地電極２０７を、挿入したことを特徴とするものである。

この構造では接地電極２０７は、対向信号線の間まで伸びており、誘電体層であるシリケートガラス層２０５の先端と同一面となるように形成されている。
このため、高精度に位置合わせをして、接合する必要があり、位置ずれが生じるとショートする危険が高い。このため必要に応じて接地電極２０７は表面に露呈しないようにし、表面が薄いシリケートガラス層で覆われる程度の深さに形成するようにした方が加工が容易である。
他の部分については前記第１の実施の形態と同様に形成する。

かかる構成によれば、前記第１の実施の形態の効果に加えて、クロストークの低減を図ることが可能となる。
なお、システムＬＳＩチップ側には、接地電極を設けていないが、物理的に許諾されるレイアウトが可能な場合には、ＬＳＩチップ側のモニタ領域にも信号線間を接地層で区切ることによりクロストークノイズの更なる低減をはかることが可能となる。

（第４の実施の形態）
次に本発明の第４の実施の形態について説明する。この例では、図６に示すようにセンサ電極がＬＳＩチップのモニタ領域の信号線に狭ピッチで容量接合するように形成された複数のセンサ電極２１４を具備したことを特徴とする。
すなわち、センサ電極２１４を信号線のパターン数よりも多く設け、複数のセンサ電極群の中から、もっとも静電結合が強力なセンサ電極だけを選択的に使い分けるセレクタ回路を搭載することにより、機械的なアライメントをラフにすることが出来るようにしたものである。
すなわち、わずかな位置ずれが生じても、信号処理回路において、出力信号の大きなもののみを取り出すように調整すればよく、機械的なアライメントとしては、信号線の傾きだけに着目し信号線とセンサ電極とが平行となるように配置すればよいことになる。
また、この電圧プローブチップは、測定すべきＬＳＩチップのモニタ領域の信号線のピッチと必ずしも同一でなくてもよいため、汎用型電圧プローブとしても有効である。

（第５の実施の形態）
次に本発明の第５の実施の形態について説明する。
この実施の形態では、図７に示すように、３本の小センサ電極２２４Ｓからなるセンサ電極ユニット２２４が各信号線に対応して配列されており、各信号線を通過する信号による誘起電圧を３本の小センサ電極２２４Ｓで検出し、ノイズ除去のための信号処理を行うようにしたものである。
すなわち、この例では、誘起する電圧のクロストークを抑える為、３本の小センサ電極２２４Ｓを用いることにより中央のみならず、両隣の信号レベルもトレースした上で、演算処理により、ノイズを軽減する。

例えば図７に示すように第１乃至第４の信号配線が存在したとし、第２の信号配線上のモニタ信号線１０４Ａ乃至１０４Ｃのうち、第２のモニタ信号線１０３Ａ上のセンサ電極ユニット２２４による検出信号を得る場合、３本の各小センサ電極２２４Sの出力は隣接するモニタ信号線１０４Bおよび１０４Cの信号をも読み取ることになる。そこでこの例では隣接する信号線の出力に起因するセンサ信号を３個の小センサ電極を用いてセンスするようにしたものである。
まず、相互の電極距離を求め、相応する減衰量を決めた後、両隣のセンサ電極からの信号の逆相を加算している。演算のアルゴリズムは、隣り合う電極の信号に距離を考慮したゲインを乗じて、元の信号に減算しノイズの相殺をはかるようにしている。

（第６の実施の形態）
次に本発明の第６の実施の形態について説明する。
この実施の形態では電圧プローブチップについて説明する。図８（ａ）および（ｂ）は、センサ電極を備えた電圧プローブチップ２００の詳細構造であり、センサ電極線の直下に、ゲート長Ｌの長いゲートが構築され、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器が形成されている。また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。

ここでセンサ電極２０４の長さは、ゲート容量に比べ、図２に示したようなモニタすべきＬＳＩチップ１００のバス信号線１０４とセンサ電極線の静電結合容量が１０倍以上大きくなるように設計されている。

センサ電極の長さは、静電結合時の距離すなわち信号線とセンサ電極との間の誘電体層の厚さを小さくすることによって低減可能であるが、これは製造の限界にも関係する重要な課題である。

ここで信号処理回路２０２はシリコン基板２０１表面に形成されたソース・ドレイン領域２２０、２２１と、このソース・ドレイン領域２２０、２２１間にゲート絶縁膜２２５を介して形成されたゲート電極２２６とからなる増幅用のトランジスタがアレイ状に配列されてなり、このゲート電極２２６がそれぞれ対応するセンサ電極と層間絶縁膜としてのシリケートガラス膜２０５に形成されたコンタクトを介して形成されている。尚ここで図８（ｂ）ではセンサ電極表面を覆う誘電体膜としてのシリケートガラス膜は省略した。

なお、本発明の実施の形態の変形例として、システムＬＳＩチップと電圧プローブチップとの間は電気的なコンタクトをとり、システムＬＳＩチップ内部に、静電結合部分を設けるようにしたものも有効である。

かかる構成によれば、システムＬＳＩチップと電圧プローブチップとの間のコンタクトをとることができれば、システムＬＳＩチップ内部に、誘電体膜を形成しこの誘電体膜を介して静電結合を行なうようにすればよいため、誘電体膜の膜厚は均一となるようにコントロールすることができ、高精度の信号モニタを行なうことが可能となる。

（第７の実施の形態）
次に、本発明の第７の実施の形態について説明する。
図９は、信号取り出し部の構造例について示すもので、この例では、シリコン基板２０１に集積回路を形成してなるチップ２００のセンサ電極２０４と増幅回路を含む信号処理回路２０２からの信号を電極パッド１５上に形成されたバンプ１０を介してシステムＬＳＩチップ１００のパッド１２に接続し、さらにシステムＬＳＩチップ１００の端部に形成されたボンディングパッド１３を介してボンディングワイヤ１４に取り出すようにしたものである。ここでは検出された信号は、システムＬＳＩチップ１００からボンディングパッド１３，ワイヤー１４を介して、測定器（図示せず）に出力される。

（第８の実施の形態）
次に、本発明の第８の実施の形態について説明する。
図１０は、本発明の第８の実施の形態であり、センサ電極を搭載している電圧プローブチップ２００の素子面から、パッド１５を経由して、ＴＡＢケーブル（Tape automated bonding Cable）１６にバンプ接続し、測定器に出力される。

（第９の実施の形態）
次に、本発明の第９の実施の形態について説明する。
図１１は、第９の実施例であり、センサ電極を搭載している電圧プローブチップ２００の素子面とは反対側の面に、スルーホール１７などを介して信号を取り出し、ボンディングパッド１５を経由して、ＴＡＢケーブル１６にバンプ接続することにより測定器に接続している。

（第１０の実施の形態）
次に、本発明の第１０の実施の形態について説明する。この例では、図１２に示すように、システムＬＳＩチップ１００と電圧プローブチップ２００との間は電気的なコンタクトをとり、電圧プローブチップ２００内部に、静電結合部分を設けるようにしたものである。

すなわち、前記第１の実施の形態で説明した基本構成に、補助電極２０８を挟んだ構造であり、補助電極２０８は、電圧プローブチップ２００のセンサ電極２０４上に誘電体膜２０９を介して、センサ電極２０４とは静電結合し、かつ電気的に絶縁されている。信号線１０４は、この補助電極２０８に電気的に接続されている。この接触する配線パターン部分は、ニッケル・金メッキが施されており、接触安定化を図っている。

なお、この実施例では、補助電極２０８をセンサ電極を搭載しているチップ２００に実装しているが、前述したようなシステムＬＳＩ側に補助電極を実装した方が、システムＬＳＩのバスに対する負荷容量が少ないために、高速デバイスの場合には、好ましい。反面、システムＬＳＩの製造プロセスが複雑になるためで、コスト的にはデメリットになる。従って、製造の容易さとコストを考慮するとこの実施の形態の例がより好ましい。

（第１１の実施の形態）
次に、本発明の第１１の実施の形態について説明する。この例では、図１３に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、マトリックス状になるように配列したことを特徴とするものである。
また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、機能ブロックをアレイ上に配置する場合の観測に適している。

（第１２の実施の形態）
次に、本発明の第１２の実施の形態について説明する。この例では、図１４に示すように、センサ電極を備えた電圧プローブチップ２００の詳細構造を示すものである。この例では、図８で説明した第６の実施の形態において説明したような、直下に、Ｐ‐ｃｈと、Ｎ‐ｃｈのＭＯＳトランジスタを前段とする電圧増幅器を具えたセンサ電極２２６が、扇状になるように配列したことを特徴とするものである。

また、セルフバイアスの為のネガティブフィードバック用高抵抗２２７も同様に構築されている。
かかる構成によれば、等長配線を施して機能ブロックを配置する必要がある程度に高速の回路に適している。

（第１３の実施の形態）
次に、本発明の第１３の実施の形態について説明する。
図１５は、第１３の実施例であり、センサ電極を搭載している電圧プローブチップ２００を５０μｍ程度まで薄く加工し、基板をまげて接続できるようにしたものである。他の部分については前記第１２の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を引き出し電極の厚さ以上に曲げることができるようにすれば、接続が容易で、使用場所を選ばず、自由度が高いという効果を奏効する。

またセンサ電極を搭載している電圧プローブチップを加圧接合する際、測定すべき基板側の表面の多少のうねりは吸収できるため、良好な接合を行うことが可能となる。この例でも基板を薄くしたのみで前記第８および第９の実施の形態の電圧プローブチップと同様である。

（第１４の実施の形態）
次に、本発明の第１４の実施の形態について説明する。
図１６は、第１４の実施例であり、センサ電極を搭載している電圧プローブチップ２００を、５０μｍ程度まで薄く加工し、基板を折り返すことができる程度に接続できるようにしたものである。他の部分については前記第９の実施の形態の電圧プローブチップと同様に形成されている。
電圧プローブチップ２００を折り返すことができる程度に曲げることができるようにすれば、ワイヤボンディングにより接続することが可能となりさらに、自由度が向上するという効果を奏効する。

開発用のＬＳＩと、量産用のＬＳＩを一つにまとめたもので、開発時には、トレース専用のＬＳＩと組み合わせて用いることにより、量産用のＬＳＩ規模を大きくせず、かつ、開発時には快適なリアルタイムトレースが出来る電圧プローブとして、開発用のＬＳＩと、量産用のＬＳＩとの両方に適用可能であり、検査工程において、有効に信号をモニタすることができる。

本発明の第１の実施の形態を示す基本的な構成図である。 本発明の第１の実施の形態を示す断面構成図である。 本発明の第１の実施の形態の変形例を示す基本的な構成図である。 本発明の第２の実施の形態を示す基本的な構成図である。 本発明の第３の実施の形態を示す断面構成図である。 本発明の第４の実施の形態を示す断面構成図である。 本発明の第５の実施の形態を示す断面構成図である。 本発明の第６の実施の形態を示す拡大断面図および上面説明図である。 本発明の第７の実施の形態を示す断面構成図である。 本発明の第８の実施の形態を示す断面構成図である。 本発明の第９の実施の形態を示す断面構成図である。 本発明の第１０の実施の形態を示す断面構成図である。 本発明の第１１の実施の形態を示す断面構成図である。 本発明の第１２の実施の形態を示す断面構成図である。 本発明の第１３の実施の形態を示す断面構成図である。 本発明の第１４の実施の形態を示す断面構成図である。 従来例の信号モニタ方法を示す等価回路図である。

符号の説明

１００ システムＬＳＩチップ
２００ 電圧プローブチップ
１０４ 信号線
２０４ センサ電極（センサ部）
１０ バンプ
１２，１３，１５ パッド
１４、１６ ボンディングワイヤ

Claims (17)

1. 半導体チップのモニタしようとする信号線に接続された配線パターンに、容量結合するように、相対向して配置可能に構成された誘電体層を備えたセンサ電極を有するセンサ部を具備し、
   前記センサ電極を構成する配線パターンは、前記半導体チップのモニタしようとする信号線に接続された配線パターンと同一の配線パターンであり、
   前記信号線の電圧変化を、静電誘導による誘起電圧として検出することによりリアルタイムトレースするように構成された電圧プローブ。
2. 前記センサ部のセンサ電極は、前記半導体チップの使用時に用いる実際の電圧が印加された前記信号線に接続され、半導体チップ表面近傍に前記信号配線から引き出された配線パターンに、容量結合するように配設されていることを特徴とする請求項１に記載の電圧プローブ。
3. 前記誘電体層は、前記配線パターンに接触可能に構成され、
   前記配線パターンと、前記センサ電極との間の誘起電圧を検出するように構成されたことを特徴とする請求項１または２に記載の電圧プローブ。
4. 前記センサ部は前記センサ電極と前記誘電体層を挟んで相対向して補助電極を具備しており、
   前記補助電極と前記信号線とが直接電気的に接続可能に構成されたことを特徴とする請求項１または２に記載の電圧プローブ。
5. 前記センサ部は、前記半導体チップの前記信号線に接続され、半導体チップ表面近傍に前記信号配線から引き出され、配列された複数の配線パターンのそれぞれに相対向して配設され、容量結合するように配設された複数のセンサ電極を具備したことを特徴とする請求項１乃至４のいずれかに記載の電圧プローブ。
6. さらに、前記複数のセンサ部はクロストーク防止手段を具備したことを特徴とする請求項５に記載の電圧プローブ。
7. 前記センサ部は、前記半導体チップのモニタしようとする信号線に接続され、半導体チップ表面近傍に前記信号配線から引き出された配線パターンとの間に介在する前記誘電体層を介して前記配線パターンと容量結合するように形成されたセンサ電極を含むことを特徴とする請求項１乃至６のいずれかに記載の電圧プローブ。
8. 前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜であることを特徴とする請求項７に記載の電圧プローブ。
9. 前記誘電体層は、測定しようとする前記配線パターン表面に形成された誘電体膜であることを特徴とする請求項７に記載の電圧プローブ。
10. 前記誘電体層は、前記センサ電極表面に形成されたプローブ誘電体膜と、測定しようとする前記配線パターン表面に形成された誘電体膜との複合膜であることを特徴とする請求項７に記載の電圧プローブ。
11. 前記クロストーク防止手段は、接地電極と絶縁領域からなり、前記センサ電極間に接地電極があり、前記センサ電極と前記接地電極との間に絶縁領域があることを特徴とする請求項６に記載の電圧プローブ。
12. 前記センサ電極のそれぞれが、モニタしようとする信号線を、チップ表面に近い配線パターンに引き出している信号配線部の前記信号線に、相対向して静電結合するように配列されていることを特徴とする請求項２に記載の電圧プローブ。
13. 前記センサ電極は、モニタしようとする信号を、チップ表面に近い配線パターンに引き出している信号配線部よりも十分に狭い、ピッチで配設されていることを特徴とする請求項２に記載の電圧プローブ。
14. さらに、前記センサ電極のそれぞれから誘起する電圧が最大となるセンサ電極を選択する信号処理回路を具備し、
    前記信号処理回路で選択された前記センサ電極からの信号を当該信号線の出力として取り出すように構成したことを特徴とする請求項１３に記載の電圧プローブ。
15. 前記センサ部は、半導体チップ上のモニタしようとする信号線に、相対向するように配置可能に構成され、モニタチップとしての半導体基板表面の所定の領域に形成されたセンサ電極と、前記センサ電極の出力に基づく前記信号線の電圧変化を、静電誘導による誘起電圧として検出し、所望のモニタ信号を出力する信号処理回路を備えたことを特徴とする請求項１乃至１４のいずれかに記載の電圧プローブ。
16. 前記モニタチップは、前記半導体チップ上のモニタしようとする信号線に、前記センサ電極が相対向して静電結合するように、前記半導体チップ表面の配線パターンと物理的に接合面が一致する位置に前記センサ電極が配置され、チップオンチップ接続可能に構成されたことを特徴とする請求項１５に記載の電圧プローブ。
17. 前記モニタチップは、前記センサ電極に対応してその直下に配置された電圧センスアンプを具備した多層構造基板であることを特徴とする請求項１６に記載の電圧プローブ。

Images