JP3780251B2 - インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 - Google Patents
インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 Download PDFInfo
- Publication number
- JP3780251B2 JP3780251B2 JP2002336098A JP2002336098A JP3780251B2 JP 3780251 B2 JP3780251 B2 JP 3780251B2 JP 2002336098 A JP2002336098 A JP 2002336098A JP 2002336098 A JP2002336098 A JP 2002336098A JP 3780251 B2 JP3780251 B2 JP 3780251B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- noise
- signal
- power
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は、インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両に係り、特に、パワー素子の制御に用いるに好適なインターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両に関する。
【0002】
【従来の技術】
従来、モータ負荷を駆動するシステムでは、例えば、特開2001−327171号公報に記載されているように、制御系回路であるコントロールユニットと、パワー系回路を構成するパワー半導体素子の間には、フォトカプラからなるインターフェース回路を用いている。すなわち、負荷であるモータを駆動するパワー半導体素子は、大電流を短時間でスイッチングするため、寄生インダクタンスに発生する電圧が、パワー系回路のグランドの電位を変動させ、ノイズとなる。そこで、パワー系グランドの配線と制御系グランドの配線をそれぞれ設け、寄生インダクタンスによるノイズによる誤動作を防ぐため、制御系からパワー系にフォトカプラを介して制御信号を伝達することにより、制御系とパワー系を電気的に分離している。
【0003】
【特許文献】
特開2001−327171号公報
【0004】
【発明が解決しようとする課題】
しかしながら、フォトカプラは光素子を使用していることから、耐久性が低く、したがって、信頼性が低いという問題があった。特に、モータによって車輪を駆動する電動車両においては、その使用温度環境が例えば−40℃〜+105℃と広いにも関わらず、フォトカプラの使用可能な温度範囲は、これよりも狭く、低温時若しくは高温時における耐久性が大幅に低下する。フォトカプラが故障して制御系からパワー系に制御信号が伝達されなくなると、モータの制御が不可能となり、電動車両を走行できなくなり、その制御信頼性が低下することになる。
【0005】
一方、フォトカプラを用いないと、上述した寄生インダクタンスによるノイズの影響で、制御信号を正しくパワー素子に伝達できなくなり、制御信頼性が低下することになる。
【0006】
本発明の目的は、フォトカプラを用いることなく、しかも、制御信頼性の向上したインターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両を提供することにある。
【0007】
【課題を解決するための手段】
(1)上記目的を達成するために、本発明は、パワー素子を駆動する制御回路から上記パワー素子に制御信号を伝達するインターフェース回路において、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【0010】
(2)上記(1)において、好ましくは、上記定電圧的不感帯部の不感帯電圧Vcは、上記ノイズ電圧Vnoiseよりも大きく設定したものである。
【0012】
(3)上記(1)において、好ましくは、さらに、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるようにしたものである。
【0013】
(4)上記(3)において、好ましくは、電源電圧VDCと、上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)を、上記ノイズ電圧Vnoiseよりも大きく設定したものである。
【0014】
(5)上記目的を達成するために、本発明は、半導体素子を有するモジュール部に、制御部から出力された半導体素子駆動用制御信号を伝達するものであって、上記制御部から出力された上記制御信号を電気的に受け取る受取手段と、この受取手段が受け取った上記制御信号を、上記制御部のグランド電位と上記半導体素子のグランド電位との電位差に起因する上記制御信号のレベル変化を無視して、上記モジュール部に伝達する伝達手段とを具備し、上記伝達手段は、上記電位差を電気的に吸収するノイズ吸収部であり、上記ノイズ吸収部は、一定電圧まで電流を流さない低電圧的若しくは一定電圧までは一定電流を流す定電流的不感帯を発生して上記電位差を電気的に吸収する不感帯発生部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを具備するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【0017】
(6)上記(5)において、好ましくは、上記不感帯発生部の不感帯電圧は、上記電位差よりも大きく設定したものである。
【0018】
(7)上記(5)において、好ましくは、上記ノイズ吸収部は、上記不感帯発生部によって定電流が流れた時、その電流を電圧に変換して、High信号を発生する電流電圧変換回路を具備するようにしたものである。
【0019】
(8)上記(5)において、好ましくは、上記伝達手段から出力された上記制御信号を上記半導体素子の駆動信号レベルに変換する信号補正部を具備するようにしたものである。
【0020】
(9)上記(8)において、好ましくは、電源電圧と上記信号補正部の論理電圧振幅との差分は、上記電位差よりも大きく設定したものである。
【0022】
(10)上記目的を達成するために、本発明は、パワー素子と、このパワー素子を駆動する制御回路と、この制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有する電力変換装置において、上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【0023】
(11)上記(10)において、好ましくは、上記インターフェース回路は、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるとともに、上記インターフェース回路の電源電圧VDCと、上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)を、上記ノイズ電圧Vnoiseよりも大きく設定したものである。
【0024】
(12)上記(10)において、好ましくは、上記インターフェース回路と上記パワー素子との間に、上記パワー素子のスイッチング速度をゆっくりにするソフトスイッチングゲート駆動回路を備えるようにしたものである。
【0025】
(13)上記(12)において、好ましくは、上記ソフトスイッチングゲート駆動回路によって上記パワー素子を緩やかにスイッチングした時のパワー素子を流れる電流Iの変化分(dI/dt)に、上記寄生インダクタンスのインダクタンス分Lを乗じた値が、上記インターフェース回路の電源電圧VDCと上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)以下となるように、上記ソフトスイッチングゲート駆動回路によって上記パワー素子をスイッチングする速度を設定したものである。
【0026】
(14)上記目的を達成するために、本発明は、車輪を駆動するモータと、直流電源から供給される直流電力を交流電力に変換するとともに、上記モータに供給する電流を制御する電力変換装置を有する電動車両において、上記電力変換装置は、パワー素子と、このパワー素子を駆動するモータ制御回路と、このモータ制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有し、上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【0027】
【発明の実施の形態】
以下、図1〜図4を用いて、本発明の第1の実施形態によるインターフェース回路置の構成について説明する。
図1は、本発明の第1の実施形態によるインターフェース回路の基本構成を示すブロック図である。図2は、本発明の第1の実施形態によるインターフェース回路の具体的構成を示すブロック図である。図3は、本発明の第1の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。図4は、本発明の第1の実施形態による電力変換装置に用いるインターフェース回路の構成を示す回路図である。
【0028】
図1に示すように、本実施形態によるインターフェース回路(I/F)100Aは、制御回路200と、パワー回路300との間に設けられている。制御回路200は、グランド線G1に接続されている。パワー回路300は、グランド線G2に接続されている。パワー回路300は、後述するように、その内部に負荷であるモータを駆動するパワー半導体素子(例えば、MOSFET)を備えている。パワー半導体素子は、大電流Iを短時間でスイッチングするため、寄生インダクタンスLにノイズ電圧Vnoiseが発生する。発生するノイズ電圧Vnoiseは、式(1)で表される。
Vnoise=−L・dI/dt …(1)
パワー半導体素子に電流が流れない場合には、ノイズ電圧Vnoiseは0Vであるため、グランド線G1の電位VG1と、グランド線G2の電位VG2は等しい。しかし、パワー半導体素子に電流が流れると、グランド線G1の電位VG1は、グランド線G2の電位VG2よりも、ノイズ電圧Vnoiseだけ高くなる。すなわち、グランド線G1の電位VG1とグランド線G2の電位VG2とは等しい場合と、電位差を有する場合がある。
【0029】
インターフェース回路100Aは、電源切替部110と、ノイズ吸収部120と、信号補正部130とを備えている。ノイズ吸収部120は、寄生インダクタンスLに発生するノイズ電圧Vnoiseによって、グランド線G1の電位VG1とグランド線G2の電位VG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Vnoiseの影響を吸収して、制御回路200からのオン・オフ制御信号が正確に、パワー回路300の入力部にオン・オフ信号として伝達されるようにする。
【0030】
電源切替部110は、インタフェース回路100Aの電源電圧が供給されるとともに、制御回路200のグランド線G1に接続されている。電源切替部110は、制御回路200から出力されたオン・オフ制御信号によって動作するスイッチである。ノイズ吸収部120は、上述したように、ノイズ電圧Vnoiseの影響を吸収するとともに、電源切替部110のスイッチ動作に応じて、インターフェース回路100Aの電源電圧レベルのオン・オフ信号(ハイ・ロー信号)を出力する。
【0031】
信号補正部130は、ノイズ吸収部120が出力するオン・オフ信号(ハイ・ロー信号)を、パワー回路300のパワー半導体素子をオン・オフ制御するためのオン・オフ信号となるように、その信号レベルを変更する。なお、電源切替部110とノイズ吸収部120とが同一回路内で構成される場合もある。
【0032】
次に、図2にさらに具体的に示すように、電源切替部110は、異なる電源系をまたぐようなスイッチ112を備えている。ノイズ吸収部120には、定電圧的不感帯発生部122と、Low信号発生部124と、High信号発生部126とを備えている。定電圧的不感帯発生部122は、図3に示すように、ある一定電圧Vcまで電流を流さず、電圧Vc以上で電流を流すような特性を有している。ここで、電圧Vcを「不感帯電圧」と称する。Low信号発生部124は、電流を流すことによりLow信号を発生する。High信号発生部126は、電流を流すことによりHigh信号を発生する。信号補正部130は、パワー回路300の論理振幅に見合うように信号レベルを補正する。
【0033】
不感帯発生部122を設けることにより、例えば、スイッチ112をオンさせ、Low信号を発生させた状態において、グランドG1の電位VG1がグランドG2の電位VG2よりも高くなっても、不感帯発生部122により、High信号発生部126に電流が流れることがなく、正しい信号,即ちLow信号が伝達される。また、この不感帯電圧Vcは、図3に示したように、ノイズ吸収部分の電源電圧VDCから信号補正部の入力部の論理振幅ΔVlogicをひいたものよりも小さくする。以上のように、不感帯発生部122を有するノイズ吸収部120を設け、不感帯電圧Vcよりも低いノイズを発生させるパワー回路を構築することにより、光素子を使用した信号伝達回路を使用せずに異なる電源系の間で信号を伝達できる。
【0034】
次に、図4を用いて、本実施形態によるインターフェース回路100Aの具体的な回路構成について説明する。
電源切替部110は、トランジスタTR1を備えている。トランジスタTR1が図2に示したスイッチ112を構成する。トランジスタTR1のエミッタは、グランド配線G1に接続されている。トランジスタTR1のベースには、図2に示した制御回路200からオン・オフ制御信号Vinが入力する。トランジスタTR1のコレクタは、グランド配線G1とは完全に絶縁されていないグランド配線G2をグランドとするノイズ吸収部120に信号を伝達する。
【0035】
ノイズ吸収部120は、抵抗R1と、ダイオードD1と、ツェナーダイオードZD1と、抵抗R2とを備えている。抵抗R1は、図2のLow信号発生部124を構成する。ダイオードD1とツェナーダイオードZD1は、図2の定電圧的不感帯発生部122を構成する。抵抗R2は、図2のHigh信号発生部126を構成する。
【0036】
信号補正部130は、コンデンサC1と、抵抗R3,R4,R5と、トランジスタTR2とを備えている。コンデンサC1は、フィルター回路を構成する。コンデンサC1は、トランジスタTR1のスイッチング動作によって、ノイズ吸収部120の抵抗R2の両端電圧に重畳したノイズ信号によって、トランジスタTR2が誤動作しないように、高周波分をカットして、直流信号成分のみをトランジスタTR2のベースに供給する。抵抗R3と抵抗R4は、抵抗分圧回路を構成する。抵抗R2の両端電圧が、例えば、Hiレベル(1V)/Lowレベル(0V)と変化するとき、トランジスタTR2をオン・オフ動作させるに必要なHiレベル(0.6V)/Lowレベル(0V)の電圧に変換する。抵抗R5はプルアップ抵抗である。トランジスタTR2がオンすると、信号補正部130の出力電圧Voutは、0Vとなり、トランジスタTR2がオフすると、信号補正部130の出力電圧は、信号補正部130の電源電圧VDC(例えば、12V)となる。電源切替部110に入力する電圧Vinは、制御回路200からのオン・オフ制御信号である。制御回路200としては例えばマイクロコンピュータが用いられると、入力電圧Vinのレベルは、例えば、Hiレベル(0.6V)/Lowレベル(0V)である。一方、パワー回路300に用いられるパワー半導体素子をオンさせるための電圧Vthは、例えば、3Vである。そこで、信号補正部130によって、入力電圧Vin(Hiレベル(0.6V)/Lowレベル(0V))を、これよりも信号電圧の高い出力電圧Vout(Hiレベル(12V)/Lowレベル(0V))に変換する。
【0037】
次に、本実施形態によるインターフェース回路100Aの動作について説明する。
【0038】
電源切替部110の入力電圧(トランジスタTR1のベース端子電圧)が、Lowレベルのとき、不感帯発生部122にあたるツェナーダイオードZD1およびHigh信号発生部にあたる抵抗R2に電流が流れ、信号補正部130のトランジスタTR2がオンし、信号補正部130の出力電圧VoutはLowレベルとなる。このとき、トランジスタTR1はオフであり、トランジスタTR1のコレクタ端子はオープン状態であるため、ノイズによりグランド配線G1とグランド配線G2の間に電位差が生じたとしても、信号の授受に影響はない。
【0039】
トランジスタTR1のエミッタコレクタ間にかかる電圧は、ノイズ電圧Vnoiseと、インターフェース回路100Aの電源電圧VDCを加えたものである。トランジスタTR1のエミッタコレクタ間にかかる電圧は、トランジスタTR1の耐圧(ブレークダウン電圧)BVceo以下にする必要があるため、以下の式(2)を満たす必要がある。
Vnoise+VDC < BVceo …(2)
また、トランジスタTR1のベースエミッタ間には、逆バイアスがかからないようにする必要があるので、以下の式(3)のように、
Vnoise+VDC > 0 …(3)
とする必要がある。従って、式(2),式(3)から、グランド配線G1とグランド配線G2の電位差,すなわち、ノイズ電圧Vnoiseは、以下の式(4)を満たすように、
−VDC < Vnoise < BVceo − VDC …(4)
とする必要がある。
【0040】
各電圧については、後述するが、例えば、インターフェース回路100Aの電源電圧VDCを12Vとし、トランジスタTR1の耐圧(ブレークダウン電圧)BVceoを60Vとすると、式(4)を満たすノイズ電圧Vnoiseは、以下の式(5)のように、
−12V<ノイズ電圧Vnoise<48V …(5)
とする必要がある。ノイズ電圧Vnoiseは、式(1)で説明したように、寄生インダクタンスLと、この寄生インダクタンスを流れる電流の変化分dI/dtで決まるため、予め寄生インダクタンスLが決まれば、この値に応じて、寄生インダクタンスを流れる電流の変化分dI/dtが所定の値となるようにすることで、式(4)を満たすことができる。
【0041】
次に、電源切替部110の入力電圧(トランジスタTR1のベース端子電圧)が、Highレベルのとき、不感帯発生部122にあたるツェナーダイオードZD1には電流が流れず、トランジスタTR2がオフし、インタフェース回路100Aの出力電圧VoutはHighレベルとなる。このときのトランジスタTR1のコレクタ端子の電位は、グランド配線G1の電位にほぼ等しいので、ノイズによりグランド配線G1の電位がグランド配線G2の電位より高くなっても、ツェナーダイオードZD1のツェナー電圧以下であれば、トランジスタTR2は誤ってオンすることはないものである。ここで、ツェナーダイオードZD1のツェナー電圧が、不感帯発生部122の不感帯電圧Vcに相当する。トランジスタTR2の動作電圧(抵抗R4の両端電圧;トランジスタTR2のベースエミッタ電圧)をΔVlogicとすると、以下の式(6)のように、
Vc+ΔVlogic < VDC …(7)
とすればよいものである。
【0042】
また、ノイズによりグランド配線G1の電位がグランド配線G2の電位より低くなった場合は、トランジスタTR1を流れる電流値が大きくなるが、トランジスタTR1の電流最大値およびダイオードD1の逆耐圧を超えない範囲ならば、トランジスタTR2の動作に影響しないものである。そこで、ツェナーダイオードZD1のツェナー電圧(不感帯発生部122の不感帯電圧Vc)と、ノイズ電圧Vnoiseの間に、以下の式(7)のように、
Vnoise < Vc …(7)
とすればよいものである。
【0043】
従って、式(6),式(7)から、ツェナーダイオードZD1のツェナー電圧(不感帯発生部122の不感帯電圧Vc)は、以下の式(8)のように、
Vnoise < Vc < VDC − ΔVlogic …(8)
と選定することで、ノイズ耐量を持ったシステムを構築することができる。
【0044】
例えば、インターフェース回路100Aの電源電圧VDCを12Vとし、トランジスタTR2の動作電圧をΔVlogicを0.6Vとすると、式(8)は、以下の式(9)のように、
ノイズ電圧Vnoise<不感帯電圧Vc<12V−0.6V …(9)
となる。
【0045】
したがって、式(6)を満たすノイズ電圧Vnoiseを例えば、10Vとすると、式(9)を満たす不感帯電圧Vcは、例えば、10V<不感帯電圧Vc<11.4Vとなる。
【0046】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電圧的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線G1,G2間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【0047】
次に、図5〜図7を用いて、本発明の第2の実施形態によるインターフェース回路の構成について説明する。
図5は、本発明の第2の実施形態によるインターフェース回路の具体的構成を示すブロック図である。図6は、本発明の第2の実施形態によるインターフェース回路に用いる定電流的不感帯発生部の特性図である。図7は、本発明の第2の実施形態によるインターフェース回路の構成を示す回路図である。
【0048】
本実施形態によるインターフェース回路の基本構成は、図1に示したものと同様である。図5に示すように、インターフェース回路100Bは、電源切替部110Bと、ノイズ吸収部120Bと、信号補正部130Bとを備えている。ノイズ吸収部120Bは、寄生インダクタンスLに発生するノイズ電圧Vnoiseによって、グランド線G1の電位VG1とグランド線G2の電位VG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Vnoiseの影響を吸収して、制御回路200からのオン・オフ制御信号が正確に、パワー回路300の入力部にオン・オフ信号として伝達されるようにする。図2に示した例では、不感帯発生部122として、定電圧的不感帯発生部を用いていたのに対して、本実施形態では、定電流的不感帯発生部を用いている点に特徴がある。
【0049】
電源切替部110Bは、異なる電源系をまたぐようなスイッチ112Bを備えている。ノイズ吸収部120Bには、定電流的不感帯発生部122Bと、電流電圧変換回路128とを備えている。スイッチ部112Bと不感帯発生部122Bによって、定電流を発生させる回路構成とする。スイッチ112Bがオンして定電流的不感帯発生部122Bによって定電流が流れると、この定電流が電流電圧変換回路128によって電圧に変換され、接点A1に信号が発生し、伝達される。ここで、グランド配線G1の電位VG1とグランド配線G2の電位VG2が変動しても、その範囲が定電流を流すことが可能な電圧範囲、即ちノイズ吸収部分の電源電圧VDCから信号補正部132Bの入力部の論理振幅ΔVlogicをひいたものよりも小さければ、図6に示すように、接点A1には一定の電流を供給することができ、信号を伝えることができる。信号補正部130Bは、パワー回路300の論理振幅に見合うように信号レベルを補正する。
【0050】
以上のように、定電流的不感帯発生部122Bを有するノイズ吸収部120Bを設けることにより、光素子を使用した信号伝達回路を使用せずに異なる電源系の間で信号を伝達できる.
次に、図7を用いて、本実施形態によるインターフェース回路100Bの具体的な回路構成について説明する。
電源切替部110Bは、トランジスタTR11を備えている。トランジスタTR11が図5に示したスイッチ112Bを構成する。トランジスタTR11のエミッタは、グランド配線G1に接続されている。トランジスタTR11のベースには、図5に示した制御回路200からオン・オフ制御信号Vinが入力する。トランジスタTR11のコレクタは、グランド配線G1とは完全に絶縁されていないグランド配線G2をグランドとするノイズ吸収部120Bに信号を伝達する。
【0051】
ノイズ吸収部120Bは、抵抗R11,R12と、トランジスタTR12とを備えている。抵抗R12とトランジスタTR12とは、図5の電流電圧変換回路128を構成する。トランジスタTR11の定電流特性を利用して、抵抗R11とにより、図5の定電流的不感帯発生部122Bを構成する。
【0052】
信号補正部130Bは、抵抗R13を備えている。トランジスタTR12がオンすると、信号補正部130Bの出力電圧Voutは、電源電圧VDC(例えば、12V)となり、トランジスタTR12がオフすると、信号補正部130Bの出力電圧は、0Vとなる。
【0053】
次に、本実施形態によるインターフェース回路100Bの動作について説明する。
トランジスタTR11がオフのとき、抵抗R11および抵抗R12には電流が流れないため、トランジスタTR12もオフとなり、出力電圧VoutはLowレベルとなる。このとき、トランジスタTR11のコレクタ端子は基本的にオープン状態であるため、ノイズによりグランド配線G1とグランド配線G2の間に電位差が生じたとしても、信号の授受に影響はないものである。
【0054】
ここで、グランドの電位差が大きくなると、トランジスタTR11のエミッタコレクタ間にトランジスタTR11の耐圧BVceo以上の過電圧がかかったり、ベースエミッタ間に逆バイアスがかかることがあるので、上述の式(4)と同じく、
−VDC < Vnoise < BVceo − VDC …(4)
となる必要がある。
【0055】
また、トランジスタTR11がオンして、トランジスタTR11のコレクタ端子がLowレベルになると、トランジスタTR12がオンし、出力電圧VoutはHighレベルとなる。このとき、トランジスタTR11のコレクタエミッタ間、抵抗R11および抵抗R12には一定の電流が流れ、その電流によってトランジスタTR12を駆動する。すなわち、トランジスタTR11は、スイッチングを行う電源切替部としての役割と同時に、ベース電流に比例するコレクタ電流を流す定電流的不感帯部を生成する役割がある。したがって、グランド配線G1とグランド配線G2の間の電位変動にかかわらず、抵抗R11および抵抗R12には一定の電流が流れ、トランジスタTR12をオンすることができる。
【0056】
ここで、グランド配線G1に対するグランド配線G2の電位が、ノイズ吸収部120Bの電源電圧VDCからトランジスタTR11の論理振幅ΔVlogicを引いたものより高くなると、トランジスタTR11に電流が流れなくなるため、式(8)と同様にして、以下の式(10)、
Vnoise < VDC − ΔVlogic …(10)
となる必要がある。
【0057】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電流的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線G1,G2間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【0058】
次に、図8を用いて、本発明の第3の実施形態によるインターフェース回路の構成について説明する。
図8は、本発明の第3の実施形態によるインターフェース回路の構成を示す回路図である。
【0059】
本実施形態によるインターフェース回路の基本構成は、図1に示したものと同様である。また、インターフェース回路の具体的構成は、図5に示したものと同様である。すなわち、図8に示すように、インターフェース回路100Cは、電源切替部110Cと、ノイズ吸収部120Cと、信号補正部130Cとを備えている。ノイズ吸収部120Cは、寄生インダクタンスLに発生するノイズ電圧Vnoiseによって、グランド線G1の電位VG1とグランド線G2の電位VG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Vnoiseの影響を吸収して、制御回路200からのオン・オフ制御信号が正確に、パワー回路300の入力部にオン・オフ信号として伝達されるようにする。本実施形態では、不感帯発生部122として、図7と同様に、定電流的不感帯発生部を用いている。
【0060】
電源切替部110Cは、トランジスタTR21を備えている。トランジスタTR21が図5に示したスイッチ112Bに相当する。トランジスタTR21のコレクタは、ノイズ吸収部120Cを介して、グランド配線G1に接続されている。トランジスタTR21のベースには、図5に示した制御回路200からオン・オフ制御信号Vinが入力する。トランジスタTR21のコレクタは、グランド配線G1とは完全に絶縁されていないグランド配線G2をグランドとするノイズ吸収部120Cに信号を伝達する。
【0061】
ノイズ吸収部120Cは、抵抗R21,R22と、トランジスタTR22とを備えている。トランジスタTR2と抵抗R21とにより、図5の定電流的不感帯発生部122Bを構成する。抵抗R22は、図5の電流電圧変換回路128を構成する。
【0062】
信号補正部130Cは、コンパレータCP1を備えている。トランジスタTR22がオンすると、信号補正部130CのコンパレータCP1に電圧がかかり、信号補正部130の出力電圧Voutは、電源電圧VDC(例えば、12V)となり、トランジスタTR22がオフすると、信号補正部130の出力電圧は、0Vとなる。
【0063】
次に、本実施形態によるインターフェース回路100Cの動作について説明する。
トランジスタTR21がオフのとき、トランジスタTR22もオフとなり、抵抗R22に電流が流れないため、出力電圧VoutはLowレベルとなる。このとき、トランジスタTR22は基本的にオープン状態であるため、ノイズによりグランド配線G1とグランド配線G2の間に電位差が生じたとしても、信号の授受に影響はないものである。
【0064】
ここで、グランドの電位差が大きくなると、トランジスタTR22のエミッタコレクタ間にトランジスタTR22の耐圧BVceo以上の過電圧がかかったり、ベースエミッタ間に逆バイアスがかかることがあるので、上述の式(4)と同じく、
−VDC < Vnoise < BVceo − VDC …(4)
となる必要がある。
【0065】
また、トランジスタTR21がオンして、抵抗R21およびトランジスタTR22のベースエミッタ間に電流が流れると、トランジスタTR22がオンし、抵抗R22に電流が流れ、コンパレータCP1の出力電圧VoutはHighレベルとなる。このとき、トランジスタTR22は、抵抗R22には一定電流を流す定電流的不感帯部を生成する。したがって、グランド配線G1とグランド配線G2の間の電位変動にかかわらず、抵抗R21および抵抗R22には一定の電流が流れ、コンパレータCP1の出力をHighレベルに維持することができる。
【0066】
ここで、グランド配線G1に対するグランド配線G2の電位が、ノイズ吸収部120Cの電源電圧VDCからトランジスタTR22の論理振幅ΔVlogicを引いたものより高くなると、トランジスタTR22に電流が流れなくなるため、式(10)と同様に、
Vnoise < VDC − ΔVlogic …(10)
となる必要がある。
【0067】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電流的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線G1,G2間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【0068】
次に、図9を用いて、本発明の第1の実施形態によるインターフェース回路を用いた電力変換装置の構成について説明する。
図9は、本発明の第1の実施形態によるインターフェース回路を用いた電力変換装置の構成を示すブロック図である。なお、図2,図4と同一符号は、同一部分を示している。
【0069】
本実施形態による電力変換回路は、制御回路200と、プリドライバ回路100と、パワーモジュール300とから構成されている。プリドライバ回路100の中には、図2及び図4にて説明したインタフェース回路100A及び、ロジック回路150と、ソフトスイッチングゲート駆動回路160とを備えている。
【0070】
制御回路200は、マイクロコンピュータ等を備えている。パワーモジュール300は、パワー素子MF1を備えている。パワー素子MF1は、例えば、MOSFETである。制御回路200は、パワー素子MF1をオンオフ制御するための制御信号を出力する。この制御信号は、プリドライバ回路100の中のインターフェース回路100Aによって、パワー素子MF1の寄生インダクタンスLによって発生するノイズ電圧の影響を受けることなく、パワー素子MF1であるMOSFETのゲートに供給され、パワー素子MF1をオンオフ動作させる。これによって、パワー素子MF1を流れる電流がオン・オフするため、直流電圧を交流電圧に変換する電圧変換装置を構成できる。
【0071】
インターフェース回路100Aは、トランジスタTR1,TR2と、抵抗R1,R2,R5と、不感帯発生部122と、フィルタC1とを備えている。トランジスタTR1は、図2に示した電源切替部110の中のスイッチ112を構成する。定電圧的不感帯発生部122は、図2に示したように、ダイオードD1とツェナーダイオードZD1から構成されている。抵抗R1は、図2のLow信号発生部124を構成する。抵抗R2は、図2のHigh信号発生部126を構成する。フィルター回路は、図2に示したコンデンサC1から構成される。抵抗R5とトランジスタTR2とは、図2に示した信号補正部130を構成する。
【0072】
インターフェース回路100Aの動作は、図4にて説明した通りである。インターフェース回路を用いることにより、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワーモジュール300に伝達することができる。
【0073】
ロジック回路150は、インターフェース回路100Aからパワーモジュール300に伝達される信号の中に誤信号等が含まれている場合に、その誤信号をカットして、パワーモジュール300が誤動作するのを防止する回路である。ソフトスイッチングゲート駆動回路160は、パワー素子MF1であるMOSFETのゲートに入力する電圧の変化を緩やかにして、パワー素子MF1を緩やかにオンさせ、パワー素子MF1を流れる電流Iを緩やかにするための回路である。式(1)にて説明したように、ノイズ電圧Vnoiseは、寄生インダクタンスLと、パワー素子MF1を流れる電流Iの時間変化分(dI/dt)で決まる。したがって、寄生インダクタンスLが既知の場合、パワー素子MF1を流れる電流Iの時間変化分(dI/dt)を、ソフトスイッチングゲート駆動回路160によって、パワー素子MF1であるMOSFETのゲートに入力する電圧の変化を制御することにより、ノイズ電圧Vnoiseを所定の値にすることができる。
【0074】
インターフェース回路100Aが出力するパワー素子MF1の駆動信号信号は、ロジック回路150とソフトスイッチングゲート駆動回路160を介し、パワー素子MF1であるMOSFETを駆動する。ここで、プリドライバ回路100の電源端子にかかる電圧をVDCとすると、通常VDCは、インターフェース回路100A,ロジック回路150およびゲート駆動回路160の電源を兼ねているため、パワー素子MF1であるMOSFETのゲート駆動電圧に依存する。一般的には、10〜20V前後である。また、ノイズ電圧Vnoiseは、上述した式(10)により、
Vnoise < VDC − ΔVlogic …(10)
となる。
【0075】
また、フィルタC1およびトランジスタTR2からなる信号補正部の論理振幅を示すΔVlogicは、トランジスタTR2のベース駆動電圧に相当する0.6V前後となる。ノイズ電圧の影響を受けない,すなわち、ノイズ耐量を持つインターフェース回路を有する電力変換装置としては、上述の式(10)を必要があるので、例えば、VDCを12Vとすると、
Vnoise < 12 − 0.6 = 11.4 [V] …(11)
を満たす必要がある。Vnoiseを決定する要素として、パワーモジュール109の回路に存在する寄生インダクタンスLと、寄生インダクタンスLを流れる電流の時間変化率dI/dtの二つがある。寄生インダクタンスの値Lは、モジュール内部の配線や構造によって決まるものである。電流の時間変化率dI/dtは、ゲート駆動回路160の定数によって決まる。MOSFETのスイッチングスピードをゆっくりにすると、電流の時間変化率dI/dtが減少するため、Vnoiseの値を低く押さえることができる。しかし、MOSFETをゆっくりとスイッチングを行うことは、MOSFETの非飽和領域を長時間使うことになるため、スイッチングロスが増えることになる。したがって、インダクタンスLを可能な限り小さく抑え、適切な電流の時間変化率dI/dtを選択することが、低損失と低ノイズを両立するために必要となる。たとえば、インダクタンスが100nH以下となるモジュールを使用すると、ゲート抵抗を調整することで、電流の時間変化率を100A/μs以下となるよう設計することで、
Vnoise < 100[nH]x100[A/μs] =10[V] …(12)となり、不感帯電圧Vcを、
10[V] < Vc < 11.4[V] …(13)
となるように選ぶと、上述の式(8)、
Vnoise < Vc < VDC − ΔVlogic …(8)
を満たす電力変換装置とすることができる。
【0076】
なお、図9に示した構成において、電源切替部を構成するトランジスタTR1は、制御回路200の中に内蔵する構成とすることもできる。
【0077】
以上説明したように、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達できるインターフェース回路を用いることにより、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、電力変換回路として、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
次に、図10及び図11を用いて、本発明の第1の実施形態によるインターフェース回路を用いた電動車両の構成について説明する。
図10は、本発明の第1の実施形態によるインターフェース回路を用いた電動車両の構成を示すブロック図である。図11は、図10に示した電動車両に用いられる電力変換回路の構成を示すブロック図である。なお、図2,図4,図9と同一符号は、同一部分を示している。
【0078】
図10に示すように、本実施形態による電動車両は、駆動力源として、エンジン(E)410と、電動発電機(M/G)420とを備えている。エンジン(E)410及び電動発電機(M/G)420にて発生した駆動力は、変速機(T/M)430およびデファレンシャルギア(DEF)440を介して、車輪WH1,WH2に伝達され、車両を走行させる。ここで、電動発電機(M/G)420は、エンジン(E)410をアシストして用いられる。なお、エンジンと、電動機とで、それぞれ独立して車輪を駆動するパラレル駆動式のものに本実施形態を適用することもできる。さらに、電動機のみによって車輪を駆動する電動車両にも本実施形態を適用することができる。
【0079】
電動発電機(M/G)420に供給される交流電力は、36Vバッテリー510に蓄積された直流電力を、インバータINVによって電力変換することで得られる。インバータINVは、モータコントロールユニット(MCU)200と、インターフェース回路100Aを内蔵するプリドライバ回路100と、パワードライバ300とから構成されている。また、電動発電機(M/G)420が発電機として動作するとき、発電機によって発電された交流電力は、インバータINVによって直流電力に変換され、36Vバッテリー510に蓄積される。また、DC/DCコンバータ530によって14Vの直流電圧に変換され、12Vバッテリー520に蓄積される。
【0080】
モータコントロールユニット200と、エンジン(E)410を制御するエンジンコントロールユニット610と、電動発電機(M/G)420を制御する変速機コントロールユニット620と、バッテリを制御するバッテリーコントロールユニット630は、コントロールエリアネットワークCANを介して、全体コントローラ(CU)によって統合制御される。
【0081】
図11に示すように、本実施形態による電力変換回路は、制御回路(モータコントロールユニット)200と、プリドライバ回路100と、パワーモジュール300とから構成されている。プリドライバ回路100は、インターフェース回路100Aと、ロジック回路150と、下アームソフトスイッチングゲート駆動回路160Lと、上アームソフトスイッチングゲート駆動回路160Uと、レベルシフト回路170とを備えている。パワーモジュール300は、下アームに設けられたパワー素子MF1LであるMOSFETと、上アームに設けられたパワー素子MF1UであるMOSFETとを備えている。制御回路200は、下アームに設けられたパワー素子MF1Lをオン・オフ制御する制御信号CLと、上アームに設けられたパワー素子MF1Uをオン・オフ制御する制御信号CUをそれぞれ出力する。インターフェース回路100Aの内部構成は、図9に示したものと同様である。但し、下アームに設けられたパワー素子MF1Lをオン・オフ制御する制御信号CLに対応するインターフェース回路と、上アームに設けられたパワー素子MF1Uをオン・オフ制御する制御信号CUに対応するインターフェース回路をそれぞれ備えている。ロジック回路150は、例えば、下アームに設けられたパワー素子MF1Lと、上アームに設けられたパワー素子MF1Uを同時にオンさせるような誤信号が発生した場合には、それを検知して、その誤信号をカットし、パワーモジュール300が誤動作するのを防止する。
【0082】
下アームソフトスイッチングゲート駆動回路160Lは、図9に示したソフトスイッチングゲート駆動回路160と同様の構成を有している。下アームソフトスイッチングゲート駆動回路160Lは、インターフェース回路100Aによって寄生インダクタンスLの影響を受けることなく伝達された制御信号によって、パワー素子MF1LであるMOSFETをオン・オフ制御する。
【0083】
ここで、下アームのパワー素子MF1LであるMOSFETをオン・オフ制御するゲート電圧を、Hi(12V)/Lo(0V)とし、パワーモジュール300のP端子とN端子の間に、バッテリー510から供給される電圧を42Vとすると、上アームのパワー素子MF1UであるMOSFETをオン・オフ制御するゲート電圧は、Hi(54V)/Lo(42V)とする必要がある。すなわち、42V分だけレベルシフトする必要がある。そのために、レベルシフト回路170が用いられている。
【0084】
ンターフェース回路100Aによって寄生インダクタンスLの影響を受けることなく伝達された制御信号CUは、レベルシフト回路170によって、例えば、42Vだけレベルシフトされ、上アームソフトスイッチングゲート駆動回路160Uに供給される。上アームソフトスイッチングゲート駆動回路160Uは、図9に示したソフトスイッチングゲート駆動回路160と同様の構成を有している。上アームソフトスイッチングゲート駆動回路160Uは、インターフェース回路100Aによって寄生インダクタンスLの影響を受けることなく伝達された制御信号によって、パワー素子MF1UであるMOSFETをオン・オフ制御する。
【0085】
制御回路(モータコントロールユニット)200は、バッテリー36Vの直流電力を単に交流電力に変換して、電動発電機420に供給するだけでなく、パワー素子MF1U,MF1Lのオン時間を制御することにより、電動発電機420に供給するモータ電流を変化させることにより、電動発電機420が発生するモータトルクを制御する。
【0086】
以上説明したように、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達できるインターフェース回路を用いることにより、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、電動車両として、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【0087】
【発明の効果】
本発明によれば、インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両において、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態によるインターフェース回路の基本構成を示すブロック図である。
【図2】本発明の第1の実施形態によるインターフェース回路の具体的構成を示すブロック図である。
【図3】本発明の第1の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。
【図4】本発明の第1の実施形態による電力変換装置に用いるインターフェース回路の構成を示す回路図である。
【図5】本発明の第2の実施形態によるインターフェース回路の具体的構成を示すブロック図である。
【図6】本発明の第2の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。
【図7】本発明の第2の実施形態によるインターフェース回路の構成を示す回路図である。
【図8】本発明の第3の実施形態によるインターフェース回路の構成を示す回路図である。
【図9】本発明の第1の実施形態によるインターフェース回路を用いた電力変換装置の構成を示すブロック図である。
【図10】本発明の第1の実施形態によるインターフェース回路を用いた電動車両の構成を示すブロック図である。
【図11】図10に示した電動車両に用いられる電力変換回路の構成を示すブロック図である。
【符号の説明】
100…プリドライバ回路
100A,100B,100C…インターフェース回路
110…電源切替部
112…スイッチ
120…ノイズ吸収部
122…不感帯発生部
124…Low信号発生部
126…High信号発生部
128…電流電圧変換回路
130…信号補正部
150…ロジック回路
160,160U,160L…ソフトスイッチングゲート駆動回路
200…制御回路
300…パワー回路(パワーモジュール〜
G1,G2…グランド配線
L…寄生インダクタンス
MF1,MF1U,MF1L…パワー素子(MOSFET)
Claims (14)
- パワー素子を駆動する制御回路から上記パワー素子に制御信号を伝達するインターフェース回路において、
上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とするインターフェース回路。 - 請求項1記載のインターフェース回路において、
上記定電圧的不感帯部の不感帯電圧Vcは、上記ノイズ電圧Vnoiseよりも大きく設定されていることを特徴とするインターフェース回路。 - 請求項1記載のインターフェース回路において、さらに、
上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えることを特徴とするインターフェース回路。 - 請求項3記載のインターフェース回路において、
電源電圧VDCと、上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)を、上記ノイズ電圧Vnoiseよりも大きく設定したことを特徴とするインターフェース回路。 - 半導体素子を有するモジュール部に、制御部から出力された半導体素子駆動用制御信号を伝達するものであって、
上記制御部から出力された上記制御信号を電気的に受け取る受取手段と、
この受取手段が受け取った上記制御信号を、上記制御部のグランド電位と上記半導体素子のグランド電位との電位差に起因する上記制御信号のレベル変化を無視して、上記モジュール部に伝達する伝達手段とを具備し、
上記伝達手段は、上記電位差を電気的に吸収するノイズ吸収部であり、
上記ノイズ吸収部は、一定電圧まで電流を流さない低電圧的若しくは一定電圧までは一定電流を流す定電流的不感帯を発生して上記電位差を電気的に吸収する不感帯発生部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを具備することを特徴とするインターフェース回路。 - 請求項5記載のインターフェース回路において、
上記不感帯発生部の不感帯電圧は、上記電位差よりも大きく設定されていることを特徴とするインターフェース回路。 - 請求項5記載のインターフェース回路において、
上記ノイズ吸収部は、上記不感帯発生部によって定電流が流れた時、その電流を電圧に変換して、High信号を発生する電流電圧変換回路を具備することを特徴とするインターフェース回路。 - 請求項5記載のインターフェース回路において、
上記伝達手段から出力された上記制御信号を上記半導体素子の駆動信号レベルに変換する信号補正部を具備することを特徴とするインターフェース回路。 - 請求項8記載のインターフェース回路において、
電源電圧と上記信号補正部の論理電圧振幅との差分は、上記電位差よりも大きく設定されていることを特徴とするインターフェース回路。 - パワー素子と、このパワー素子を駆動する制御回路と、この制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有する電力変換装置において、
上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とする電力変換装置。 - 請求項10記載の電力変換装置において、
上記インターフェース回路は、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるとともに、
上記インターフェース回路の電源電圧VDCと、上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)を、上記ノイズ電圧Vnoiseよりも大きく設定したことを特徴とする電力変換装置。 - 請求項10記載の電力変換装置において、
上記インターフェース回路と上記パワー素子との間に、上記パワー素子のスイッチング速度をゆっくりにするソフトスイッチングゲート駆動回路を備えたことを特徴とする電力変換装置。 - 請求項12記載の電力変換装置において、
上記ソフトスイッチングゲート駆動回路によって上記パワー素子を緩やかにスイッチングした時のパワー素子を流れる電流Iの変化分(dI/dt)に、上記寄生インダクタンスのインダクタンス分Lを乗じた値が、上記インターフェース回路の電源電圧VDCと上記信号補正部の論理電圧振幅ΔVlogicの差分(VDC−ΔVlogic)以下となるように、上記ソフトスイッチングゲート駆動回路によって上記パワー素子をスイッチングする速度を設定することを特徴とする電力変換装置。 - 車輪を駆動するモータと、直流電源から供給される直流電力を交流電力に変換するとともに、上記モータに供給する電流を制御する電力変換装置を有する電動車両において、
上記電力変換装置は、パワー素子と、このパワー素子を駆動するモータ制御回路と、このモータ制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有し、
上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のLowレベルに対応するLow信号を発生するLow信号発生部と、上記制御信号のHighレベルに対応するHigh信号を発生するHigh信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、High信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とする電動車両。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336098A JP3780251B2 (ja) | 2002-11-20 | 2002-11-20 | インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 |
US10/715,379 US7126308B2 (en) | 2002-11-20 | 2003-11-19 | Interface circuit with power converter with interface circuit and electric vehicle with power converter |
EP03026833A EP1422824A1 (en) | 2002-11-20 | 2003-11-20 | Interface circuit, power converter with interface circuit and electric vehicle with power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336098A JP3780251B2 (ja) | 2002-11-20 | 2002-11-20 | インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004173413A JP2004173413A (ja) | 2004-06-17 |
JP3780251B2 true JP3780251B2 (ja) | 2006-05-31 |
Family
ID=32212079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002336098A Expired - Fee Related JP3780251B2 (ja) | 2002-11-20 | 2002-11-20 | インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7126308B2 (ja) |
EP (1) | EP1422824A1 (ja) |
JP (1) | JP3780251B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292178B2 (en) | 2012-03-09 | 2016-03-22 | Mitsubishi Jidosha Kogyo Kabushiki Kaisha | Information display apparatus for a vehicle |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10334737A1 (de) * | 2003-07-29 | 2005-02-24 | Rexroth Indramat Gmbh | Berührungslose Energieversorgung für bewegte Verbraucher |
US7394298B2 (en) * | 2004-08-16 | 2008-07-01 | Intel Corporation | Stepwise drivers for DC/DC converters |
JP4647266B2 (ja) | 2004-09-08 | 2011-03-09 | 富士電機システムズ株式会社 | インバータ装置、集積回路チップ及び車両駆動装置 |
JP4359250B2 (ja) | 2005-02-10 | 2009-11-04 | 株式会社日立製作所 | インターフェース回路及び電力変換装置並びに車載用電機システム |
DE102007025822A1 (de) * | 2007-06-02 | 2008-12-18 | Lars Bergmann | Kombinierbares Flächenelement mit einer Vielzahl von ansteuerbaren Wandlerelementen |
US7894914B2 (en) * | 2007-08-28 | 2011-02-22 | Cardiac Pacemakers, Inc. | Medical device electrodes including nanostructures |
US7991480B2 (en) * | 2007-08-28 | 2011-08-02 | Cardiac Pacemakers, Inc. | Medical device electrodes having cells disposed on nanostructures |
JP6066822B2 (ja) * | 2013-05-08 | 2017-01-25 | 三菱電機株式会社 | グラウンド構造、制御装置、及び制御システム |
CN107154791A (zh) * | 2016-03-02 | 2017-09-12 | 国网辽宁省电力有限公司电力科学研究院 | 高压大功率igbt模块的电流上升斜率检测电路及其检测方法 |
CN107425731A (zh) * | 2017-08-28 | 2017-12-01 | 丰县宏祥电子科技有限公司 | 微型电动汽车专用大功率dc‑dc12v30a转换器 |
US10675977B1 (en) * | 2019-03-11 | 2020-06-09 | Indiev, Inc | Vehicle integrated computer |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2205966B2 (de) * | 1972-02-09 | 1977-04-14 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schaltungsanordnung mit zwei zueinander antivalente signale fuehrenden ausgaengen |
DE2205968A1 (de) | 1972-02-09 | 1973-08-16 | Kloeckner Humboldt Deutz Ag | Fahrbare ausziehleiter, insbesondere kraftfahrdrehleiter |
AT332483B (de) | 1973-01-26 | 1976-09-27 | Elin Union Ag | Als relais bzw. trigger arbeitende transistorschaltung |
GB1572094A (en) | 1977-03-18 | 1980-07-23 | Kodak Ltd | Semiconductor switching circuit |
US5126593A (en) * | 1988-01-29 | 1992-06-30 | Texas Instruments Incorporated | Method and circuitry for reducing output transients resulting from internal ground instabilities |
EP0372977B1 (en) * | 1988-12-09 | 1994-11-09 | Nikon Corporation | Electronic flash apparatus |
EP0624951B1 (en) | 1993-04-26 | 1997-04-09 | Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno | Control circuit for slowly turning off a power switch |
US5489861A (en) * | 1993-12-20 | 1996-02-06 | National Semiconductor Corporation | High power, edge controlled output buffer |
JP3417127B2 (ja) | 1995-03-01 | 2003-06-16 | 松下電工株式会社 | 電力変換装置のドライブ回路 |
US6127876A (en) * | 1996-10-16 | 2000-10-03 | Texas Instruments Incorporated | Positive ground bounce compensation circuit for bipolar integrated devices |
US5917361A (en) * | 1996-12-20 | 1999-06-29 | Vlsi, Technology | Method and apparatus for reducing noise in an output buffer |
US6504937B1 (en) * | 1998-01-06 | 2003-01-07 | Vxi Corporation | Amplifier circuit for electret microphone with enhanced performance |
US6628170B2 (en) * | 1998-06-04 | 2003-09-30 | Analog Devices, Inc. | Low noise amplifier |
JP2000341974A (ja) | 1999-05-28 | 2000-12-08 | Mitsubishi Electric Corp | 車載用電力変換装置 |
US6329785B1 (en) * | 2000-02-29 | 2001-12-11 | Gas Research Institute | Pulse width modulated controlled induction motor |
JP2001327171A (ja) | 2000-05-11 | 2001-11-22 | Fuji Electric Co Ltd | パワー半導体モジュールおよび高耐圧ic |
TW545097B (en) * | 2002-11-25 | 2003-08-01 | Delta Electronics Inc | Method for eliminating noise interference and acoustic noise by printed circuit board ground plane layout |
US6819179B2 (en) * | 2003-04-16 | 2004-11-16 | Agency For Science, Technology And Research | Variable gain low noise amplifier |
-
2002
- 2002-11-20 JP JP2002336098A patent/JP3780251B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-19 US US10/715,379 patent/US7126308B2/en not_active Expired - Fee Related
- 2003-11-20 EP EP03026833A patent/EP1422824A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9292178B2 (en) | 2012-03-09 | 2016-03-22 | Mitsubishi Jidosha Kogyo Kabushiki Kaisha | Information display apparatus for a vehicle |
Also Published As
Publication number | Publication date |
---|---|
JP2004173413A (ja) | 2004-06-17 |
US20040100750A1 (en) | 2004-05-27 |
US7126308B2 (en) | 2006-10-24 |
EP1422824A1 (en) | 2004-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780251B2 (ja) | インターフェース回路,それを用いた電力変換装置およびそれを用いた電動車両 | |
US8427220B2 (en) | Ringing suppression circuit | |
US10873300B2 (en) | Semiconductor device, current detecting method, and load drive system | |
EP3255521B1 (en) | Linear power supply and electronic apparatus using same | |
US9312845B2 (en) | Semiconductor device | |
US10283994B2 (en) | Switching charging circuit | |
WO2006101139A1 (ja) | レベルシフト回路および電源装置 | |
US9587616B2 (en) | Internal combustion engine ignition device | |
JP4932328B2 (ja) | 送信回路及びその制御方法 | |
US9013903B2 (en) | High side driver circuitry | |
CN107947774B (zh) | 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路 | |
JP7280165B2 (ja) | スイッチング電源装置 | |
JP2015015643A (ja) | 信号伝達回路 | |
JP6632851B2 (ja) | 入力回路 | |
CN113659525A (zh) | 用于总线接口装置的负电压保护 | |
JP7481868B2 (ja) | 過電流保護回路 | |
JP6992696B2 (ja) | スイッチ回路及び電力変換装置 | |
US9784233B2 (en) | Igniter and vehicle | |
JP2009542179A (ja) | 電力消費装置を制御するための回路配置および方法 | |
WO2022018959A1 (ja) | 信号伝達装置、電子機器、車両 | |
JP5009083B2 (ja) | スイッチング電源回路 | |
JP2005020392A (ja) | 信号伝送回路およびドライブ装置 | |
JP2022061736A (ja) | スイッチ制御装置、スイッチ制御方法、及び車載電源システム | |
JP2021005276A (ja) | スイッチ装置 | |
WO2022230313A1 (ja) | 負荷駆動回路、電子制御装置および電子制御装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |