WO2022018959A1 - 信号伝達装置、電子機器、車両 - Google Patents

信号伝達装置、電子機器、車両 Download PDF

Info

Publication number
WO2022018959A1
WO2022018959A1 PCT/JP2021/019709 JP2021019709W WO2022018959A1 WO 2022018959 A1 WO2022018959 A1 WO 2022018959A1 JP 2021019709 W JP2021019709 W JP 2021019709W WO 2022018959 A1 WO2022018959 A1 WO 2022018959A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
power supply
pulse
circuit system
pulse signal
Prior art date
Application number
PCT/JP2021/019709
Other languages
English (en)
French (fr)
Inventor
大輝 柳島
晃生 篠部
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202180060310.0A priority Critical patent/CN116134790A/zh
Priority to US18/006,105 priority patent/US20230353144A1/en
Priority to DE112021002919.3T priority patent/DE112021002919T5/de
Priority to JP2022538609A priority patent/JPWO2022018959A1/ja
Publication of WO2022018959A1 publication Critical patent/WO2022018959A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Definitions

  • the invention disclosed in the present specification relates to a signal transmission device, an electronic device using the signal transmission device, and a vehicle.
  • Patent Document 1 As an example of the prior art related to the above, Patent Document 1 can be mentioned.
  • some conventional signal transmission devices have not only the original isolated signal transmission function but also a function of supplying power from the primary circuit system to the secondary circuit system (insulated power supply control function).
  • the output feedback control of the flyback power supply is performed based on the induced voltage appearing in the auxiliary winding of the flyback transformer. Therefore, there is room for further improvement in the output accuracy of the flyback power supply.
  • the invention disclosed in the present specification is a signal transmission device having a highly accurate insulated power supply control function, and an electronic device using the same.
  • the purpose is to provide a vehicle as well.
  • the signal transmission device disclosed in the present specification includes an isolated signal transmission circuit that transmits a pulse signal from the primary circuit system to the secondary circuit system via the first insulation element, and the first of the primary circuit system.
  • FIG. 1 is a diagram showing a configuration example of an electronic device provided with a signal transmission device.
  • FIG. 2 is a diagram showing a configuration example of an isolated signal transmission circuit.
  • FIG. 3 is a diagram showing an example of an isolated signal transmission operation.
  • FIG. 4 is a diagram showing a configuration example of an isolated power supply control circuit.
  • FIG. 5 is a diagram showing a first example of output feedback control.
  • FIG. 6 is a diagram showing a second example of output feedback control.
  • FIG. 7 is a diagram showing the appearance of the vehicle.
  • FIG. 1 is a diagram showing a configuration example of an electronic device provided with a signal transmission device.
  • the electronic device 1 of this configuration example includes a signal transmission device 100 and various discrete components (flyback transformer 200, npn type insulated gate bipolar transistor Q1, N channel type MOS field effect transistor N1, diode D1) attached to the signal transmission device 100. , Capacitors C1 and resistors R1 and R2).
  • the signal transmission device 100 insulates the primary circuit system 1p (Vcc1-GND1 system) and the secondary circuit system 1s (Vcc2-GND2 system) of the electronic device 1 from the primary circuit system 1p to the secondary circuit system 1s. It is a semiconductor integrated circuit device (so-called insulated gate driver IC) that transmits a pulse signal to the circuit and drives the gate of the transistor Q1 provided in the secondary circuit system 1s.
  • insulated gate driver IC insulated gate driver
  • the signal transduction device 100 has a plurality of external terminals (in this figure, a VCC1 pin, an IN pin, a FETG pin, a GND1 pin, a VCS2 pin, an OUT pin, etc.) as means for establishing an electrical connection with the outside of the device.
  • FB pin and GND2 pin are exemplified).
  • the IN pin (signal input terminal) is connected to a signal source (not shown).
  • the OUT pin (signal output terminal) is connected to the gate of the transistor Q1.
  • the FB pin (feedback input terminal) is connected to the second end of the resistor R1 and the first end of the resistor R2.
  • the flyback transformer 200 together with the transistor N1, the diode D1, and the capacitor C1, supplies a flyback power supply (a type of isolated power supply that generates a power supply voltage Vcc2 of the secondary circuit system 1s from a power supply voltage Vcc1 of the primary circuit system 1p).
  • a flyback power supply (a type of isolated power supply that generates a power supply voltage Vcc2 of the secondary circuit system 1s from a power supply voltage Vcc1 of the primary circuit system 1p).
  • the flyback transformer 200 includes a primary winding 200p and a secondary winding 200s that are magnetically coupled to each other while insulating between the primary circuit system 1p and the secondary circuit system 1s.
  • the second end of the primary winding 200p is connected to the drain of the transistor N1.
  • the first end of the secondary winding 200s is connected to the anode of the diode D1.
  • the signal transmission device 100 is used for all applications (motor drivers or DC / DC converters that handle high voltage, etc.) that need to transmit signals to each other while insulating the primary circuit system 1p and the secondary circuit system 1s. ) Can be widely applied.
  • the controller chip 110 is a semiconductor chip in which circuit elements of the primary circuit system 1p that operate by receiving a supply of a power supply voltage Vcc1 (for example, a maximum of 7V based on GND1) are integrated.
  • the driver chip 120 is a semiconductor chip in which circuit elements of the secondary circuit system 1s that operate by being supplied with a power supply voltage Vcc2 (for example, a maximum of 30V based on GND2) are integrated.
  • the transformer chip 130 is a semiconductor chip in which a transformer for bidirectional signal transmission is integrated while insulating between the controller chip 110 and the driver chip 120.
  • the signal transmission device 100 of this configuration example independently has a transformer chip 130 on which only a transformer is mounted, in addition to the controller chip 110 and the driver chip 120, and these three chips are packaged in a single package. It is sealed in.
  • both the controller chip 110 and the driver chip 120 can be formed by a general low withstand voltage to medium withstand voltage process (withstand voltage of several V to several tens of V), and thus are dedicated. It is not necessary to use a high withstand voltage process (withstand voltage of several kV), and the manufacturing cost can be reduced.
  • controller chip 110 and the driver chip 120 can be created by an existing process with a proven track record, and there is no need to perform a new reliability test, so that the development period can be shortened and the development cost can be reduced. It can contribute to the reduction.
  • the signal transmission device 100 includes an isolated signal transmission circuit 10 and an isolated power supply control circuit 20.
  • the isolated signal transmission circuit 10 is isolated from the primary circuit system 1p and the secondary circuit system 1s via an insulating element ISO1 (transformer or the like) integrated in the transformer chip 130, and is connected to the primary circuit system 1p to the secondary circuit system 1p. A pulse signal is transmitted to the next circuit system 1s.
  • the isolated signal transmission circuit 10 uses the input pulse signal S1 input to the IN pin of the primary circuit system 1p as the output pulse signal S2 output from the OUT pin of the secondary circuit system 1s. introduce.
  • the isolated power supply control circuit 20 is the control main body of the flyback power supply described above, and the primary circuit system 1p and the secondary circuit system 1s are connected to the primary circuit system 1p and the secondary circuit system 1s via the insulating element ISO2 (transformer or the like) integrated in the transformer chip 130.
  • the output feedback signal of the flyback power supply is transmitted from the secondary circuit system 1s to the primary circuit system 1p while insulating the space between them.
  • the signal transmission device 100 originally has a built-in transformer chip 130 in which the insulating element ISO1 used for signal transmission from the primary circuit system 1p to the secondary circuit system 1s is integrated. Therefore, by additionally integrating the insulating element ISO2 for insulating power supply control on the transformer chip 130, the output feedback signal S3 of the flyback power supply is transmitted from the secondary circuit system 1s to the primary circuit inside the signal transmission device 100. It becomes possible to transmit to the system 1p.
  • flyback transformer 200 since it is not necessary to provide an auxiliary winding on the flyback transformer 200, it is possible to reduce the size of the flyback transformer 200 (and by extension, downsize the electronic device 1).
  • the circuit elements of the isolated signal transmission circuit 10 and the isolated power supply control circuit 20 are dispersed and integrated in the controller chip 110, the driver chip 120, and the transformer chip 130 (details will be described later).
  • FIG. 2 is a diagram showing a configuration example of the isolated signal transmission circuit 10.
  • the isolated signal transmission circuit 10 of this configuration example includes a Schmid buffer 11, a pulse transmitting unit 12, a pulse receiving unit 13, a driver 14, and transformers 15 and 16 (corresponding to the above-mentioned insulating element ISO1). ..
  • the Schmidt buffer 11 is an example of waveform shaping means, and is connected between the IN pin and the pulse transmission unit 12.
  • the pulse transmission unit 12 pulse-drives either one of the transmission pulse signals S1a and S1b according to the logic level of the input pulse signal S1 input from the IN pin via the Schmidt buffer 11.
  • the pulse transmission unit 12 may drive a pulse signal S1a (single or multiple transmission pulses) applied to the primary winding 15p of the transformer 15 when notifying that the input pulse signal S1 is at a high level. Output) is performed to notify that the input pulse signal S1 is at a low level, and the transmission pulse signal S1b applied to the primary winding 16p of the transformer 16 is pulse-driven.
  • the Schmidt buffer 11 and the pulse transmission unit 12 are both integrated in the controller chip 110 of the primary circuit system 1p (Vcc1-GND1 system).
  • the pulse receiving unit 13 generates the received pulse signal S2c according to the received pulse signals S2a and S2b input from the transformers 15 and 16, respectively. For example, when the pulse receiving unit 13 receives the pulse drive of the transmitting pulse signal S1a and detects the induced pulse of the received pulse signal S2a appearing in the secondary winding 15s of the transformer 15, the received pulse signal S2c stands at a low level. Lower. On the other hand, when the pulse receiving unit 13 receives the pulse drive of the transmitting pulse signal S1b and detects the induced pulse of the received pulse signal S2b appearing in the secondary winding 16s of the transformer 16, the received pulse signal S2c stands at a high level. increase.
  • the pulse receiving unit 13 and the driver 14 are both integrated in the driver chip 120 of the secondary circuit system 1s (Vcc2-GND2 system).
  • the transformer 15 outputs the received pulse signal S2a from the secondary winding 15s in response to the transmission pulse signal S1a input to the primary winding 15p.
  • the transformer 16 outputs the received pulse signal S2b from the secondary winding 16s in response to the transmission pulse signal S1b input to the primary winding 16p.
  • the above transformers 15 and 16 are both integrated in the transformer chip 130.
  • the transformer chip 130 uses transformers 15 and 16 to insulate between the controller chip 110 and the driver chip 120, and uses the transmission pulse signals S1a and S1b input from the pulse transmission unit 12 as the reception pulse signals S2a and S2b, respectively. It is output to the pulse receiving unit 13.
  • FIG. 3 is a diagram showing an example of an isolated signal transmission operation by the isolated signal transmission circuit 10, in order from the top, an input pulse signal S1, a transmission pulse signal S1a and S1b, a reception pulse signal S2a to S2c, and an output pulse signal. S2 is depicted. In this figure, the description of the signal delay is omitted for convenience of explanation.
  • the pulse transmission unit 12 drives the transmission pulse signal S1a at the rising edge of the input pulse signal S1 at time t1, while driving the transmission pulse signal S1b at the falling edge of the input pulse signal S1 at time t2.
  • the pulse receiving unit 13 detects the induced pulse of the received pulse signal S2a generated by the pulse drive of the transmitted pulse signal S1a and lowers the received pulse signal S2c to a low level, while the received pulse signal generated by the pulse drive of the transmitted pulse signal S1b.
  • the induced pulse of S2b is detected and the received pulse signal S2c is raised to a high level.
  • FIG. 4 is a diagram showing a configuration example of the isolated power supply control circuit 20.
  • the isolated power supply control circuit 20 of this configuration example includes a charge pump 21, an oscillator 22, an adder 23, a comparator 24, an RS flip flop 25, an overcurrent detection unit 26, a low input detection unit 27, and a comparator. 28, a low input detection unit 29, an output abnormality detection unit 2A, an OR gate 2B, and transformers 2C and 2D are included.
  • the charge pump 21, oscillator 22, adder 23, comparator 24, RS flip-flop 25, overcurrent detection unit 26, and low input detection unit 27 are all primary circuit system 1p (Vcc1). -It is integrated in the controller chip 110 of the GND1 system).
  • the comparator 28, the low input detection unit 29, the output abnormality detection unit 2A, and the OR gate 2B are all integrated in the driver chip 120 of the secondary circuit system 1s (Vcc2-GND2 system). Further, both the transformers 2C and 2D are integrated in the transformer chip 130.
  • the COMP pin (phase compensation terminal) and the FETS pin (current detection terminal) are clearly shown as external terminals of the signal transmission device 100, and a capacitor is used as a discrete component externally attached to these external terminals.
  • C2 and C3 and resistors R3 and R4 are specified.
  • the COMP pin is connected to the first end of each of the resistor R3 and the capacitor C3.
  • the second end of the resistor R3 is connected to the first end of the capacitor C2.
  • the FETS pin is connected to the source of the transistor N1 and the first end of the resistor R4.
  • the second end of the resistor R4 is connected to the ground line of the primary circuit system 1p.
  • the charge pump 21 generates an analog signal S21 by charging and discharging the capacitors C2 and C3 connected to the COMP pin in response to the output feedback pulse signal S2C input from the transformer 2C.
  • the charge pump 21 generates a charge current Ic when the output feedback pulse signal S2C is at a high level and a discharge current Id when the output feedback pulse signal S2C is at a low level. It is desirable to adjust the respective current ratios of the charge current Ic and the discharge current Id to 1: 1 by trimming or the like.
  • the oscillator 22 generates a rectangular wavy set signal S22a and a sawtooth slope signal S22b at a predetermined switching frequency (for example, 100 kHz). Further, the oscillator 22 also has a function of generating a pulse of the maximum duty signal S22c when a predetermined time has elapsed after generating the pulse of the set signal S22a.
  • a predetermined switching frequency for example, 100 kHz.
  • the comparator 24 compares the analog signal S21 input to the non-inverting input end (+) with the addition slope signal S23 input to the inverting input terminal ( ⁇ ) to generate a reset signal S24.
  • the reset signal S24 has a high level when S21> S23 and a low level when S21 ⁇ S23.
  • the slope signal S22b may be input to the comparator 24 instead of the addition slope signal S23.
  • the RS flip-flop 25 is basically an output output from the output end (Q) according to the set signal S22a input to the set end (S) and the reset signal S24 input to the reset end (R).
  • the logic level of the signal S25 is switched. For example, the RS flip-flop 25 sets the output signal S25 to a high level when the set signal S22a rises to a high level, and resets the output signal S25 to a low level when the reset signal S24 rises to a high level.
  • the transistor N1 is turned on when the gate drive signal S4 is at a high level and is turned off when the gate drive signal S4 is at a low level.
  • an overcurrent detection signal S26, a low input detection signal S27, and a secondary side abnormality detection signal S2D are input to the reset end (R) of the RS flip-flop 25.
  • the output signal S25 (and thus the gate drive signal S4) is reset to a low level. That is, the isolated power supply control circuit 20 of this configuration example has a function of forcibly stopping the flyback power supply when an abnormality is detected in the signal transmission device 100.
  • the maximum duty signal S22c is input to the reset end (R) of the RS flip-flop 25, and the output signal S25 (and thus the gate drive signal S4) even when the maximum duty signal S22c rises to a high level. Is reset to low level. That is, the isolated power supply control circuit 20 of this configuration example also has a function of setting an upper limit on the output duty of the flyback power supply.
  • the overcurrent detection unit 26 monitors the current detection signal Vcs input from the FETS pin and generates the overcurrent detection signal S26.
  • the overcurrent detection signal S26 becomes a high level (logical level at the time of overcurrent detection) when the current detection signal Vcs is higher than a predetermined overcurrent detection threshold.
  • a soft start voltage Vss that gradually rises when the signal transmission device 100 is started is input to the overcurrent detection unit 26, and when the soft start voltage Vss is lower than the above overcurrent detection threshold, current detection is performed.
  • a comparison is made between the signal Vcs and the soft start voltage Vss. As a result, when the signal transmission device 100 is started, the primary current flowing through the transistor N1 is slowly increased.
  • the low input detection unit 27 monitors the power supply voltage Vcc1 of the primary circuit system 1p and generates the low input detection signal S27.
  • the low input detection signal S27 becomes a high level when the power supply voltage Vcc1 is lower than the UVLO [under voltage lock out] release voltage.
  • the oscillation frequency of the triangular wave voltage Vtri may be set to an appropriate value (for example, 200 kHz) according to the frequency characteristics of the transformer 2C connected to the subsequent stage of the comparator 28.
  • the low input detection unit 29 monitors the power supply voltage Vcc2 of the secondary circuit system 1s and generates a low input detection signal S29.
  • the low input detection signal S29 becomes a high level when the power supply voltage Vcc2 is lower than the UVLO release voltage.
  • the output abnormality detection unit 2A monitors the output feedback signal S3 and generates the output abnormality detection signal S2A.
  • the output abnormality detection signal S2A becomes a high level when the output feedback signal S3 is abnormal (when the output of the flyback power supply is open or when the output is short-circuited).
  • the OR gate 2B generates a secondary side abnormality detection signal S2B by performing a logical sum operation of the low input detection signal S29 and the output abnormality detection signal S2A.
  • the secondary side abnormality detection signal S2B becomes high level when at least one of the low input detection signal S29 and the output abnormality detection signal S2A is high level, and both the low input detection signal S29 and the output abnormality detection signal S2A are low level. When it is, it becomes a low level.
  • the transformer 2C charges the output feedback pulse signal S28 of the secondary circuit system 1s input from the comparator 28 as the output feedback pulse signal S2C of the primary circuit system 1p while insulating the controller chip 110 and the driver chip 120. Output to the pump 21.
  • the transformer 2C is depicted as receiving a signal input directly from the comparator 28, but in reality, a transmission pulse generation unit (not shown) is shown in front of the transformer 2C.
  • a circuit unit similar to the pulse transmission unit 12 above) is provided, and the rise edge and fall edge of the output feedback pulse signal S28 are transmitted using a pair of transformers.
  • the transformer 2D insulates between the controller chip 110 and the driver chip 120, and detects the secondary side abnormality detection signal S2B of the secondary circuit system 1s input from the OR gate 2B to detect the secondary side abnormality of the primary circuit system 1p.
  • the signal S2D is output to the reset end (R) of the RS flip-flop 25.
  • the transformer 2D is depicted as receiving a signal input directly from the OR gate 2B, but in reality, a transmission pulse generation unit (not shown) is shown in front of the transformer 2D. (A circuit unit similar to the pulse transmission unit 12 above) is provided, and the rise edge and fall edge of the secondary side abnormality detection signal S2B are transmitted using a pair of transformers.
  • FIG. 5 is a diagram showing a first example (when S3> VM) of output feedback control by the isolated power supply control circuit 20, in order from the top, the output feedback signal S3 (solid line) and the triangular wave voltage Vtri (broken line). , The output feedback pulse signal S28, the analog signal S21 (solid line), the addition slope signal S23 (broken line), the reset signal S24, the set signal S22a, and the gate drive signal S4 are depicted.
  • the output feedback pulse signal S28 is generated by comparing the output feedback signal S3 externally input to the FB pin with the triangular wave voltage Vtri generated inside the signal transmission device 100. Generated.
  • the output feedback pulse signal S28 has a lower duty as the output feedback signal S3 (and thus the power supply voltage Vcc2) is higher, and has a higher duty as the output feedback signal S3 is lower.
  • Such a state corresponds to a state in which the power supply voltage Vcc2 is higher than the target value.
  • the output feedback pulse signal S28 is transmitted from the secondary circuit system 1s to the primary circuit system 1p via the transformer 2C. That is, the isolated power supply control circuit 20 converts the output feedback signal S3 corresponding to the power supply voltage Vcc2 into the output feedback pulse signal S28 and transmits it to the primary circuit system 1p.
  • an analog signal S21 is generated according to the duty of the output feedback pulse signal S28 (more accurately, the output feedback pulse signal S2C transmitted via the transformer 2C).
  • the analog signal S21 shows a downward tendency.
  • the gate drive signal S4 of the transistor N1 is generated based on the set signal S22a and the reset signal S24.
  • the gate drive signal S4 is set to a high level when the set signal S22a rises to a high level, and is reset to a low level when the reset signal S24 rises to a high level. Therefore, the earlier the pulse generation timing of the reset signal S24 is, the earlier the transistor N1 is turned off.
  • the power supply voltage Vcc2 when the power supply voltage Vcc2 is higher than the target value, the power supply voltage Vcc2 is lowered by reducing the output duty of the flyback power supply, so that the output feedback is applied so that the power supply voltage Vcc2 matches the target value. ..
  • FIG. 6 is a diagram showing a second example (when S3 ⁇ VM) of output feedback control by the isolated power supply control circuit 20, and is the same as in FIG. 5 above, in order from the top, the output feedback signal S3 (solid line).
  • the triangular wave voltage Vtri (broken line), the output feedback pulse signal S28, the analog signal S21 (solid line), the addition slope signal S23 (broken line), the reset signal S24, the set signal S22a, and the gate drive signal S4 are depicted.
  • the basic operation of the output feedback control is the same as in FIG. 5, but in this figure, the output feedback signal S3 is lower than the middle value VM of the triangular wave voltage Vtri, so the duty of the output feedback pulse signal S28. Is higher than 50%.
  • Such a state corresponds to a state in which the power supply voltage Vcc2 is lower than the target value.
  • the analog signal S21 generated on the primary side of the isolated power supply control circuit 20 shows an upward tendency.
  • the higher the analog signal S21, the later the intersection timing with the addition slope signal S23 ( pulse generation timing of the reset signal S24), so that the transistor N1 is turned on longer.
  • the power supply voltage Vcc2 when the power supply voltage Vcc2 is lower than the target value, the power supply voltage Vcc2 is raised by increasing the output duty of the flyback power supply, so that the output feedback is applied so that the power supply voltage Vcc2 matches the target value. ..
  • FIG. 7 is a diagram showing the appearance of a vehicle equipped with an electronic device.
  • the vehicle X of this configuration example is equipped with various electronic devices X11 to X18 that operate by receiving electric power from a battery (not shown).
  • the mounting positions of the electronic devices X11 to X18 in this figure may differ from the actual ones for convenience of illustration.
  • Vehicle X includes engine vehicles, electric vehicles (BEV [battery electric vehicle], HEV [hybrid electric vehicle], PHEV / PHV (plug-in hybrid electric vehicle / plug-in hybrid vehicle), or FCEV / FCV.
  • BEV battery electric vehicle
  • HEV battery electric vehicle
  • PHEV / PHV plug-in hybrid electric vehicle / plug-in hybrid vehicle
  • FCEV / FCV FCV
  • XEV such as fuel cell electric vehicle / fuel cell vehicle
  • the electronic device X11 is engine-related control (injection control, electronic throttle control, idling control, oxygen sensor heater control, auto-cruise control, etc.) or motor-related control (torque control, power regeneration control, etc.). It is an electronic control unit that performs.
  • the electronic device X12 is a lamp control unit that controls turning on and off such as HID [high intensity discharged lamp] and DRL [daytime running lamp].
  • the electronic device X13 is a transmission control unit that performs control related to the transmission.
  • the electronic device X14 is a braking unit that performs control related to the movement of the vehicle X (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.).
  • ABS anti-lock brake system
  • EPS electric power steering
  • electronic suspension control etc.
  • the electronic device X15 is a security control unit that controls drive such as a door lock and a security alarm.
  • the electronic device X16 is an electronic device incorporated in the vehicle X at the factory shipment stage as a standard equipment or a manufacturer's option such as a wiper, an electric door mirror, a power window, a damper (shock absorber), an electric sunroof, and an electric seat. Is.
  • the electronic device X17 is an electronic device that is optionally mounted on the vehicle X as a user option such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].
  • the electronic device X18 is an electronic device equipped with a high withstand voltage motor such as an in-vehicle blower, an oil pump, a water pump, and a battery cooling fan.
  • a high withstand voltage motor such as an in-vehicle blower, an oil pump, a water pump, and a battery cooling fan.
  • the electronic devices X11 to X18 can be understood as specific examples of the electronic device 1 described above. That is, the signal transmission device 100 described above can be incorporated into any of the electronic devices X11 to X18.
  • the signal transmission device disclosed in the present specification includes an isolated signal transmission circuit configured to transmit a pulse signal from a primary circuit system to a secondary circuit system via a first insulating element, and the primary circuit. It is the control body of the isolated power supply that generates the second power supply voltage of the secondary circuit system from the first power supply voltage of the circuit system, and the insulation from the secondary circuit system to the primary circuit system via the second insulating element. It is configured to have an isolated power supply control circuit configured to transmit an output feedback signal of a type power supply (first configuration).
  • the isolated power supply control circuit has a configuration in which the output feedback signal corresponding to the second power supply voltage is converted into an output feedback pulse signal and transmitted to the primary circuit system. (Second configuration) may be used.
  • the isolated power supply control circuit generates the output feedback pulse signal by comparing the output feedback signal and the triangular wave voltage in the secondary circuit system.
  • a configuration including a configured comparator may be used.
  • the isolated power supply control circuit generates an analog signal according to the duty of the output feedback pulse signal in the primary circuit system, and the analog signal and the slope.
  • the output duty of the isolated power supply may be controlled by comparing the signals (fourth configuration).
  • the isolated power supply control circuit generates the analog signal by charging / discharging the capacitor according to the output feedback pulse signal in the primary circuit system.
  • a configuration including a configured charge pump (fifth configuration) may be used.
  • the isolated power supply control circuit is used when an abnormality is detected in the signal transmission device (for example, the first power supply voltage, the second power supply voltage, and the above.
  • the isolated power supply may be forcibly stopped (sixth configuration).
  • the first chip in which the circuit elements of the primary circuit system are integrated and the second chip in which the circuit elements of the secondary circuit system are integrated are integrated.
  • the third chip in which the first insulating element and the second insulating element are integrated may be sealed in a single package (seventh configuration).
  • the first transformer and the second transformer corresponding to the first insulating element and the input pulse signal are the first logic.
  • the first transmission pulse signal applied to the primary winding of the first transformer is pulse-driven when notifying that the level is, and the first when notifying that the input pulse signal is the second logic level.
  • a pulse transmission unit configured to pulse drive a second transmission pulse signal applied to the primary winding of the two transformers, and a secondary winding of the first transformer that receives the pulse drive of the first transmission pulse signal.
  • the received pulse signal When the induced pulse of the first received pulse signal appearing in is detected, the received pulse signal is set to the first logic level, and the second transmitted pulse signal is driven by the pulse and appears in the secondary winding of the second transformer.
  • a pulse receiving unit configured to set the received pulse signal as the second logic level when an induced pulse of the received pulse signal is detected, and an output pulse signal corresponding to the received pulse signal are generated.
  • a configuration including a driver (eighth configuration) may be used.
  • the electronic device disclosed in the present specification has a configuration (9th configuration) having a signal transmission device having any of the above 1st to 8th configurations.
  • the vehicle disclosed in the present specification has a configuration having an electronic device having the above-mentioned ninth configuration (tenth configuration).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc-Dc Converters (AREA)
  • Transmitters (AREA)

Abstract

信号伝達装置１００は、第１絶縁素子ＩＳＯ１を介して一次回路系１ｐから二次回路系１ｓにパルス信号を伝達する絶縁信号伝達回路１０と、一次回路系１ｐの第１電源電圧Ｖｃｃ１から二次回路系１ｓの第２電源電圧Ｖｃｃ２を生成する絶縁型電源の制御主体であって第２絶縁素子ＩＳＯ２を介して二次回路系１ｓから一次回路系１ｐに絶縁型電源の出力帰還信号を伝達する絶縁電源制御回路２０と、を有する。

Description

信号伝達装置、電子機器、車両
　本明細書中に開示されている発明は、信号伝達装置、及び、これを用いた電子機器並びに車両に関する。
　従来、一次回路系と二次回路系との間を絶縁しつつパルス信号を伝達する機能（絶縁信号伝達機能）を備えた信号伝達装置が実用化されている。
　なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
特開２０１８－０１１１０８号公報
　ところで、従来の信号伝達装置には、本来の絶縁信号伝達機能だけでなく、一次回路系から二次回路系に電力供給を行う機能（絶縁電源制御機能）を備えたものも存在する。
　しかしながら、従来の信号伝達装置では、例えば、フライバックトランスの補助巻線に現れる誘起電圧に基づいてフライバック電源の出力帰還制御が行われていた。そのため、フライバック電源の出力精度については、更なる改善の余地があった。
　本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、高精度の絶縁電源制御機能を備えた信号伝達装置、及び、これを用いた電子機器並びに車両を提供することを目的とする。
　例えば、本明細書中に開示されている信号伝達装置は、第１絶縁素子を介して一次回路系から二次回路系にパルス信号を伝達する絶縁信号伝達回路と、前記一次回路系の第１電源電圧から前記二次回路系の第２電源電圧を生成する絶縁型電源の制御主体であって第２絶縁素子を介して前記二次回路系から前記一次回路系に前記絶縁型電源の出力帰還信号を伝達する絶縁電源制御回路と、を有する。
　なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く発明を実施するための形態及びこれに関する添付の図面によって、さらに明らかとなる。
　本明細書中に開示されている発明によれば、高精度の絶縁電源制御機能を備えた信号伝達装置、及び、これを用いた電子機器並びに車両を提供することが可能となる。
図１は、信号伝達装置を備えた電子機器の一構成例を示す図である。 図２は、絶縁信号伝達回路の一構成例を示す図である。 図３は、絶縁信号伝達動作の一例を示す図である。 図４は、絶縁電源制御回路の一構成例を示す図である。 図５は、出力帰還制御の第１例を示す図である。 図６は、出力帰還制御の第２例を示す図である。 図７は、車両の外観を示す図である。
＜電子機器＞
　図１は、信号伝達装置を備えた電子機器の一構成例を示す図である。本構成例の電子機器１は、信号伝達装置１００と、これに外付けされる種々のディスクリート部品（フライバックトランス２００、ｎｐｎ型絶縁ゲートバイポーラトランジスタＱ１、Ｎチャネル型ＭＯＳ電界効果トランジスタＮ１、ダイオードＤ１、キャパシタＣ１、及び、抵抗Ｒ１及びＲ２）と、を有する。
　信号伝達装置１００は、電子機器１の一次回路系１ｐ（Ｖｃｃ１－ＧＮＤ１系）と二次回路系１ｓ（Ｖｃｃ２－ＧＮＤ２系）との間を絶縁しつつ、一次回路系１ｐから二次回路系１ｓにパルス信号を伝達し、二次回路系１ｓに設けられたトランジスタＱ１のゲートを駆動する半導体集積回路装置（いわゆる絶縁ゲートドライバＩＣ）である。
　なお、信号伝達装置１００は、装置外部との電気的な接続を確立する手段として、複数本の外部端子（本図では、ＶＣＣ１ピン、ＩＮピン、ＦＥＴＧピン、ＧＮＤ１ピン、ＶＣＣ２ピン、ＯＵＴピン、ＦＢピン、及び、ＧＮＤ２ピンを例示）を備えている。
　電子機器１の一次回路系１ｐにおいて、ＶＣＣ１ピン（一次側電源端子）は、一次回路系１ｐの電源ライン（＝電源電圧Ｖｃｃ１の印加端）に接続されている。ＩＮピン（信号入力端子）は、不図示の信号源に接続されている。ＦＥＴＧピン（ゲート接続端子）は、トランジスタＮ１のゲートに接続されている。ＧＮＤ１ピン（一次側接地端子）とトランジスタＮ１のソースは、いずれも一次回路系１ｐの接地ライン（＝接地電圧ＧＮＤ１の印加端）に接続されている。
　一方、電子機器１の二次回路系１ｓにおいて、ＶＣＣ２ピン（二次側電源端子）と抵抗Ｒ１の第１端は、いずれも二次回路系１ｓの電源ライン（＝電源電圧Ｖｃｃ２の印加端）に接続されている。ＯＵＴピン（信号出力端子）は、トランジスタＱ１のゲートに接続されている。ＦＢピン（帰還入力端子）は、抵抗Ｒ１の第２端と抵抗Ｒ２の第１端に接続されている。ＧＮＤ２ピン（二次側接地端子）、トランジスタＱ１のエミッタ、及び、抵抗Ｒ２の第２端は、いずれも二次回路系１ｓの接地ライン（＝接地電圧ＧＮＤ２の印加端）に接続されている。
　フライバックトランス２００は、トランジスタＮ１、ダイオードＤ１、及び、キャパシタＣ１とともに、フライバック電源（一次回路系１ｐの電源電圧Ｖｃｃ１から二次回路系１ｓの電源電圧Ｖｃｃ２を生成する絶縁型電源の一種）を形成する。なお、フライバックトランス２００は、一次回路系１ｐと二次回路系１ｓとの間を絶縁しつつ互いに磁気結合された一次巻線２００ｐ及び二次巻線２００ｓを含む。
　一次巻線２００ｐの第１端は、一次回路系１ｐの電源ライン（＝電源電圧Ｖｃｃ１の印加端)に接続されている。一次巻線２００ｐの第２端は、トランジスタＮ１のドレインに接続されている。二次巻線２００ｓの第１端は、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソードとキャパシタＣ１の第１端は、いずれも二次回路系１ｓの電源ライン（＝電源電圧Ｖｃｃ２の印加端）に接続されている。二次巻線２００ｓの第２端とキャパシタＣ１の第２端は、いずれも二次回路系１ｓの接地ライン（＝接地電圧ＧＮＤ２の印加端）に接続されている。
　なお、信号伝達装置１００は、一次回路系１ｐと二次回路系１ｓとの間を絶縁しながら相互間の信号伝達を行う必要のあるアプリケーション全般（高電圧を取り扱うモータドライバまたはＤＣ／ＤＣコンバータなど）に広く適用することが可能である。
＜信号伝達装置＞
　引き続き、図１を参照しながら、信号伝達装置１００の内部構成について説明する。本構成例の信号伝達装置１００は、コントローラチップ１１０（＝第１チップに相当）と、ドライバチップ１２０（＝第２チップに相当）と、トランスチップ１３０（＝第３チップに相当）と、を有する。
　コントローラチップ１１０は、電源電圧Ｖｃｃ１（例えばＧＮＤ１基準で最大７Ｖ）の供給を受けて動作する一次回路系１ｐの回路素子を集積化した半導体チップである。ドライバチップ１２０は、電源電圧Ｖｃｃ２（例えばＧＮＤ２基準で最大３０Ｖ）の供給を受けて動作する二次回路系１ｓの回路素子を集積化した半導体チップである。トランスチップ１３０は、コントローラチップ１１０とドライバチップ１２０との間を絶縁しつつ、双方向の信号伝達を行うためのトランスを集積化した半導体チップである。
　このように、本構成例の信号伝達装置１００は、コントローラチップ１１０及びドライバチップ１２０とは別に、トランスのみを搭載するトランスチップ１３０を独立に有しており、これら３つのチップを単一のパッケージに封止して成る。
　このような構成とすることにより、コントローラチップ１１０、及び、ドライバチップ１２０については、いずれも一般の低耐圧～中耐圧プロセス（数Ｖ～数十Ｖ耐圧）で形成することができるので、専用の高耐圧プロセス（数ｋＶ耐圧）を用いる必要がなくなり、製造コストを低減することが可能となる。
　また、コントローラチップ１１０、及び、ドライバチップ１２０については、いずれも実績のある既存プロセスで作成することが可能であり、新たに信頼性試験を行う必要がないので、開発期間の短縮及び開発コストの低減に貢献することができる。
　また、トランス以外の絶縁素子（例えばフォトカプラ）を用いる場合であっても、トランスチップ１３０のみを載せ換えることにより、容易に対応することが可能となるので、コントローラチップ１１０及びドライバチップ１２０まで開発し直す必要がなくなり、開発期間の短縮及び開発コストの低減に貢献することができる。
　次に、主たる機能ブロックに着目すると、信号伝達装置１００は、絶縁信号伝達回路１０と、絶縁電源制御回路２０と、を備えている。
　絶縁信号伝達回路１０は、トランスチップ１３０に集積化された絶縁素子ＩＳＯ１（トランスなど）を介して、一次回路系１ｐと二次回路系１ｓとの間を絶縁しつつ、一次回路系１ｐから二次回路系１ｓにパルス信号を伝達する。本図に即して述べると、絶縁信号伝達回路１０は、一次回路系１ｐのＩＮピンに入力される入力パルス信号Ｓ１を、二次回路系１ｓのＯＵＴピンから出力される出力パルス信号Ｓ２として伝達する。
　絶縁電源制御回路２０は、先に説明したフライバック電源の制御主体であり、トランスチップ１３０に集積化された絶縁素子ＩＳＯ２（トランスなど）を介して、一次回路系１ｐと二次回路系１ｓとの間を絶縁しつつ、二次回路系１ｓから一次回路系１ｐにフライバック電源の出力帰還信号を伝達する。本図に即して述べると、絶縁電源制御回路２０は、ＦＢピンに入力される出力帰還信号Ｓ３（＝電源電圧Ｖｃｃ２の分圧電圧）に応じて、ＦＥＴＧピンから出力されるゲート駆動信号Ｓ４を生成する。
　このように、信号伝達装置１００には、本来的に、一次回路系１ｐから二次回路系１ｓへの信号伝達に用いられる絶縁素子ＩＳＯ１を集積化したトランスチップ１３０が内蔵されている。従って、上記のトランスチップ１３０に絶縁電源制御用の絶縁素子ＩＳＯ２を追加で集積化することにより、信号伝達装置１００の内部において、フライバック電源の出力帰還信号Ｓ３を二次回路系１ｓから一次回路系１ｐに伝達することが可能となる。
　つまり、本構成例の信号伝達装置１００（特に絶縁電源制御回路２０）であれば、二次回路系１ｓの電源電圧Ｖｃｃ２（＝フライバック電源の出力電圧に相当）を直接検出し、その検出結果をフライバック電源の一次回路系１ｐに伝達することができる。従って、フライバックトランス２００の補助巻線を用いていた従来方式と異なり、負荷変動などに左右されることなく、フライバック電源の出力精度を高めることが可能となる。
　また、フライバックトランス２００に補助巻線を設ける必要がなくなるので、フライバックトランス２００の小型化（延いては電子機器１の小型化）を図ることも可能となる。
　なお、絶縁信号伝達回路１０及び絶縁電源制御回路２０それぞれの回路要素は、コントローラチップ１１０、ドライバチップ１２０、及び、トランスチップ１３０に分散して集積化されている（詳細は後述）。
＜絶縁信号伝達回路＞
　図２は、絶縁信号伝達回路１０の一構成例を示す図である。本構成例の絶縁信号伝達回路１０は、シュミットバッファ１１と、パルス送信部１２と、パルス受信部１３と、ドライバ１４と、トランス１５及び１６（先出の絶縁素子ＩＳＯ１に相当）と、を含む。
　シュミットバッファ１１は、波形整形手段の一例であり、ＩＮピンとパルス送信部１２との間に接続されている。
　パルス送信部１２は、ＩＮピンからシュミットバッファ１１を介して入力される入力パルス信号Ｓ１の論理レベルに応じて、送信パルス信号Ｓ１ａ及びＳ１ｂのいずれか一方をパルス駆動する。例えば、パルス送信部１２は、入力パルス信号Ｓ１がハイレベルである旨を通知するときに、トランス１５の一次巻線１５ｐに印加される送信パルス信号Ｓ１ａのパルス駆動（単発または複数発の送信パルス出力）を行い、入力パルス信号Ｓ１がローレベルである旨を通知するときに、トランス１６の一次巻線１６ｐに印加される送信パルス信号Ｓ１ｂのパルス駆動を行う。
　なお、上記のシュミットバッファ１１及びパルス送信部１２は、いずれも一次回路系１ｐ（Ｖｃｃ１－ＧＮＤ１系）のコントローラチップ１１０に集積化されている。
　パルス受信部１３は、トランス１５及び１６からそれぞれ入力される受信パルス信号Ｓ２ａ及びＳ２ｂに応じて、受信パルス信号Ｓ２ｃを生成する。例えば、パルス受信部１３は、送信パルス信号Ｓ１ａのパルス駆動を受けてトランス１５の二次巻線１５ｓに現れる受信パルス信号Ｓ２ａの誘起パルスを検出したときに、受信パルス信号Ｓ２ｃをローレベルに立ち下げる。一方、パルス受信部１３は、送信パルス信号Ｓ１ｂのパルス駆動を受けてトランス１６の二次巻線１６ｓに現れる受信パルス信号Ｓ２ｂの誘起パルスを検出したときに、受信パルス信号Ｓ２ｃをハイレベルに立ち上げる。
　ドライバ１４は、パルス受信部１３から入力される受信パルス信号Ｓ２ｃに応じて出力パルス信号Ｓ２（＝トランジスタＱ１のゲート信号に相当）を生成する。例えば、ドライバ１４としてインバータを用いた場合、受信パルス信号Ｓ２ｃがローレベルであるときに出力パルス信号Ｓ２がハイレベルとなり、受信パルス信号Ｓ２ｃがハイレベルであるときに出力パルス信号Ｓ２がローレベルとなる。すなわち、出力パルス信号Ｓ２の論理レベルは、入力パルス信号Ｓ１の論理レベルに応じて切り替わる。
　なお、上記のパルス受信部１３及びドライバ１４は、いずれも二次回路系１ｓ（Ｖｃｃ２－ＧＮＤ２系）のドライバチップ１２０に集積化されている。
　トランス１５は、一次巻線１５ｐに入力される送信パルス信号Ｓ１ａに応じて、二次巻線１５ｓから受信パルス信号Ｓ２ａを出力する。一方、トランス１６は、一次巻線１６ｐに入力される送信パルス信号Ｓ１ｂに応じて、二次巻線１６ｓから受信パルス信号Ｓ２ｂを出力する。
　なお、上記のトランス１５及び１６は、いずれもトランスチップ１３０に集積化されている。トランスチップ１３０は、トランス１５及び１６を用いてコントローラチップ１１０とドライバチップ１２０との間を絶縁しつつ、パルス送信部１２から入力される送信パルス信号Ｓ１ａ及びＳ１ｂをそれぞれ受信パルス信号Ｓ２ａ及びＳ２ｂとしてパルス受信部１３に出力する。
　このように、絶縁間通信に用いられるスパイラルコイルの特性上、入力パルス信号Ｓ１は、２本の送信パルス信号Ｓ１ａ及びＳ１ｂ（＝ライズ信号及びフォール信号に相当）に分離された後、２系統のトランス１５及び１６を介して一次回路系１ｐから二次回路系１ｓに伝達される。
　図３は、絶縁信号伝達回路１０による絶縁信号伝達動作の一例を示す図であり、上から順に、入力パルス信号Ｓ１、送信パルス信号Ｓ１ａ並びにＳ１ｂ、受信パルス信号Ｓ２ａ～Ｓ２ｃ、及び、出力パルス信号Ｓ２が描写されている。本図では、説明の便宜上、信号遅延の描写が省略されている。
　パルス送信部１２は、時刻ｔ１における入力パルス信号Ｓ１の立上りエッジで送信パルス信号Ｓ１ａのパルス駆動を行う一方、時刻ｔ２における入力パルス信号Ｓ１の立下りエッジで送信パルス信号Ｓ１ｂのパルス駆動を行う。パルス受信部１３は、送信パルス信号Ｓ１ａのパルス駆動により生じる受信パルス信号Ｓ２ａの誘起パルスを検出して受信パルス信号Ｓ２ｃをローレベルに立ち下げる一方、送信パルス信号Ｓ１ｂのパルス駆動により生じる受信パルス信号Ｓ２ｂの誘起パルスを検出して受信パルス信号Ｓ２ｃをハイレベルに立ち上げる。その結果、入力パルス信号Ｓ１がハイレベルに立ち上がると、これに合わせて出力パルス信号Ｓ２もハイレベルに立ち上がり、逆に、入力パルス信号Ｓ１がローレベルに立ち下がると、これに合わせて出力パルス信号Ｓ２もローレベルに立ち下がる。
＜絶縁電源制御回路＞
　図４は、絶縁電源制御回路２０の一構成例を示す図である。本構成例の絶縁電源制御回路２０は、チャージポンプ２１と、オシレータ２２と、加算器２３と、コンパレータ２４と、ＲＳフリップフロップ２５と、過電流検出部２６と、低入力検出部２７と、コンパレータ２８と、低入力検出部２９と、出力異常検出部２Ａと、ＯＲゲート２Ｂと、トランス２Ｃ及び２Ｄと、を含む。
　なお、上記構成要素のうち、チャージポンプ２１、オシレータ２２、加算器２３、コンパレータ２４、ＲＳフリップフロップ２５、過電流検出部２６、及び、低入力検出部２７は、いずれも一次回路系１ｐ（Ｖｃｃ１－ＧＮＤ１系）のコントローラチップ１１０に集積化されている。一方、コンパレータ２８、低入力検出部２９、出力異常検出部２Ａ、ＯＲゲート２Ｂは、いずれも二次回路系１ｓ（Ｖｃｃ２－ＧＮＤ２系）のドライバチップ１２０に集積化されている。また、トランス２Ｃ及び２Ｄは、いずれもトランスチップ１３０に集積化されている。
　さらに、本図では、信号伝達装置１００の外部端子として、ＣＯＭＰピン（位相補償端子）とＦＥＴＳピン（電流検出端子）が明示されるとともに、これらの外部端子に外付けされるディスクリート部品として、キャパシタＣ２及びＣ３と抵抗Ｒ３及びＲ４が明示されている。接続関係について述べると、ＣＯＭＰピンは、抵抗Ｒ３及びキャパシタＣ３それぞれの第１端に接続されている。抵抗Ｒ３の第２端は、キャパシタＣ２の第１端に接続されている。キャパシタＣ２及びＣ３それぞれの第２端は、いずれも一次回路系１ｐの接地ライン（＝接地電圧ＧＮＤ１の印加端）に接続されている。ＦＥＴＳピンは、トランジスタＮ１のソースと抵抗Ｒ４の第１端に接続されている。抵抗Ｒ４の第２端は、一次回路系１ｐの接地ラインに接続されている。
　チャージポンプ２１は、トランス２Ｃから入力される出力帰還パルス信号Ｓ２Ｃに応じてＣＯＭＰピンに接続されるキャパシタＣ２及びＣ３の充放電を行うことにより、アナログ信号Ｓ２１を生成する。例えば、チャージポンプ２１は、出力帰還パルス信号Ｓ２Ｃがハイレベルであるときに充電電流Ｉｃを生成し、出力帰還パルス信号Ｓ２Ｃがローレベルであるときに放電電流Ｉｄを生成する。なお、上記の充電電流Ｉｃ及び放電電流Ｉｄについては、トリミング等によりそれぞれの電流比を１：１に調整しておくことが望ましい。
　オシレータ２２は、所定のスイッチング周波数（例えば１００ｋＨｚ）で、矩形波状のセット信号Ｓ２２ａと鋸波状のスロープ信号Ｓ２２ｂを生成する。また、オシレータ２２は、セット信号Ｓ２２ａのパルスを生成してから所定時間が経過したときに、最大デューティ信号Ｓ２２ｃのパルスを生成する機能も備えている。
　加算器２３は、オシレータ２２から入力されるスロープ信号Ｓ２２ｂとＦＥＴＳピンから入力される電流検出信号Ｖｃｓとを足し合わせて加算スロープ信号Ｓ２３（＝Ｓ２２ｂ＋Ｖｃｓ）を生成する。
　コンパレータ２４は、非反転入力端（＋）に入力されるアナログ信号Ｓ２１と、反転入力端（－）に入力される加算スロープ信号Ｓ２３とを比較してリセット信号Ｓ２４を生成する。リセット信号Ｓ２４は、Ｓ２１＞Ｓ２３であるときにハイレベルとなり、Ｓ２１＜Ｓ２３であるときにローレベルとなる。なお、コンパレータ２４には、加算スロープ信号Ｓ２３に代えてスロープ信号Ｓ２２ｂを入力しても構わない。
　ＲＳフリップフロップ２５は、基本的に、セット端（Ｓ）に入力されるセット信号Ｓ２２ａと、リセット端（Ｒ）に入力されるリセット信号Ｓ２４に応じて、出力端（Ｑ）から出力される出力信号Ｓ２５の論理レベルを切り替える。例えば、ＲＳフリップフロップ２５は、セット信号Ｓ２２ａがハイレベルに立ち上がったときに出力信号Ｓ２５をハイレベルにセットし、リセット信号Ｓ２４がハイレベルに立ち上がったときに出力信号Ｓ２５をローレベルにリセットする。なお、出力信号Ｓ２５は、トランジスタＮ１（＝フライバック電源の出力トランジスタに相当）のゲート駆動信号Ｓ４として、ＦＥＴＧピンに出力される。トランジスタＮ１は、ゲート駆動信号Ｓ４がハイレベルであるときにオンし、ゲート駆動信号Ｓ４がローレベルであるときにオフする。
　また、ＲＳフリップフロップ２５のリセット端（Ｒ）には、上記のリセット信号Ｓ２４以外にも、過電流検出信号Ｓ２６、低入力検出信号Ｓ２７、及び、二次側異常検出信号Ｓ２Ｄが入力されており、いずれかの検出信号がハイレベルに立ち上がったときに、出力信号Ｓ２５（延いてはゲート駆動信号Ｓ４）をローレベルにリセットする。すなわち、本構成例の絶縁電源制御回路２０は、信号伝達装置１００の異常検出時において、フライバック電源を強制的に停止する機能を備えている。
　さらに、ＲＳフリップフロップ２５のリセット端（Ｒ）には、最大デューティ信号Ｓ２２ｃが入力されており、最大デューティ信号Ｓ２２ｃがハイレベルに立ち上がったときにも出力信号Ｓ２５（延いてはゲート駆動信号Ｓ４）がローレベルにリセットされる。すなわち、本構成例の絶縁電源制御回路２０は、フライバック電源の出力デューティに上限を設ける機能も備えている。
　過電流検出部２６は、ＦＥＴＳピンから入力される電流検出信号Ｖｃｓを監視して過電流検出信号Ｓ２６を生成する。過電流検出信号Ｓ２６は、電流検出信号Ｖｃｓが所定の過電流検出閾値よりも高いときにハイレベル（過電流検出時の論理レベル）となる。また、過電流検出部２６には、信号伝達装置１００の起動時において緩やかに上昇するソフトスタート電圧Ｖｓｓが入力されており、ソフトスタート電圧Ｖｓｓが上記の過電流検出閾値よりも低いときには、電流検出信号Ｖｃｓとソフトスタート電圧Ｖｓｓとの比較が行われる。その結果、信号伝達装置１００の起動時には、トランジスタＮ１に流れる一次側電流が緩やかに立ち上げられることになる。
　低入力検出部２７は、一次回路系１ｐの電源電圧Ｖｃｃ１を監視して低入力検出信号Ｓ２７を生成する。なお、低入力検出信号Ｓ２７は、電源電圧Ｖｃｃ１がＵＶＬＯ［under　voltage　lock　out］解除電圧よりも低いときにハイレベルとなる。
　コンパレータ２８は、非反転入力端（＋）に入力される三角波電圧Ｖｔｒｉと、ＦＢピンから反転入力端（－）に入力される出力帰還信号Ｓ３（＝電源電圧Ｖｃｃ２の分圧電圧に相当）とを比較することにより、出力帰還パルス信号Ｓ２８を生成する。なお、三角波電圧Ｖｔｒｉの発振周波数については、コンパレータ２８の後段に接続されるトランス２Ｃの周波数特性に応じて適切な値（例えば２００ｋＨｚ）に設定すればよい。
　低入力検出部２９は、二次回路系１ｓの電源電圧Ｖｃｃ２を監視して低入力検出信号Ｓ２９を生成する。なお、低入力検出信号Ｓ２９は、電源電圧Ｖｃｃ２がＵＶＬＯ解除電圧よりも低いときにハイレベルとなる。
　出力異常検出部２Ａは、出力帰還信号Ｓ３を監視して出力異常検出信号Ｓ２Ａを生成する。なお、出力異常検出信号Ｓ２Ａは、出力帰還信号Ｓ３が異常であるとき（フライバック電源の出力オープン時または出力ショート時など）にハイレベルとなる。
　ＯＲゲート２Ｂは、低入力検出信号Ｓ２９と出力異常検出信号Ｓ２Ａの論理和演算を行うことにより、二次側異常検出信号Ｓ２Ｂを生成する。二次側異常検出信号Ｓ２Ｂは、低入力検出信号Ｓ２９と出力異常検出信号Ｓ２Ａの少なくとも一方がハイレベルであるときにハイレベルとなり、低入力検出信号Ｓ２９と出力異常検出信号Ｓ２Ａの双方がローレベルであるときにローレベルとなる。
　トランス２Ｃは、コントローラチップ１１０とドライバチップ１２０との間を絶縁しつつ、コンパレータ２８から入力される二次回路系１ｓの出力帰還パルス信号Ｓ２８を一次回路系１ｐの出力帰還パルス信号Ｓ２Ｃとして、チャージポンプ２１に出力する。なお、本図では、図示の便宜上、トランス２Ｃがコンパレータ２８から直接的に信号入力を受けているように描写されているが、実際には、トランス２Ｃの前段に不図示の送信パルス生成部（先のパルス送信部１２と同様の回路部）が設けられており、出力帰還パルス信号Ｓ２８のライズエッジ及びフォールエッジが一対のトランスを用いて伝達される。
　トランス２Ｄは、コントローラチップ１１０とドライバチップ１２０との間を絶縁しつつ、ＯＲゲート２Ｂから入力される二次回路系１ｓの二次側異常検出信号Ｓ２Ｂを一次回路系１ｐの二次側異常検出信号Ｓ２ＤとしてＲＳフリップフロップ２５のリセット端（Ｒ）に出力する。なお、本図では、図示の便宜上、トランス２ＤがＯＲゲート２Ｂから直接的に信号入力を受けているように描写されているが、実際には、トランス２Ｄの前段に不図示の送信パルス生成部（先のパルス送信部１２と同様の回路部）が設けられており、二次側異常検出信号Ｓ２Ｂのライズエッジ及びフォールエッジが一対のトランスを用いて伝達される。
　図５は、絶縁電源制御回路２０による出力帰還制御の第１例（Ｓ３＞ＶＭである場合）を示す図であり、上から順番に、出力帰還信号Ｓ３（実線）及び三角波電圧Ｖｔｒｉ（破線）、出力帰還パルス信号Ｓ２８、アナログ信号Ｓ２１（実線）並びに加算スロープ信号Ｓ２３（破線）、リセット信号Ｓ２４、セット信号Ｓ２２ａ、及び、ゲート駆動信号Ｓ４が描写されている。
　絶縁電源制御回路２０の二次側では、ＦＢピンに外部入力される出力帰還信号Ｓ３と、信号伝達装置１００の内部で生成される三角波電圧Ｖｔｒｉが比較されることにより、出力帰還パルス信号Ｓ２８が生成される。なお、出力帰還パルス信号Ｓ２８は、出力帰還信号Ｓ３（延いては電源電圧Ｖｃｃ２）が高いほど低デューティとなり、出力帰還信号Ｓ３が低いほど高デューティとなる。
　本図では、ピーク値ＶＨ（例えば２Ｖ）とボトム値ＶＬ（例えば１Ｖ）との間で周期的に変動する三角波電圧Ｖｔｒｉのミドル値ＶＭ（＝（ＶＨ＋ＶＬ）／２）よりも出力帰還信号Ｓ３の方が高いので、出力帰還パルス信号Ｓ２８のデューティが５０％よりも低くなっている。このような状態は、電源電圧Ｖｃｃ２が目標値よりも高い状態に相当する。
　なお、出力帰還パルス信号Ｓ２８は、トランス２Ｃを介して二次回路系１ｓから一次回路系１ｐに伝達される。すなわち、絶縁電源制御回路２０は、電源電圧Ｖｃｃ２に応じた出力帰還信号Ｓ３を出力帰還パルス信号Ｓ２８に変換して一次回路系１ｐに伝達する。
　一方、絶縁電源制御回路２０の一次側では、出力帰還パルス信号Ｓ２８（より正確にはトランス２Ｃを介して伝達される出力帰還パルス信号Ｓ２Ｃ）のデューティに応じて、アナログ信号Ｓ２１が生成される。本図では、出力帰還パルス信号Ｓ２８のデューティが５０％を下回っているので、アナログ信号Ｓ２１が低下傾向を示している。
　さらに、アナログ信号Ｓ２１と加算スロープ信号Ｓ２３が比較されて、リセット信号Ｓ２４が生成される。このとき、アナログ信号Ｓ２１が低いほど、加算スロープ信号Ｓ２３との交差タイミング（＝リセット信号Ｓ２４のパルス生成タイミング）が早まる。
　そして、セット信号Ｓ２２ａとリセット信号Ｓ２４に基づいて、トランジスタＮ１のゲート駆動信号Ｓ４が生成される。先にも述べたように、ゲート駆動信号Ｓ４は、セット信号Ｓ２２ａがハイレベルに立ち上がったときにハイレベルにセットされ、リセット信号Ｓ２４がハイレベルに立ち上がったときにローレベルにリセットされる。従って、リセット信号Ｓ２４のパルス生成タイミングが早いほど、トランジスタＮ１が早めにオフされる。
　このように、電源電圧Ｖｃｃ２が目標値よりも高いときには、フライバック電源の出力デューティを小さくすることにより、電源電圧Ｖｃｃ２が引き下げられるので、電源電圧Ｖｃｃ２が目標値と一致するように出力帰還が掛かる。
　図６は、絶縁電源制御回路２０による出力帰還制御の第２例（Ｓ３＜ＶＭである場合）を示す図であり、先の図５と同じく、上から順番に、出力帰還信号Ｓ３（実線）及び三角波電圧Ｖｔｒｉ（破線）、出力帰還パルス信号Ｓ２８、アナログ信号Ｓ２１（実線）並びに加算スロープ信号Ｓ２３（破線）、リセット信号Ｓ２４、セット信号Ｓ２２ａ、及び、ゲート駆動信号Ｓ４が描写されている。
　出力帰還制御の基本動作については、先出の図５と同様であるが、本図では、三角波電圧Ｖｔｒｉのミドル値ＶＭよりも出力帰還信号Ｓ３の方が低いので、出力帰還パルス信号Ｓ２８のデューティが５０％よりも高くなっている。このような状態は、電源電圧Ｖｃｃ２が目標値よりも低い状態に相当する。
　この場合、絶縁電源制御回路２０の一次側で生成されるアナログ信号Ｓ２１は、上昇傾向を示すようになる。なお、アナログ信号Ｓ２１が高いほど、加算スロープ信号Ｓ２３との交差タイミング（＝リセット信号Ｓ２４のパルス生成タイミング）が遅くなるので、トランジスタＮ１がより長くオンされる。
　このように、電源電圧Ｖｃｃ２が目標値よりも低いときには、フライバック電源の出力デューティを大きくすることにより、電源電圧Ｖｃｃ２が引き上げられるので、電源電圧Ｖｃｃ２が目標値と一致するように出力帰還が掛かる。
　なお、出力帰還信号Ｓ３が三角波電圧Ｖｔｒｉのミドル値と一致し、出力帰還パルス信号Ｓ２８のデューティが５０％近傍に維持されているときには、チャージポンプ２１による充電電流Ｉｃ及び放電電流Ｉｄそれぞれの生成時間が等しくなるので、アナログ信号Ｓ２１が安定化する。このような状態は、電源電圧Ｖｃｃ２が目標値に合わせ込まれている状態に相当する。
＜車両への適用＞
　図７は、電子機器が搭載される車両の外観を示す図である。本構成例の車両Ｘは、不図示のバッテリから電力供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
　車両Ｘには、エンジン車のほか、電動車（ＢＥＶ［battery　electric　vehicle］、ＨＥＶ［hybrid　electric　vehicle」、ＰＨＥＶ／ＰＨＶ（plug-in　hybrid　electric　vehicle／plug-in　hybrid　vehicle］、又は、ＦＣＥＶ／ＦＣＶ（fuel　cell　electric　vehicle／fuel　cell　vehicle］などのｘＥＶ）も含まれる。
　電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）、または、モータに関する制御（トルク制御、及び、電力回生制御など）を行う電子制御ユニットである。
　電子機器Ｘ１２は、ＨＩＤ［high　intensity　discharged　lamp］及びＤＲＬ［daytime　running　lamp］などの点消灯制御を行うランプコントロールユニットである。
　電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
　電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock　brake　system］制御、ＥＰＳ［electric　power　steering］制御、電子サスペンション制御など）を行う制動ユニットである。
　電子機器Ｘ１５は、ドアロック及び防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
　電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品またはメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
　電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic　toll　collection　system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
　電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
　なお、電子機器Ｘ１１～Ｘ１８は、先に説明した電子機器１の具体例として理解することができる。すなわち、先述の信号伝達装置１００は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。
＜総括＞
　以下では、これまでに説明してきた種々の実施形態について総括的に述べる。
　例えば、本明細書中に開示されている信号伝達装置は、第１絶縁素子を介して一次回路系から二次回路系にパルス信号を伝達するように構成された絶縁信号伝達回路と、前記一次回路系の第１電源電圧から前記二次回路系の第２電源電圧を生成する絶縁型電源の制御主体であって第２絶縁素子を介して前記二次回路系から前記一次回路系に前記絶縁型電源の出力帰還信号を伝達するように構成された絶縁電源制御回路と、を有する構成（第１の構成）とされている。
　なお、上記第１の構成から成る信号伝達装置において、前記絶縁電源制御回路は、前記第２電源電圧に応じた前記出力帰還信号を出力帰還パルス信号に変換して前記一次回路系に伝達する構成（第２の構成）にしてもよい。
　また、上記第２の構成から成る信号伝達装置において、前記絶縁電源制御回路は、前記二次回路系において前記出力帰還信号と三角波電圧とを比較することにより前記出力帰還パルス信号を生成するように構成されたコンパレータを含む構成（第３の構成）にしてもよい。
　また、上記第２又は第３の構成から成る信号伝達装置において、前記絶縁電源制御回路は、前記一次回路系において前記出力帰還パルス信号のデューティに応じたアナログ信号を生成し、前記アナログ信号とスロープ信号を比較することにより前記絶縁型電源の出力デューティを制御する構成（第４の構成）にしてもよい。
　また、上記第４の構成から成る信号伝達装置において、前記絶縁電源制御回路は、前記一次回路系において前記出力帰還パルス信号に応じてキャパシタの充放電を行うことにより前記アナログ信号を生成するように構成されたチャージポンプを含む構成（第５の構成）にしてもよい。
　また、上記第１～第５いずれかの構成から成る信号伝達装置において、前記絶縁電源制御回路は、前記信号伝達装置の異常検出時（例えば、前記第１電源電圧、前記第２電源電圧及び前記出力帰還信号のいずれかが異常であることを検出したとき）に前記絶縁型電源を強制的に停止する構成（第６の構成）にしてもよい。
　また、上記第１～第６いずれかの構成から成る信号伝達装置は、前記一次回路系の回路素子を集積化した第１チップと、前記二次回路系の回路素子を集積化した第２チップと、前記第１絶縁素子及び前記第２絶縁素子を集積化した第３チップと、を単一のパッケージに封止した構成（第７の構成）にしてもよい。
　また、上記第１～第７いずれかの構成から成る信号伝達装置において、前記絶縁信号伝達回路は、前記第１絶縁素子に相当する第１トランス及び第２トランスと、入力パルス信号が第１論理レベルである旨を通知するときに前記第１トランスの一次巻線に印加される第１送信パルス信号をパルス駆動し、前記入力パルス信号が第２論理レベルである旨を通知するときに前記第２トランスの一次巻線に印加される第２送信パルス信号をパルス駆動するように構成されたパルス送信部と、前記第１送信パルス信号のパルス駆動を受けて前記第１トランスの二次巻線に現れる第１受信パルス信号の誘起パルスを検出したときに受信パルス信号を第１論理レベルとし、前記第２送信パルス信号のパルス駆動を受けて前記第２トランスの二次巻線に現れる第２受信パルス信号の誘起パルスを検出したときに前記受信パルス信号を第２論理レベルとするように構成されたパルス受信部と、前記受信パルス信号に応じた出力パルス信号を生成するように構成されたドライバと、を含む構成（第８の構成）にしてもよい。
　また、例えば、本明細書中に開示されている電子機器は、上記第１～第８いずれかの構成から成る信号伝達装置を有する構成（第９の構成）とされている。
　また、例えば、本明細書中に開示されている車両は、上記第９の構成から成る電子機器を有する構成（第１０の構成）とされている。
＜その他の変形例＞
　なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
　　　１　　電子機器
　　　１ｐ　　一次回路系
　　　１ｓ　　二次回路系
　　　１０　　絶縁信号伝達回路
　　　１１　　シュミットバッファ
　　　１２　　パルス送信部
　　　１３　　パルス受信部
　　　１４　　ドライバ
　　　１５、１６　　トランス
　　　１５ｐ、１６ｐ　　一次巻線
　　　１５ｓ、１６ｓ　　二次巻線
　　　２０　　絶縁電源制御回路
　　　２１　　チャージポンプ
　　　２２　　オシレータ
　　　２３　　加算器
　　　２４　　コンパレータ
　　　２５　　ＲＳフリップフロップ
　　　２６　　過電流検出部
　　　２７　　低入力検出部
　　　２８　　コンパレータ
　　　２９　　低入力検出部
　　　２Ａ　　出力異常検出部
　　　２Ｂ　　ＯＲゲート
　　　２Ｃ、２Ｄ　　トランス
　　　１００　　信号伝達装置（絶縁ゲートドライバＩＣ）
　　　１１０　　コントローラチップ
　　　１２０　　ドライバチップ
　　　１３０　　トランスチップ
　　　２００　　フライバックトランス
　　　２００ｐ　　一次巻線
　　　２００ｓ　　二次巻線
　　　Ｃ１、Ｃ２、Ｃ３　　キャパシタ
　　　Ｄ１　　ダイオード
　　　Ｎ１　　Ｎチャネル型ＭＯＳ電界効果トランジスタ
　　　Ｑ１　　ｎｐｎ型絶縁ゲートバイポーラトランジスタ
　　　Ｒ１、Ｒ２、Ｒ３、Ｒ４　　抵抗
　　　ＴＲ１、ＴＲ２　　トランス
　　　Ｘ　　車両
　　　Ｘ１１～Ｘ１８　　電子機器

Claims (10)

  1. 　第１絶縁素子を介して一次回路系から二次回路系にパルス信号を伝達するように構成された絶縁信号伝達回路と、
    　前記一次回路系の第１電源電圧から前記二次回路系の第２電源電圧を生成する絶縁型電源の制御主体であって第２絶縁素子を介して前記二次回路系から前記一次回路系に前記絶縁型電源の出力帰還信号を伝達するように構成された絶縁電源制御回路と、
    　を有する、信号伝達装置。
  2. 　前記絶縁電源制御回路は、前記第２電源電圧に応じた前記出力帰還信号を出力帰還パルス信号に変換して前記一次回路系に伝達する、請求項１に記載の信号伝達装置。
  3. 　前記絶縁電源制御回路は、前記二次回路系において前記出力帰還信号と三角波電圧とを比較することにより前記出力帰還パルス信号を生成するように構成されたコンパレータを含む、請求項２に記載の信号伝達装置。
  4. 　前記絶縁電源制御回路は、前記一次回路系において前記出力帰還パルス信号のデューティに応じたアナログ信号を生成し、前記アナログ信号とスロープ信号を比較することにより前記絶縁型電源の出力デューティを制御する、請求項２又は３に記載の信号伝達装置。
  5. 　前記絶縁電源制御回路は、前記一次回路系において前記出力帰還パルス信号に応じてキャパシタの充放電を行うことにより前記アナログ信号を生成するように構成されたチャージポンプを含む、請求項４に記載の信号伝達装置。
  6. 　前記絶縁電源制御回路は、前記信号伝達装置の異常検出時において、前記絶縁型電源を強制的に停止する、請求項１～５のいずれか一項に記載の信号伝達装置。
  7. 　前記一次回路系の回路素子を集積化した第１チップと、
    　前記二次回路系の回路素子を集積化した第２チップと、
    　前記第１絶縁素子及び前記第２絶縁素子を集積化した第３チップと、
    　を単一のパッケージに封止した、請求項１～６のいずれか一項に記載の信号伝達装置。
  8. 　前記絶縁信号伝達回路は、
    　前記第１絶縁素子に相当する第１トランス及び第２トランスと、
    　入力パルス信号が第１論理レベルである旨を通知するときに前記第１トランスの一次巻線に印加される第１送信パルス信号をパルス駆動し、前記入力パルス信号が第２論理レベルである旨を通知するときに前記第２トランスの一次巻線に印加される第２送信パルス信号をパルス駆動するように構成されたパルス送信部と、
    　前記第１送信パルス信号のパルス駆動を受けて前記第１トランスの二次巻線に現れる第１受信パルス信号の誘起パルスを検出したときに受信パルス信号を第１論理レベルとし、前記第２送信パルス信号のパルス駆動を受けて前記第２トランスの二次巻線に現れる第２受信パルス信号の誘起パルスを検出したときに前記受信パルス信号を第２論理レベルとするように構成されたパルス受信部と、
    　前記受信パルス信号に応じた出力パルス信号を生成するように構成されたドライバと、
    　を含む、請求項１～７のいずれか一項に記載の信号伝達装置。
  9. 　請求項１～８のいずれか一項に記載の信号伝達装置を有する、電子機器。
  10. 　請求項９に記載の電子機器を有する、車両。
PCT/JP2021/019709 2020-07-20 2021-05-25 信号伝達装置、電子機器、車両 WO2022018959A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180060310.0A CN116134790A (zh) 2020-07-20 2021-05-25 信号传输装置、电子设备和车辆
US18/006,105 US20230353144A1 (en) 2020-07-20 2021-05-25 Signal transmission device, electronic appliance, and vehicle
DE112021002919.3T DE112021002919T5 (de) 2020-07-20 2021-05-25 Signalübertragungsvorrichtung, elektronisches gerät und fahrzeug
JP2022538609A JPWO2022018959A1 (ja) 2020-07-20 2021-05-25

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-123584 2020-07-20
JP2020123584 2020-07-20

Publications (1)

Publication Number Publication Date
WO2022018959A1 true WO2022018959A1 (ja) 2022-01-27

Family

ID=79728668

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/019709 WO2022018959A1 (ja) 2020-07-20 2021-05-25 信号伝達装置、電子機器、車両

Country Status (5)

Country Link
US (1) US20230353144A1 (ja)
JP (1) JPWO2022018959A1 (ja)
CN (1) CN116134790A (ja)
DE (1) DE112021002919T5 (ja)
WO (1) WO2022018959A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135190A1 (ja) * 2022-12-19 2024-06-27 ローム株式会社 電源回路、信号伝達装置、電子機器、車両

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118074488A (zh) * 2024-04-19 2024-05-24 深圳麦格米特电气股份有限公司 一种拓展卡和变频器***

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011078188A (ja) * 2009-09-30 2011-04-14 Cosel Co Ltd スイッチング電源装置
WO2011055611A1 (ja) * 2009-11-05 2011-05-12 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
JP2014014244A (ja) * 2012-07-04 2014-01-23 Rohm Co Ltd Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
JP2019191036A (ja) * 2018-04-26 2019-10-31 株式会社デンソー 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5129294B2 (ja) * 2010-04-28 2013-01-30 新東ホールディングス株式会社 電力変換装置
US8929106B2 (en) * 2011-05-20 2015-01-06 General Electric Company Monotonic pre-bias start-up of a DC-DC converter
US8913406B2 (en) * 2011-06-24 2014-12-16 General Electric Company Paralleled power converters with auto-stagger start-up
US9071152B2 (en) * 2012-07-03 2015-06-30 Cognipower, Llc Power converter with demand pulse isolation
JP6685192B2 (ja) 2016-07-11 2020-04-22 三菱電機株式会社 信号伝達装置、および、電力スイッチング素子駆動装置
US20180181158A1 (en) * 2016-12-22 2018-06-28 Texas Instruments Incorporated Startup current limiters
US10193457B1 (en) * 2017-09-15 2019-01-29 Abb Schweiz Ag System and method for starting up a high density isolated DC-to-DC power converter
US11018660B2 (en) * 2018-09-07 2021-05-25 Analog Devices Global Unlimited Company Multi-mode feedback control through digital isolator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011078188A (ja) * 2009-09-30 2011-04-14 Cosel Co Ltd スイッチング電源装置
WO2011055611A1 (ja) * 2009-11-05 2011-05-12 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
JP2014014244A (ja) * 2012-07-04 2014-01-23 Rohm Co Ltd Ｄｃ／ｄｃコンバータおよびその制御回路、それを用いた電源装置、電源アダプタおよび電子機器
JP2019191036A (ja) * 2018-04-26 2019-10-31 株式会社デンソー 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024135190A1 (ja) * 2022-12-19 2024-06-27 ローム株式会社 電源回路、信号伝達装置、電子機器、車両

Also Published As

Publication number Publication date
JPWO2022018959A1 (ja) 2022-01-27
US20230353144A1 (en) 2023-11-02
DE112021002919T5 (de) 2023-03-16
CN116134790A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
US9240739B2 (en) Driving system for driving switching element
WO2022018959A1 (ja) 信号伝達装置、電子機器、車両
US8884660B2 (en) Driver for switching element and control system for machine using the same
US9975502B2 (en) Circuit module for isolating components of a multi-voltage vehicle electrical system
EP0827266B1 (en) High-side type motor current detecting circuit
CN105450015B (zh) 电流模式控制型开关电源装置
US11228170B2 (en) Power control device
CN109861536B (zh) 电流模式控制型开关电源装置
CN104871417A (zh) 开关元件驱动电路、功率模块以及汽车
US9587616B2 (en) Internal combustion engine ignition device
JP4682763B2 (ja) Ｄｃ／ｄｃコンバータ
JP5061036B2 (ja) 絶縁通信回路
US20230283266A1 (en) Signal transmission device, electronic device, vehicle
US7126308B2 (en) Interface circuit with power converter with interface circuit and electric vehicle with power converter
US7514906B1 (en) Automotive rotary electrical apparatus
JP7100499B2 (ja) 半導体装置
WO2023188972A1 (ja) 半導体装置、モータシステム、および車両
US20230133872A1 (en) Gate control circuit, semiconductor device, electronic apparatus, and vehicle
CN110460324B (zh) 用于半导体开关的抑制电路
US20230369990A1 (en) Gate control circuitry for automotive variable voltage converter
JP2023102544A (ja) 半導体装置、電子機器、車両
US20220123658A1 (en) Power Supply Control Device and Insulated Switching Power Supply
JP2022071390A (ja) 信号伝達装置
JP2020092549A (ja) 電源回路
JPH07107602A (ja) 電気自動車用補機バッテリ充電装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21846903

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022538609

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 21846903

Country of ref document: EP

Kind code of ref document: A1