WO2022230313A1 - 負荷駆動回路、電子制御装置および電子制御装置の制御方法 - Google Patents

負荷駆動回路、電子制御装置および電子制御装置の制御方法 Download PDF

Info

Publication number
WO2022230313A1
WO2022230313A1 PCT/JP2022/006076 JP2022006076W WO2022230313A1 WO 2022230313 A1 WO2022230313 A1 WO 2022230313A1 JP 2022006076 W JP2022006076 W JP 2022006076W WO 2022230313 A1 WO2022230313 A1 WO 2022230313A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
voltage
mosfet
output
power supply
Prior art date
Application number
PCT/JP2022/006076
Other languages
English (en)
French (fr)
Inventor
雅人 北
洋一郎 小林
Original Assignee
日立Astemo株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立Astemo株式会社 filed Critical 日立Astemo株式会社
Priority to CN202280028956.5A priority Critical patent/CN117203895A/zh
Priority to JP2023517080A priority patent/JPWO2022230313A1/ja
Publication of WO2022230313A1 publication Critical patent/WO2022230313A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Definitions

  • the present invention relates to the configuration and control of a load drive circuit, and more particularly to a technique effectively applied to a load drive circuit having a switching circuit that selects a power supply voltage.
  • ECUs Electronic Control Units
  • NMOS complementary metal-oxide-semiconductor
  • a charge pump circuit for example, is always used as the booster circuit, the boosted voltage can be secured even in the low power supply voltage range, and stable operation can be guaranteed. I had a problem.
  • Patent Document 1 In addition to the problem of increased power consumption due to the booster circuit when the power supply voltage is high, as in Patent Document 1, a drop in the power supply voltage (battery voltage in the case of a vehicle) is detected and a charge pump circuit is used. In the case of a configuration that uses a boosted voltage, there is concern about malfunction due to abrupt changes in battery voltage that are unique to vehicles.
  • a seamless method that does not use a switch or a determination circuit is desirable for switching the voltage supplied to the circuit that drives and controls the high-side driver that uses N-type semiconductor elements such as NMOS.
  • the object of the present invention to provide a highly reliable load drive circuit having a switching circuit for selecting a power supply voltage, which can seamlessly switch the power supply voltage without using a switch or a determination circuit.
  • the object of the present invention is to provide an electronic control device and a control method for the electronic control device.
  • the present invention includes a booster circuit that boosts an output from a power supply, and a voltage switching circuit that switches between the output from the power supply and the output from the booster circuit.
  • the present invention includes a load drive circuit that drives and controls a load, and a microcontroller. is a high load drive circuit.
  • the present invention also provides a control method for an electronic control device comprising a booster circuit for boosting an output from a power supply and a voltage switching circuit for switching between the output from the power supply and the output from the booster circuit, the method comprising: The output from the power supply and the output from the booster circuit are seamlessly switched according to the output voltage from the power supply and output to the load.
  • a highly reliable load drive circuit capable of seamless switching of the power supply voltage without using a switch or a determination circuit, and a load drive circuit using the same.
  • FIG. 1 is a diagram showing a configuration of a conventional load drive circuit
  • FIG. 1 is a diagram showing the configuration of a load driving circuit according to Example 1 of the present invention
  • FIG. 3 is a diagram conceptually showing a load driving current in the configuration of FIG. 2
  • FIG. 5 is a diagram showing the configuration of a load drive circuit according to Example 2 of the present invention
  • FIG. 5 is a diagram showing the configuration of a load drive circuit according to Example 3 of the present invention
  • 6 is a diagram showing a configuration of a high side driver drive control circuit of FIG. 5
  • FIG. 10 is a diagram showing the configuration of a load drive circuit according to Example 4 of the present invention
  • FIG. 10 is a diagram showing the configuration of a load drive circuit according to Example 5 of the present invention. It is a figure which shows schematic structure of the electronic control unit which concerns on Example 6 of this invention.
  • FIG. 11 is a diagram showing a schematic configuration of an electronic control unit according to Example 7 of the present invention.
  • FIG. 1 is a diagram showing the configuration of a conventional load drive circuit.
  • a conventional load drive circuit drives a load 24 with an NMOS (M1) 23 source follower, as shown in FIG.
  • the VGS voltage (the voltage between the gate and the source), that is, ((voltage of signal line 3)-(voltage of signal line 4)) is lowered from the gate voltage. It is a source follower that outputs the resulting voltage to the source terminal.
  • the gate voltage generation circuit 22 supplies the gate voltage (the voltage of the signal line 3) so that the voltage of the signal line 4 output to the load 24 falls within a predetermined range.
  • the output voltage (signal line 2) of the booster circuit 21 is connected to the drain terminal of the NMOS (M1) 23 in order to ensure operation even in a region where the output voltage of the power supply 20 is low.
  • This conventional configuration can ensure stable operation even in a region where the output voltage of the power supply 20 is low.
  • FIG. 2 is a diagram showing the configuration of the load drive circuit of this embodiment.
  • FIG. 3 is a diagram conceptually showing the load drive current in the configuration of FIG.
  • the load drive circuit of this embodiment is a circuit that reduces the current supplied from the booster circuit 21 in order to reduce power consumption, which is a problem in the conventional example.
  • the load drive circuit of this embodiment has an NMOS (M2) 25 in addition to the conventional configuration (FIG. 1).
  • the gate terminal and source terminal of the NMOS (M2) 25 are commonly connected to the gate terminal and source terminal of the NMOS (M1) 23, respectively, and the drain terminal is connected to the output voltage (signal line 1) of the power supply 20.
  • the load drive circuit of this embodiment has a configuration in which source followers with different drain voltage supply sources are connected in parallel to the load 24 .
  • the current for driving the load 24 is shared between the NMOS (M1) 23 and the NMOS (M2) 25, so the output current of the booster circuit 21, which is the current flowing through the NMOS (M1) 23, can be reduced.
  • the ratio of sharing the current flowing through the NMOS (M1) 23 and the NMOS (M2) 25 can be changed by the element size, and the ratio of W/L (gate width/gate length) can be changed to that of the NMOS (M1) 23 rather than the NMOS (M1) 23. If the (M2) 25 is made larger, the current on the NMOS (M2) 25 side increases, and the current on the NMOS (M1) 23 can be further reduced.
  • the driving current of the load 24 is borne by 1:3.
  • the current value flowing through the NMOS (M1) 23 is four times different between the region where the output voltage of the power supply 20 is high and the region where it is low, but the current value in the MOS saturation region is proportional to (VGS-Vth) 2 . Therefore, the value of (VGS-Vth) is doubled.
  • VGS is the gate-source voltage
  • Vth is the MOS threshold voltage.
  • VGS-Vth the value of (VGS-Vth) is, for example, 300 mV
  • Vth does not change, so if the current increases fourfold, the VGS voltage increases by about 300 mV to 600 mV.
  • the voltage output to the load 24 fluctuates depending on the NMOS element size of the source follower in the region where the output voltage of the power supply 20 is high and low, but the characteristics of the circuit used must be affected. No problem.
  • power consumption can be reduced in a region where the output voltage of the power supply 20 is high by seamless switching without using a switch or a determination circuit.
  • the load drive circuit of this embodiment includes the booster circuit 21 that boosts the output from the power supply 20, and the voltage switching circuit 100 that seamlessly switches between the output from the power supply 20 and the output from the booster circuit 21.
  • the voltage switching circuit 100 includes a first MOSFET (NMOS (M1) 23), a second MOSFET (NMOS (M2) 25), a first MOSFET (NMOS (M1) 23) and a second and a gate voltage generating circuit 22 for generating respective gate voltages of two MOSFETs (NMOS (M2) 25), the first MOSFET (NMOS (M1) 23) and the second MOSFET (NMOS (M2) 25) is connected to the gate voltage generating circuit 22, and the source terminals of the first MOSFET (NMOS (M1) 23) and the second MOSFET (NMOS (M2) 25) are connected to the same node.
  • the drain terminal of the first MOSFET (NMOS (M1) 23) is connected to the output terminal of the booster circuit 21
  • the drain terminal of the second MOSFET (NMOS (M2) 25) is connected to the output terminal of the power supply 20
  • the output from the power supply 20 and the output from the booster circuit 21 are seamlessly switched according to the output voltage from the power supply 20 .
  • FIG. 4 is a diagram showing the configuration of the load drive circuit of this embodiment.
  • the load drive circuit of this embodiment has a diode 26 and a signal line 5 added to the configuration of the first embodiment (FIG. 2).
  • the voltage switching circuit 100 is composed of the source follower of the NMOS (M1) 23, the source follower of the NMOS (M2) 25, the gate voltage generating circuit 22, and the diode 26.
  • the diode 26 when the output voltage of the power supply 20 is low and the voltage of the signal line 4 is high, the current flows back from the signal line 4 to the signal line 1 via the NMOS (M2) 25. can be prevented.
  • FIG. 5 is a diagram showing the configuration of the load drive circuit of this embodiment.
  • FIG. 6 is a diagram showing the configuration of the high side driver drive control circuit of FIG.
  • the load 24 of the second embodiment is embodied as a high side driver drive control circuit 27.
  • the load drive circuit of this embodiment has a high-side driver NMOS (M3) 28, a high-side driver drive control circuit 27, and a low-side driver NMOS (M4) 30, with the output voltage of the power supply 20 at Hi level and the GND at Lo level. , and a low-side driver drive control circuit 29 , which is a driver circuit for driving the second load 31 .
  • M3 high-side driver NMOS
  • M4 low-side driver NMOS
  • a circuit including the voltage switching circuit 100 and the high side driver drive control circuit 27 is called a high side driver control circuit 101 .
  • the entire circuit including the voltage switching circuit 100, the high side driver drive control circuit 27, the low side driver drive control circuit 29, the high side driver NMOS (M3) 28, and the low side driver NMOS (M4) 30 is called a driver circuit 102.
  • an NMOS is used as an example of an N-type semiconductor element used as a high-side driver, but elements such as NPN bipolar transistors and IGBTs can also be used as N-type semiconductor elements.
  • the high-side driver drive control circuit 27 sets the gate terminal (signal line 6) of the high-side driver NMOS (M3) 28 to a high voltage VGS voltage (gate-source voltage) based on the source terminal (signal line 8). It controls the side driver NMOS (M3) 28 .
  • the High level of the VGS voltage is a current supplied from the output (signal line 4) of the voltage switching circuit 100 with reference to the source terminal (signal line 8), and is a voltage generated using the driving VGS voltage generation circuit 50. (signal line 55).
  • the Lo level is the source terminal (signal line 8) voltage of the high side driver NMOS (M3) 28 .
  • a high-side driver NMOS (M3) 28 is driven through an inverter circuit consisting of a PMOS 51 and an NMOS 52 and an inverter circuit consisting of a PMOS 53 and an NMOS 54 using the Hi level/Lo level of a transmission signal (signal line 56) from an external circuit as an input signal. on/off control signal (signal line 6).
  • the voltage of the output (signal line 4) of the voltage switching circuit 100 is higher than the VGS voltage of the high-side driver NMOS (M3) 28. Therefore, the driving VGS voltage generation circuit
  • the current required to generate a Hi level (signal line 55) at 50 can be supplied from the NMOS (M2) 25 side of the voltage switching circuit 100, and the current from the booster circuit 21 can be reduced.
  • the voltage switching circuit 100 can reduce the current supplied from the booster circuit 21 only when the high-side driver NMOS (M3) 28 is turned off.
  • FIG. 7 is a diagram showing the configuration of the load drive circuit of this embodiment.
  • the load drive circuit of this embodiment is obtained by adding a constant voltage source 32 and a signal line 9 to the configuration of the third embodiment (FIG. 5).
  • the load of the driver circuit is changed from the second load 31 to the third load 33. Also, the entire circuit including the constant voltage source 32 is shown as a driver circuit 103 . Others use the same symbols as in FIG. 5 for convenience.
  • the constant voltage source 32 is a circuit that uses the power supply 20 to output a desired constant voltage.
  • a constant voltage source that outputs a voltage lower than the output voltage of the power source 20 outputs a predetermined voltage in a region where the output voltage of the power source 20 is high. In a region where the output voltage of the power supply voltage 20 is low, if the output voltage of the power supply 20 is lower than the predetermined voltage, the predetermined voltage cannot be output. to output
  • the difference from the third embodiment is that when the high side driver NMOS (M3) 28 is turned on, the high side driver NMOS (M3) 28 is turned on and the low side driver NMOS (M4) 30 is turned off. Then, the source terminal (signal line 8) voltage rises to the output voltage level of the constant voltage source 32, and the gate terminal (signal line 6) voltage requires a voltage higher by VGS.
  • the high side driver NMOS (M3) 28 described in the third embodiment is turned off, even when the high side driver NMOS (M3) 28 is turned on, the constant voltage source 32 is sufficiently lower than the output voltage of the power supply 20, the current required to generate a Hi level (signal line 55) in the drive VGS voltage generation circuit 50 is the NMOS (M2) 25 of the voltage switching circuit 100. Current can be supplied from the side, and the current from the booster circuit 21 can be reduced.
  • FIG. 8 is a diagram showing the configuration of the load drive circuit of this embodiment.
  • the on/off of the main switch NMOS (M5) 35 is controlled by the switching control circuit 34 in a feedback loop from the output voltage (signal line 12) via the error amplifier 40.
  • a desired output voltage (signal line 12) is obtained from the output voltage of the second constant voltage source 41, and the fourth load 39 is driven.
  • a switching circuit including the voltage switching circuit 100 and the switching control circuit 34 is denoted as 104, and an entire switching regulator including the switching circuit 104, the error amplifier 40 and the second constant voltage source 41 is denoted as 105.
  • the second constant voltage source 41 has the same characteristics as the constant voltage source 32 shown in Example 4 (FIG. 7).
  • the main switch NMOS (M5) 35 of the switching regulator 105 is a high side driver, and the switching control circuit 34 corresponds to the high side driver drive control circuit 27 of the fourth embodiment (FIG. 7).
  • the source terminal voltage rises to the output voltage level of the second constant voltage source 41 when the NMOS (M5) 35 is on, and falls to (GND-VF voltage of the diode 36) when the NMOS (M5) 35 is off. .
  • FIG. 9 is a diagram showing a schematic configuration of the electronic control unit of this embodiment.
  • the electronic control unit 200 of the present embodiment shown in FIG. 9 is a configuration diagram of an electronic control unit (hereinafter referred to as ECU: Electronic Control Unit) equipped with the driver circuit 103 shown in, for example, the fourth embodiment (FIG. 7). is an in-vehicle ECU.
  • ECU Electronic Control Unit
  • FIG. 9 shows an in-vehicle system composed of a power source 20 (corresponding to a battery) and an ECU 200.
  • the ECU 200 includes a booster circuit 21 for boosting the output voltage of the power supply 20, a driver circuit 103 shown in FIG.
  • the microcomputer 201 performs various controls using a plurality of input signals 202 and a plurality of output signals 203. Further, the driver circuit 103 is controlled by the control signal 204 to drive the load with the output of the driver circuit 103 (signal line 8: load drive signal).
  • driver circuit 103 is used in this example, the driver circuit 102 shown in Example 3 (FIG. 5) can also be used.
  • the ECU 200 is equipped with a plurality of high-side driver circuits, and the voltage switching circuit 100 can reduce power consumption.
  • FIG. 10 is a diagram showing a schematic configuration of the electronic control unit of this embodiment.
  • the electronic control unit 200 of this embodiment shown in FIG. 10 is a block diagram of an electronic control unit (ECU) equipped with the switching regulator 105 shown in, for example, the fifth embodiment (FIG. 8). ECU.
  • ECU electronice control unit
  • FIG. 10 shows an in-vehicle system composed of a power supply 20 (corresponding to a battery) and an ECU 200.
  • the ECU 200 includes a booster circuit 21 for boosting the output voltage of the power supply 20, the switching regulator 105 shown in FIG.
  • the output voltage (signal line 12) of the switching regulator 105 is supplied to the microcomputer 201 as a power supply voltage.
  • a microcomputer 201 performs various controls using a plurality of input signals 202 and a plurality of output signals 203 .
  • the ECU 200 of this embodiment is equipped with a switching regulator 105 and operates by controlling a main switch, which is a high-side driver circuit, and the voltage switching circuit 100 can reduce power consumption.
  • the present invention is not limited to the above-described examples, and includes various modifications.
  • the above-described embodiments have been described in detail in order to explain the present invention in an easy-to-understand manner, and are not necessarily limited to those having all the described configurations.
  • it is possible to replace part of the configuration of one embodiment with the configuration of another embodiment and it is also possible to add the configuration of another embodiment to the configuration of one embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

電源電圧を選択する切替回路を有する負荷駆動回路において、スイッチや判定回路を用いることなくシームレスな電源電圧の切替が可能な信頼性の高い負荷駆動回路、及びそれを用いた電子制御装置、電子制御装置の制御方法を提供する。電源からの出力を昇圧する昇圧回路と、前記電源からの出力および前記昇圧回路からの出力を切替する電圧切替回路と、を備え、前記電圧切替回路は、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート電圧を生成するゲート電圧生成回路と、を有し、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート端子は、前記ゲート電圧生成回路に接続され、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ソース端子は同一ノードに接続され、前記第１のＭＯＳＦＥＴのドレイン端子は前記昇圧回路の出力端子に接続され、前記第２のＭＯＳＦＥＴのドレイン端子は前記電源の出力端子に接続され、前記電源からの出力電圧に応じて、前記電源からの出力および前記昇圧回路からの出力をシームレスに切替することを特徴とする。

Description

負荷駆動回路、電子制御装置および電子制御装置の制御方法
　本発明は、負荷駆動回路の構成とその制御に係り、特に、電源電圧を選択する切替回路を有する負荷駆動回路に適用して有効な技術に関する。
　近年、カーエレクトロニクス分野では、パワートレインや自動運転などに向けて、多数のＥＣＵ（Electronic Control Unit：電子制御装置）が実用化されている。これらのＥＣＵでは、負荷駆動のために、オン抵抗が小さいＮ型半導体素子を用いたハイサイドドライバを使用している。例えばＮＭＯＳを用いたハイサイドドライバ駆動制御には、ソース電圧よりも高い電圧が必要となるため、昇圧回路で昇圧した高い電圧が用いられている。
　昇圧回路として、常時、例えばチャージポンプ回路を使用すると、電源電圧が低い領域まで昇圧電圧が確保できるので安定動作を保証できるが、電源電圧が高い領域では昇圧能力が過剰となり、消費電力が大きくなってしまう問題があった。
　この問題を解決するため、例えばスイッチングレギュレータの場合、電源電圧が高い場合には、ブートストラップ回路による昇圧電圧を使用し、電源電圧が低下した場合には、チャージポンプ回路による昇圧電圧を使用する一例が、特許文献１に開示されている。
特開２０１４－１１８４１号公報
　電源電圧が高い場合に、昇圧回路によって消費電力が大きくなってしまう問題に加えて、上記特許文献１のように、電源電圧（車載の場合はバッテリ電圧）の低下を検出してチャージポンプ回路による昇圧電圧を使用するような構成の場合、車載特有のバッテリ電圧の急変による誤動作が懸念される。
　よって、ＮＭＯＳなどＮ型半導体素子を使用したハイサイドドライバを駆動制御する回路へ供給する電圧の切替は、スイッチや判定回路を使用しないシームレス方式が望ましい。
　そこで、本発明の目的は、電源電圧を選択する切替回路を有する負荷駆動回路において、スイッチや判定回路を用いることなくシームレスな電源電圧の切替が可能な信頼性の高い負荷駆動回路、及びそれを用いた電子制御装置、電子制御装置の制御方法を提供することにある。
　上記課題を解決するために、本発明は、電源からの出力を昇圧する昇圧回路と、前記電源からの出力および前記昇圧回路からの出力を切替する電圧切替回路と、を備え、前記電圧切替回路は、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート電圧を生成するゲート電圧生成回路と、を有し、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート端子は、前記ゲート電圧生成回路に接続され、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ソース端子は同一ノードに接続され、前記第１のＭＯＳＦＥＴのドレイン端子は前記昇圧回路の出力端子に接続され、前記第２のＭＯＳＦＥＴのドレイン端子は前記電源の出力端子に接続され、前記電源からの出力電圧に応じて、前記電源からの出力および前記昇圧回路からの出力をシームレスに切替することを特徴とする。
　また、本発明は、負荷を駆動制御する負荷駆動回路と、マイクロコントローラと、を備え、前記負荷駆動回路は、上記のスイッチや判定回路を用いることなくシームレスな電源電圧の切替が可能な信頼性の高い負荷駆動回路であることを特徴とする。
　また、本発明は、電源からの出力を昇圧する昇圧回路と、前記電源からの出力および前記昇圧回路からの出力を切替する電圧切替回路とを備える電子制御装置の制御方法であって、前記電源からの出力電圧に応じて、前記電源からの出力および前記昇圧回路からの出力をシームレスに切替し、負荷へ出力することを特徴とする。
　本発明によれば、電源電圧を選択する切替回路を有する負荷駆動回路において、スイッチや判定回路を用いることなくシームレスな電源電圧の切替が可能な信頼性の高い負荷駆動回路、及びそれを用いた電子制御装置、電子制御装置の制御方法を実現することができる。
　これにより、電子制御装置の消費電力低減及び信頼性向上が図れる。
　上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
従来の負荷駆動回路の構成を示す図である。 本発明の実施例１に係る負荷駆動回路の構成を示す図である。 図２の構成における負荷駆動電流を概念的に示す図である。 本発明の実施例２に係る負荷駆動回路の構成を示す図である。 本発明の実施例３に係る負荷駆動回路の構成を示す図である。 図５のハイサイドドライバ駆動制御回路の構成を示す図である。 本発明の実施例４に係る負荷駆動回路の構成を示す図である。 本発明の実施例５に係る負荷駆動回路の構成を示す図である。 本発明の実施例６に係る電子制御装置の概略構成を示す図である。 本発明の実施例７に係る電子制御装置の概略構成を示す図である。
　以下、図面を参照しつつ、本発明の実施形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、本明細書の説明において、同一の要素には、同一の符号を付し、重複する説明は省略する。
　先ず、図１を参照して、従来の負荷駆動回路の構成とその問題点について説明する。図１は、従来の負荷駆動回路の構成を示す図である。
　従来の負荷駆動回路は、図１に示すように、ＮＭＯＳ（Ｍ１）２３のソースフォロアで負荷２４を駆動している。
　ＮＭＯＳ（Ｍ１）２３のソース端子から出力する電流に応じて、ＶＧＳ電圧（ゲート・ソース間の電圧）、すなわち（（信号線３の電圧）－（信号線４の電圧））だけゲート電圧から低下した電圧をソース端子に出力するソースフォロアである。
　ＮＭＯＳ（Ｍ１）２３の素子サイズと、負荷２４を駆動する電流とで決まるＶＧＳ電圧分だけ、信号線３の電圧から低下した電圧が、ソースフォロアの出力電圧（信号線４の電圧）になる。
　ゲート電圧生成回路２２は、負荷２４に出力される信号線４の電圧が、所定の範囲に収まるようにゲート電圧（信号線３の電圧）を供給する。ＮＭＯＳ（Ｍ１）２３のドレイン端子には、電源２０の出力電圧が低い領域でも動作を確保するため、昇圧回路２１の出力電圧（信号線２）が接続されている。
　この従来例の構成は、電源２０の出力電圧が低い領域でも安定動作を確保できるが、電源２０の出力電圧が高い領域では、昇圧回路２１による昇圧が過剰となり、消費電力が大きくなってしまう問題がある。
　次に、図２及び図３を参照して、本発明の実施例１の負荷駆動回路とその駆動電流について説明する。図２は、本実施例の負荷駆動回路の構成を示す図である。図３は、図２の構成における負荷駆動電流を概念的に示す図である。
　本実施例の負荷駆動回路は、従来例で問題となっている消費電力を低減するため、昇圧回路２１からの供給電流を削減する回路である。
　本実施例の負荷駆動回路は、図２に示すように、従来の構成（図１）に加えて、ＮＭＯＳ（Ｍ２）２５を備えている。
　ＮＭＯＳ（Ｍ２）２５のゲート端子とソース端子は、ＮＭＯＳ（Ｍ１）２３のゲート端子及びソース端子とそれぞれ共通に接続し、ドレイン端子は電源２０の出力電圧（信号線１）と接続している。
　つまり、本実施例の負荷駆動回路は、ドレイン電圧の供給元が異なるソースフォロアを負荷２４に対して並列接続している構成である。
　電源２０の出力電圧が高い領域では、負荷２４を駆動する電流を、ＮＭＯＳ（Ｍ１）２３とＮＭＯＳ（Ｍ２）２５で分担するため、ＮＭＯＳ（Ｍ１）２３に流れる電流である昇圧回路２１の出力電流を低減できる。
　ＮＭＯＳ（Ｍ１）２３とＮＭＯＳ（Ｍ２）２５に流れる電流を分担する割合は、素子サイズで変更可能であり、Ｗ／Ｌ（ゲート幅／ゲート長）の比を、ＮＭＯＳ（Ｍ１）２３よりもＮＭＯＳ（Ｍ２）２５の方を大きくすると、ＮＭＯＳ（Ｍ２）２５側の電流が大きくなり、ＮＭＯＳ（Ｍ１）２３の電流をさらに低減することができる。
　電源２０の出力電圧が低い領域で、負荷２４を駆動する電流を、ＮＭＯＳ（Ｍ２）２５側から供給できない場合でも、昇圧した電圧を使用するＮＭＯＳ（Ｍ１）２３だけで供給できるので安定動作を確保できる。この時、電源２０の出力電圧が低いので消費電力は小さい。
　例えば、ＭＯＳ飽和領域でのドレイン電圧依存性が無視できるほど小さい特性を有するＮＭＯＳ（Ｍ１）２３とＮＭＯＳ（Ｍ２）２５のサイズ比を１対３とした場合を考える。
　電源２０の出力電圧が高い領域では、負荷２４の駆動電流を１対３で負担する。
　一方、電源２０の出力電圧が低い領域で、ＮＭＯＳ（Ｍ２）２５から駆動電流を供給できない場合には、４対０での負担となる。
　電源２０の出力電圧が高い領域と低い領域との中間領域の場合には、過渡的な分担比となるが、この様子のイメージ図を図３に示す。
　また、電源２０の出力電圧が高い領域と低い領域で、ＮＭＯＳ（Ｍ１）２３に流れる電流値が４倍違うことになるが、ＭＯＳ飽和領域での電流値は、（ＶＧＳ－Ｖｔｈ）２に比例するので、（ＶＧＳ－Ｖｔｈ）の値が２倍違うことになる。なお、ＶＧＳはゲート－ソース間の電圧であり、ＶｔｈはＭＯＳ閾値電圧である。
　ここで、（ＶＧＳ－Ｖｔｈ）の値が、例えば３００ｍＶとなるように素子サイズを設定した場合、Ｖｔｈは変わらないので、電流が４倍に増えると、ＶＧＳ電圧は３００ｍＶほど大きくなり、６００ｍＶとなる。電源２０の出力電圧が高い領域と低い領域で、負荷２４に出力する電圧が、ソースフォロアのＮＭＯＳ素子サイズに依存して変動する点は注意が必要であるが、使用する回路の特性に影響なければ、問題はない。
　以上のように、本実施例の負荷駆動回路によれば、スイッチや判定回路を使用しないシームレス切替で、電源２０の出力電圧が高い領域での消費電力を削減できる。
　以上説明したように、本実施例の負荷駆動回路は、電源２０からの出力を昇圧する昇圧回路２１と、電源２０からの出力および昇圧回路２１からの出力をシームレスに切替する電圧切替回路１００とを備えており、電圧切替回路１００は、第１のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ１）２３）と、第２のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ２）２５）と、第１のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ１）２３）および第２のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ２）２５）の各ゲート電圧を生成するゲート電圧生成回路２２とを有しており、第１のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ１）２３）および第２のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ２）２５）の各ゲート端子は、ゲート電圧生成回路２２に接続され、第１のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ１）２３）および第２のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ２）２５）の各ソース端子は同一ノードに接続され、第１のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ１）２３）のドレイン端子は昇圧回路２１の出力端子に接続され、第２のＭＯＳＦＥＴ（ＮＭＯＳ（Ｍ２）２５）のドレイン端子は電源２０の出力端子に接続され、電源２０からの出力電圧に応じて、電源２０からの出力および昇圧回路２１からの出力をシームレスに切替するように構成されている。
　これにより、スイッチや判定回路を用いることなくシームレスな電源電圧の切替が可能な信頼性の高い負荷駆動回路を実現することができる。
　図４を参照して、本発明の実施例２の負荷駆動回路について説明する。図４は、本実施例の負荷駆動回路の構成を示す図である。
　本実施例の負荷駆動回路は、図４に示すように、実施例１（図２）の構成に、ダイオード２６と信号線５が追加されている。
　本実施例では、ＮＭＯＳ（Ｍ１）２３のソースフォロア、ＮＭＯＳ（Ｍ２）２５のソースフォロア、ゲート電圧生成回路２２、ダイオード２６からなる部分を、電圧切替回路１００とする。
　ダイオード２６を追加することで、電源２０の出力電圧が低い領域で、信号線４の電圧が高い場合に、信号線４からＮＭＯＳ（Ｍ２）２５を介して信号線１に電流が逆流してくることを防止できる。
　図５及び図６を参照して、本発明の実施例３の負荷駆動回路について説明する。図５は、本実施例の負荷駆動回路の構成を示す図である。図６は、図５のハイサイドドライバ駆動制御回路の構成を示す図である。
　本実施例では、実施例２（図４）の負荷２４を、ハイサイドドライバ駆動制御回路２７として具体化している。
　本実施例の負荷駆動回路は、電源２０の出力電圧をＨｉレベル、ＧＮＤをＬｏレベルとして、ハイサイドドライバＮＭＯＳ（Ｍ３）２８と、ハイサイドドライバ駆動制御回路２７と、ローサイドドライバＮＭＯＳ（Ｍ４）３０と、ローサイドドライバ駆動制御回路２９とから構成されており、第２負荷３１を駆動するドライバ回路である。
　電圧切替回路１００及びハイサイドドライバ駆動制御回路２７を備えた回路をハイサイドドライバ制御回路１０１とする。また、電圧切替回路１００、ハイサイドドライバ駆動制御回路２７、ローサイドドライバ駆動制御回路２９、ハイサイドドライバＮＭＯＳ（Ｍ３）２８、ローサイドドライバＮＭＯＳ（Ｍ４）３０を備えた回路全体をドライバ回路１０２とする。
　ここでは、ハイサイドドライバとして使用するＮ型半導体素子の一例として、ＮＭＯＳを使用しているが、Ｎ型半導体素子として、ＮＰＮバイポーラトランジスタやＩＧＢＴなどの素子も使用可能である。
　図６に、ハイサイドドライバ駆動制御回路２７の回路構成の一例を示す。ハイサイドドライバ駆動制御回路２７は、ハイサイドドライバＮＭＯＳ（Ｍ３）２８のゲート端子（信号線６）を、ソース端子（信号線８）を基準にしたＶＧＳ電圧（ゲート－ソース間電圧）で、ハイサイドドライバＮＭＯＳ（Ｍ３）２８を制御する。
　ＶＧＳ電圧のＨｉレベルは、ソース端子（信号線８）を基準に、電圧切替回路１００の出力（信号線４）から供給される電流で、駆動用ＶＧＳ電圧生成回路５０を用いて生成される電圧（信号線５５）である。Ｌｏレベルは、ハイサイドドライバＮＭＯＳ（Ｍ３）２８のソース端子（信号線８）電圧である。
　外部回路からの伝達信号（信号線５６）のＨｉレベル／Ｌｏレベルを入力信号として、ＰＭＯＳ５１とＮＭＯＳ５２からなるインバータ回路と、ＰＭＯＳ５３とＮＭＯＳ５４からなるインバータ回路を介して、ハイサイドドライバＮＭＯＳ（Ｍ３）２８のオン／オフ制御信号（信号線６）を出力する。
　ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオン、ローサイドドライバＮＭＯＳ（Ｍ４）３０がオフすると、ソース端子（信号線８）電圧は、電源２０の出力電圧レベルまで上昇するので、ゲート端子（信号線６）電圧は、さらにＶＧＳ分だけ高い電圧が必要になる。
　ハイサイドドライバ駆動制御回路２７では、図６に示すインバータ回路のＰＭＯＳ５３がオンでＮＭＯＳ５４がオフ、ＰＭＯＳ５１がオフでＮＭＯＳ５２がオンであり、Ｈｉレベル（信号線５５）電圧＝（電源２０の出力電圧）＋（ハイサイドドライバＮＭＯＳ（Ｍ３）２８のＶＧＳ電圧）となる。
　電圧切替回路１００の出力（信号線４）の電圧は、電源２０の出力電圧より高い電圧が必要となるため、電圧切替回路１００のＮＭＯＳ（Ｍ２）２５側からの電流供給は不可であり、駆動用ＶＧＳ電圧生成回路５０でＨｉレベル（信号線５５）の生成に必要な電流は、昇圧回路２１の出力電圧（信号線２）から全て供給される。
　ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオフ、ローサイドドライバＮＭＯＳ（Ｍ４）３０がオンすると、ソース端子（信号線８）電圧は、ＧＮＤレベルまで低下するので、ハイサイドドライバ駆動制御回路２７では、図６に示すインバータ回路のＰＭＯＳ５３がオフでＮＭＯＳ５４がオン、ＰＭＯＳ５１がオンでＮＭＯＳ５２がオフであり、Ｈｉレベル（信号線５５）電圧＝（ＧＮＤ）＋（ハイサイドドライバＮＭＯＳ（Ｍ３）２８のＶＧＳ電圧）となる。
　電源２０の出力電圧が高い領域では、電圧切替回路１００の出力（信号線４）の電圧は、ハイサイドドライバＮＭＯＳ（Ｍ３）２８のＶＧＳ電圧よりも高い電圧となるので、駆動用ＶＧＳ電圧生成回路５０でＨｉレベル（信号線５５）の生成に必要な電流は、電圧切替回路１００のＮＭＯＳ（Ｍ２）２５側から電流供給が可能であり、昇圧回路２１からの電流を削減できる。
　このように、ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオフする場合に限るが、電圧切替回路１００によって、昇圧回路２１からの供給電流を削減することが出来る。
　図７を参照して、本発明の実施例４の負荷駆動回路について説明する。図７は、本実施例の負荷駆動回路の構成を示す図である。
　本実施例の負荷駆動回路は、図７に示すように、実施例３（図５）の構成に、定電圧源３２と信号線９を追加したものである。
　なお、ハイサイドドライバ側の電圧レベルが、定電圧源３２の電圧に変更になるので、ドライバ回路の負荷を、第２負荷３１から第３負荷３３に変更して示している。また、定電圧源３２を加えた回路全体をドライバ回路１０３として示している。その他は便宜上、図５と同じ記号を使用している。
　定電圧源３２は、電源２０を用いて所望の定電圧を出力する回路である。ここでは電源２０の出力電圧より低い電圧を出力する定電圧源で、電源２０の出力電圧が高い領域では、所定の電圧を出力する。電源電圧２０の出力電圧が低い領域で、所定の電圧よりも電源２０の出力電圧が下回る場合は、所定の電圧を出力できないため、電源２０の電圧出力よりも低く、所定の電圧より低下した電圧を出力する。
　実施例３（図５）との違いは、ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオンした場合で同様に考えると、ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオン、ローサイドドライバＮＭＯＳ（Ｍ４）３０がオフすると、ソース端子（信号線８）電圧は、定電圧源３２の出力電圧レベルまで上昇し、ゲート端子（信号線６）電圧は、さらにＶＧＳ分だけ高い電圧が必要になる。
　従って、図６に示すハイサイドドライバ駆動制御回路内のＨｉレベル（信号線５５）の電圧は、Ｈｉレベル（信号線５５）電圧＝（定電圧源３２の出力電圧）＋（ハイサイドドライバＮＭＯＳ（Ｍ３）２８のＶＧＳ）となる。
　実施例３で説明したハイサイドドライバＮＭＯＳ（Ｍ３）２８がオフする場合に加えて、ハイサイドドライバＮＭＯＳ（Ｍ３）２８がオンする場合でも、電源２０の出力電圧が高い領域では、定電圧源３２の出力電圧が、電源２０の出力電圧よりも十分に低い時には、駆動用ＶＧＳ電圧生成回路５０でＨｉレベル（信号線５５）の生成に必要な電流は、電圧切替回路１００のＮＭＯＳ（Ｍ２）２５側から電流供給が可能となり、昇圧回路２１からの電流を削減できる。
　図８を参照して、本発明の実施例５の負荷駆動回路について説明する。図８は、本実施例の負荷駆動回路の構成を示す図である。
　図８に示す降圧型スイッチングレギュレータの構成では、出力電圧（信号線１２）からエラーアンプ４０を介したフィードバックループで、スイッチング制御回路３４によるメインスイッチのＮＭＯＳ（Ｍ５）３５のオン／オフを制御し、第２定電圧源４１の出力電圧から、所望の出力電圧（信号線１２）を得て、第４負荷３９を駆動している。
　電圧切替回路１００及びスイッチング制御回路３４を備えるスイッチング回路を１０４とし、スイッチング回路１０４とエラーアンプ４０と第２定電圧源４１を備えるスイッチングレギュレータ全体を１０５とする。
　第２定電圧源４１は、実施例４（図７）で示している定電圧源３２と同様の特性である。
　スイッチングレギュレータ１０５のメインスイッチＮＭＯＳ（Ｍ５）３５はハイサイドドライバで、スイッチング制御回路３４は実施例４（図７）のハイサイドドライバ駆動制御回路２７に相当する。
　ソース端子電圧（信号線１１）は、ＮＭＯＳ（Ｍ５）３５オンでは第２定電圧源４１の出力電圧レベルまで上昇し、ＮＭＯＳ（Ｍ５）３５オフでは（ＧＮＤ－ダイオード３６のＶＦ電圧）まで下降する。
　従って、ハイサイドドライバＮＭＯＳ（Ｍ５）３５がオフする場合は、実施例３（図５）と同様に動作し、ハイサイドドライバＮＭＯＳ（Ｍ５）３５がオンする場合は、実施例４（図７）と同様に動作するので、電源２０の出力電圧が高い領域で、第２定電圧源４１の出力電圧が電源２０の出力電圧よりも十分に低い時には、電圧切替回路１００のＮＭＯＳ（Ｍ２）２５側から電流供給が可能となり、昇圧回路２１からの電流を削減できる。
　図９を参照して、本発明の実施例６の電子制御装置について説明する。図９は、本実施例の電子制御装置の概略構成を示す図である。
　図９に示す本実施例の電子制御装置２００は、例えば実施例４（図７）で示したドライバ回路１０３を搭載した電子制御装置（以下ＥＣＵ：Electronic Control Unit）の構成図であり、具体的には車載用のＥＣＵである。
　図９では、電源２０（バッテリに相当）とＥＣＵ２００とで構成される車載システムとして示している。ＥＣＵ２００の内部には、電源２０の出力電圧を昇圧する昇圧回路２１と、図７のドライバ回路１０３と、マイクロコントローラ（以下マイコン）２０１を備えている。
　マイコン２０１は、複数の入力信号２０２と複数の出力信号２０３を以って各種制御を担っている。また、制御信号２０４を以ってドライバ回路１０３を制御してドライバ回路１０３の出力（信号線８：負荷駆動信号）で負荷を駆動している。
　この例では、ドライバ回路１０３を使用したが、実施例３（図５）で示したドライバ回路１０２も使用可能である。
　図９には図示していないが、ＥＣＵ２００では複数のハイサイドドライバ回路を搭載しており、電圧切替回路１００により消費電力を削減できる。
　図１０を参照して、本発明の実施例７の電子制御装置について説明する。図１０は、本実施例の電子制御装置の概略構成を示す図である。
　図１０に示す本実施例の電子制御装置２００は、例えば実施例５（図８）で示したスイッチングレギュレータ１０５を搭載した電子制御装置（ＥＣＵ）の構成図であり、具体的には車載用のＥＣＵである。
　図１０では、電源２０（バッテリに相当）とＥＣＵ２００とで構成される車載システムとして示している。ＥＣＵ２００の内部には、電源２０の出力電圧を昇圧する昇圧回路２１と、図８のスイッチングレギュレータ１０５と、マイコン２０１を備えている。
　スイッチングレギュレータ１０５の出力電圧（信号線１２）は、マイコン２０１へ電源電圧として供給される。マイコン２０１は、複数の入力信号２０２と複数の出力信号２０３を以って各種制御を担っている。
　本実施例のＥＣＵ２００は、スイッチングレギュレータ１０５を搭載し、ハイサイドドライバ回路であるメインスイッチを制御させて動作しており、電圧切替回路１００により消費電力を削減できる。
　なお、上記の実施例６や実施例７で説明した電子制御装置を、変速機の駆動システムやパワートレインの駆動システム等の車載電子制御装置に用いることで、シームレスな電源電圧の切替が可能となり、バッテリ電圧の急変による誤動作等を防止することができる。
　また、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
　１～１４…信号線、２０…電源、２１…昇圧回路、２２…ゲート電圧生成回路、２３…ＮＭＯＳ（Ｍ１）、２４…負荷、２５…ＮＭＯＳ（Ｍ２）、２６…ダイオード、２７…ハイサイドドライバ駆動制御回路、２８…ハイサイドドライバＮＭＯＳ（Ｍ３）、２９…ローサイドドライバ駆動制御回路、３０…ローサイドドライバＮＭＯＳ（Ｍ４）、３１…第２負荷、３２…定電圧源、３３…第３負荷、３４…スイッチング制御回路、３５…ＮＭＯＳ（Ｍ５）、３６…ダイオード、３７…インダクタ、３８…キャパシタ、３９…第４負荷、４０…エラーアンプ、４１…第２定電圧源、５０…駆動用ＶＧＳ電圧生成回路、５１，５３…ＰＭＯＳ、５２，５４…ＮＭＯＳ、５５，５６，５７…信号線、１００…電圧切替回路、１０１…ハイサイドドライバ制御回路、１０２…ドライバ回路、１０３…ドライバ回路、１０４…スイッチング回路、１０５…スイッチングレギュレータ、２００…電子制御装置（ＥＣＵ）、２０１…マイクロコントローラ（マイコン）、２０２，２０３，２０４…信号線

Claims (11)

  1. 　電源からの出力を昇圧する昇圧回路と、
    　前記電源からの出力および前記昇圧回路からの出力を切替する電圧切替回路と、を備え、
    　前記電圧切替回路は、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート電圧を生成するゲート電圧生成回路と、を有し、
    　前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ゲート端子は、前記ゲート電圧生成回路に接続され、
    　前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各ソース端子は同一ノードに接続され、
    　前記第１のＭＯＳＦＥＴのドレイン端子は前記昇圧回路の出力端子に接続され、
    　前記第２のＭＯＳＦＥＴのドレイン端子は前記電源の出力端子に接続され、
    　前記電源からの出力電圧に応じて、前記電源からの出力および前記昇圧回路からの出力をシームレスに切替する負荷駆動回路。
  2. 　請求項１に記載の負荷駆動回路であって、
    　前記電源と前記第２のＭＯＳＦＥＴのドレイン端子との間に接続され、前記電源から前記第２のＭＯＳＦＥＴのドレイン端子を順方向とするダイオードを備える負荷駆動回路。
  3. 　請求項１に記載の負荷駆動回路であって、
    　前記第１のＭＯＳＦＥＴおよび前記第２のＭＯＳＦＥＴの各素子サイズが異なる負荷駆動回路。
  4. 　請求項３に記載の負荷駆動回路であって、
    　前記第１のＭＯＳＦＥＴに比べて、前記第２のＭＯＳＦＥＴのゲート幅／ゲート長の比が大きい負荷駆動回路。
  5. 　請求項１に記載の負荷駆動回路であって、
    　前記電圧切替回路は、ハイサイドドライバ制御回路に搭載されている負荷駆動回路。
  6. 　請求項５に記載の負荷駆動回路であって、
    　前記ハイサイドドライバ制御回路が駆動するハイサイドドライバの電流供給元の電圧が、前記電源の出力電圧よりも低く、
    　前記ハイサイドドライバのオン動作時に、前記電源を供給元とする前記第２のＭＯＳＦＥＴ側からの電流で動作する負荷駆動回路。
  7. 　請求項５に記載の負荷駆動回路であって、
    　前記ハイサイドドライバ制御回路は、スイッチング素子のスイッチング動作により入力直流電圧を目標の直流電圧に変換して出力するスイッチングレギュレータのスイッチング回路である負荷駆動回路。
  8. 　負荷を駆動制御する負荷駆動回路と、
    　マイクロコントローラと、を備え、
    　前記負荷駆動回路は、請求項１から７のいずれか１項に記載の負荷駆動回路である電子制御装置。
  9. 　請求項８に記載の電子制御装置であって、
    　前記負荷駆動回路は、ハイサイドドライバ回路を有し、
    　前記ハイサイドドライバ回路を搭載したスイッチングレギュレータの出力電圧を、前記マイクロコントローラの電源供給元とする電子制御装置。
  10. 　請求項８に記載の電子制御装置であって、
    　変速機の駆動システムまたはパワートレインの駆動システムに用いられる電子制御装置。
  11. 　電源からの出力を昇圧する昇圧回路と、前記電源からの出力および前記昇圧回路からの出力を切替する電圧切替回路とを備える電子制御装置の制御方法であって、
    　前記電源からの出力電圧に応じて、前記電源からの出力および前記昇圧回路からの出力をシームレスに切替し、負荷へ出力する電子制御装置の制御方法。
PCT/JP2022/006076 2021-04-27 2022-02-16 負荷駆動回路、電子制御装置および電子制御装置の制御方法 WO2022230313A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202280028956.5A CN117203895A (zh) 2021-04-27 2022-02-16 负载驱动电路、电子控制装置和电子控制装置的控制方法
JP2023517080A JPWO2022230313A1 (ja) 2021-04-27 2022-02-16

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-074826 2021-04-27
JP2021074826 2021-04-27

Publications (1)

Publication Number Publication Date
WO2022230313A1 true WO2022230313A1 (ja) 2022-11-03

Family

ID=83846920

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006076 WO2022230313A1 (ja) 2021-04-27 2022-02-16 負荷駆動回路、電子制御装置および電子制御装置の制御方法

Country Status (3)

Country Link
JP (1) JPWO2022230313A1 (ja)
CN (1) CN117203895A (ja)
WO (1) WO2022230313A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914589A (en) * 1996-09-04 1999-06-22 Stmicroelectronics, S.R.L. Voltage boosting circuit for high-potential-side MOS switching transistor
US20060145673A1 (en) * 2005-01-03 2006-07-06 Fogg John K Method and apparatus for reducing inrush current to a voltage regulating circuit
JP2008293490A (ja) * 2007-05-18 2008-12-04 Commiss Energ Atom 電子回路電源装置および電子回路
JP2010136532A (ja) * 2008-12-04 2010-06-17 Sharp Corp スイッチング電源回路及びそれを用いた電子機器
JP2015088872A (ja) * 2013-10-30 2015-05-07 新日本無線株式会社 出力回路
JP2017158290A (ja) * 2016-03-01 2017-09-07 ローム株式会社 電源装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914589A (en) * 1996-09-04 1999-06-22 Stmicroelectronics, S.R.L. Voltage boosting circuit for high-potential-side MOS switching transistor
US20060145673A1 (en) * 2005-01-03 2006-07-06 Fogg John K Method and apparatus for reducing inrush current to a voltage regulating circuit
JP2008293490A (ja) * 2007-05-18 2008-12-04 Commiss Energ Atom 電子回路電源装置および電子回路
JP2010136532A (ja) * 2008-12-04 2010-06-17 Sharp Corp スイッチング電源回路及びそれを用いた電子機器
JP2015088872A (ja) * 2013-10-30 2015-05-07 新日本無線株式会社 出力回路
JP2017158290A (ja) * 2016-03-01 2017-09-07 ローム株式会社 電源装置

Also Published As

Publication number Publication date
JPWO2022230313A1 (ja) 2022-11-03
CN117203895A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US6812782B2 (en) Switch mode converter that allows 100% duty cycle on gate driver
US20170279357A1 (en) Current detection circuit and dcdc converter including the same
US20110031918A1 (en) Output circuit
US8013642B2 (en) Output drive circuit
US10050532B2 (en) DC-DC converter with pseudo ripple voltage generation
JP5623319B2 (ja) 双方向コンバータ及び双方向コンバータの制御方法
US10873300B2 (en) Semiconductor device, current detecting method, and load drive system
EP2277256A1 (en) Step-down switching regulator
US20130099846A1 (en) Driving circuit, semiconductor device having driving circuit, and switching regulator and electronic equipment using driving circuit and semiconductor device
US6650100B1 (en) Bootstrap technique for a multiple mode switching regulator
US20230130933A1 (en) Switching circuit, dc/dc converter, and control circuit of dc/dc converter
US20220294349A1 (en) Switching power supply device
KR100806157B1 (ko) 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법
US20090224818A1 (en) Semiconductor device for controlling supply of driving signals
KR102634469B1 (ko) 벅-부스트 컨버터
JP2023062427A (ja) スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路
JP4328290B2 (ja) 電源回路、半導体集積回路装置、電子機器及び電源回路の制御方法
WO2017195427A1 (ja) 電源装置および電子制御装置
JP2022133772A (ja) 半導体装置
WO2022230313A1 (ja) 負荷駆動回路、電子制御装置および電子制御装置の制御方法
US7541860B2 (en) Current control circuit used for voltage booster circuit
JP5009083B2 (ja) スイッチング電源回路
JP6589751B2 (ja) チャージポンプ回路
US12015339B2 (en) Power supply circuit
WO2019087746A1 (ja) 電源切り替え回路、電源ｉｃ及び車載電子制御装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22795236

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023517080

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 202280028956.5

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22795236

Country of ref document: EP

Kind code of ref document: A1