JP3760101B2 - 多層プリント配線板およびその製造方法 - Google Patents
多層プリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP3760101B2 JP3760101B2 JP2001035435A JP2001035435A JP3760101B2 JP 3760101 B2 JP3760101 B2 JP 3760101B2 JP 2001035435 A JP2001035435 A JP 2001035435A JP 2001035435 A JP2001035435 A JP 2001035435A JP 3760101 B2 JP3760101 B2 JP 3760101B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- build
- multilayer printed
- printed wiring
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線がパターン形成されたベース材上に、配線がパターン形成された少なくとも１つの内層ビルドアップ材および外層ビルドアップ材が積層されて配線が多層化され、最外層部のビルドアップ材上に電子部品が実装されるように構成された多層プリント配線板、およびそれを製造する方法に関する。
【０００２】
【従来の技術】
多層プリント配線板の一例として、図５に示したようなものがある。この図に示した多層プリント配線板Ｙは、一面７０Ａおよび他面７０Ｂの双方にベース配線７０ａ，７０ｂがパターン形成されたコア材７０に対して、その一面７０Ａ側および他面７０Ｂ側のそれぞれにビルドアップ材７１，７２，７３，７４が２つずつ積層されている。これらのビルドアップ材７１，７２，７３，７４の一面７１Ａ，７２Ａ，７３Ａ，７４Ａには、ビルドアップ配線７１ａ，７２ａ，７３ａ，７４ａが設けられており、図５の多層プリント配線板Ｙでは合計６層の配線７０ａ，７０ｂ，７１ａ〜７４ａが形成されている。
【０００３】
コア材７０においては、一面７０Ａに設けられたベース配線７０ａと他面７０Ｂに設けられたベース配線７０ｂとの間がビアホール（ＢＶＨ）８Ａに形成された導体部９Ａを介して導通接続されている。そして、ベース配線７０ａ，７０ｂ、ビルドアップ配線７１ａ〜７４ａの相互間は、スルーホール８Ｂ〜８Ｈに形成された導体部９Ｂ〜９Ｈを介して導通接続されている。このような多層プリント配線板Ｙに対しては、最外層のビルドアップ材７３，７４上に各種の電子部品が実装される。
【０００４】
図５に示した多層プリント配線板Ｙは、図６ないし図８に示したプロセスを経て製造される。
【０００５】
まず、図６（ａ）に示したように銅などにより導体層７０ａ′，７０ｂ′が両面７０Ａ，７０Ｂに形成されたコア材７０を準備した後、図６（ｂ）に示したようにコア材７０に対して機械加工などによりビアホール８Ａを形成する。次いで、図６（ｃ）に示したように無電解めっきなどによりビアホール８Ａの内面に導体部９Ａを形成した後、図６（ｄ）に示したようにエッチング処理によりベース配線７０ａ，７０ｂをパターン形成する。
【０００６】
次いで、図７（ａ）に示したように一面７１Ａ，７２Ａに銅などの導体層７１ａ′，７２ａ′が形成されたビルドアップ材７１，７２をコア材７０と接合して積層した後、ビルドアップ材７１，７２に対して、先と同様な手法により、図７（ｂ）に示したようにビアホール８Ｂ，８Ｃ，８Ｄを形成し、図７（ｃ）に示したように導体部９Ｂ，９Ｃ，９Ｄを形成し、さらに図７（ｄ）に示したようにビルドアップ配線７１ａ，７２ａを形成する。このようにして、ビルドアップ配線７１ａ，７２ａとベース配線７０ａ，７０ｂとの間を導体部９Ｂ〜９Ｄを介して接続する。そして、図８（ａ）〜（ｄ）に示したように、ビルドアップ材７３，７４の積層、ビアホール８Ｅ，８Ｆ，８Ｇ，８Ｈの形成、導体部９Ｅ，９Ｆ，９Ｇ，９Ｈの形成、およびビルドアップ配線７３ａ，７４ａの形成を行う。
【０００７】
図５に示した多層プリント配線板Ｙでは、ビルドアップ材７１〜７４として同一の材料からなるものが使用されている。たとえば、多層プリント配線板Ｙの軽量化を図る場合には、樹脂付き銅箔（ＲＣＣ）から各ビルドアップ材７１〜７４が形成され、多層プリント配線板Ｙの強度（とくに曲げ強度）を大きくする場合には、ガラスエポキシ樹脂などのガラス繊維強化樹脂から各ビルドアップ材７１〜７４が形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、多層プリント配線板Ｙの軽量化を図った場合には、多層プリント配線板Ｙの強度を十分に確保するのが困難であるため、最外層であるビルドアップ配線７３ａ，７４ａに対する電子部品の実装性に問題がある。つまり、電子部品の実装時に多層プリント配線板Ｙが反りやすいため、適切に電子部品を実装することができないことがある。その反面、ガラスエポキシ樹脂のようなガラス繊維で補強された材料を使用した場合には、レーザによるビアホール８Ａ〜８Ｈの形成が困難であるばかりか、重量が大きくなってしまう。
【０００９】
また、レーザ加工によりビアホール８Ａ〜８Ｈを形成する場合、そのビアホール８Ａ〜８Ｈの径は通常３０〜２００μｍとされるが、ビアホール８Ａ〜８Ｈの内面に対して無電解めっきにより導体部９Ａ〜９Ｈを形成する方法では、ビアホール８Ａ〜８Ｈ内を銅により埋めることは困難である。そのため、レーザ加工および無電解メッキのみによりビアホール８Ａ〜８Ｈを形成した場合には、ビルドアップ配線７３ａ，７４ａの表面は、ビアホール８Ｅ〜８Ｈが形成された部分に凹部が形成されてしまい、この場合には、ビアホール８Ｅ〜８Ｈ上に直接電子部品を実装することが困難となって、電子部品の実装位置の制約が大きくなってしまう。このような不具合を回避するためには、導体ペーストを充填するなどして凹部を埋める必要があり、製造工程が煩雑化し、また導体ペーストを充填したビアホール８Ｅ〜８Ｈ上に電子部品を実装するのは電子部品の接続信頼性などの面から問題がある。
【００１０】
本発明は、このような事情のもとに考えだされたものであって、適切に電子部品を実装できるとともに、軽量かつ高強度な多層プリント配線板を、コスト的に有利に提供することを課題としている。
【００１１】
【課題を解決するための手段】
本発明では、上記した課題を解決するため、次の技術的手段を講じている。
【００１２】
すなわち、本発明により提供される多層プリント配線板は、少なくとも一面にベース配線がパターン形成されたベース材に対して、少なくとも一面にビルドアップ配線がパターン形成された少なくとも１つの内層ビルドアップ材、および外層ビルドアップ材が積層された形態を有し、かつ上記ベース配線と上記ビルドアップ配線との間が、ビアホールに形成された導体部を介して導通接続された多層プリント配線板であって、上記内層ビルドアップ材は、ガラス繊維により強化されていない樹脂材料により形成され、上記外層ビルドアップ材はガラス繊維により強化された樹脂材料により形成されていることを特徴としている。
【００１３】
この構成では、ガラス繊維強化樹脂材料により構成された外層ビルドアップ材により、多層プリント配線板全体としての剛性（とくにが曲げ剛性）が高く維持されている。つまり、ガラス繊維強化樹脂材料は剛性が高く曲がりにくいため、多層プリント配線板の少なくとも一方の最外部として曲げ剛性の高い外層ビルドアップ材が配置されていれば、多層プリント配線板としての曲げ剛性は、当該外層ビルドアップ材により維持される。その結果、多層プリント配線板が反りにくくなるため、最外部に配置された外層ビルドアップ材に対して電子部品を適切に実装できるようになる。
【００１４】
その一方、内層ビルドアップ材は、ガラス繊維により強化されていない材料により構成されているから、内層ビルドアップ材として比重の小さな材料を採用することにより、多層プリント配線板の軽量化をも同時に図ることができる。
【００１５】
なお、ベース材と１つの外層ビルドアップ材との間に介在する内層ビルドアップ材は、１つであっても２つ以上あってもよく、２つ以上の内層ビルドアップ材を介在させる場合には、そのうちの少なくとも１つがガラス繊維により強化されていないものであればよい。
【００１６】
ベース材に対しては、一面側にのみ内層ビルドアップ材および外層ビルドアップ材を積層してもよいが、ベース材の一面側のみならず、他面側にも内層ビルドアップ材および外層ビルドアップ材を積層するように構成してもよい。
【００１７】
この構成では、一対の外層ビルドアップ材によりベース材および内層ビルドアップ材が挟み込まれた格好とされているため、多層プリント配線板の剛性をより高い水準で維持できるようになる。つまり、２つの最外層のそれぞれが剛性の高いものとされていれば、１つの方向に対する曲げ力に対してばかりでなく、それと反対方向の曲げ力に対しても有効に対抗できることができる。
【００１８】
内層ビルドアップ材を構成する材料としては、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられ、外層ビルドアップ材を構成する材料としては、例示した熱硬化性樹脂をガラス繊維で強化したものが挙げられる。ガラス繊維は、平織りしたガラスクロスの形態であっても、不織布の形態であってもよい。
【００１９】
一方、コア材を構成する材料は、絶縁性を有する材料であれば特に限定されないが、多層プリント配線板の軽量化をより確実に図るためには、内層ビルドアップ材と同様にガラス繊維で強化していない樹脂材料を使用するのが好ましい。
【００２０】
ベース配線およびビルドアップ配線は、たとえばベース材やビルドアップ材を構成する絶縁材上に銅など導体層を設けた後にフォトリソグラフィなどの手法によりマスクを形成し、導体層にエッチング処理を施すことにより形成される。導体層は、たとえば絶縁材上に銅箔などの金属箔を貼着することにより、あるいはめっきや蒸着などの手段により金属膜を成長させることにより形成される。
【００２１】
また、ビアホールは、たとえばドリルによる機械加工、レーザ加工、プラズマエッチング処理、フォトリソグラフィなどにより形成され、その内径は、たとえば３０〜２００μｍとされる。
【００２２】
レーザ加工によりビアホールを形成する場合には、外層ビルドアップ材は、開繊ガラスクロスに熱硬化性樹脂を含浸させた偏平ガラスクロスプリプレグを用いて形成するのが好ましい。開繊ガラスクロスは、通常のガラスクロスよりもガラス繊維の密度が小さいものである。したがって、ガラスクロスにおける縦糸と横糸の交差部分が占める割合が小さく隙間が多いため、レーザ加工によっても安定してビアホールを形成することができる。
【００２３】
また、内層ビルドアップ材または外層ビルドアップ材に対してスルーホールを形成する際には、当該スルーホールに連通するようにベース材に対して同時にスルーホールを形成するのが好ましい。そうすれば、ベース材にビルドアップ材を積層する前の段階において、ベース材に対してビアホールや導体部を形成する必要がなくなり、ビルドアップ材に対するビアホールや導体部の形成と同時にベース材に対してビアホールや導体部が形成されるために製造工程が簡略化され、製造コスト的に有利となる。
【００２４】
一方、導体部は、たとえばビアホールの内面にめっきを施すことにより形成される。めっき方法としては、無電解めっきが一般的であるが、パルスめっき法により導体部を形成するのが好ましい。
【００２５】
ここで、パルスめっきは、めっき対象物に対して正負の電位を交互に与えるめっき方法である。このめっき方法では、たとえば正の電位を与えたときにめっき層が成長し、負の電位を与えたときにめっき層が除去される。このめっき層の成長量は、粗面ほうが滑面よりも大きく、その除去量は滑面のほうが粗面よりも大きくなる。そのため、パルスめっき法では、粗面に対して集中的にめっき層を形成することができる。ビアホールは、たとえばレーザ加工により形成され、またビルドアップ材としては、たとえばガラスクロスで強化したものが使用されるから、ビアホールの内面は通常は粗面となっているため、パルスめっき法ではビアホールの内面に対して集中的にめっきを行うことができる。その結果、ビアホールの内径が、たとえば３０〜２００μｍ程度であり、絶縁材の厚みが０．０５〜０．５ｍｍ程度であれば、パルスめっきによりビアホールの内部を導体により埋めてフィルドビアとすることができるようになる。
【００２６】
したがって、パルスめっき法により最外部に配置されたビルドアップ材のビアホールを埋めれば、ビアホールに導体ペーストを充填するといった煩雑な作業を行うまでもなく、ビアホール上に電子部品を実装できるようになり、実装される電子部品の接続信頼性も十分に確保でき、また電子部品の実装位置の制約も小さくできるようになる。
【００２７】
また、外層ビルドアップ材は、ガラス繊維により強化された熱硬化性樹脂のプリプレグを内層ビルドアップ材上に載置した後に加熱し、熱硬化性樹脂成分を硬化させることにより形成するのが好ましい。
【００２８】
そうすれば、内層ビルドアップ材やベース材のビアホールが導体により埋められていなかったとしても、それが熱硬化性樹脂成分によって埋められる。その上、当該部分に熱硬化性樹脂成分が入り込むことにより、そのアンカー効果によって外層ビルドアップ材が強固に接着されたものとすることができる。
【００２９】
本発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【００３０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図１ないし図４を参照して具体的に説明する。なお、図１は、本発明に係る多層プリント配線板の一例を示す断面図、図２ないし図４は、図１に示した多層プリント配線板の製造方法を説明するための断面図である。
【００３１】
図１に示した多層プリント配線板１は、第１面２１および第２面２２のそれぞれに配線２１ａ，２２ａがパターン形成されたコア材（ベース材）２を有している。コア材２の第１面２１および第２面２２には、内層ビルドアップ材３，４が積層されている。これらの内層ビルドアップ材３，４は、ガラス繊維により強化されていない樹脂材料により構成されており、その一面３０，４０には、ビルドアップ配線３０ａ，４０ａがパターン形成されている。
【００３２】
ビルドアップ配線３０ａは、ビアホール５Ａ，５Ｂに形成された導体部６Ａ，６Ｂを介して、ベース配線２１ａ，２２ａと接続され、ビアホール５Ｃに形成された導体部６Ｃを介して、ビルドアップ配線４０ａと接続されている。ビルドアップ配線４０ａはさらに、ビアホール５Ｄに形成された導体部６Ｄを介して、ベース配線２２ａと接続されている。
【００３３】
なお、ビアホール５Ａは、その内部が導体により埋められたフィルドビアとされており、ビアホール５Ｂは、ベース配線２１ａを飛び超えてベース配線２２ａとビルドアップ配線３０ａとの接続するスキップビア（スタックビア）とされており、ビアホール５Ｃは、コア材２を貫通するバリッドビアホール（ＢＶＨ）とされている。
【００３４】
内層ビルドアップ材３，４の一面３０，４０には、外層ビルドアップ材５，６が積層されている。外層ビルドアップ材５，６は、たとえば開繊ガラスクロスにエポキシ樹脂を含浸させた材料などにより形成されており、内層ビルドアップ材３，４よりも剛性が高くなるように形成されている。これらの外層ビルドアップ材５，６の一面５０，６０には、ビルドアップ配線５０ａ，６０ａがパターン形成されている。
【００３５】
ビルドアップ配線５０ａは、ビアホール５Ｅに充填された導体部６Ｅを介してビルドアップ配線３０ａと接続され、ビルドアップ配線６０ａは、ビアホール５Ｆ，５Ｇ，５Ｈに充填された導体部６Ｆ，６Ｇ，６Ｈを介してビルドアップ配線４０ａと接続されている。なお、ビアホール５Ｈは、内層ビルドアップ材４に形成されたビアホール５Ｄの直下に形成され、これらのビアホール５Ｄ，５Ｈは、各々が導体部６Ｄ，６Ｈによって埋められた結果、スタックビアとされている。
【００３６】
次に、図１に示した多層プリント配線板１の製造方法を図２ないし図４を参照して説明する。
【００３７】
まず、図２（ａ）に示したように第１面２１および第２面２２のそれぞれに導体層２１ａ′，２２ａ′が形成されたコア材２を準備する。コア材２としては、たとえばガラス繊維により強化されていないエポキシ樹脂により構成されたものが使用される。なお、コア材２は、後に説明する外層ビルドアップ材５，６よりも比重の小さな材料により形成するのが好ましい。一方、導体層２１ａ′，２２ａ′は、たとえば銅などの金属箔をコア材２に貼着することにより、あるいはコア材２上に、めっきや蒸着などの手法により金属層を成長させることにより形成される。
【００３８】
次いで、図２（ｂ）に示したように、導体層２１ａ′，２２ａ′をエッチング処理してベース配線２１ａ，２２ａをパターン形成する。ベース配線２１ａ，２２ａは、たとえば導体層２１ａ′，２２ａ′上に、形成すべきパターンに応じた開口部が設けられたマスクをフォトリソグラフィなどの公知の手法により形成した後、エッチング液などにより導体層２１ａ′，２２ａ′における開口部から露出する部分を除去することにより形成される。
【００３９】
続いて、図３（ａ）に示したように、コア材２上に、一面３０，４０に導体層３０ａ′，４０ａ′が形成された内層ビルドアップ材３，４を積層する。これらの内層ビルドアップ材３，４は、ガラス繊維により強化されていない材料、たとえばエポキシ樹脂により形成されている。各導体層３０ａ′，４０ａ′は、先に説明した手法と同様にしてめっきや蒸着などの手法により形成されるが、コア材２に対して内層ビルドアップ材３，４を積層した後に形成してもよいし、内層ビルドアップ材３，４を積層する前にビルドアップ材３，４に予め形成しておいてもよい。
【００４０】
次いで、図３（ｂ）に示したようにビアホール５Ａ〜５Ｄを形成する。ビアホール５Ａは、内層ビルドアップ材３のみを貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からレーザ加工を施すことにより形成される。ビアホール５Ｂは、内層ビルドアップ材３とコア材２の双方を貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からレーザ加工を施すことにより、内層ビルドアップ３およびコア材２の双方に対する穴あけが同時に行われる。ビアホール５Ｃは、内層ビルドアップ材３，４とコア材２を貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からドリルによる機械加工を施すことにより、内層ビルドアップ３およびコア材２の双方に対する穴あけが同時に行われる。ビアホール５Ｄは、内層ビルドアップ材４のみを貫通するものであり、たとえば内層ビルドアップ材４の一面４０側からレーザ加工を施すことにより形成される。もちろん、コア材２や内層ビルドアップ材３，４の厚みが小さい場合には、ビアホール５Ｃをレーザ加工により形成してもよい。なお、各ビアホール５Ａ〜５Ｄの径は、たとえば３０〜２００μｍとされる。
【００４１】
次いで、図３（ｃ）に示したように、各スルーホール５Ａ〜５Ｄ内に導体部６Ａ〜６Ｄを形成し、導体層３０ａ′とベース配線２１ａ，２２ａ、導体層４０ａ′とベース配線３０ａ、および導体層３０ａ′，４０ａ′の相互間を導通接続する。
【００４２】
これらの導体部６Ａ〜６Ｄは、たとえばパルスめっき法により同時に形成される。各ビアホール５Ａ〜５Ｄは、レーザ加工や機械加工により形成されるため、めっきなどの手法により形成される導体層３０ａ′，４０ａ′の表面に比べれば、その内面は粗いものとなっている。そのため、先にも説明したように、パルスめっき法によれば、ビアホール５Ａ〜５Ｄに対して集中的に導体部６Ａ〜６Ｄを形成することができ、比較的に浅いビアホール５Ａ，５Ｄは、その内部が埋められてフィルドビアとされる。
【００４３】
次いで、図３（ｄ）に示したように、導体層３０ａ′，４０ａ′をエッチング処理してビルドアップ配線３０ａ，４０ａをパターン形成する。これにより、ビルドアップ配線３０ａ，４０ａとベース配線２１ａ，２２ａとの間やビルドアップ配線３０ａ，４０ａの相互間が導通接続されたものとなる。
【００４４】
図３を参照して説明した工程においては、コア材２に対する穴開けは、内層ビルドアップ材３，４に対する穴開けと同時に行われ、コア材２の穴への導体部の形成は、同時に形成された内層ビルドアップ材３，４の穴への導体部の形成と同時に行われる。そのため、図２からも明らかなように、内層ビルドアップ材３，４を積層していないコア材２に対しては、穴あけ工程やめっき工程などを行う必要がないため、多層プリント配線板の製造工程が簡略化され、コスト的に有利となる。
【００４５】
続いて、図４（ａ）に示したように、内層ビルドアック材３，４上に、一面５０，６０に導体層５０ａ′，６０ａ′が形成された外層ビルドアップ材５，６を積層する。これらの外層ビルドアップ材５，６は、内層ビルドアップ材３，４より剛性が高くされており、たとえば開繊ガラスクロスにエポキシ樹脂を含浸させたプリプレグなど用いて形成されている。
【００４６】
プリプレグを用いる場合、このプリプレグを内層３，４上に載置した状態でこれを加熱して熱硬化性樹脂成分を硬化させることにより、内層ビルアップ材３，４上に外層ビルドアップ材５，６が積層される。この過程においては、未硬化の熱硬化性樹脂成分がビアホール５Ｂ，５Ｃの空き空間に入り込んで硬化する。そのため、そのアンカー効果によって外層ビルドアップ材５，６は内層ビルアップ材３，４に対して強固に接合される。
【００４７】
なお、導体層５０ａ′，６０ａ′もまた、めっきや蒸着などの手法により形成され、各導体層５０ａ′，６０ａ′は内層ビルドアップ材３，４に対して外層ビルドアップ材５，６を積層した後に形成してもよいし、内層ビルドアップ材３，４を積層する前に内層ビルドアップ材３，４に予め形成しておいてもよい。
【００４８】
次いで、図４（ｂ）に示したようにビアホール５Ｅ〜５Ｈを形成する。これらのビアホール５Ｅ〜５Ｈは、１つの外層ビルドアップ材５，６のみを貫通するものであり、たとえば外層ビルドアップ材５，６の一面５０，６０側からレーザ加工を施すことにより形成される。なお、ビアホール５Ｈは、内層ビルドアップ材４のビアホール５Ｄの直下に形成される。また、各ビアホール５Ｅ〜５Ｇの径は、たとえば３０〜２００μｍとされる。
【００４９】
次いで、図４（ｃ）に示したように、各スルーホール５Ｅ〜５Ｈ内に導体部６Ｅ〜６Ｈを形成し、導体層５０ａ′，６０ａ′とビルドアップ配線３０ａ，４０ａとの間を導通接続する。これらの導体部６Ｅ〜６Ｈは、たとえばパルスめっき法により同時に形成され、ビアホール５Ｅ〜５Ｈはフィルドビアとして形成される。そして、ビアホール５Ｈがビアホール５Ｄの直下に形成されている結果、これらのビアホール５Ｄ，５Ｈはスタックビアとされる。
【００５０】
次いで、図４（ｄ）に示したように、導体層５０ａ′，６０ａ′をエッチング処理してビルドアップ配線５０ａ，６０ａをパターン形成する。これにより、ビルドアップ配線５０ａ，６０ａとビルドアップ配線３０ａ，４０ａとの間が導通接続されたものとなる。
【００５１】
このような多層プリント配線板１では、最外部である外層ビルドアップ材５，６は内層ビルドアップ材３，４よりも剛性が高く、内層ビルドアップ材３，４は、ビルドアップ材５，６よりも比重の小さな材料により形成することが可能となる。そのため、多層プリント配線板１では、相対的に剛性の高いビルドアップ材５，６により多層プリント配線板１の全体としての剛性（とくに曲げ剛性）が高く維持されている。その一方、内層ビルドアップ材３，４は、ガラスクロスなどにより強化されていない比重の小さな材料により形成することができるため、多層プリント配線板１の軽量化をも同時に図ることができる。
【００５２】
たとえば、コア材およびビルドアップ材を全て樹脂付き銅箔（ＲＣＣ）で形成した場合（従来）と、コア材および２つの内層ビルドアップ材をＲＣＣで形成するとともに外層ビルドアップ材を開繊ガラスクロスで強化したエポキシ樹脂で形成した場合（本願）を比較すれば、外層ビルドアップ材の材料以外の条件が同じであれば、本願の多層プリント配線板の曲げ強度は、従来のものに比べて約４０％向上する。
【００５３】
とくに、図１に示した多層プリント配線板１のように、相対的に剛性の高い一対の外層ビルドアップ材５，６を最外部に配置した構成とすれば、多層プリント配線板１が反りにくくなるため、多層プリント配線板１の剛性をより高い水準で維持できるようになる。そればかりか、多層プリント配線板１が反りにくいものとなるため、外層ビルドアップ材に対して、電子部品を適切に実装できるようになる。
【００５４】
また、外層ビルドアップ材５，６に形成されたビアホール５Ｅ〜５Ｈは、パルスめっきにより導体部６Ｅ〜６Ｈの形成することによりフィルドビアとされている。そのため、導体部６Ｅ〜６Ｈの形成後にビアホール５Ｅ〜５Ｈの内部を導体ペーストなどにより埋めるまでもなく、ビルドアップ配線５０ａ，６０ａ上に適切に電子部品を実装できる。その結果、電子部品の実装部位の制約が小さくなって配線密度や実装密度を向上させることができるようになる。
【００５５】
なお、外層ビルドアップ材および内層ビルドアップ材は少なくともコア材（ベース材）の第１面または第２面の一方に設ければよく、必ずしもコア材の第１面および第２面の双方に設ける必要はない。また、１つの外層ビルドアップ材とコア材との間に介在する内層ビルドアップ材の数は少なくと１つあればよく、２つ以上であってもかまわない。この場合には、少なくとも１つの内層ビルドアップ材はガラス繊維により強化されていないものが使用される。
【００５６】
（付記１） 少なくとも一面にベース配線がパターン形成されたベース材に対して、少なくとも一面にビルドアップ配線がパターン形成された少なくとも１つの内層ビルドアップ材、および外層ビルドアップ材が積層された形態を有し、かつ上記ベース配線と上記ビルドアップ配線との間が、ビアホールに形成された導体部を介して導通接続された多層プリント配線板であって、
上記内層ビルドアップ材は、ガラス繊維により強化されていない樹脂材料により形成され、上記外層ビルドアップ材はガラス繊維により強化された樹脂材料により形成されていることを特徴とする、多層プリント配線板。
（付記２） 上記ベース材の一面および他面の双方に、上記内層ビルドアップ材および上記外層ビルドアップ材が積層されている、付記１に記載の多層プリント配線板。
（付記３） 上記ガラス繊維は、開繊ガラスクロスである、付記１または２に記載の多層プリント配線板。
（付記４） 付記３に記載した多層プリント配線板を形成する方法であって、上記ビアホールをレーザ加工により形成することを特徴とする、多層プリント配線板の製造方法。
（付記５） 付記１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、上記導体部は、上記ビアホールの内面にパルスめっきを施すことにより形成されることを特徴とする、多層プリント配線板の製造方法。
（付記６） 上記ビアホールの径は、３０〜２００μｍである、付記４または５に記載の多層プリント配線板の製造方法。
（付記７） 付記１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、上記内層ビルドアップ材または上記外層ビルドアップ材に対してスルーホールを形成する際に、当該スルーホールに連通するように上記ベース材に対して同時にスルーホールを形成することを特徴とする、多層プリント配線板の製造方法。
（付記８） 上記外層ビルドアップ材は、ガラス繊維により強化された熱硬化性樹脂のプリプレグを上記内層ビルドアップ材上に載置した状態で加熱することにより形成される、付記４ないし７のいずれか１つに記載の多層プリント配線板の製造方法。
【００５７】
【発明の効果】
以上に説明したように、本発明では、適切に電子部品を実装できるとともに、軽量かつ高強度な多層プリント配線板がコスト的に有利に提供される。
【図面の簡単な説明】
【図１】本発明に係る多層プリント配線板の一例を示す断面図である。
【図２】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図３】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図４】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図５】従来の多層プリント配線板の一例を示す断面図である。
【図６】図５の多層プリント配線板の製造工程を説明するための断面図である。
【図７】図５の多層プリント配線板の製造工程を説明するための断面図である。
【図８】図５の多層プリント配線板の製造工程を説明するための断面図である。
【符号の説明】
１ 多層プリント配線板
２ コア材（ベース材）
２１ （コア材の）第１面
２１ａ ベース配線（第１面の）
２２ （コア材の）第２面
２２ａ ベース配線（第２面の）
３，４ 内層ビルドアップ材
３０，４０ （内層ビルドアップ材の）一面
３０ａ，４０ａ （内層ビルドアップ材の）ビルドアップ配線
５，６ 外層ビルドアップ材
５０，６０ （外層ビルドアップ材の）一面
５０ａ，６０ａ （外層ビルドアップ材の）ビルドアップ配線
５Ａ〜５Ｇ スルーホール
６Ａ〜６Ｇ 導体部
【発明の属する技術分野】
本発明は、配線がパターン形成されたベース材上に、配線がパターン形成された少なくとも１つの内層ビルドアップ材および外層ビルドアップ材が積層されて配線が多層化され、最外層部のビルドアップ材上に電子部品が実装されるように構成された多層プリント配線板、およびそれを製造する方法に関する。
【０００２】
【従来の技術】
多層プリント配線板の一例として、図５に示したようなものがある。この図に示した多層プリント配線板Ｙは、一面７０Ａおよび他面７０Ｂの双方にベース配線７０ａ，７０ｂがパターン形成されたコア材７０に対して、その一面７０Ａ側および他面７０Ｂ側のそれぞれにビルドアップ材７１，７２，７３，７４が２つずつ積層されている。これらのビルドアップ材７１，７２，７３，７４の一面７１Ａ，７２Ａ，７３Ａ，７４Ａには、ビルドアップ配線７１ａ，７２ａ，７３ａ，７４ａが設けられており、図５の多層プリント配線板Ｙでは合計６層の配線７０ａ，７０ｂ，７１ａ〜７４ａが形成されている。
【０００３】
コア材７０においては、一面７０Ａに設けられたベース配線７０ａと他面７０Ｂに設けられたベース配線７０ｂとの間がビアホール（ＢＶＨ）８Ａに形成された導体部９Ａを介して導通接続されている。そして、ベース配線７０ａ，７０ｂ、ビルドアップ配線７１ａ〜７４ａの相互間は、スルーホール８Ｂ〜８Ｈに形成された導体部９Ｂ〜９Ｈを介して導通接続されている。このような多層プリント配線板Ｙに対しては、最外層のビルドアップ材７３，７４上に各種の電子部品が実装される。
【０００４】
図５に示した多層プリント配線板Ｙは、図６ないし図８に示したプロセスを経て製造される。
【０００５】
まず、図６（ａ）に示したように銅などにより導体層７０ａ′，７０ｂ′が両面７０Ａ，７０Ｂに形成されたコア材７０を準備した後、図６（ｂ）に示したようにコア材７０に対して機械加工などによりビアホール８Ａを形成する。次いで、図６（ｃ）に示したように無電解めっきなどによりビアホール８Ａの内面に導体部９Ａを形成した後、図６（ｄ）に示したようにエッチング処理によりベース配線７０ａ，７０ｂをパターン形成する。
【０００６】
次いで、図７（ａ）に示したように一面７１Ａ，７２Ａに銅などの導体層７１ａ′，７２ａ′が形成されたビルドアップ材７１，７２をコア材７０と接合して積層した後、ビルドアップ材７１，７２に対して、先と同様な手法により、図７（ｂ）に示したようにビアホール８Ｂ，８Ｃ，８Ｄを形成し、図７（ｃ）に示したように導体部９Ｂ，９Ｃ，９Ｄを形成し、さらに図７（ｄ）に示したようにビルドアップ配線７１ａ，７２ａを形成する。このようにして、ビルドアップ配線７１ａ，７２ａとベース配線７０ａ，７０ｂとの間を導体部９Ｂ〜９Ｄを介して接続する。そして、図８（ａ）〜（ｄ）に示したように、ビルドアップ材７３，７４の積層、ビアホール８Ｅ，８Ｆ，８Ｇ，８Ｈの形成、導体部９Ｅ，９Ｆ，９Ｇ，９Ｈの形成、およびビルドアップ配線７３ａ，７４ａの形成を行う。
【０００７】
図５に示した多層プリント配線板Ｙでは、ビルドアップ材７１〜７４として同一の材料からなるものが使用されている。たとえば、多層プリント配線板Ｙの軽量化を図る場合には、樹脂付き銅箔（ＲＣＣ）から各ビルドアップ材７１〜７４が形成され、多層プリント配線板Ｙの強度（とくに曲げ強度）を大きくする場合には、ガラスエポキシ樹脂などのガラス繊維強化樹脂から各ビルドアップ材７１〜７４が形成される。
【０００８】
【発明が解決しようとする課題】
しかしながら、多層プリント配線板Ｙの軽量化を図った場合には、多層プリント配線板Ｙの強度を十分に確保するのが困難であるため、最外層であるビルドアップ配線７３ａ，７４ａに対する電子部品の実装性に問題がある。つまり、電子部品の実装時に多層プリント配線板Ｙが反りやすいため、適切に電子部品を実装することができないことがある。その反面、ガラスエポキシ樹脂のようなガラス繊維で補強された材料を使用した場合には、レーザによるビアホール８Ａ〜８Ｈの形成が困難であるばかりか、重量が大きくなってしまう。
【０００９】
また、レーザ加工によりビアホール８Ａ〜８Ｈを形成する場合、そのビアホール８Ａ〜８Ｈの径は通常３０〜２００μｍとされるが、ビアホール８Ａ〜８Ｈの内面に対して無電解めっきにより導体部９Ａ〜９Ｈを形成する方法では、ビアホール８Ａ〜８Ｈ内を銅により埋めることは困難である。そのため、レーザ加工および無電解メッキのみによりビアホール８Ａ〜８Ｈを形成した場合には、ビルドアップ配線７３ａ，７４ａの表面は、ビアホール８Ｅ〜８Ｈが形成された部分に凹部が形成されてしまい、この場合には、ビアホール８Ｅ〜８Ｈ上に直接電子部品を実装することが困難となって、電子部品の実装位置の制約が大きくなってしまう。このような不具合を回避するためには、導体ペーストを充填するなどして凹部を埋める必要があり、製造工程が煩雑化し、また導体ペーストを充填したビアホール８Ｅ〜８Ｈ上に電子部品を実装するのは電子部品の接続信頼性などの面から問題がある。
【００１０】
本発明は、このような事情のもとに考えだされたものであって、適切に電子部品を実装できるとともに、軽量かつ高強度な多層プリント配線板を、コスト的に有利に提供することを課題としている。
【００１１】
【課題を解決するための手段】
本発明では、上記した課題を解決するため、次の技術的手段を講じている。
【００１２】
すなわち、本発明により提供される多層プリント配線板は、少なくとも一面にベース配線がパターン形成されたベース材に対して、少なくとも一面にビルドアップ配線がパターン形成された少なくとも１つの内層ビルドアップ材、および外層ビルドアップ材が積層された形態を有し、かつ上記ベース配線と上記ビルドアップ配線との間が、ビアホールに形成された導体部を介して導通接続された多層プリント配線板であって、上記内層ビルドアップ材は、ガラス繊維により強化されていない樹脂材料により形成され、上記外層ビルドアップ材はガラス繊維により強化された樹脂材料により形成されていることを特徴としている。
【００１３】
この構成では、ガラス繊維強化樹脂材料により構成された外層ビルドアップ材により、多層プリント配線板全体としての剛性（とくにが曲げ剛性）が高く維持されている。つまり、ガラス繊維強化樹脂材料は剛性が高く曲がりにくいため、多層プリント配線板の少なくとも一方の最外部として曲げ剛性の高い外層ビルドアップ材が配置されていれば、多層プリント配線板としての曲げ剛性は、当該外層ビルドアップ材により維持される。その結果、多層プリント配線板が反りにくくなるため、最外部に配置された外層ビルドアップ材に対して電子部品を適切に実装できるようになる。
【００１４】
その一方、内層ビルドアップ材は、ガラス繊維により強化されていない材料により構成されているから、内層ビルドアップ材として比重の小さな材料を採用することにより、多層プリント配線板の軽量化をも同時に図ることができる。
【００１５】
なお、ベース材と１つの外層ビルドアップ材との間に介在する内層ビルドアップ材は、１つであっても２つ以上あってもよく、２つ以上の内層ビルドアップ材を介在させる場合には、そのうちの少なくとも１つがガラス繊維により強化されていないものであればよい。
【００１６】
ベース材に対しては、一面側にのみ内層ビルドアップ材および外層ビルドアップ材を積層してもよいが、ベース材の一面側のみならず、他面側にも内層ビルドアップ材および外層ビルドアップ材を積層するように構成してもよい。
【００１７】
この構成では、一対の外層ビルドアップ材によりベース材および内層ビルドアップ材が挟み込まれた格好とされているため、多層プリント配線板の剛性をより高い水準で維持できるようになる。つまり、２つの最外層のそれぞれが剛性の高いものとされていれば、１つの方向に対する曲げ力に対してばかりでなく、それと反対方向の曲げ力に対しても有効に対抗できることができる。
【００１８】
内層ビルドアップ材を構成する材料としては、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂などの熱硬化性樹脂が挙げられ、外層ビルドアップ材を構成する材料としては、例示した熱硬化性樹脂をガラス繊維で強化したものが挙げられる。ガラス繊維は、平織りしたガラスクロスの形態であっても、不織布の形態であってもよい。
【００１９】
一方、コア材を構成する材料は、絶縁性を有する材料であれば特に限定されないが、多層プリント配線板の軽量化をより確実に図るためには、内層ビルドアップ材と同様にガラス繊維で強化していない樹脂材料を使用するのが好ましい。
【００２０】
ベース配線およびビルドアップ配線は、たとえばベース材やビルドアップ材を構成する絶縁材上に銅など導体層を設けた後にフォトリソグラフィなどの手法によりマスクを形成し、導体層にエッチング処理を施すことにより形成される。導体層は、たとえば絶縁材上に銅箔などの金属箔を貼着することにより、あるいはめっきや蒸着などの手段により金属膜を成長させることにより形成される。
【００２１】
また、ビアホールは、たとえばドリルによる機械加工、レーザ加工、プラズマエッチング処理、フォトリソグラフィなどにより形成され、その内径は、たとえば３０〜２００μｍとされる。
【００２２】
レーザ加工によりビアホールを形成する場合には、外層ビルドアップ材は、開繊ガラスクロスに熱硬化性樹脂を含浸させた偏平ガラスクロスプリプレグを用いて形成するのが好ましい。開繊ガラスクロスは、通常のガラスクロスよりもガラス繊維の密度が小さいものである。したがって、ガラスクロスにおける縦糸と横糸の交差部分が占める割合が小さく隙間が多いため、レーザ加工によっても安定してビアホールを形成することができる。
【００２３】
また、内層ビルドアップ材または外層ビルドアップ材に対してスルーホールを形成する際には、当該スルーホールに連通するようにベース材に対して同時にスルーホールを形成するのが好ましい。そうすれば、ベース材にビルドアップ材を積層する前の段階において、ベース材に対してビアホールや導体部を形成する必要がなくなり、ビルドアップ材に対するビアホールや導体部の形成と同時にベース材に対してビアホールや導体部が形成されるために製造工程が簡略化され、製造コスト的に有利となる。
【００２４】
一方、導体部は、たとえばビアホールの内面にめっきを施すことにより形成される。めっき方法としては、無電解めっきが一般的であるが、パルスめっき法により導体部を形成するのが好ましい。
【００２５】
ここで、パルスめっきは、めっき対象物に対して正負の電位を交互に与えるめっき方法である。このめっき方法では、たとえば正の電位を与えたときにめっき層が成長し、負の電位を与えたときにめっき層が除去される。このめっき層の成長量は、粗面ほうが滑面よりも大きく、その除去量は滑面のほうが粗面よりも大きくなる。そのため、パルスめっき法では、粗面に対して集中的にめっき層を形成することができる。ビアホールは、たとえばレーザ加工により形成され、またビルドアップ材としては、たとえばガラスクロスで強化したものが使用されるから、ビアホールの内面は通常は粗面となっているため、パルスめっき法ではビアホールの内面に対して集中的にめっきを行うことができる。その結果、ビアホールの内径が、たとえば３０〜２００μｍ程度であり、絶縁材の厚みが０．０５〜０．５ｍｍ程度であれば、パルスめっきによりビアホールの内部を導体により埋めてフィルドビアとすることができるようになる。
【００２６】
したがって、パルスめっき法により最外部に配置されたビルドアップ材のビアホールを埋めれば、ビアホールに導体ペーストを充填するといった煩雑な作業を行うまでもなく、ビアホール上に電子部品を実装できるようになり、実装される電子部品の接続信頼性も十分に確保でき、また電子部品の実装位置の制約も小さくできるようになる。
【００２７】
また、外層ビルドアップ材は、ガラス繊維により強化された熱硬化性樹脂のプリプレグを内層ビルドアップ材上に載置した後に加熱し、熱硬化性樹脂成分を硬化させることにより形成するのが好ましい。
【００２８】
そうすれば、内層ビルドアップ材やベース材のビアホールが導体により埋められていなかったとしても、それが熱硬化性樹脂成分によって埋められる。その上、当該部分に熱硬化性樹脂成分が入り込むことにより、そのアンカー効果によって外層ビルドアップ材が強固に接着されたものとすることができる。
【００２９】
本発明のその他の利点および特徴については、以下に行う発明の実施の形態の説明から、より明らかとなるであろう。
【００３０】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図１ないし図４を参照して具体的に説明する。なお、図１は、本発明に係る多層プリント配線板の一例を示す断面図、図２ないし図４は、図１に示した多層プリント配線板の製造方法を説明するための断面図である。
【００３１】
図１に示した多層プリント配線板１は、第１面２１および第２面２２のそれぞれに配線２１ａ，２２ａがパターン形成されたコア材（ベース材）２を有している。コア材２の第１面２１および第２面２２には、内層ビルドアップ材３，４が積層されている。これらの内層ビルドアップ材３，４は、ガラス繊維により強化されていない樹脂材料により構成されており、その一面３０，４０には、ビルドアップ配線３０ａ，４０ａがパターン形成されている。
【００３２】
ビルドアップ配線３０ａは、ビアホール５Ａ，５Ｂに形成された導体部６Ａ，６Ｂを介して、ベース配線２１ａ，２２ａと接続され、ビアホール５Ｃに形成された導体部６Ｃを介して、ビルドアップ配線４０ａと接続されている。ビルドアップ配線４０ａはさらに、ビアホール５Ｄに形成された導体部６Ｄを介して、ベース配線２２ａと接続されている。
【００３３】
なお、ビアホール５Ａは、その内部が導体により埋められたフィルドビアとされており、ビアホール５Ｂは、ベース配線２１ａを飛び超えてベース配線２２ａとビルドアップ配線３０ａとの接続するスキップビア（スタックビア）とされており、ビアホール５Ｃは、コア材２を貫通するバリッドビアホール（ＢＶＨ）とされている。
【００３４】
内層ビルドアップ材３，４の一面３０，４０には、外層ビルドアップ材５，６が積層されている。外層ビルドアップ材５，６は、たとえば開繊ガラスクロスにエポキシ樹脂を含浸させた材料などにより形成されており、内層ビルドアップ材３，４よりも剛性が高くなるように形成されている。これらの外層ビルドアップ材５，６の一面５０，６０には、ビルドアップ配線５０ａ，６０ａがパターン形成されている。
【００３５】
ビルドアップ配線５０ａは、ビアホール５Ｅに充填された導体部６Ｅを介してビルドアップ配線３０ａと接続され、ビルドアップ配線６０ａは、ビアホール５Ｆ，５Ｇ，５Ｈに充填された導体部６Ｆ，６Ｇ，６Ｈを介してビルドアップ配線４０ａと接続されている。なお、ビアホール５Ｈは、内層ビルドアップ材４に形成されたビアホール５Ｄの直下に形成され、これらのビアホール５Ｄ，５Ｈは、各々が導体部６Ｄ，６Ｈによって埋められた結果、スタックビアとされている。
【００３６】
次に、図１に示した多層プリント配線板１の製造方法を図２ないし図４を参照して説明する。
【００３７】
まず、図２（ａ）に示したように第１面２１および第２面２２のそれぞれに導体層２１ａ′，２２ａ′が形成されたコア材２を準備する。コア材２としては、たとえばガラス繊維により強化されていないエポキシ樹脂により構成されたものが使用される。なお、コア材２は、後に説明する外層ビルドアップ材５，６よりも比重の小さな材料により形成するのが好ましい。一方、導体層２１ａ′，２２ａ′は、たとえば銅などの金属箔をコア材２に貼着することにより、あるいはコア材２上に、めっきや蒸着などの手法により金属層を成長させることにより形成される。
【００３８】
次いで、図２（ｂ）に示したように、導体層２１ａ′，２２ａ′をエッチング処理してベース配線２１ａ，２２ａをパターン形成する。ベース配線２１ａ，２２ａは、たとえば導体層２１ａ′，２２ａ′上に、形成すべきパターンに応じた開口部が設けられたマスクをフォトリソグラフィなどの公知の手法により形成した後、エッチング液などにより導体層２１ａ′，２２ａ′における開口部から露出する部分を除去することにより形成される。
【００３９】
続いて、図３（ａ）に示したように、コア材２上に、一面３０，４０に導体層３０ａ′，４０ａ′が形成された内層ビルドアップ材３，４を積層する。これらの内層ビルドアップ材３，４は、ガラス繊維により強化されていない材料、たとえばエポキシ樹脂により形成されている。各導体層３０ａ′，４０ａ′は、先に説明した手法と同様にしてめっきや蒸着などの手法により形成されるが、コア材２に対して内層ビルドアップ材３，４を積層した後に形成してもよいし、内層ビルドアップ材３，４を積層する前にビルドアップ材３，４に予め形成しておいてもよい。
【００４０】
次いで、図３（ｂ）に示したようにビアホール５Ａ〜５Ｄを形成する。ビアホール５Ａは、内層ビルドアップ材３のみを貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からレーザ加工を施すことにより形成される。ビアホール５Ｂは、内層ビルドアップ材３とコア材２の双方を貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からレーザ加工を施すことにより、内層ビルドアップ３およびコア材２の双方に対する穴あけが同時に行われる。ビアホール５Ｃは、内層ビルドアップ材３，４とコア材２を貫通するものであり、たとえば内層ビルドアップ材３の一面３０側からドリルによる機械加工を施すことにより、内層ビルドアップ３およびコア材２の双方に対する穴あけが同時に行われる。ビアホール５Ｄは、内層ビルドアップ材４のみを貫通するものであり、たとえば内層ビルドアップ材４の一面４０側からレーザ加工を施すことにより形成される。もちろん、コア材２や内層ビルドアップ材３，４の厚みが小さい場合には、ビアホール５Ｃをレーザ加工により形成してもよい。なお、各ビアホール５Ａ〜５Ｄの径は、たとえば３０〜２００μｍとされる。
【００４１】
次いで、図３（ｃ）に示したように、各スルーホール５Ａ〜５Ｄ内に導体部６Ａ〜６Ｄを形成し、導体層３０ａ′とベース配線２１ａ，２２ａ、導体層４０ａ′とベース配線３０ａ、および導体層３０ａ′，４０ａ′の相互間を導通接続する。
【００４２】
これらの導体部６Ａ〜６Ｄは、たとえばパルスめっき法により同時に形成される。各ビアホール５Ａ〜５Ｄは、レーザ加工や機械加工により形成されるため、めっきなどの手法により形成される導体層３０ａ′，４０ａ′の表面に比べれば、その内面は粗いものとなっている。そのため、先にも説明したように、パルスめっき法によれば、ビアホール５Ａ〜５Ｄに対して集中的に導体部６Ａ〜６Ｄを形成することができ、比較的に浅いビアホール５Ａ，５Ｄは、その内部が埋められてフィルドビアとされる。
【００４３】
次いで、図３（ｄ）に示したように、導体層３０ａ′，４０ａ′をエッチング処理してビルドアップ配線３０ａ，４０ａをパターン形成する。これにより、ビルドアップ配線３０ａ，４０ａとベース配線２１ａ，２２ａとの間やビルドアップ配線３０ａ，４０ａの相互間が導通接続されたものとなる。
【００４４】
図３を参照して説明した工程においては、コア材２に対する穴開けは、内層ビルドアップ材３，４に対する穴開けと同時に行われ、コア材２の穴への導体部の形成は、同時に形成された内層ビルドアップ材３，４の穴への導体部の形成と同時に行われる。そのため、図２からも明らかなように、内層ビルドアップ材３，４を積層していないコア材２に対しては、穴あけ工程やめっき工程などを行う必要がないため、多層プリント配線板の製造工程が簡略化され、コスト的に有利となる。
【００４５】
続いて、図４（ａ）に示したように、内層ビルドアック材３，４上に、一面５０，６０に導体層５０ａ′，６０ａ′が形成された外層ビルドアップ材５，６を積層する。これらの外層ビルドアップ材５，６は、内層ビルドアップ材３，４より剛性が高くされており、たとえば開繊ガラスクロスにエポキシ樹脂を含浸させたプリプレグなど用いて形成されている。
【００４６】
プリプレグを用いる場合、このプリプレグを内層３，４上に載置した状態でこれを加熱して熱硬化性樹脂成分を硬化させることにより、内層ビルアップ材３，４上に外層ビルドアップ材５，６が積層される。この過程においては、未硬化の熱硬化性樹脂成分がビアホール５Ｂ，５Ｃの空き空間に入り込んで硬化する。そのため、そのアンカー効果によって外層ビルドアップ材５，６は内層ビルアップ材３，４に対して強固に接合される。
【００４７】
なお、導体層５０ａ′，６０ａ′もまた、めっきや蒸着などの手法により形成され、各導体層５０ａ′，６０ａ′は内層ビルドアップ材３，４に対して外層ビルドアップ材５，６を積層した後に形成してもよいし、内層ビルドアップ材３，４を積層する前に内層ビルドアップ材３，４に予め形成しておいてもよい。
【００４８】
次いで、図４（ｂ）に示したようにビアホール５Ｅ〜５Ｈを形成する。これらのビアホール５Ｅ〜５Ｈは、１つの外層ビルドアップ材５，６のみを貫通するものであり、たとえば外層ビルドアップ材５，６の一面５０，６０側からレーザ加工を施すことにより形成される。なお、ビアホール５Ｈは、内層ビルドアップ材４のビアホール５Ｄの直下に形成される。また、各ビアホール５Ｅ〜５Ｇの径は、たとえば３０〜２００μｍとされる。
【００４９】
次いで、図４（ｃ）に示したように、各スルーホール５Ｅ〜５Ｈ内に導体部６Ｅ〜６Ｈを形成し、導体層５０ａ′，６０ａ′とビルドアップ配線３０ａ，４０ａとの間を導通接続する。これらの導体部６Ｅ〜６Ｈは、たとえばパルスめっき法により同時に形成され、ビアホール５Ｅ〜５Ｈはフィルドビアとして形成される。そして、ビアホール５Ｈがビアホール５Ｄの直下に形成されている結果、これらのビアホール５Ｄ，５Ｈはスタックビアとされる。
【００５０】
次いで、図４（ｄ）に示したように、導体層５０ａ′，６０ａ′をエッチング処理してビルドアップ配線５０ａ，６０ａをパターン形成する。これにより、ビルドアップ配線５０ａ，６０ａとビルドアップ配線３０ａ，４０ａとの間が導通接続されたものとなる。
【００５１】
このような多層プリント配線板１では、最外部である外層ビルドアップ材５，６は内層ビルドアップ材３，４よりも剛性が高く、内層ビルドアップ材３，４は、ビルドアップ材５，６よりも比重の小さな材料により形成することが可能となる。そのため、多層プリント配線板１では、相対的に剛性の高いビルドアップ材５，６により多層プリント配線板１の全体としての剛性（とくに曲げ剛性）が高く維持されている。その一方、内層ビルドアップ材３，４は、ガラスクロスなどにより強化されていない比重の小さな材料により形成することができるため、多層プリント配線板１の軽量化をも同時に図ることができる。
【００５２】
たとえば、コア材およびビルドアップ材を全て樹脂付き銅箔（ＲＣＣ）で形成した場合（従来）と、コア材および２つの内層ビルドアップ材をＲＣＣで形成するとともに外層ビルドアップ材を開繊ガラスクロスで強化したエポキシ樹脂で形成した場合（本願）を比較すれば、外層ビルドアップ材の材料以外の条件が同じであれば、本願の多層プリント配線板の曲げ強度は、従来のものに比べて約４０％向上する。
【００５３】
とくに、図１に示した多層プリント配線板１のように、相対的に剛性の高い一対の外層ビルドアップ材５，６を最外部に配置した構成とすれば、多層プリント配線板１が反りにくくなるため、多層プリント配線板１の剛性をより高い水準で維持できるようになる。そればかりか、多層プリント配線板１が反りにくいものとなるため、外層ビルドアップ材に対して、電子部品を適切に実装できるようになる。
【００５４】
また、外層ビルドアップ材５，６に形成されたビアホール５Ｅ〜５Ｈは、パルスめっきにより導体部６Ｅ〜６Ｈの形成することによりフィルドビアとされている。そのため、導体部６Ｅ〜６Ｈの形成後にビアホール５Ｅ〜５Ｈの内部を導体ペーストなどにより埋めるまでもなく、ビルドアップ配線５０ａ，６０ａ上に適切に電子部品を実装できる。その結果、電子部品の実装部位の制約が小さくなって配線密度や実装密度を向上させることができるようになる。
【００５５】
なお、外層ビルドアップ材および内層ビルドアップ材は少なくともコア材（ベース材）の第１面または第２面の一方に設ければよく、必ずしもコア材の第１面および第２面の双方に設ける必要はない。また、１つの外層ビルドアップ材とコア材との間に介在する内層ビルドアップ材の数は少なくと１つあればよく、２つ以上であってもかまわない。この場合には、少なくとも１つの内層ビルドアップ材はガラス繊維により強化されていないものが使用される。
【００５６】
（付記１） 少なくとも一面にベース配線がパターン形成されたベース材に対して、少なくとも一面にビルドアップ配線がパターン形成された少なくとも１つの内層ビルドアップ材、および外層ビルドアップ材が積層された形態を有し、かつ上記ベース配線と上記ビルドアップ配線との間が、ビアホールに形成された導体部を介して導通接続された多層プリント配線板であって、
上記内層ビルドアップ材は、ガラス繊維により強化されていない樹脂材料により形成され、上記外層ビルドアップ材はガラス繊維により強化された樹脂材料により形成されていることを特徴とする、多層プリント配線板。
（付記２） 上記ベース材の一面および他面の双方に、上記内層ビルドアップ材および上記外層ビルドアップ材が積層されている、付記１に記載の多層プリント配線板。
（付記３） 上記ガラス繊維は、開繊ガラスクロスである、付記１または２に記載の多層プリント配線板。
（付記４） 付記３に記載した多層プリント配線板を形成する方法であって、上記ビアホールをレーザ加工により形成することを特徴とする、多層プリント配線板の製造方法。
（付記５） 付記１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、上記導体部は、上記ビアホールの内面にパルスめっきを施すことにより形成されることを特徴とする、多層プリント配線板の製造方法。
（付記６） 上記ビアホールの径は、３０〜２００μｍである、付記４または５に記載の多層プリント配線板の製造方法。
（付記７） 付記１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、上記内層ビルドアップ材または上記外層ビルドアップ材に対してスルーホールを形成する際に、当該スルーホールに連通するように上記ベース材に対して同時にスルーホールを形成することを特徴とする、多層プリント配線板の製造方法。
（付記８） 上記外層ビルドアップ材は、ガラス繊維により強化された熱硬化性樹脂のプリプレグを上記内層ビルドアップ材上に載置した状態で加熱することにより形成される、付記４ないし７のいずれか１つに記載の多層プリント配線板の製造方法。
【００５７】
【発明の効果】
以上に説明したように、本発明では、適切に電子部品を実装できるとともに、軽量かつ高強度な多層プリント配線板がコスト的に有利に提供される。
【図面の簡単な説明】
【図１】本発明に係る多層プリント配線板の一例を示す断面図である。
【図２】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図３】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図４】図１の多層プリント配線板の製造工程を説明するための断面図である。
【図５】従来の多層プリント配線板の一例を示す断面図である。
【図６】図５の多層プリント配線板の製造工程を説明するための断面図である。
【図７】図５の多層プリント配線板の製造工程を説明するための断面図である。
【図８】図５の多層プリント配線板の製造工程を説明するための断面図である。
【符号の説明】
１ 多層プリント配線板
２ コア材（ベース材）
２１ （コア材の）第１面
２１ａ ベース配線（第１面の）
２２ （コア材の）第２面
２２ａ ベース配線（第２面の）
３，４ 内層ビルドアップ材
３０，４０ （内層ビルドアップ材の）一面
３０ａ，４０ａ （内層ビルドアップ材の）ビルドアップ配線
５，６ 外層ビルドアップ材
５０，６０ （外層ビルドアップ材の）一面
５０ａ，６０ａ （外層ビルドアップ材の）ビルドアップ配線
５Ａ〜５Ｇ スルーホール
６Ａ〜６Ｇ 導体部
Claims (5)
- 少なくとも一面にベース配線がパターン形成されたベース材に対して、少なくとも一面にビルドアップ配線がパターン形成された少なくとも１つの内層ビルドアップ材および外層ビルドアップ材が積層された形態を有し、かつ上記ベース配線と上記ビルドアップ配線との間が、ビアホールに形成された導体部を介して導通接続された多層プリント配線板であって、
上記内層ビルドアップ材は、繊維により強化されていない樹脂材料により形成され、上記外層ビルドアップ材はガラス繊維により強化された樹脂材料により形成されていることを特徴とする、多層プリント配線板。 - 上記ベース材の一面および他面の双方に、上記内層ビルドアップ材および上記外層ビルドアップ材が積層されている、請求項１に記載の多層プリント配線板。
- 上記ガラス繊維は、開繊ガラスクロスである、請求項１または２に記載の多層プリント配線板。
- 請求項１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、
上記導体部は、上記ビアホールの内面にパルスめっきを施すことにより形成されることを特徴とする、多層プリント配線板の製造方法。 - 請求項１ないし３のいずれか１つに記載した多層プリント配線板を製造する方法であって、
上記内層ビルドアップ材または上記外層ビルドアップ材に対してスルーホールを形成する際に、当該スルーホールに連通するように上記ベース材に対して同時にスルーホールを形成することを特徴とする、多層プリント配線板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035435A JP3760101B2 (ja) | 2001-02-13 | 2001-02-13 | 多層プリント配線板およびその製造方法 |
| US09/880,037 US6531661B2 (en) | 2001-02-13 | 2001-06-14 | Multilayer printed circuit board and method of making the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001035435A JP3760101B2 (ja) | 2001-02-13 | 2001-02-13 | 多層プリント配線板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246760A JP2002246760A (ja) | 2002-08-30 |
| JP3760101B2 true JP3760101B2 (ja) | 2006-03-29 |
Family
ID=18898872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001035435A Expired - Fee Related JP3760101B2 (ja) | 2001-02-13 | 2001-02-13 | 多層プリント配線板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6531661B2 (ja) |
| JP (1) | JP3760101B2 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070086860A (ko) * | 1998-09-03 | 2007-08-27 | 이비덴 가부시키가이샤 | 다층프린트배선판 및 그 제조방법 |
| JP3790433B2 (ja) * | 2001-02-28 | 2006-06-28 | 日本無線株式会社 | プリント配線板の製造方法 |
| JP4972825B2 (ja) * | 2001-04-05 | 2012-07-11 | 日立化成工業株式会社 | プリント配線板 |
| JP4079699B2 (ja) * | 2001-09-28 | 2008-04-23 | 富士通株式会社 | 多層配線回路基板 |
| US7138733B2 (en) * | 2001-12-13 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Redundant data and power infrastructure for modular server components in a rack |
| US20040012097A1 (en) * | 2002-07-17 | 2004-01-22 | Chien-Wei Chang | Structure and method for fine pitch flip chip substrate |
| US6759318B1 (en) * | 2003-04-15 | 2004-07-06 | Kinsus Interconnect Technology Corp. | Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process |
| JP4133560B2 (ja) * | 2003-05-07 | 2008-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | プリント配線基板の製造方法およびプリント配線基板 |
| WO2004112450A1 (ja) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | 基板実装方法及び実装構造 |
| US20050016762A1 (en) * | 2003-07-22 | 2005-01-27 | Unitech Printed Circuit Board Corp. | Method of forming a multi-layer printed circuit board and the product thereof |
| US20050041405A1 (en) * | 2003-08-22 | 2005-02-24 | Intel Corporation | Stacked via structure that includes a skip via |
| KR20060111449A (ko) * | 2003-09-24 | 2006-10-27 | 이비덴 가부시키가이샤 | 인터포저, 다층프린트배선판 |
| CN100477180C (zh) * | 2003-09-24 | 2009-04-08 | 揖斐电株式会社 | 中继基板及多层印刷电路板 |
| JP4608297B2 (ja) * | 2004-12-06 | 2011-01-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 積層配線基板の製造方法 |
| TWI294757B (en) * | 2005-07-06 | 2008-03-11 | Delta Electronics Inc | Circuit board with a through hole wire, and forming method thereof |
| JP2007059821A (ja) | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
| JP4072176B2 (ja) | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| JP4899409B2 (ja) * | 2005-10-21 | 2012-03-21 | パナソニック株式会社 | 多層プリント配線基板及びその製造方法 |
| JP2008028302A (ja) * | 2006-07-25 | 2008-02-07 | Sumitomo Bakelite Co Ltd | 多層回路基板及び該多層回路基板を用いた半導体装置 |
| US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
| US8877565B2 (en) * | 2007-06-28 | 2014-11-04 | Intel Corporation | Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method |
| EP2170028A4 (en) * | 2007-07-10 | 2011-07-20 | Ibiden Co Ltd | WELDING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF |
| US8044306B2 (en) | 2007-07-11 | 2011-10-25 | Ibiden Co., Ltd. | Wiring board and method of manufacturing the same |
| JP5289880B2 (ja) * | 2007-10-12 | 2013-09-11 | 新光電気工業株式会社 | 配線基板 |
| WO2009051120A1 (ja) * | 2007-10-16 | 2009-04-23 | Sumitomo Bakelite Company Limited | 半導体素子搭載基板 |
| JP2009231596A (ja) * | 2008-03-24 | 2009-10-08 | Fujitsu Ltd | 多層配線板、多層配線板ユニット、および電子機器 |
| US8071891B2 (en) * | 2009-02-25 | 2011-12-06 | Himax Media Solutions, Inc. | Interconnect structure |
| US9793199B2 (en) * | 2009-12-18 | 2017-10-17 | Ati Technologies Ulc | Circuit board with via trace connection and method of making the same |
| US8624127B2 (en) * | 2010-02-26 | 2014-01-07 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
| JP5578962B2 (ja) * | 2010-06-24 | 2014-08-27 | 新光電気工業株式会社 | 配線基板 |
| KR101148385B1 (ko) | 2010-12-08 | 2012-05-21 | 삼성전기주식회사 | 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법 |
| JP5848110B2 (ja) * | 2011-02-15 | 2016-01-27 | 日本特殊陶業株式会社 | 多層配線基板の製造方法 |
| JP5825665B2 (ja) * | 2011-09-30 | 2015-12-02 | 株式会社ダイヘン | 抵抗溶接制御装置 |
| JP2012146990A (ja) * | 2012-02-22 | 2012-08-02 | Sumitomo Bakelite Co Ltd | 多層回路基板、多層回路基板の製造方法および半導体装置 |
| JP2013211518A (ja) * | 2012-02-28 | 2013-10-10 | Ngk Spark Plug Co Ltd | 多層配線基板およびその製造方法 |
| KR101332079B1 (ko) * | 2012-03-29 | 2013-11-22 | 삼성전기주식회사 | 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판 |
| JP2014067972A (ja) * | 2012-09-27 | 2014-04-17 | Hitachi Chemical Co Ltd | 多層配線基板及びその製造方法 |
| JP2014067974A (ja) * | 2012-09-27 | 2014-04-17 | Hitachi Chemical Co Ltd | 多層配線基板及びその製造方法 |
| CN103857211B (zh) * | 2012-11-28 | 2017-03-01 | 富葵精密组件(深圳)有限公司 | 透明电路板及其制作方法 |
| JP2015213138A (ja) * | 2014-05-07 | 2015-11-26 | イビデン株式会社 | パッケージ基板及びパッケージ基板の製造方法 |
| JP6330697B2 (ja) * | 2015-02-27 | 2018-05-30 | カシオ計算機株式会社 | 基板ユニット及び時計 |
| US10026687B1 (en) | 2017-02-20 | 2018-07-17 | Globalfoundries Inc. | Metal interconnects for super (skip) via integration |
| US9805972B1 (en) | 2017-02-20 | 2017-10-31 | Globalfoundries Inc. | Skip via structures |
| US10892213B2 (en) * | 2018-12-28 | 2021-01-12 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
| EP3716326A1 (en) | 2019-03-25 | 2020-09-30 | Mitsubishi Electric R&D Centre Europe B.V. | Electrically power assembly with thick electrically conductive layers |
| CN111683469A (zh) * | 2020-05-27 | 2020-09-18 | 西安金百泽电路科技有限公司 | 一种改善盲孔开路的pcb制作方法 |
| CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
| US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
| US5527998A (en) * | 1993-10-22 | 1996-06-18 | Sheldahl, Inc. | Flexible multilayer printed circuit boards and methods of manufacture |
| JPH08264956A (ja) * | 1995-03-23 | 1996-10-11 | Internatl Business Mach Corp <Ibm> | 電気的接続構造 |
| US5745984A (en) * | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
| US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| TW331698B (en) * | 1996-06-18 | 1998-05-11 | Hitachi Chemical Co Ltd | Multi-layered printed circuit board |
-
2001
- 2001-02-13 JP JP2001035435A patent/JP3760101B2/ja not_active Expired - Fee Related
- 2001-06-14 US US09/880,037 patent/US6531661B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246760A (ja) | 2002-08-30 |
| US6531661B2 (en) | 2003-03-11 |
| US20020108776A1 (en) | 2002-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3760101B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP5558623B1 (ja) | 配線基板 | |
| JP6293998B2 (ja) | 多層回路基板の製造方法及びその製造方法によって製造された多層回路基板 | |
| JP2004087856A (ja) | 多層配線基板 | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| JP4075673B2 (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
| JP2004311736A (ja) | チップ部品内蔵ビルドアップ多層配線板の製造方法 | |
| KR100843368B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| CN105409334B (zh) | 使用可去除覆盖层形成具有电镀透孔的层叠结构的方法 | |
| JP5753471B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JPH1013028A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
| KR20100012814A (ko) | 빌드업 기판 | |
| KR101056898B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| KR102268388B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP2010123829A (ja) | プリント配線板とその製造方法 | |
| WO2002056655A1 (fr) | Carte de circuit imprime et son procede de fabrication | |
| KR100722605B1 (ko) | 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 제조방법 | |
| JP4961180B2 (ja) | プリント配線板 | |
| JP3645780B2 (ja) | ビルドアップ多層プリント配線板とその製造方法 | |
| JP2002151813A (ja) | プリント配線基板およびその製造方法 | |
| KR100607626B1 (ko) | 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법 | |
| CN107636819B (zh) | 印刷电路板和制造印刷电路板的方法 | |
| US9736939B2 (en) | Printed circuit board and method of manufacturing printed circuit board | |
| JP2023108478A (ja) | 配線基板 | |
| JP3725489B2 (ja) | 配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050804 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060106 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |