JP2002246760A - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法

Info

Publication number
JP2002246760A
JP2002246760A JP2001035435A JP2001035435A JP2002246760A JP 2002246760 A JP2002246760 A JP 2002246760A JP 2001035435 A JP2001035435 A JP 2001035435A JP 2001035435 A JP2001035435 A JP 2001035435A JP 2002246760 A JP2002246760 A JP 2002246760A
Authority
JP
Japan
Prior art keywords
build
wiring board
multilayer printed
printed wiring
materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001035435A
Other languages
English (en)
Other versions
JP3760101B2 (ja
Inventor
Katsumi Uchikawa
克美 内川
Keiji Arai
啓二 新居
Kazuhiko Iijima
和彦 飯島
Naohito Maezawa
尚人 前澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001035435A priority Critical patent/JP3760101B2/ja
Priority to US09/880,037 priority patent/US6531661B2/en
Publication of JP2002246760A publication Critical patent/JP2002246760A/ja
Application granted granted Critical
Publication of JP3760101B2 publication Critical patent/JP3760101B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 適切に電子部品を実装できるとともに、軽量
かつ高強度な多層プリント配線板を、コスト的に有利に
提供する。 【解決手段】 少なくとも一面２１，２２にベース配線
２１ａ，２２ａがパターン形成されたベース材２に対し
て、少なくとも一面３０，４０，５０，６０にビルドア
ップ配線３０ａ，４０ａ，５０ａ，６０ａがパターン形
成された少なくとも１つの内層ビルドアップ材３，４お
よび外層ビルドアップ材５，６が積層された形態を有
し、かつベース配線２１ａ，２２ａとビルドアップ配線
３０ａ〜６０ａとの間がビアホール５Ａ〜５Ｈに形成さ
れた導体部６Ａ〜６Ｈを介して導通接続された多層プリ
ント配線板において、内層ビルドアップ材３，４をガラ
ス繊維により補強されていない樹脂材料により形成し、
外層ビルドアップ材５，６をガラス繊維により補強され
た樹脂材料により形成した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線がパターン形
成されたベース材上に、配線がパターン形成された少な
くとも１つの内層ビルドアップ材および外層ビルドアッ
プ材が積層されて配線が多層化され、最外層部のビルド
アップ材上に電子部品が実装されるように構成された多
層プリント配線板、およびそれを製造する方法に関す
る。
【０００２】
【従来の技術】多層プリント配線板の一例として、図５
に示したようなものがある。この図に示した多層プリン
ト配線板Ｙは、一面７０Ａおよび他面７０Ｂの双方にベ
ース配線７０ａ，７０ｂがパターン形成されたコア材７
０に対して、その一面７０Ａ側および他面７０Ｂ側のそ
れぞれにビルドアップ材７１，７２，７３，７４が２つ
ずつ積層されている。これらのビルドアップ材７１，７
２，７３，７４の一面７１Ａ，７２Ａ，７３Ａ，７４Ａ
には、ビルドアップ配線７１ａ，７２ａ，７３ａ，７４
ａが設けられており、図５の多層プリント配線板Ｙでは
合計６層の配線７０ａ，７０ｂ，７１ａ〜７４ａが形成
されている。
【０００３】コア材７０においては、一面７０Ａに設け
られたベース配線７０ａと他面７０Ｂに設けられたベー
ス配線７０ｂとの間がビアホール（ＢＶＨ）８Ａに形成
された導体部９Ａを介して導通接続されている。そし
て、ベース配線７０ａ，７０ｂ、ビルドアップ配線７１
ａ〜７４ａの相互間は、スルーホール８Ｂ〜８Ｈに形成
された導体部９Ｂ〜９Ｈを介して導通接続されている。
このような多層プリント配線板Ｙに対しては、最外層の
ビルドアップ材７３，７４上に各種の電子部品が実装さ
れる。
【０００４】図５に示した多層プリント配線板Ｙは、図
６ないし図８に示したプロセスを経て製造される。
【０００５】まず、図６（ａ）に示したように銅などに
より導体層７０ａ′，７０ｂ′が両面７０Ａ，７０Ｂに
形成されたコア材７０を準備した後、図６（ｂ）に示し
たようにコア材７０に対して機械加工などによりビアホ
ール８Ａを形成する。次いで、図６（ｃ）に示したよう
に無電解めっきなどによりビアホール８Ａの内面に導体
部９Ａを形成した後、図６（ｄ）に示したようにエッチ
ング処理によりベース配線７０ａ，７０ｂをパターン形
成する。
【０００６】次いで、図７（ａ）に示したように一面７
１Ａ，７２Ａに銅などの導体層７１ａ′，７２ａ′が形
成されたビルドアップ材７１，７２をコア材７０と接合
して積層した後、ビルドアップ材７１，７２に対して、
先と同様な手法により、図７（ｂ）に示したようにビア
ホール８Ｂ，８Ｃ，８Ｄを形成し、図７（ｃ）に示した
ように導体部９Ｂ，９Ｃ，９Ｄを形成し、さらに図７
（ｄ）に示したようにビルドアップ配線７１ａ，７２ａ
を形成する。このようにして、ビルドアップ配線７１
ａ，７２ａとベース配線７０ａ，７０ｂとの間を導体部
９Ｂ〜９Ｄを介して接続する。そして、図８（ａ）〜
（ｄ）に示したように、ビルドアップ材７３，７４の積
層、ビアホール８Ｅ，８Ｆ，８Ｇ，８Ｈの形成、導体部
９Ｅ，９Ｆ，９Ｇ，９Ｈの形成、およびビルドアップ配
線７３ａ，７４ａの形成を行う。
【０００７】図５に示した多層プリント配線板Ｙでは、
ビルドアップ材７１〜７４として同一の材料からなるも
のが使用されている。たとえば、多層プリント配線板Ｙ
の軽量化を図る場合には、樹脂付き銅箔（ＲＣＣ）から
各ビルドアップ材７１〜７４が形成され、多層プリント
配線板Ｙの強度（とくに曲げ強度）を大きくする場合に
は、ガラスエポキシ樹脂などのガラス繊維強化樹脂から
各ビルドアップ材７１〜７４が形成される。
【０００８】
【発明が解決しようとする課題】しかしながら、多層プ
リント配線板Ｙの軽量化を図った場合には、多層プリン
ト配線板Ｙの強度を十分に確保するのが困難であるた
め、最外層であるビルドアップ配線７３ａ，７４ａに対
する電子部品の実装性に問題がある。つまり、電子部品
の実装時に多層プリント配線板Ｙが反りやすいため、適
切に電子部品を実装することができないことがある。そ
の反面、ガラスエポキシ樹脂のようなガラス繊維で補強
された材料を使用した場合には、レーザによるビアホー
ル８Ａ〜８Ｈの形成が困難であるばかりか、重量が大き
くなってしまう。
【０００９】また、レーザ加工によりビアホール８Ａ〜
８Ｈを形成する場合、そのビアホール８Ａ〜８Ｈの径は
通常３０〜２００μｍとされるが、ビアホール８Ａ〜８
Ｈの内面に対して無電解めっきにより導体部９Ａ〜９Ｈ
を形成する方法では、ビアホール８Ａ〜８Ｈ内を銅によ
り埋めることは困難である。そのため、レーザ加工およ
び無電解メッキのみによりビアホール８Ａ〜８Ｈを形成
した場合には、ビルドアップ配線７３ａ，７４ａの表面
は、ビアホール８Ｅ〜８Ｈが形成された部分に凹部が形
成されてしまい、この場合には、ビアホール８Ｅ〜８Ｈ
上に直接電子部品を実装することが困難となって、電子
部品の実装位置の制約が大きくなってしまう。このよう
な不具合を回避するためには、導体ペーストを充填する
などして凹部を埋める必要があり、製造工程が煩雑化
し、また導体ペーストを充填したビアホール８Ｅ〜８Ｈ
上に電子部品を実装するのは電子部品の接続信頼性など
の面から問題がある。
【００１０】本発明は、このような事情のもとに考えだ
されたものであって、適切に電子部品を実装できるとと
もに、軽量かつ高強度な多層プリント配線板を、コスト
的に有利に提供することを課題としている。
【００１１】
【課題を解決するための手段】本発明では、上記した課
題を解決するため、次の技術的手段を講じている。
【００１２】すなわち、本発明により提供される多層プ
リント配線板は、少なくとも一面にベース配線がパター
ン形成されたベース材に対して、少なくとも一面にビル
ドアップ配線がパターン形成された少なくとも１つの内
層ビルドアップ材、および外層ビルドアップ材が積層さ
れた形態を有し、かつ上記ベース配線と上記ビルドアッ
プ配線との間が、ビアホールに形成された導体部を介し
て導通接続された多層プリント配線板であって、上記内
層ビルドアップ材は、ガラス繊維により強化されていな
い樹脂材料により形成され、上記外層ビルドアップ材は
ガラス繊維により強化された樹脂材料により形成されて
いることを特徴としている。
【００１３】この構成では、ガラス繊維強化樹脂材料に
より構成された外層ビルドアップ材により、多層プリン
ト配線板全体としての剛性（とくにが曲げ剛性）が高く
維持されている。つまり、ガラス繊維強化樹脂材料は剛
性が高く曲がりにくいため、多層プリント配線板の少な
くとも一方の最外部として曲げ剛性の高い外層ビルドア
ップ材が配置されていれば、多層プリント配線板として
の曲げ剛性は、当該外層ビルドアップ材により維持され
る。その結果、多層プリント配線板が反りにくくなるた
め、最外部に配置された外層ビルドアップ材に対して電
子部品を適切に実装できるようになる。
【００１４】その一方、内層ビルドアップ材は、ガラス
繊維により強化されていない材料により構成されている
から、内層ビルドアップ材として比重の小さな材料を採
用することにより、多層プリント配線板の軽量化をも同
時に図ることができる。
【００１５】なお、ベース材と１つの外層ビルドアップ
材との間に介在する内層ビルドアップ材は、１つであっ
ても２つ以上あってもよく、２つ以上の内層ビルドアッ
プ材を介在させる場合には、そのうちの少なくとも１つ
がガラス繊維により強化されていないものであればよ
い。
【００１６】ベース材に対しては、一面側にのみ内層ビ
ルドアップ材および外層ビルドアップ材を積層してもよ
いが、ベース材の一面側のみならず、他面側にも内層ビ
ルドアップ材および外層ビルドアップ材を積層するよう
に構成してもよい。
【００１７】この構成では、一対の外層ビルドアップ材
によりベース材および内層ビルドアップ材が挟み込まれ
た格好とされているため、多層プリント配線板の剛性を
より高い水準で維持できるようになる。つまり、２つの
最外層のそれぞれが剛性の高いものとされていれば、１
つの方向に対する曲げ力に対してばかりでなく、それと
反対方向の曲げ力に対しても有効に対抗できることがで
きる。
【００１８】内層ビルドアップ材を構成する材料として
は、フェノール樹脂、エポキシ樹脂、ポリイミド樹脂な
どの熱硬化性樹脂が挙げられ、外層ビルドアップ材を構
成する材料としては、例示した熱硬化性樹脂をガラス繊
維で強化したものが挙げられる。ガラス繊維は、平織り
したガラスクロスの形態であっても、不織布の形態であ
ってもよい。
【００１９】一方、コア材を構成する材料は、絶縁性を
有する材料であれば特に限定されないが、多層プリント
配線板の軽量化をより確実に図るためには、内層ビルド
アップ材と同様にガラス繊維で強化していない樹脂材料
を使用するのが好ましい。
【００２０】ベース配線およびビルドアップ配線は、た
とえばベース材やビルドアップ材を構成する絶縁材上に
銅など導体層を設けた後にフォトリソグラフィなどの手
法によりマスクを形成し、導体層にエッチング処理を施
すことにより形成される。導体層は、たとえば絶縁材上
に銅箔などの金属箔を貼着することにより、あるいはめ
っきや蒸着などの手段により金属膜を成長させることに
より形成される。
【００２１】また、ビアホールは、たとえばドリルによ
る機械加工、レーザ加工、プラズマエッチング処理、フ
ォトリソグラフィなどにより形成され、その内径は、た
とえば３０〜２００μｍとされる。
【００２２】レーザ加工によりビアホールを形成する場
合には、外層ビルドアップ材は、開繊ガラスクロスに熱
硬化性樹脂を含浸させた偏平ガラスクロスプリプレグを
用いて形成するのが好ましい。開繊ガラスクロスは、通
常のガラスクロスよりもガラス繊維の密度が小さいもの
である。したがって、ガラスクロスにおける縦糸と横糸
の交差部分が占める割合が小さく隙間が多いため、レー
ザ加工によっても安定してビアホールを形成することが
できる。
【００２３】また、内層ビルドアップ材または外層ビル
ドアップ材に対してスルーホールを形成する際には、当
該スルーホールに連通するようにベース材に対して同時
にスルーホールを形成するのが好ましい。そうすれば、
ベース材にビルドアップ材を積層する前の段階におい
て、ベース材に対してビアホールや導体部を形成する必
要がなくなり、ビルドアップ材に対するビアホールや導
体部の形成と同時にベース材に対してビアホールや導体
部が形成されるために製造工程が簡略化され、製造コス
ト的に有利となる。
【００２４】一方、導体部は、たとえばビアホールの内
面にめっきを施すことにより形成される。めっき方法と
しては、無電解めっきが一般的であるが、パルスめっき
法により導体部を形成するのが好ましい。
【００２５】ここで、パルスめっきは、めっき対象物に
対して正負の電位を交互に与えるめっき方法である。こ
のめっき方法では、たとえば正の電位を与えたときにめ
っき層が成長し、負の電位を与えたときにめっき層が除
去される。このめっき層の成長量は、粗面ほうが滑面よ
りも大きく、その除去量は滑面のほうが粗面よりも大き
くなる。そのため、パルスめっき法では、粗面に対して
集中的にめっき層を形成することができる。ビアホール
は、たとえばレーザ加工により形成され、またビルドア
ップ材としては、たとえばガラスクロスで強化したもの
が使用されるから、ビアホールの内面は通常は粗面とな
っているため、パルスめっき法ではビアホールの内面に
対して集中的にめっきを行うことができる。その結果、
ビアホールの内径が、たとえば３０〜２００μｍ程度で
あり、絶縁材の厚みが０．０５〜０．５ｍｍ程度であれ
ば、パルスめっきによりビアホールの内部を導体により
埋めてフィルドビアとすることができるようになる。
【００２６】したがって、パルスめっき法により最外部
に配置されたビルドアップ材のビアホールを埋めれば、
ビアホールに導体ペーストを充填するといった煩雑な作
業を行うまでもなく、ビアホール上に電子部品を実装で
きるようになり、実装される電子部品の接続信頼性も十
分に確保でき、また電子部品の実装位置の制約も小さく
できるようになる。
【００２７】また、外層ビルドアップ材は、ガラス繊維
により強化された熱硬化性樹脂のプリプレグを内層ビル
ドアップ材上に載置した後に加熱し、熱硬化性樹脂成分
を硬化させることにより形成するのが好ましい。
【００２８】そうすれば、内層ビルドアップ材やベース
材のビアホールが導体により埋められていなかったとし
ても、それが熱硬化性樹脂成分によって埋められる。そ
の上、当該部分に熱硬化性樹脂成分が入り込むことによ
り、そのアンカー効果によって外層ビルドアップ材が強
固に接着されたものとすることができる。
【００２９】本発明のその他の利点および特徴について
は、以下に行う発明の実施の形態の説明から、より明ら
かとなるであろう。
【００３０】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図１ないし図４を参照して具体的に説明す
る。なお、図１は、本発明に係る多層プリント配線板の
一例を示す断面図、図２ないし図４は、図１に示した多
層プリント配線板の製造方法を説明するための断面図で
ある。
【００３１】図１に示した多層プリント配線板１は、第
１面２１および第２面２２のそれぞれに配線２１ａ，２
２ａがパターン形成されたコア材（ベース材）２を有し
ている。コア材２の第１面２１および第２面２２には、
内層ビルドアップ材３，４が積層されている。これらの
内層ビルドアップ材３，４は、ガラス繊維により強化さ
れていない樹脂材料により構成されており、その一面３
０，４０には、ビルドアップ配線３０ａ，４０ａがパタ
ーン形成されている。
【００３２】ビルドアップ配線３０ａは、ビアホール５
Ａ，５Ｂに形成された導体部６Ａ，６Ｂを介して、ベー
ス配線２１ａ，２２ａと接続され、ビアホール５Ｃに形
成された導体部６Ｃを介して、ビルドアップ配線４０ａ
と接続されている。ビルドアップ配線４０ａはさらに、
ビアホール５Ｄに形成された導体部６Ｄを介して、ベー
ス配線２２ａと接続されている。
【００３３】なお、ビアホール５Ａは、その内部が導体
により埋められたフィルドビアとされており、ビアホー
ル５Ｂは、ベース配線２１ａを飛び超えてベース配線２
２ａとビルドアップ配線３０ａとの接続するスキップビ
ア（スタックビア）とされており、ビアホール５Ｃは、
コア材２を貫通するバリッドビアホール（ＢＶＨ）とさ
れている。
【００３４】内層ビルドアップ材３，４の一面３０，４
０には、外層ビルドアップ材５，６が積層されている。
外層ビルドアップ材５，６は、たとえば開繊ガラスクロ
スにエポキシ樹脂を含浸させた材料などにより形成され
ており、内層ビルドアップ材３，４よりも剛性が高くな
るように形成されている。これらの外層ビルドアップ材
５，６の一面５０，６０には、ビルドアップ配線５０
ａ，６０ａがパターン形成されている。
【００３５】ビルドアップ配線５０ａは、ビアホール５
Ｅに充填された導体部６Ｅを介してビルドアップ配線３
０ａと接続され、ビルドアップ配線６０ａは、ビアホー
ル５Ｆ，５Ｇ，５Ｈに充填された導体部６Ｆ，６Ｇ，６
Ｈを介してビルドアップ配線４０ａと接続されている。
なお、ビアホール５Ｈは、内層ビルドアップ材４に形成
されたビアホール５Ｄの直下に形成され、これらのビア
ホール５Ｄ，５Ｈは、各々が導体部６Ｄ，６Ｈによって
埋められた結果、スタックビアとされている。
【００３６】次に、図１に示した多層プリント配線板１
の製造方法を図２ないし図４を参照して説明する。
【００３７】まず、図２（ａ）に示したように第１面２
１および第２面２２のそれぞれに導体層２１ａ′，２２
ａ′が形成されたコア材２を準備する。コア材２として
は、たとえばガラス繊維により強化されていないエポキ
シ樹脂により構成されたものが使用される。なお、コア
材２は、後に説明する外層ビルドアップ材５，６よりも
比重の小さな材料により形成するのが好ましい。一方、
導体層２１ａ′，２２ａ′は、たとえば銅などの金属箔
をコア材２に貼着することにより、あるいはコア材２上
に、めっきや蒸着などの手法により金属層を成長させる
ことにより形成される。
【００３８】次いで、図２（ｂ）に示したように、導体
層２１ａ′，２２ａ′をエッチング処理してベース配線
２１ａ，２２ａをパターン形成する。ベース配線２１
ａ，２２ａは、たとえば導体層２１ａ′，２２ａ′上
に、形成すべきパターンに応じた開口部が設けられたマ
スクをフォトリソグラフィなどの公知の手法により形成
した後、エッチング液などにより導体層２１ａ′，２２
ａ′における開口部から露出する部分を除去することに
より形成される。
【００３９】続いて、図３（ａ）に示したように、コア
材２上に、一面３０，４０に導体層３０ａ′，４０ａ′
が形成された内層ビルドアップ材３，４を積層する。こ
れらの内層ビルドアップ材３，４は、ガラス繊維により
強化されていない材料、たとえばエポキシ樹脂により形
成されている。各導体層３０ａ′，４０ａ′は、先に説
明した手法と同様にしてめっきや蒸着などの手法により
形成されるが、コア材２に対して内層ビルドアップ材
３，４を積層した後に形成してもよいし、内層ビルドア
ップ材３，４を積層する前にビルドアップ材３，４に予
め形成しておいてもよい。
【００４０】次いで、図３（ｂ）に示したようにビアホ
ール５Ａ〜５Ｄを形成する。ビアホール５Ａは、内層ビ
ルドアップ材３のみを貫通するものであり、たとえば内
層ビルドアップ材３の一面３０側からレーザ加工を施す
ことにより形成される。ビアホール５Ｂは、内層ビルド
アップ材３とコア材２の双方を貫通するものであり、た
とえば内層ビルドアップ材３の一面３０側からレーザ加
工を施すことにより、内層ビルドアップ３およびコア材
２の双方に対する穴あけが同時に行われる。ビアホール
５Ｃは、内層ビルドアップ材３，４とコア材２を貫通す
るものであり、たとえば内層ビルドアップ材３の一面３
０側からドリルによる機械加工を施すことにより、内層
ビルドアップ３およびコア材２の双方に対する穴あけが
同時に行われる。ビアホール５Ｄは、内層ビルドアップ
材４のみを貫通するものであり、たとえば内層ビルドア
ップ材４の一面４０側からレーザ加工を施すことにより
形成される。もちろん、コア材２や内層ビルドアップ材
３，４の厚みが小さい場合には、ビアホール５Ｃをレー
ザ加工により形成してもよい。なお、各ビアホール５Ａ
〜５Ｄの径は、たとえば３０〜２００μｍとされる。
【００４１】次いで、図３（ｃ）に示したように、各ス
ルーホール５Ａ〜５Ｄ内に導体部６Ａ〜６Ｄを形成し、
導体層３０ａ′とベース配線２１ａ，２２ａ、導体層４
０ａ′とベース配線３０ａ、および導体層３０ａ′，４
０ａ′の相互間を導通接続する。
【００４２】これらの導体部６Ａ〜６Ｄは、たとえばパ
ルスめっき法により同時に形成される。各ビアホール５
Ａ〜５Ｄは、レーザ加工や機械加工により形成されるた
め、めっきなどの手法により形成される導体層３０
ａ′，４０ａ′の表面に比べれば、その内面は粗いもの
となっている。そのため、先にも説明したように、パル
スめっき法によれば、ビアホール５Ａ〜５Ｄに対して集
中的に導体部６Ａ〜６Ｄを形成することができ、比較的
に浅いビアホール５Ａ，５Ｄは、その内部が埋められて
フィルドビアとされる。
【００４３】次いで、図３（ｄ）に示したように、導体
層３０ａ′，４０ａ′をエッチング処理してビルドアッ
プ配線３０ａ，４０ａをパターン形成する。これによ
り、ビルドアップ配線３０ａ，４０ａとベース配線２１
ａ，２２ａとの間やビルドアップ配線３０ａ，４０ａの
相互間が導通接続されたものとなる。
【００４４】図３を参照して説明した工程においては、
コア材２に対する穴開けは、内層ビルドアップ材３，４
に対する穴開けと同時に行われ、コア材２の穴への導体
部の形成は、同時に形成された内層ビルドアップ材３，
４の穴への導体部の形成と同時に行われる。そのため、
図２からも明らかなように、内層ビルドアップ材３，４
を積層していないコア材２に対しては、穴あけ工程やめ
っき工程などを行う必要がないため、多層プリント配線
板の製造工程が簡略化され、コスト的に有利となる。
【００４５】続いて、図４（ａ）に示したように、内層
ビルドアック材３，４上に、一面５０，６０に導体層５
０ａ′，６０ａ′が形成された外層ビルドアップ材５，
６を積層する。これらの外層ビルドアップ材５，６は、
内層ビルドアップ材３，４より剛性が高くされており、
たとえば開繊ガラスクロスにエポキシ樹脂を含浸させた
プリプレグなど用いて形成されている。
【００４６】プリプレグを用いる場合、このプリプレグ
を内層３，４上に載置した状態でこれを加熱して熱硬化
性樹脂成分を硬化させることにより、内層ビルアップ材
３，４上に外層ビルドアップ材５，６が積層される。こ
の過程においては、未硬化の熱硬化性樹脂成分がビアホ
ール５Ｂ，５Ｃの空き空間に入り込んで硬化する。その
ため、そのアンカー効果によって外層ビルドアップ材
５，６は内層ビルアップ材３，４に対して強固に接合さ
れる。
【００４７】なお、導体層５０ａ′，６０ａ′もまた、
めっきや蒸着などの手法により形成され、各導体層５０
ａ′，６０ａ′は内層ビルドアップ材３，４に対して外
層ビルドアップ材５，６を積層した後に形成してもよい
し、内層ビルドアップ材３，４を積層する前に内層ビル
ドアップ材３，４に予め形成しておいてもよい。
【００４８】次いで、図４（ｂ）に示したようにビアホ
ール５Ｅ〜５Ｈを形成する。これらのビアホール５Ｅ〜
５Ｈは、１つの外層ビルドアップ材５，６のみを貫通す
るものであり、たとえば外層ビルドアップ材５，６の一
面５０，６０側からレーザ加工を施すことにより形成さ
れる。なお、ビアホール５Ｈは、内層ビルドアップ材４
のビアホール５Ｄの直下に形成される。また、各ビアホ
ール５Ｅ〜５Ｇの径は、たとえば３０〜２００μｍとさ
れる。
【００４９】次いで、図４（ｃ）に示したように、各ス
ルーホール５Ｅ〜５Ｈ内に導体部６Ｅ〜６Ｈを形成し、
導体層５０ａ′，６０ａ′とビルドアップ配線３０ａ，
４０ａとの間を導通接続する。これらの導体部６Ｅ〜６
Ｈは、たとえばパルスめっき法により同時に形成され、
ビアホール５Ｅ〜５Ｈはフィルドビアとして形成され
る。そして、ビアホール５Ｈがビアホール５Ｄの直下に
形成されている結果、これらのビアホール５Ｄ，５Ｈは
スタックビアとされる。
【００５０】次いで、図４（ｄ）に示したように、導体
層５０ａ′，６０ａ′をエッチング処理してビルドアッ
プ配線５０ａ，６０ａをパターン形成する。これによ
り、ビルドアップ配線５０ａ，６０ａとビルドアップ配
線３０ａ，４０ａとの間が導通接続されたものとなる。
【００５１】このような多層プリント配線板１では、最
外部である外層ビルドアップ材５，６は内層ビルドアッ
プ材３，４よりも剛性が高く、内層ビルドアップ材３，
４は、ビルドアップ材５，６よりも比重の小さな材料に
より形成することが可能となる。そのため、多層プリン
ト配線板１では、相対的に剛性の高いビルドアップ材
５，６により多層プリント配線板１の全体としての剛性
（とくに曲げ剛性）が高く維持されている。その一方、
内層ビルドアップ材３，４は、ガラスクロスなどにより
強化されていない比重の小さな材料により形成すること
ができるため、多層プリント配線板１の軽量化をも同時
に図ることができる。
【００５２】たとえば、コア材およびビルドアップ材を
全て樹脂付き銅箔（ＲＣＣ）で形成した場合（従来）
と、コア材および２つの内層ビルドアップ材をＲＣＣで
形成するとともに外層ビルドアップ材を開繊ガラスクロ
スで強化したエポキシ樹脂で形成した場合（本願）を比
較すれば、外層ビルドアップ材の材料以外の条件が同じ
であれば、本願の多層プリント配線板の曲げ強度は、従
来のものに比べて約４０％向上する。
【００５３】とくに、図１に示した多層プリント配線板
１のように、相対的に剛性の高い一対の外層ビルドアッ
プ材５，６を最外部に配置した構成とすれば、多層プリ
ント配線板１が反りにくくなるため、多層プリント配線
板１の剛性をより高い水準で維持できるようになる。そ
ればかりか、多層プリント配線板１が反りにくいものと
なるため、外層ビルドアップ材に対して、電子部品を適
切に実装できるようになる。
【００５４】また、外層ビルドアップ材５，６に形成さ
れたビアホール５Ｅ〜５Ｈは、パルスめっきにより導体
部６Ｅ〜６Ｈの形成することによりフィルドビアとされ
ている。そのため、導体部６Ｅ〜６Ｈの形成後にビアホ
ール５Ｅ〜５Ｈの内部を導体ペーストなどにより埋める
までもなく、ビルドアップ配線５０ａ，６０ａ上に適切
に電子部品を実装できる。その結果、電子部品の実装部
位の制約が小さくなって配線密度や実装密度を向上させ
ることができるようになる。
【００５５】なお、外層ビルドアップ材および内層ビル
ドアップ材は少なくともコア材（ベース材）の第１面ま
たは第２面の一方に設ければよく、必ずしもコア材の第
１面および第２面の双方に設ける必要はない。また、１
つの外層ビルドアップ材とコア材との間に介在する内層
ビルドアップ材の数は少なくと１つあればよく、２つ以
上であってもかまわない。この場合には、少なくとも１
つの内層ビルドアップ材はガラス繊維により強化されて
いないものが使用される。
【００５６】（付記１） 少なくとも一面にベース配線
がパターン形成されたベース材に対して、少なくとも一
面にビルドアップ配線がパターン形成された少なくとも
１つの内層ビルドアップ材、および外層ビルドアップ材
が積層された形態を有し、かつ上記ベース配線と上記ビ
ルドアップ配線との間が、ビアホールに形成された導体
部を介して導通接続された多層プリント配線板であっ
て、上記内層ビルドアップ材は、ガラス繊維により強化
されていない樹脂材料により形成され、上記外層ビルド
アップ材はガラス繊維により強化された樹脂材料により
形成されていることを特徴とする、多層プリント配線
板。 （付記２） 上記ベース材の一面および他面の双方に、
上記内層ビルドアップ材および上記外層ビルドアップ材
が積層されている、付記１に記載の多層プリント配線
板。 （付記３） 上記ガラス繊維は、開繊ガラスクロスであ
る、付記１または２に記載の多層プリント配線板。 （付記４） 付記３に記載した多層プリント配線板を形
成する方法であって、上記ビアホールをレーザ加工によ
り形成することを特徴とする、多層プリント配線板の製
造方法。 （付記５） 付記１ないし３のいずれか１つに記載した
多層プリント配線板を製造する方法であって、上記導体
部は、上記ビアホールの内面にパルスめっきを施すこと
により形成されることを特徴とする、多層プリント配線
板の製造方法。 （付記６） 上記ビアホールの径は、３０〜２００μｍ
である、付記４または５に記載の多層プリント配線板の
製造方法。 （付記７） 付記１ないし３のいずれか１つに記載した
多層プリント配線板を製造する方法であって、上記内層
ビルドアップ材または上記外層ビルドアップ材に対して
スルーホールを形成する際に、当該スルーホールに連通
するように上記ベース材に対して同時にスルーホールを
形成することを特徴とする、多層プリント配線板の製造
方法。 （付記８） 上記外層ビルドアップ材は、ガラス繊維に
より強化された熱硬化性樹脂のプリプレグを上記内層ビ
ルドアップ材上に載置した状態で加熱することにより形
成される、付記４ないし７のいずれか１つに記載の多層
プリント配線板の製造方法。
【００５７】
【発明の効果】以上に説明したように、本発明では、適
切に電子部品を実装できるとともに、軽量かつ高強度な
多層プリント配線板がコスト的に有利に提供される。
【図面の簡単な説明】
【図１】本発明に係る多層プリント配線板の一例を示す
断面図である。
【図２】図１の多層プリント配線板の製造工程を説明す
るための断面図である。
【図３】図１の多層プリント配線板の製造工程を説明す
るための断面図である。
【図４】図１の多層プリント配線板の製造工程を説明す
るための断面図である。
【図５】従来の多層プリント配線板の一例を示す断面図
である。
【図６】図５の多層プリント配線板の製造工程を説明す
るための断面図である。
【図７】図５の多層プリント配線板の製造工程を説明す
るための断面図である。
【図８】図５の多層プリント配線板の製造工程を説明す
るための断面図である。
【符号の説明】
１ 多層プリント配線板 ２ コア材（ベース材） ２１ （コア材の）第１面 ２１ａ ベース配線（第１面の） ２２ （コア材の）第２面 ２２ａ ベース配線（第２面の） ３，４ 内層ビルドアップ材 ３０，４０ （内層ビルドアップ材の）一面 ３０ａ，４０ａ （内層ビルドアップ材の）ビルドアッ
プ配線 ５，６ 外層ビルドアップ材 ５０，６０ （外層ビルドアップ材の）一面 ５０ａ，６０ａ （外層ビルドアップ材の）ビルドアッ
プ配線 ５Ａ〜５Ｇ スルーホール ６Ａ〜６Ｇ 導体部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯島 和彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 前澤 尚人 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5E346 AA06 AA12 AA43 CC04 CC08 CC32 DD02 DD12 DD32 DD44 EE01 EE09 FF04 FF07 FF14 GG15 GG17 GG18 GG22 HH11 HH23

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも一面にベース配線がパターン
    形成されたベース材に対して、少なくとも一面にビルド
    アップ配線がパターン形成された少なくとも１つの内層
    ビルドアップ材および外層ビルドアップ材が積層された
    形態を有し、かつ上記ベース配線と上記ビルドアップ配
    線との間が、ビアホールに形成された導体部を介して導
    通接続された多層プリント配線板であって、 上記内層ビルドアップ材は、ガラス繊維により強化され
    ていない樹脂材料により形成され、上記外層ビルドアッ
    プ材はガラス繊維により強化された樹脂材料により形成
    されていることを特徴とする、多層プリント配線板。
  2. 【請求項２】 上記ベース材の一面および他面の双方
    に、上記内層ビルドアップ材および上記外層ビルドアッ
    プ材が積層されている、請求項１に記載の多層プリント
    配線板。
  3. 【請求項３】 上記ガラス繊維は、開繊ガラスクロスで
    ある、請求項１または２に記載の多層プリント配線板。
  4. 【請求項４】 請求項１ないし３のいずれか１つに記載
    した多層プリント配線板を製造する方法であって、 上記導体部は、上記ビアホールの内面にパルスめっきを
    施すことにより形成されることを特徴とする、多層プリ
    ント配線板の製造方法。
  5. 【請求項５】 請求項１ないし３のいずれか１つに記載
    した多層プリント配線板を製造する方法であって、 上記内層ビルドアップ材または上記外層ビルドアップ材
    に対してスルーホールを形成する際に、当該スルーホー
    ルに連通するように上記ベース材に対して同時にスルー
    ホールを形成することを特徴とする、多層プリント配線
    板の製造方法。
JP2001035435A 2001-02-13 2001-02-13 多層プリント配線板およびその製造方法 Expired - Fee Related JP3760101B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001035435A JP3760101B2 (ja) 2001-02-13 2001-02-13 多層プリント配線板およびその製造方法
US09/880,037 US6531661B2 (en) 2001-02-13 2001-06-14 Multilayer printed circuit board and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001035435A JP3760101B2 (ja) 2001-02-13 2001-02-13 多層プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2002246760A true JP2002246760A (ja) 2002-08-30
JP3760101B2 JP3760101B2 (ja) 2006-03-29

Family

ID=18898872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001035435A Expired - Fee Related JP3760101B2 (ja) 2001-02-13 2001-02-13 多層プリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US6531661B2 (ja)
JP (1) JP3760101B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305374A (ja) * 2001-04-05 2002-10-18 Hitachi Chem Co Ltd プリント配線板
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
WO2009008066A1 (ja) * 2007-07-10 2009-01-15 Ibiden Co., Ltd. 配線基板及びその製造方法
WO2009051120A1 (ja) * 2007-10-16 2009-04-23 Sumitomo Bakelite Company Limited 半導体素子搭載基板
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US8044306B2 (en) 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
KR101148385B1 (ko) 2010-12-08 2012-05-21 삼성전기주식회사 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법
US8222527B2 (en) 2005-08-29 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2012186442A (ja) * 2011-02-15 2012-09-27 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013075316A (ja) * 2011-09-30 2013-04-25 Daihen Corp 抵抗溶接制御装置
JP2013207300A (ja) * 2012-03-29 2013-10-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法及びこれにより製造された多層プリント回路基板
JP2014067974A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014067972A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2022515931A (ja) * 2019-03-25 2022-02-22 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 厚い導電層を備える電気パワーアセンブリ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
JP3790433B2 (ja) * 2001-02-28 2006-06-28 日本無線株式会社 プリント配線板の製造方法
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US7138733B2 (en) * 2001-12-13 2006-11-21 Hewlett-Packard Development Company, L.P. Redundant data and power infrastructure for modular server components in a rack
US20040012097A1 (en) * 2002-07-17 2004-01-22 Chien-Wei Chang Structure and method for fine pitch flip chip substrate
US6759318B1 (en) * 2003-04-15 2004-07-06 Kinsus Interconnect Technology Corp. Translation pad flip chip (TPFC) method for improving micro bump pitch IC substrate structure and manufacturing process
JP4133560B2 (ja) * 2003-05-07 2008-08-13 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板の製造方法およびプリント配線基板
JPWO2004112450A1 (ja) * 2003-06-12 2006-07-20 富士通株式会社 基板実装方法及び実装構造
US20050016762A1 (en) * 2003-07-22 2005-01-27 Unitech Printed Circuit Board Corp. Method of forming a multi-layer printed circuit board and the product thereof
US20050041405A1 (en) * 2003-08-22 2005-02-24 Intel Corporation Stacked via structure that includes a skip via
CN100477180C (zh) * 2003-09-24 2009-04-08 揖斐电株式会社 中继基板及多层印刷电路板
JP4771808B2 (ja) * 2003-09-24 2011-09-14 イビデン株式会社 半導体装置
JP4608297B2 (ja) * 2004-12-06 2011-01-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 積層配線基板の製造方法
TWI294757B (en) * 2005-07-06 2008-03-11 Delta Electronics Inc Circuit board with a through hole wire, and forming method thereof
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8071891B2 (en) * 2009-02-25 2011-12-06 Himax Media Solutions, Inc. Interconnect structure
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
JP2015213138A (ja) * 2014-05-07 2015-11-26 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP6330697B2 (ja) * 2015-02-27 2018-05-30 カシオ計算機株式会社 基板ユニット及び時計
US10026687B1 (en) 2017-02-20 2018-07-17 Globalfoundries Inc. Metal interconnects for super (skip) via integration
US9805972B1 (en) 2017-02-20 2017-10-31 Globalfoundries Inc. Skip via structures
US10892213B2 (en) * 2018-12-28 2021-01-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN111683469A (zh) * 2020-05-27 2020-09-18 西安金百泽电路科技有限公司 一种改善盲孔开路的pcb制作方法
CN112867243A (zh) * 2021-01-06 2021-05-28 英韧科技(上海)有限公司 多层电路板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
TW331698B (en) * 1996-06-18 1998-05-11 Hitachi Chemical Co Ltd Multi-layered printed circuit board

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305374A (ja) * 2001-04-05 2002-10-18 Hitachi Chem Co Ltd プリント配線板
US7937828B2 (en) 2005-08-26 2011-05-10 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
US8222527B2 (en) 2005-08-29 2012-07-17 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
KR101342031B1 (ko) * 2005-08-29 2013-12-16 신꼬오덴기 고교 가부시키가이샤 다층 배선 기판 및 그 제조 방법
US9040836B2 (en) 2005-08-29 2015-05-26 Shinko Electric Industries Co., Ltd. Multilayered wiring board and method for fabricating the same
JP2007115954A (ja) * 2005-10-21 2007-05-10 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
WO2009008066A1 (ja) * 2007-07-10 2009-01-15 Ibiden Co., Ltd. 配線基板及びその製造方法
JPWO2009008066A1 (ja) * 2007-07-10 2010-09-02 イビデン株式会社 配線基板及びその製造方法
JP5001368B2 (ja) * 2007-07-10 2012-08-15 イビデン株式会社 配線基板及びその製造方法
US8044306B2 (en) 2007-07-11 2011-10-25 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
US8513539B2 (en) 2007-07-11 2013-08-20 Ibiden Co., Ltd. Wiring board and method of manufacturing the same
JP2009111358A (ja) * 2007-10-12 2009-05-21 Shinko Electric Ind Co Ltd 配線基板
WO2009051120A1 (ja) * 2007-10-16 2009-04-23 Sumitomo Bakelite Company Limited 半導体素子搭載基板
US8269332B2 (en) 2007-10-16 2012-09-18 Sumitomo Bakelite Company, Ltd. Semiconductor element mounting board
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
JP2012004440A (ja) * 2010-06-18 2012-01-05 Shinko Electric Ind Co Ltd 配線基板
JP2012009606A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板
KR101148385B1 (ko) 2010-12-08 2012-05-21 삼성전기주식회사 비아 구조물 및 그 형성 방법, 그리고 상기 비아 구조물을 갖는 회로 기판 및 상기 회로 기판의 제조 방법
JP2012186442A (ja) * 2011-02-15 2012-09-27 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013075316A (ja) * 2011-09-30 2013-04-25 Daihen Corp 抵抗溶接制御装置
JP2012146990A (ja) * 2012-02-22 2012-08-02 Sumitomo Bakelite Co Ltd 多層回路基板、多層回路基板の製造方法および半導体装置
JP2013207300A (ja) * 2012-03-29 2013-10-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法及びこれにより製造された多層プリント回路基板
JP2014067974A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2014067972A (ja) * 2012-09-27 2014-04-17 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
JP2022515931A (ja) * 2019-03-25 2022-02-22 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 厚い導電層を備える電気パワーアセンブリ
JP7214008B2 (ja) 2019-03-25 2023-01-27 ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ 厚い導電層を備える電気パワーアセンブリ

Also Published As

Publication number Publication date
US6531661B2 (en) 2003-03-11
JP3760101B2 (ja) 2006-03-29
US20020108776A1 (en) 2002-08-15

Similar Documents

Publication Publication Date Title
JP2002246760A (ja) 多層プリント配線板およびその製造方法
US8493747B2 (en) Flex-rigid wiring board and method for manufacturing the same
JP6180997B2 (ja) 配線基板
US20110198111A1 (en) Flex-rigid wiring board and method for manufacturing the same
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2004087856A (ja) 多層配線基板
KR100843368B1 (ko) 다층 인쇄회로기판의 제조방법
JP2014501448A (ja) 印刷回路基板及びその製造方法
US20200315012A1 (en) Wiring substrate
JP4857433B2 (ja) 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法
JP2008311612A (ja) 多層プリント基板およびその製造方法
US11116080B2 (en) Wiring substrate
US11406016B2 (en) Wiring substrate
JP2009054930A (ja) 部品内蔵型多層プリント配線板及びその製造方法
US6492007B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2007208229A (ja) 多層配線基板の製造方法
JP3645780B2 (ja) ビルドアップ多層プリント配線板とその製造方法
JPH1056267A (ja) 多層プリント配線板及びその製造方法
JP2006066458A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
KR100897669B1 (ko) 다층 인쇄회로기판의 제조방법
JP6386252B2 (ja) プリント配線板
JP2000036664A (ja) 多層配線基板およびその製造方法
JP2023108478A (ja) 配線基板
JP2024006411A (ja) 配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100113

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110113

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120113

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130113

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees