JP5848110B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP5848110B2 JP5848110B2 JP2011263275A JP2011263275A JP5848110B2 JP 5848110 B2 JP5848110 B2 JP 5848110B2 JP 2011263275 A JP2011263275 A JP 2011263275A JP 2011263275 A JP2011263275 A JP 2011263275A JP 5848110 B2 JP5848110 B2 JP 5848110B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- conductor
- layer
- insulating material
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1056—Perforating lamina
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
手段1の多層配線基板の製造方法は、スルーホール形成工程の後かつコア密着工程の前に、スルーホール内に設けられるスルーホール導体を含むコア導体部を形成するコア導体形成工程をさらに含んでいてもよい。また、コア密着工程において、基材上に形成した樹脂絶縁層及び導体層にコア導体部が形成されたコア絶縁材を密着させるとともに、導体層とスルーホール導体とを電気的に接続させるようにしてもよい。
・上記実施の形態では、スルーホール形成工程の後かつコア密着工程の前に、スルーホール16内に設けられるスルーホール導体17を形成するコア導体形成工程を実施したが、これに限定されるものではない。例えば、コア導体形成工程においてスルーホール導体17を形成することに加え、スルーホール導体17以外のコア導体部(例えばコア絶縁材13のコア主面14上やコア裏面15上に配置される導体パターンやランドなど)を形成するようにしてもよい。
・上記実施の形態では、スルーホール形成工程の後かつコア密着工程の前にてコア導体形成工程を実施したが、異なるタイミング(例えばコア密着工程の後かつ第2ビルドアップ工程の前)にてこの工程を実施してもよい。具体例を挙げると、基材上に形成した樹脂絶縁層22及び導体層26に、コア導体部が未形成のコア絶縁材13を密着させるコア密着工程を行う。その後、コア絶縁材13の有するスルーホール16内にスルーホール導体17を形成し、それを前記導体層26と電気的に接続させるようにしてもよい。
・上記実施の形態ではコア導体形成工程を実施する例を示したが、特に必要でなければコア導体形成工程を省略してもよい。
・上記実施の形態では、導体層26とスルーホール導体17との電気的接続を伴うコア密着工程を行う例を示したが、これに限定されるものではない。例えば、基材上に形成した樹脂絶縁層22及び導体層26にコア絶縁材13を密着させるのみであって、導体層26とスルーホール導体17との電気的接続を伴わないコア密着工程を実施してもよい。
13…コア絶縁材
14…コア絶縁材の表面としてのコア主面
15…コア絶縁材の表面としてのコア裏面
16…スルーホール
17…スルーホール導体
19…導電性接着剤
21〜24…樹脂絶縁層
26…導体層
Claims (5)
- コア絶縁材の表面及び裏面に複数の樹脂絶縁層と複数の導体層とを交互に積層して多層化した積層構造体を有する多層配線基板の製造方法であって、
前記樹脂絶縁層よりも剛性が大きな絶縁材で構成された板状のコア絶縁材を準備するコア準備工程と、
前記コア絶縁材の表面及び裏面にて貫通するスルーホールを形成するスルーホール形成工程と、
板状の基材を準備するとともに、前記基材上に前記樹脂絶縁層と前記導体層とを積層する第1ビルドアップ工程と、
前記基材上に形成した前記樹脂絶縁層及び前記導体層に前記コア絶縁材を密着させるコア密着工程と、
前記コア密着工程の後、前記コア絶縁材上に前記樹脂絶縁層と前記導体層とを積層する第2ビルドアップ工程と、
前記第2ビルドアップ工程の後、前記コア絶縁材、前記樹脂絶縁層、及び前記導体層を積層してなる前記積層構造体から前記基材を除去する基材除去工程と
を含み、
前記コア準備工程の後かつ前記コア密着工程の前に、前記スルーホール形成工程を行う
ことを特徴とする多層配線基板の製造方法。 - 前記スルーホール形成工程の後かつ前記コア密着工程の前に、前記スルーホール内に設けられるスルーホール導体を含むコア導体部を形成するコア導体形成工程をさらに含み、
前記コア密着工程において、前記基材上に形成した前記樹脂絶縁層及び前記導体層に前記コア導体部が形成された前記コア絶縁材を密着させるとともに、前記導体層と前記スルーホール導体とを電気的に接続させる
ことを特徴とする請求項1に記載の多層配線基板の製造方法。 - 前記コア導体形成工程の後、前記コア絶縁材の表面及び裏面に樹脂絶縁層と導体層とを積層するコア積層工程をさらに含み、
前記コア積層工程の後に前記コア密着工程を行うことで、前記第1ビルドアップ工程で形成した樹脂絶縁層及び導体層上に、前記樹脂絶縁層と前記導体層とを有する前記コア絶縁材を密着させる
ことを特徴とする請求項2に記載の多層配線基板の製造方法。 - 前記コア密着工程において、前記導体層と前記スルーホール導体とは導電性接着剤を介して電気的に接続されることを特徴とする請求項2に記載の多層配線基板の製造方法。
- 前記コア準備工程において、前記コア絶縁材として、ガラス織布またはガラス不織布に樹脂を含浸させてなる絶縁材を用いることを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011263275A JP5848110B2 (ja) | 2011-02-15 | 2011-12-01 | 多層配線基板の製造方法 |
US13/372,088 US8580066B2 (en) | 2011-02-15 | 2012-02-13 | Method for manufacturing multilayer wiring substrate |
TW101104508A TWI479973B (zh) | 2011-02-15 | 2012-02-13 | 多層配線基板之製造方法 |
KR1020120014639A KR20120093776A (ko) | 2011-02-15 | 2012-02-14 | 다층 배선기판의 제조방법 |
CN2012100336780A CN102686053A (zh) | 2011-02-15 | 2012-02-15 | 多层布线基板的制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011030286 | 2011-02-15 | ||
JP2011030286 | 2011-02-15 | ||
JP2011263275A JP5848110B2 (ja) | 2011-02-15 | 2011-12-01 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012186442A JP2012186442A (ja) | 2012-09-27 |
JP5848110B2 true JP5848110B2 (ja) | 2016-01-27 |
Family
ID=46636001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011263275A Expired - Fee Related JP5848110B2 (ja) | 2011-02-15 | 2011-12-01 | 多層配線基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8580066B2 (ja) |
JP (1) | JP5848110B2 (ja) |
KR (1) | KR20120093776A (ja) |
CN (1) | CN102686053A (ja) |
TW (1) | TWI479973B (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130089497A (ko) * | 2012-02-02 | 2013-08-12 | 삼성전기주식회사 | 인쇄회로기판 제조용 캐리어와 그 제조 방법 |
JP2014045071A (ja) * | 2012-08-27 | 2014-03-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
CN103442512A (zh) * | 2013-08-26 | 2013-12-11 | 昆山市华升电路板有限公司 | 多层绝缘金属基线路板 |
KR102172674B1 (ko) * | 2014-03-04 | 2020-11-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
US9736939B2 (en) | 2014-09-19 | 2017-08-15 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
CN105722303B (zh) * | 2014-12-04 | 2019-01-25 | 中山台光电子材料有限公司 | 多层印刷电路板 |
CN104538320B (zh) * | 2014-12-31 | 2018-07-20 | 广州兴森快捷电路科技有限公司 | 无芯板制造方法 |
KR102194717B1 (ko) * | 2015-01-06 | 2020-12-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
TWI571994B (zh) * | 2015-06-30 | 2017-02-21 | 旭德科技股份有限公司 | 封裝基板及其製作方法 |
US9899239B2 (en) * | 2015-11-06 | 2018-02-20 | Apple Inc. | Carrier ultra thin substrate |
KR102462505B1 (ko) * | 2016-04-22 | 2022-11-02 | 삼성전자주식회사 | 인쇄회로기판 및 반도체 패키지 |
US10283445B2 (en) | 2016-10-26 | 2019-05-07 | Invensas Corporation | Bonding of laminates with electrical interconnects |
KR102172059B1 (ko) * | 2017-04-27 | 2020-10-30 | 주식회사 엘지화학 | 절연 부재, 절연 부재의 제조방법 및 상기 절연 부재를 포함하는 원통형 전지의 제조방법 |
CN111742622B (zh) * | 2018-03-02 | 2023-09-29 | 株式会社村田制作所 | 多层陶瓷基板以及多层陶瓷基板的制造方法 |
JP7001013B2 (ja) * | 2018-08-01 | 2022-01-19 | 株式会社村田製作所 | コイル部品、コイル部品の製造方法 |
WO2020121652A1 (ja) * | 2018-12-14 | 2020-06-18 | 三菱瓦斯化学株式会社 | 半導体素子搭載用パッケージ基板の製造方法 |
US10624213B1 (en) * | 2018-12-20 | 2020-04-14 | Intel Corporation | Asymmetric electronic substrate and method of manufacture |
DE102019108870A1 (de) * | 2019-04-04 | 2020-10-08 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Träger mit verkleinerter Durchkontaktierung |
CN111800945B (zh) * | 2020-06-24 | 2021-06-08 | 珠海越亚半导体股份有限公司 | 一种临时承载板及使用其制造无芯基板的方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174641A (ja) * | 1997-08-29 | 1999-03-16 | Kyocera Corp | 多層配線基板 |
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
US20010035298A1 (en) * | 2000-05-26 | 2001-11-01 | Paruchuri Mohan R. | Circuit board and a method for making the same |
JP3760101B2 (ja) * | 2001-02-13 | 2006-03-29 | 富士通株式会社 | 多層プリント配線板およびその製造方法 |
CN1925148A (zh) * | 2005-08-29 | 2007-03-07 | 新光电气工业株式会社 | 多层配线基板及其制造方法 |
JP4072176B2 (ja) * | 2005-08-29 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP5429981B2 (ja) * | 2008-11-26 | 2014-02-26 | 京セラSlcテクノロジー株式会社 | 配線基板の製造方法 |
-
2011
- 2011-12-01 JP JP2011263275A patent/JP5848110B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-13 US US13/372,088 patent/US8580066B2/en not_active Expired - Fee Related
- 2012-02-13 TW TW101104508A patent/TWI479973B/zh not_active IP Right Cessation
- 2012-02-14 KR KR1020120014639A patent/KR20120093776A/ko not_active Application Discontinuation
- 2012-02-15 CN CN2012100336780A patent/CN102686053A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2012186442A (ja) | 2012-09-27 |
US20120205039A1 (en) | 2012-08-16 |
US8580066B2 (en) | 2013-11-12 |
TWI479973B (zh) | 2015-04-01 |
KR20120093776A (ko) | 2012-08-23 |
TW201242469A (en) | 2012-10-16 |
CN102686053A (zh) | 2012-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5848110B2 (ja) | 多層配線基板の製造方法 | |
JP5203045B2 (ja) | 多層配線基板の中間製品、多層配線基板の製造方法 | |
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP5284147B2 (ja) | 多層配線基板 | |
JP5566720B2 (ja) | 多層配線基板及びその製造方法 | |
JP5504149B2 (ja) | 多層配線基板 | |
KR101580343B1 (ko) | 다층 배선기판의 제조방법 | |
JP5436259B2 (ja) | 多層配線基板の製造方法及び多層配線基板 | |
KR101281410B1 (ko) | 다층 배선기판 | |
JP5172404B2 (ja) | 多層配線基板の製造方法、及び多層配線基板の中間製品 | |
JP2012094662A (ja) | 多層配線基板の製造方法 | |
JP5587139B2 (ja) | 多層配線基板 | |
JP5462777B2 (ja) | 多層配線基板の製造方法 | |
JP2011199077A (ja) | 多層配線基板の製造方法 | |
TW201347639A (zh) | 多層配線基板之製造方法 | |
JP5302920B2 (ja) | 多層配線基板の製造方法 | |
JP5638269B2 (ja) | 多層配線基板 | |
JP2011181542A (ja) | 多層配線基板及びその製造方法 | |
KR101167422B1 (ko) | 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법 | |
JP4503698B2 (ja) | 配線基板の製造方法 | |
JP5269757B2 (ja) | 多層配線基板 | |
TWI507109B (zh) | A supporting substrate for manufacturing a multilayer wiring board, and a method for manufacturing the multilayer wiring board | |
JP2002026518A (ja) | プリント配線基板及び多層型プリント配線基板の製造方法 | |
JP2005079107A (ja) | 配線基板の製造方法、及び配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150518 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151104 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5848110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |