CN112867243A - 多层电路板 - Google Patents

多层电路板 Download PDF

Info

Publication number
CN112867243A
CN112867243A CN202110012964.8A CN202110012964A CN112867243A CN 112867243 A CN112867243 A CN 112867243A CN 202110012964 A CN202110012964 A CN 202110012964A CN 112867243 A CN112867243 A CN 112867243A
Authority
CN
China
Prior art keywords
hole
circuit board
buried
holes
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110012964.8A
Other languages
English (en)
Inventor
白彦文
刘宪明
赵纲
陈林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Shanghai Co ltd
Original Assignee
Yingren Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Shanghai Co ltd filed Critical Yingren Technology Shanghai Co ltd
Priority to CN202110012964.8A priority Critical patent/CN112867243A/zh
Publication of CN112867243A publication Critical patent/CN112867243A/zh
Priority to US17/351,664 priority patent/US11706878B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种多层电路板。该多层电路板包括多层金属层，所述多层电路板包括盲孔和/或埋孔，所述多层电路板能够通过所述金属层的金属线和所述盲孔或所述埋孔在不同的所述金属层之间传递信号。所述盲孔的非开口处具有焊盘，所述埋孔的上下两面的孔口具有焊盘。与所述盲孔相邻的所述盲孔的非开口侧的上层的金属层或下层的金属层具有第一孔，在所述盲孔的深度方向上，所述第一孔与所述盲孔的非开口处的焊盘位置对应；并且/或者与所述埋孔相邻的上层的金属层和/或下层的金属层具有第二孔，在所述埋孔的深度方向上，所述第二孔与所述埋孔的上孔口和/或下孔口的焊盘位置对应。

Description

多层电路板
技术领域
本申请涉及通信技术领域，具体地涉及一种多层电路板。
背景技术
随着大数据时代来临，人们对数据的需求与日俱增。数据的传输速度越来越快，频率越来越高。数据传输的路径大约为芯片经过打线或者凸点连接基板或PCB(印制电路板)，到达相应的设备端。目前例如PCIe Gen4/Gen5(***/第五代高速串行计算机扩展总线接口标准)，传输速度高达16Gbps/32Gbps，对电路板的信号完整性不断地提出挑战。
电路板上传输信号所遇到的阻力叫做特征阻抗。当数字信号在电路板上传输时，电路板的特性阻抗值须与头尾元件的电子阻抗匹配，否则所传送的信号能量将出现多余的反射、散失、衰减或延误，造成信号不完整。当设计高速紧凑型的产品时，基板或者PCB有时会使用盲埋孔来完成版图设计。电路板过孔(主要包括盲孔、埋孔)处存在寄生电容。在基板或者PCB上，因为信号传输的速度越来越快，较大的过孔焊盘会明显增加寄生电容，影响特征阻抗的大小控制。寄生电容增加则会造成信号上升延迟。
如图1所示，现有技术示出的六层电路板中，过孔可以包括盲孔13和埋孔11、12。盲孔13的非开口侧具有焊盘8，埋孔11、12的上下两面的孔口具有焊盘8。较大尺寸的盲埋孔和焊盘，会导致产生较大的寄生电容，并且对高速信号的上升有延迟效果，同时阻抗也会有较大范围的失准。
目前，减小信号过孔处的寄生电容主要有以下两种方案。第一种方案是采用小尺寸的盲、埋孔，但是因为工艺的限制，这种工艺不仅成本高昂，而且这种工艺还会影响电路板生产的良率。第二种方案是使用反焊盘，它的缺点是需要增加板层的厚度，尤其是对于过孔需要穿过至少三层金属层，板厚增加可能会超出对电路板的高度或应用该电路板的产品的高度的要求，限制了它的使用。
发明内容
为了减小电路板的寄生电容，优化高速信号传输中信号的完整性，本申请公开了一种多层电路板设计，能够减小信号传输过孔的寄生电容。
本申请提供的多层电路板包括多层金属层，所述多层电路板包括盲孔和/或埋孔，所述多层电路板能够通过所述金属层的金属线和所述盲孔或所述埋孔在不同的所述金属层之间传递信号，所述盲孔的非开口处具有焊盘，所述埋孔的上下两面的孔口具有焊盘，
与所述盲孔相邻的所述盲孔的非开口侧的上层的金属层或下层的金属层具有第一孔，在所述盲孔的深度方向上，所述第一孔与所述盲孔的非开口处的焊盘位置对应；并且/或者
与所述埋孔相邻的上层的金属层和/或下层的金属层具有第二孔，在所述埋孔的深度方向上，所述第二孔与所述埋孔的上孔口和/或下孔口的焊盘位置对应。
在至少一个实施方式中，以与所述盲孔或所述埋孔的深度方向垂直的面为投影面，
在所述投影面上，所述第一孔的投影完全覆盖所述盲孔的非开口处的焊盘的投影；并且/或者
在所述投影面上，所述第二孔的投影完全覆盖所述埋孔的上孔口或下孔口的焊盘的投影。
在至少一个实施方式中，以与所述盲孔或所述埋孔的深度方向垂直的面为投影面，
在所述投影面上，所述第一孔的投影与所述盲孔的非开口处的焊盘的投影有重叠部分；并且/或者
在所述投影面上，所述第二孔的投影与所述埋孔的上孔口或下孔口的焊盘的投影有重叠部分。
在至少一个实施方式中，所述第一孔为一个孔或者多个第一子孔，所述第一子孔之间具有金属；并且/或者
所述第二孔为一个孔或者多个第二子孔，所述第二子孔之间具有金属。
在至少一个实施方式中，所述盲孔的非开口侧的具有所述第一孔的金属层有多层；并且/或者
所述埋孔的上层或下层的具有所述第二孔的金属层有多层。
在至少一个实施方式中，所述多层电路板包括所述第一孔为一个孔的金属层和所述第一孔为多个所述第一子孔的金属层；并且/或者
所述多层电路板包括所述第二孔为一个孔的金属层和所述第二孔为多个所述第二子孔的金属层。
在至少一个实施方式中，所述第一孔的形状为圆形、矩形或不规则形状；并且/或者所述第二孔的形状为圆形、矩形或不规则形状。
在至少一个实施方式中，所述多层电路板为用于固态硬盘、显卡、数据中心、路由器的多层电路板。
在至少一个实施方式中，所述多层电路板至少有三层金属层。
本申请公开的多层电路板通过在电路板上的盲孔和/或埋孔的上层和/或下层的金属层开孔来减少寄生电容，优化信号的完整性。
附图说明
图1示出了现有技术的包括盲埋孔的多层电路板的结构示意图。
图2示出了根据本申请实施方式的在埋孔的上层金属层有第一孔的多层电路板的结构示意图。
图3示出了根据本申请实施方式的在埋孔的上层和下层金属层有第一孔的多层电路板的结构示意图。
图4示出了根据本申请实施方式的在埋孔的上层金属层有多个第一子孔的多层电路板的结构示意图。
图5示出了根据本申请实施方式的在埋孔的上层和下层金属层有多个第一子孔的多层电路板的结构示意图。
具体实施方式
下面参照附图描述本申请的示例性实施方式。应当理解，这些具体的说明仅用于示教本领域技术人员如何实施本申请，而不用于穷举本申请的所有可行的方式，也不用于限制本申请的范围。
本申请的多层电路板可以包括芯板，芯板两面镀有金属层。在金属层上经过光刻-电镀可以依次覆盖绝缘层、金属层，得以扩展金属层(信号层)的层数。本申请的多层电路板包括盲孔和/或埋孔，多层电路板能够通过金属层的金属线和盲孔/埋孔在不同金属层(信号层)之间传递信号。如图1所示，盲孔的非开口处具有焊盘，埋孔的上下两面的孔口具有焊盘。应当理解，盲孔的开口处也有焊盘，但本申请不特别针对盲孔开口处的焊盘，在图1中未用引导线指出。
本申请的多层电路板以金属层的层数为多层电路板的层数，本申请主要涉及偶数层板，例如4层、6层、8层等。当然本申请也可以用于无芯板工艺的单数层板，例如3层、5层，7层等。如图2、3、4、5所示，本申请的实施方式以八层电路板为例，以埋孔的深度方向定义出本申请的多层电路板的厚度方向，即上下方向。可以理解，电路板的使用方向或姿势不限于图示的方向或姿势。
本申请中，与盲孔相邻的盲孔的非开口侧的金属层具有第一孔，在盲孔的深度方向上，第一孔与盲孔的非开口处的焊盘位置对应。如图2所示，盲孔22的非开口侧的上层的金属层或下层的金属层具有第一孔7，上述第一孔7与盲孔22的焊盘位置对应。焊盘8位于盲孔22的非开口处，焊盘8与第一孔7位置对应。
本申请中，与埋孔相邻的上层的金属层和/或下层的金属层具有第二孔，在埋孔的深度方向上，第二孔与埋孔的上孔口和/或下孔口的焊盘位置对应。如图2所示，与埋孔21相邻的上层的金属层具有第二孔6，上述第二孔6与埋孔21的上孔口处的焊盘位置对应。如图3所示，与埋孔31相邻的上层和下层金属层具有第二孔6，上述埋孔31的上层和下层的金属层的第二孔与埋孔31的上孔口和下孔口处的焊盘位置对应。
可以理解，虚线之间的宽度为焊盘的直径，焊盘的直径大于盲埋孔孔口的直径。
以与盲孔或埋孔的深度方向垂直的面为投影面，在本申请的一个实施方式中，沿着盲孔或埋孔的深度方向进行投影，在投影面上，第一孔的投影完全覆盖盲孔的非开口处的焊盘的投影。第二孔的投影完全覆盖埋孔的上孔口或下孔口处的焊盘的投影。可以理解，图2、3、4、5中第一孔或第二孔的投影与焊盘投影外径相等仅为一种实施方式，第一孔或第二孔的投影面积可以大于焊盘的投影面积，并且第一孔或第二孔的投影完全覆盖焊盘的投影为更优选的实施方式。
在本申请的一个实施方式中，在投影面上，第一孔的投影与盲孔的非开口侧的焊盘的投影可以有重叠部分。第二孔在投影面的投影与埋孔的上孔口或下孔口处的焊盘的投影可以有重叠部分。即，在投影面上，焊盘的投影没有被孔的投影完全覆盖。可以理解，本实施方式减小寄生电容的效果相比于孔的投影完全覆盖焊盘的投影的实施方式减小寄生电容的效果要差。但相比于焊盘对应的金属层没有孔(没有去除金属)的现有技术，本实施方式仍能起到减小寄生电容的效果。
第一孔可以为圆形、矩形或不规则形状的一个孔。如图2中的盲孔22的非开口侧的金属层具有第一孔7，第一孔7为一个孔。
第一孔也可以为多个圆形、矩形或不规则形状的第一子孔，第一子孔之间具有金属。如图4中的盲孔42的非开口侧的金属层具有多个第一子孔71。
第二孔可以为圆形、矩形或不规则形状的一个孔。如图2中的埋孔21的上层的金属层具有第二孔6，第二孔6为一个孔。
第二孔也可以为多个圆形、矩形或不规则形状的第二子孔，第二子孔之间具有金属。如图4中的埋孔41的上层的金属层具有多个第二子孔61。
相比于完整的挖孔设计，多个子孔之间具有未挖掉的金属，使得减小寄生电容的效果减弱，但多个子孔能够减小寄生电感和地弹。
进一步地，盲孔的非开口侧的具有第一孔的金属层可以有多层。如图2中的盲孔22下方的两层金属层都有第一孔7。
进一步地，埋孔的上层和/或下层的具有第二孔的金属层可以有多层。如图2的埋孔23的上方的两层金属层有第二孔6；埋孔24的上方的三层金属层有第二孔6；图3中的埋孔34的下方两层金属层有第二孔6；埋孔31的上方一层金属层和下方一层金属层有第二孔6；埋孔32的上方两层金属层和下方两层金属层有第二孔。图3中的埋孔33的上方三层金属层和下方三层金属层有第二孔；图5中的埋孔51的上下两层的金属层具有多个第二子孔61。
进一步地，本申请的多层电路板可以包括第一孔为一个孔的金属层和第一孔为多个第一子孔的金属层。如图4中的盲孔42下方具有有多个第一子孔71的金属层。
进一步地，本申请的多层电路板可以包括第二孔为一个孔的金属层和第二孔为多个所述第二子孔的金属层。如图4中的埋孔43上方具有有多个第二子孔61的金属层和有一个孔的金属层；如图4中的埋孔44上方具有有多个第二子孔61的金属层和两层具有有一个孔的金属层；如图5中的埋孔52上方具有有多个第二子孔61的金属层和有一个孔的金属层，埋孔52的下方也具有有多个第二子孔61的金属层和有一个孔的金属层；如图5中的埋孔53的上方具有有多个第二子孔61的金属层和两层具有有一个孔的金属层，埋孔53的下方也具有有多个第二子孔61的金属层和两层具有有一个孔的金属层。
可以理解，盲孔的非开口侧的焊盘对应的金属层上的第一孔可以是一个孔，也可以是多个第一子孔。对应的被开孔的金属层可以是一层，也可以是多层。埋孔的孔口处的焊盘对应的金属层上的第二孔6可以是一个孔，也可以是多个第二子孔。对应的被开孔的金属层可以是一层，也可以是多层。对应的被开孔的金属层可以在埋孔的上方，也可以是埋孔的下方，甚至上方和下方的金属层都有开孔。这里不限制有一个孔的金属层和有多个子孔的金属层的排布顺序。
盲孔或埋孔的同一侧的被开孔的金属层有多层时，与盲孔或埋孔相邻的上层的金属层或下层的金属层为有且仅有与该盲孔或埋孔对应的一个孔的金属层是优选实施方式。如图4中的埋孔43上方，与埋孔43相邻的金属层为有一个孔的金属层，与埋孔43不相邻的金属层为有多个第二子孔61的金属层。
可以理解，具体金属层开孔的设置可以取决于特征阻抗的计算，以满足特征阻抗的匹配。
可以理解，开孔是指去掉金属层原有金属，若采取该位置不设置金属的方案亦属于本申请的实施方式。
可以理解，埋孔中有树脂/金属填充(图中未示出)，盲孔中有树脂/金属填充(图中未示出)。
本申请在不增加成本和不增加电路板模组高度的前提下，降低了寄生电容。采用多个子孔的金属层开孔方案还能减小寄生电感和地弹。对金属层开孔的设计能更好地匹配特征阻抗。本申请在物理层面改进金属层，优化了高速信号设计。
本申请提出的多层电路板可以用在固态硬盘、显卡、数据中心、路由器等涉及高速信号传输的设备上。
以上所述是本申请的优选实施方式，应当指出，对于本领域技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (9)

1.一种多层电路板，所述多层电路板包括多层金属层，所述多层电路板包括盲孔和/或埋孔，所述多层电路板能够通过所述金属层的金属线和所述盲孔或所述埋孔在不同的所述金属层之间传递信号，所述盲孔的非开口处具有焊盘，所述埋孔的上下两面的孔口具有焊盘，其特征在于，
与所述盲孔相邻的所述盲孔的非开口侧的上层的金属层或下层的金属层具有第一孔，在所述盲孔的深度方向上，所述第一孔与所述盲孔的非开口处的焊盘位置对应；并且/或者
与所述埋孔相邻的上层的金属层和/或下层的金属层具有第二孔，在所述埋孔的深度方向上，所述第二孔与所述埋孔的上孔口和/或下孔口的焊盘位置对应。
2.根据权利要求1所述的多层电路板，其特征在于，
以与所述盲孔或所述埋孔的深度方向垂直的面为投影面，
在所述投影面上，所述第一孔的投影完全覆盖所述盲孔的非开口处的焊盘的投影；并且/或者
在所述投影面上，所述第二孔的投影完全覆盖所述埋孔的上孔口或下孔口的焊盘的投影。
3.根据权利要求1所述的多层电路板，其特征在于，
以与所述盲孔或所述埋孔的深度方向垂直的面为投影面，
在所述投影面上，所述第一孔的投影与所述盲孔的非开口处的焊盘的投影有重叠部分；并且/或者
在所述投影面上，所述第二孔的投影与所述埋孔的上孔口或下孔口的焊盘的投影有重叠部分。
4.根据权利要求1所述的多层电路板，其特征在于，
所述第一孔为一个孔或者多个第一子孔，所述第一子孔之间具有金属；并且/或者
所述第二孔为一个孔或者多个第二子孔，所述第二子孔之间具有金属。
5.根据权利要求1所述的多层电路板，其特征在于，
所述盲孔的非开口侧的具有所述第一孔的金属层有多层；并且/或者
所述埋孔的上层或下层的具有所述第二孔的金属层有多层。
6.根据权利要求4所述的多层电路板，其特征在于，
所述多层电路板包括所述第一孔为一个孔的金属层和所述第一孔为多个所述第一子孔的金属层；并且/或者
所述多层电路板包括所述第二孔为一个孔的金属层和所述第二孔为多个所述第二子孔的金属层。
7.根据权利要求1所述的多层电路板，其特征在于，
所述第一孔的形状为圆形、矩形或不规则形状；并且/或者所述第二孔的形状为圆形、矩形或不规则形状。
8.根据权利要求1所述的多层电路板，其特征在于，
所述多层电路板为用于固态硬盘、显卡、数据中心、路由器的多层电路板。
9.根据权利要求1所述的多层电路板，其特征在于，
所述多层电路板至少有三层金属层。
CN202110012964.8A 2021-01-06 2021-01-06 多层电路板 Pending CN112867243A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110012964.8A CN112867243A (zh) 2021-01-06 2021-01-06 多层电路板
US17/351,664 US11706878B2 (en) 2021-01-06 2021-06-18 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110012964.8A CN112867243A (zh) 2021-01-06 2021-01-06 多层电路板

Publications (1)

Publication Number Publication Date
CN112867243A true CN112867243A (zh) 2021-05-28

Family

ID=76004223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110012964.8A Pending CN112867243A (zh) 2021-01-06 2021-01-06 多层电路板

Country Status (2)

Country Link
US (1) US11706878B2 (zh)
CN (1) CN112867243A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114340139A (zh) * 2021-11-29 2022-04-12 华为技术有限公司 一种电路板及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308036A (ja) * 1988-06-07 1989-12-12 Toshiba Corp ボンデイングパッド及びその製造方法
US6020562A (en) * 1997-11-11 2000-02-01 3Com Corporation Reduced-capacitance component mounting pads and capacitance-reduction methods for high frequency multi-layer printed circuit boards
US20060065434A1 (en) * 2004-09-30 2006-03-30 Chi-Hsing Hsu Signal transmission structure and circuit substrate thereof
CN1913744A (zh) * 2005-08-12 2007-02-14 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
CN102364681A (zh) * 2011-10-25 2012-02-29 上海宏力半导体制造有限公司 焊盘、具有焊盘的绝缘体上硅器件
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
CN106100662A (zh) * 2016-05-27 2016-11-09 上海传英信息技术有限公司 印刷电路板以及具有印刷电路板的无线通信装置
CN109585452A (zh) * 2018-12-07 2019-04-05 长江存储科技有限责任公司 一种存储器及其制作方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US5142775A (en) * 1990-10-30 1992-09-01 International Business Machines Corporation Bondable via
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
EP1868423A1 (en) * 1998-09-17 2007-12-19 Ibiden Co., Ltd. Multilayer build-up wiring board
KR100882173B1 (ko) * 1998-12-16 2009-02-06 이비덴 가부시키가이샤 도전성접속핀 및 패키지기판
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
JP4488684B2 (ja) * 2002-08-09 2010-06-23 イビデン株式会社 多層プリント配線板
TW587322B (en) * 2002-12-31 2004-05-11 Phoenix Prec Technology Corp Substrate with stacked via and fine circuit thereon, and method for fabricating the same
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US6972382B2 (en) * 2003-07-24 2005-12-06 Motorola, Inc. Inverted microvia structure and method of manufacture
KR101107975B1 (ko) * 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
KR100651414B1 (ko) * 2004-02-13 2006-11-29 삼성전기주식회사 동축 비아홀을 구비한 인쇄회로기판
TWI296492B (en) * 2004-06-29 2008-05-01 Phoenix Prec Technology Corp Un-symmetric circuit board and method for fabricating the same
TWI297585B (en) * 2006-02-08 2008-06-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
JP4904891B2 (ja) * 2006-03-31 2012-03-28 富士通株式会社 回路基板および電子装置、回路基板の製造方法
CN103298243B (zh) * 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
TWI336226B (en) * 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
TW200919676A (en) * 2007-10-17 2009-05-01 Phoenix Prec Technology Corp Packaging substrate structure having capacitor embedded therein and method for manufacturing the same
JP5415632B2 (ja) * 2011-07-25 2014-02-12 日本特殊陶業株式会社 配線基板
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP5410580B1 (ja) * 2012-08-09 2014-02-05 日本特殊陶業株式会社 配線基板
US8890628B2 (en) * 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
KR102229384B1 (ko) * 2013-02-15 2021-03-18 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물
JP2014216375A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 プリント配線板及び多層コア基板の製造方法
US9401350B1 (en) * 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies
KR102538908B1 (ko) * 2015-09-25 2023-06-01 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2017216414A (ja) * 2016-06-02 2017-12-07 イビデン株式会社 配線板の製造方法
US10446356B2 (en) * 2016-10-13 2019-10-15 Sanmina Corporation Multilayer printed circuit board via hole registration and accuracy
KR102321438B1 (ko) * 2017-07-28 2021-11-04 엘지이노텍 주식회사 인쇄회로기판
JP7403315B2 (ja) * 2017-08-21 2023-12-22 住友電工プリントサーキット株式会社 プリント配線板
CN111742622B (zh) 2018-03-02 2023-09-29 株式会社村田制作所 多层陶瓷基板以及多层陶瓷基板的制造方法
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US10555424B1 (en) * 2019-02-26 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit board, semiconductor device including the same, and manufacturing method thereof
KR102573196B1 (ko) * 2019-03-07 2023-08-30 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US11967542B2 (en) * 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
WO2020185016A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
JP2020161729A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020161731A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020161727A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
JP2020161728A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01308036A (ja) * 1988-06-07 1989-12-12 Toshiba Corp ボンデイングパッド及びその製造方法
US6020562A (en) * 1997-11-11 2000-02-01 3Com Corporation Reduced-capacitance component mounting pads and capacitance-reduction methods for high frequency multi-layer printed circuit boards
US20060065434A1 (en) * 2004-09-30 2006-03-30 Chi-Hsing Hsu Signal transmission structure and circuit substrate thereof
CN1913744A (zh) * 2005-08-12 2007-02-14 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
CN102364681A (zh) * 2011-10-25 2012-02-29 上海宏力半导体制造有限公司 焊盘、具有焊盘的绝缘体上硅器件
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
CN106100662A (zh) * 2016-05-27 2016-11-09 上海传英信息技术有限公司 印刷电路板以及具有印刷电路板的无线通信装置
CN109585452A (zh) * 2018-12-07 2019-04-05 长江存储科技有限责任公司 一种存储器及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114340139A (zh) * 2021-11-29 2022-04-12 华为技术有限公司 一种电路板及电子设备

Also Published As

Publication number Publication date
US11706878B2 (en) 2023-07-18
US20220217851A1 (en) 2022-07-07

Similar Documents

Publication Publication Date Title
EP2489248B1 (en) Printed circuit board
JP5194440B2 (ja) プリント配線基板
US7989708B2 (en) Multi-layer wiring board
US8120927B2 (en) Printed circuit board
US20070045000A1 (en) Multilayer printed circuit board
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US8270180B2 (en) Printed circuit board
US6750403B2 (en) Reconfigurable multilayer printed circuit board
US10485095B2 (en) Printed circuit board design for high speed application
CN113079623B (zh) 一种w波段毫米波芯片多层介质基板
US9681554B2 (en) Printed circuit board
CN112867243A (zh) 多层电路板
US7291916B2 (en) Signal transmission structure and circuit substrate thereof
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4880360B2 (ja) プリント配線板
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
JP4963051B2 (ja) 信号伝送ケーブルのコネクタ
JP4141491B2 (ja) パターンアンテナ内蔵回路基板
TWM540453U (zh) 軟式印刷電路板與硬式印刷電路板焊接結構
US20240006786A1 (en) Composite printed circuit boards and devices
US20240008177A1 (en) Vertical interconnect design for improved electrical performance
CN118019214B (zh) Pcb板中的一分二选择器及其制造方法
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
JP2006269627A (ja) プリント配線基板のヴィア構造
CN117222101A (zh) 印制电路板及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210528