JP2739726B2 - 多層プリント回路板 - Google Patents

多層プリント回路板

Info

Publication number
JP2739726B2
JP2739726B2 JP2255464A JP25546490A JP2739726B2 JP 2739726 B2 JP2739726 B2 JP 2739726B2 JP 2255464 A JP2255464 A JP 2255464A JP 25546490 A JP25546490 A JP 25546490A JP 2739726 B2 JP2739726 B2 JP 2739726B2
Authority
JP
Japan
Prior art keywords
conductor
wiring
layer
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2255464A
Other languages
English (en)
Other versions
JPH04148590A (ja
Inventor
裕 塚田
修平 土田
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17279130&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2739726(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority to JP2255464A priority Critical patent/JP2739726B2/ja
Priority to US07/764,733 priority patent/US5451721A/en
Priority to EP91308756A priority patent/EP0478313B1/en
Priority to DE69121501T priority patent/DE69121501T2/de
Publication of JPH04148590A publication Critical patent/JPH04148590A/ja
Priority to US08/497,614 priority patent/US6378201B1/en
Application granted granted Critical
Publication of JP2739726B2 publication Critical patent/JP2739726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は多層プリント回路板に関し、更に詳細にいえ
ば、本発明は信号層相互間の接続をフオトプロセスによ
るバイアによつて行ない、電源接続をスルーホールによ
つて行なう、高密度で配線設計容易な多層プリント回路
に関する。
B.従来の技術 従来の多層プリント回路板では、電源層およびグラン
ド層を内側に、信号層を外側に配置し、層間接続をスル
ーホールで行なうのが普通である。しかしスルーホール
はメカニカルなドリリングによつて明けられるため、寸
法が比較的大きく、配線密度を上げるのが難しい。ま
た、スルーホール接続を常に意識して両側の信号層を設
計する必要があるため、配線設計の自由度が乏しい。さ
らに、スルーホールは電源層およびグランド層を貫通す
るため、電源接続またはグランド接続が必要とされな
い、電源層またはグランド層のスルーホール位置にはク
リアランス・ホールを設けねばならない。したがってス
ルーホール密度が高くなればなるほど、小さなクリアラ
ンス・ホールを正確に形成する必要があり、また積層時
には信号層と電源層／グランド層との精密な位置合せが
必要になる。また、最近は、部品のピンをスルーホール
に挿入して接続するPIH（Pin In Hole）部品に加えて、
ピンなしで部品を装着するSMT（Surface Mount Technol
ogy）部品が用いられており、したがつて、SMT部品およ
びPIH部品の両方の取付けに適用でき、しかも高い配線
密度および高い配線設計自由度を有する多層プリント回
路が望まれている。
C.発明が解決しようとする課題 したがつて本発明の目的は、配線密度および配線設計
の自由度が高く、スルーホール接続を最小にできる多層
プリント回路板を提供することである。
D.課題を解決するための手段 本発明の第１の局面においては、基板の一方の側の表
面上に、電源電位またはグランド電位を受け取るための
第１の導電体が設けられる。基板の他方の側の表面上に
は、層間絶縁層で互いに分離された複数の配線層よりな
る積層体が設けられる。各配線層は信号配線導体を含
み、積層体の外側の配線層は、信号配線導体に加えて、
前記第１の導電体と接続されるべき第２の導電体を含
む。積層体における異なる配線層の信号配線導体間の接
続は、層間絶縁層に形成されたバイアのみによって行な
われる。前記の基板、積層体、第１の導電体および第２
の導電体を貫通し、第１の導電体と第２の導電体とを接
続する導電性スルーホールが設けられる。前記基板を貫
通する導電性スルーホールは、実質的に電源電位または
グランド電位の接続のためにのみ用いられる。
本発明の第２の局面においては、回路基板の両側に、
上述したような多層配線積層体が形成される。一方の積
層体の外側の配線層は、信号配線導体に加えて、電源電
位またはグランド電位を受け取るための第１の導電体を
含む。他方の積層体の外側の配線層は、信号配線導体に
加えて、前記第１の導電体と接続されるべき第２の導電
体を含む。各積層体における異なる配線層の信号配線導
体間の接続は層間絶縁層に形成された導電性バイアのみ
によって行なわれる。前記の基板、第１の積層体、第２
の積層体、第１の導電体および第２の導電体を貫通し、
第１の導電体と第２の導電体とを接続する導電性スルー
ホールが設けられる。前記基板を貫通する導電性スルー
ホールは、実質的に電源電位またはグランド電位の接続
のためにのみ用いられる。
E.実施例 第１図は本発明の一実施例の多層プリント回路板の製
造工程を示している。この例では４層の回路板を製造す
る物としている。第1A図において、両側に銅層12および
14が張りつけられたガラス・エポキシ絶縁板10を用意す
る。銅層は1/2オンス（厚さ18ミクロン）のものであ
る。
第1B図において、一方の銅層12を、周知の選択的エツ
チングによつてパターニングし、信号配線導体16を含む
第１の配線層または配線レベルを形成する。下側の銅層
14はこの例では電源層として用いられる。
第1C図において、第１の配線層の信号配線導体16を覆
うように感光性樹脂絶縁層18を塗布し、感光性樹脂絶縁
層18を露光、現像し、選択された位置にバイア20を形成
する。感光性樹脂絶縁層としては、チバ・ガイギー社か
ら市販されている感光性エポキシ樹脂Probimer52が用い
られた。このエポキシ樹脂をカーテン・コーテイングに
より基板表面に塗布し、80℃で１時間プレキユアし、水
銀ランプで露光し、チバ・ガイギー社の現像剤DY90（プ
ロピレンカーボネート、シクロヘキサノンおよびガンマ
ブチルラクトンの混液）で現像した。
次に、過マンガン酸カリ溶液でエポキシ樹脂層18の表
面をエツチングし、粗面化した。次に、ダイナケム社の
シーデイング剤Activator180により活性化した。
次に、第1D図において、バイアを形成した絶縁層18の
全面に無電気メツキによつて銅を付着し、第２レベルの
銅層22を形成する。第２レベルの銅層22はメツキされた
バイア24によつて第１レベルの信号配線導体16に接続さ
れる。無電気メツキによつて付着される銅は第1C図の下
側銅層14上にも付着し、銅層14の厚みを少し増大させ
る。厚みが増した下側銅層は第1D図に参照番号14′で示
されている。もし必要なら、無電気メツキ液に電気メツ
キを行なつて、銅層を厚くしてもよい。
次に、第1E図において、銅層22を選択的エツチングに
よつてパターニングし、信号配線導体26を含む第２の配
線層または配線レベルを形成する。
第1F図においては、第1C図の工程と同様に、第２レベ
ルの信号配線導体26の上に第２の感光性樹脂絶縁層28を
塗布し、露光、現像により、選択された位置にバイア30
を形成する。
第1G図において、電源接続を形成すべき位置に、メカ
ニカル・ドリリングによつてスルーホール32を形成す
る。スルーホール32は回路板下面の電源層から回路板上
面の電源導体または電源パツドへ電源接続を与えるため
のものである。
次に、第1H図において、第1D図の工程と同様に、スル
ーホール32を含む全面に無電気メツキによつて銅を付着
する。銅は第1G図の下側銅層14′にも付着し、下側銅層
14′を厚くする。厚みが増した下側銅層は第1H図におい
て参照番号14″で示されている。もし必要なら、無電気
メツキ後に電気メツキを行なつて付着銅層の厚みを増す
ことができる。回路板の上面には、メツキされたバイア
34によつて第２レベルの信号配線導体26に接続された表
面導体層36が形成され、スルーホール32には、回路板の
上面と下面を接続するスルーホール接続38が形成され
る。
第1I図において、表面導体層36および下側銅層14″を
選択的にエツチングによつてパターニングし、第３の配
線レベルの信号配線導体40、グランド層42、上面の電源
導体または電源ランド44、および下面の電源層46を形成
する。表面の信号配線導体40はSMT部品取付けのための
端子を与える。下側銅層14″のパターニングは、基板の
下綿に抵抗、コンデンサなどの部品を取付ける場合、必
要に応じて行なわれる。
最後に、第1J図にいおいて、露出されるべきでない導
体部分はポリイミドまたはエポキシ樹脂のようなソルダ
レジスト層48によつて被覆される。
上記の例では、絶縁基板の下面の銅層14を電源層とし
て用いたが、銅層14をグランド層として用い、回路板上
面の銅層42を電源層として用いることもできる。いずれ
の場合も、電気的特性はほとんど同じである。
また、４層回路板を例示したが、同様の工程を繰返す
ことにより、もつと多数の配線層を有するプリント回路
板を製造することもできる。
第2A図〜第2I図は絶縁基板の両側に配線層を積上げる
ようにした第２の実施例の製造工程を示している。処理
は、基板10の下面にも配線層を形成することを除けば、
第1A図〜第1I図の処理と基本的に同じである。基板の上
面に形成される要素と対応する基板下面の要素は、基板
上面の要素の参照番号にダツシユを付けて示されてい
る。
第２図の場合は、上側銅層12および下側銅層14の両方
がパターニングされ（第2B図）、信号配線層として用い
られる。その後は、第1C図〜第1I図に関して述べたのと
同様の工程が行なわれる。第2G図においてスルーホール
32を形成し、第2H図において全面に銅を無電気メツキ
し、第2I図において表面導体層36、36′を所望のパター
ンにエツチングする。第2I図において、回路板の上面に
は、メツキされたスルーホールによつて電源層46に接続
された電源導体または電源ランド44、信号配線導体40お
よびグランド層42が形成され、回路板の下面には、電源
層46および信号配線導体40′が形成される。信号配線導
体40および40′はSMT部品取付け端子として使用でき
る。
第２図の場合も、導体層42を電源層として、導体層46
をグランド層として用いることもできる。
第2I図の回路板は下面にグランド層を持たない。した
がつて、グランド接続を必要とする部品を回路板の下面
に取付ける時は、電源ランド44と同様のグランド・ラン
ド（図示せず）を回路板の下面に設け、そして回路板上
面のグランド層42と下面のグランド・ランドとを接続す
る追加のスルーホールを設ければよい。勿論グランド・
ランドは第2I図のパターニングによつて、回路板の表面
上の他の導体パターンと同時に形成される。本発明の利
点を列記すれば、次のとおりである。
（１）信号層相互間の接続はフオトプロセスによつて形
成される小さなバイアによつて行なわれ、寸法の大きな
スルーホールの使用が最小になるため、第１図の４層プ
リント回路板の信号配線密度は、スルーホール接続を用
いた従来の４層プリント回路板のほぼ２倍に増大し、回
路パツケージの寸法を大幅に縮小できる。
（２）信号配線導体に対するスルーホール接続が減少す
るため、信号配線の寄生インダクタンスおよびキヤパシ
タンスが大幅に減少し、多層プリント回路板の性能が向
上する。
（３）スルーホール接続を考えることなく信号配線を設
計できるため、信号配線の設計の自由度が高くなり、し
たがつて設計が容易であり、配線設計時間を短縮でき
る。
（４）信号配線導体が形成されていない回路板の表面領
域は電源層またはグランド層によつて覆われるためシー
ルド効果が得られる。
（５）既存の処理および材料を用いて実施でき、経済的
である。
（６）SMT部品の取付けにもPIH部品の取付けにも適用で
きる。
【図面の簡単な説明】
第1A図〜第1J図は本発明の第１の実施例の多層プリント
回路板の製造工程を示す図である。 第2A図〜第2I図は本発明の第２の実施例の多層プリント
回路板の製造工程を示す図である。 10……絶縁基板、12、14……銅層、18、18′、28、28′
……感光性樹脂層、20、20′、30、30′……バイア、32
……スルーホール、42……グランド層、44……電源ラン
ド、46……電源層

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】基板と、 前記基板の一方の側の表面上に設けられた、電源電位お
    よびグランド電位の一方の電位を受け取るための第１の
    導電体と、 少なくとも第１および第２の配線層とこれらの配線層を
    分離する絶縁層とを含み、前記第１の配線層は内側に、
    前記第２の配線層は外側に位置し、前記第１及び第２の
    配線層はそれぞれ信号配線導体を含み、且つ前記第２の
    配線層は前記信号配線導体に加えて、前記第１の導電体
    と接続されるべき第２の導電体を含む、前記基板の他方
    の側の表面上に設けられた積層体と、 前記基板、前記積層体、前記第１の導電体および前記第
    ２の導電体を貫通し、前記第１の導電体と前記第２の導
    電体とを接続する導電性スルーホールとを有し、 前記積層体における異なる配線層の前記信号配線導体間
    の接続が、前記絶縁層を通る導電性バイアのみによって
    行なわれ、 前記基板を貫通する導電性スルーホールが、実質的に電
    源電位またはグランド電位の接続のためにのみ用いられ
    ることを特徴とする 多層プリント回路板。
  2. 【請求項２】前記第２の配線層が、電源電位およびグラ
    ンド電位の他方の電位を受け取るための第３の導電体を
    含むことを特徴とする請求項１に記載の多層プリント回
    路板。
  3. 【請求項３】前記絶縁層が、前記バイアを与えるように
    パターニングされた感光性樹脂層からなることを特徴と
    する請求項１に記載の多層プリント回路板。
  4. 【請求項４】前記第２の配線層の前記信号配線導体が、
    表面装着型部品を取付けるための端子を与えるように形
    成されていることを特徴とする請求項１に記載の多層プ
    リント回路板。
  5. 【請求項５】基板と、 少なくとも第１および第２の配線層とこれらの配線層を
    分離する第１の絶縁層とを含み、前記第１の配線層は内
    側に、前記第２の配線層は外側に位置し、前記第１及び
    第２の配線層はそれぞれ信号配線導体を含み、且つ前記
    第２の配線層は前記信号配線導体に加えて、電源電位お
    よびグランド電位の一方の電位を受け取るための第１の
    導電体を含む、前記基板の一方の側の表面上に設けられ
    た第１の積層体と、 少なくとも第３および第４の配線層とこれらの配線層を
    分離する第２の絶縁層とを含み、前記第３の配線層は内
    側に、前記第４の配線層は外側に位置し、前記第３およ
    び第４の配線層はそれぞれ信号配線導体を含み、且つ前
    記第４の配線層は前記信号配線導体に加えて、前記第１
    の導電体と接続されるべき第２の導電体を含む、前記基
    板の他方の表面に設けられた第２の積層体と、 前記基板、前記第１の積層体、前記第２の積層体、前記
    第１の導電体および前記第２の導電体を貫通し、前記第
    １の導電体と前記第２の導電体とを接続する導電性スル
    ーホールとを有し、 各前記積層体における異なる配線層の前記信号配線導体
    間の接続が、前記絶縁層を通る導電性バイアのみによっ
    て行なわれ、 前記基板を貫通する導電性スルーホールが、実質的に電
    源電位またはグランド電位の接続のためにのみ用いられ
    ることを特徴とする 多層プリント回路板。
  6. 【請求項６】前記第２および第４の配線層の少なくとも
    一方の配線層が、電源電位およびグランド電位の他方の
    電位を受け取るための第３の導電体を含むことを特徴と
    する請求項５に記載の多層プリント回路板。
  7. 【請求項７】前記第１および第２の絶縁層が、前記バイ
    アを与えるようにパターニングされた感光性樹脂層から
    なることを特徴とする請求項５に記載の多層プリント回
    路板。
  8. 【請求項８】前記第２および第４の配線層の前記信号配
    線導体が、それぞれ表面装着型部品を取付けるための端
    子を与えるように形成されていることを特徴とする請求
    項５に記載の多層プリント回路板。
JP2255464A 1990-09-27 1990-09-27 多層プリント回路板 Expired - Lifetime JP2739726B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2255464A JP2739726B2 (ja) 1990-09-27 1990-09-27 多層プリント回路板
US07/764,733 US5451721A (en) 1990-09-27 1991-09-24 Multilayer printed circuit board and method for fabricating same
EP91308756A EP0478313B1 (en) 1990-09-27 1991-09-25 A multilayer printed circuit board and manufacturing method therefor
DE69121501T DE69121501T2 (de) 1990-09-27 1991-09-25 Mehrschichtige Leiterplatte und Verfahren zu ihrer Herstellung
US08/497,614 US6378201B1 (en) 1990-09-27 1995-06-30 Method for making a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2255464A JP2739726B2 (ja) 1990-09-27 1990-09-27 多層プリント回路板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP26147897A Division JP3007862B2 (ja) 1997-09-26 1997-09-26 多層プリント回路板の製造方法

Publications (2)

Publication Number Publication Date
JPH04148590A JPH04148590A (ja) 1992-05-21
JP2739726B2 true JP2739726B2 (ja) 1998-04-15

Family

ID=17279130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2255464A Expired - Lifetime JP2739726B2 (ja) 1990-09-27 1990-09-27 多層プリント回路板

Country Status (4)

Country Link
US (2) US5451721A (ja)
EP (1) EP0478313B1 (ja)
JP (1) JP2739726B2 (ja)
DE (1) DE69121501T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263871B2 (en) 2008-11-19 2012-09-11 Sony Corporation Mount board and semiconductor module
JP2014154873A (ja) * 2013-02-08 2014-08-25 Ichia Technologies Inc 多層型フレキシブル印刷回路板及びその製造方法

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5517758A (en) * 1992-05-29 1996-05-21 Matsushita Electric Industrial Co., Ltd. Plating method and method for producing a multi-layered printed wiring board using the same
US5532105A (en) * 1992-08-07 1996-07-02 Hitachi Chemical Company, Ltd. Photolithographically viahole-forming photosensitive element comprising two photosensitive layers for the fabrication process of multilayer wiring board
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
DE69303684T2 (de) * 1992-09-29 1996-11-28 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung einer mehrschichtigen Leiterplatte
JPH06169175A (ja) * 1992-11-30 1994-06-14 Nec Corp 多層印刷配線板及びその製造方法
DE59208900D1 (de) * 1992-12-12 1997-10-16 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und Herstellungsverfahren für solche Leiterplatten
DE59208335D1 (de) * 1992-12-14 1997-05-15 Ibm Leiterplatten mit lokal erhöhter Verdrahtungsdichte und konischen Bohrungen sowie Herstellungsverfahren für solche Leiterplatten
US5597983A (en) * 1994-02-03 1997-01-28 Sgs-Thomson Microelectronics, Inc. Process of removing polymers in semiconductor vias
DE4422669A1 (de) * 1994-06-30 1996-01-04 Siemens Ag Mehrlagen-Leiterplatte
JP3121213B2 (ja) * 1994-07-27 2000-12-25 株式会社日立製作所 感光性樹脂組成物
JP3592827B2 (ja) * 1996-03-06 2004-11-24 富士写真フイルム株式会社 感光性エレメント及び多層配線基板の製造方法
DE19612760C2 (de) * 1996-03-29 2002-01-10 Oce Printing Systems Gmbh Trägerplatte und Druckkopf mit dieser Trägerplatte
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
EP0824301A3 (en) * 1996-08-09 1999-08-11 Hitachi, Ltd. Printed circuit board, IC card, and manufacturing method thereof
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
US6074728A (en) * 1996-09-11 2000-06-13 Samsung Aerospace Industries, Ltd. Multi-layered circuit substrate
US5955192A (en) * 1996-11-20 1999-09-21 Shin-Etsu Chemical Co., Ltd. Conductive circuit board and method for making
US6105243A (en) * 1996-12-05 2000-08-22 International Business Machines, Corp. Method of fabricating multilayer printed circuit board
US6820330B1 (en) * 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
US5990421A (en) * 1997-02-18 1999-11-23 Intel Corporation Built in board resistors
US6255039B1 (en) 1997-04-16 2001-07-03 Isola Laminate Systems Corp. Fabrication of high density multilayer interconnect printed circuit boards
US6162997A (en) * 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
DE19729587A1 (de) * 1997-07-10 1999-01-14 Siemens Ag Verfahren zum Aufbringen von Lot auf Anschlußflächen einer Leiterplatte, Verfahren zur Herstellung eines mit Lot beschichteten Trägers für ein derartiges Verfahren sowie ein derartiger Träger
US6141870A (en) * 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6388202B1 (en) 1997-10-06 2002-05-14 Motorola, Inc. Multi layer printed circuit board
DE69835962T2 (de) * 1997-12-11 2007-01-04 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer mehrschichtigen gedruckten leiterplatte
US6462107B1 (en) 1997-12-23 2002-10-08 The Texas A&M University System Photoimageable compositions and films for printed wiring board manufacture
US6606286B1 (en) 1998-01-05 2003-08-12 Mitburri Electric Co., Ltd Tln signal generating apparatus used in optical disc drive and optical disc drive equipped with the apparatus, and optical disc drive equipped with amplitude adjusting apparatus for tracking error signal
US6131279A (en) * 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
US6518160B1 (en) * 1998-02-05 2003-02-11 Tessera, Inc. Method of manufacturing connection components using a plasma patterned mask
TW505804B (en) * 1998-02-19 2002-10-11 Hitachi Ltd Liquid crystal display device
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6720501B1 (en) * 1998-04-14 2004-04-13 Formfactor, Inc. PC board having clustered blind vias
US6085415A (en) * 1998-07-27 2000-07-11 Ormet Corporation Methods to produce insulated conductive through-features in core materials for electric packaging
US6440641B1 (en) * 1998-07-31 2002-08-27 Kulicke & Soffa Holdings, Inc. Deposited thin film build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates
ATE265131T1 (de) * 1998-09-18 2004-05-15 Vantico Ag Verfahren zur herstellung von mehrlagenschaltungen
MY139405A (en) * 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6156221A (en) * 1998-10-02 2000-12-05 International Business Machines Corporation Copper etching compositions, processes and products derived therefrom
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
US6120693A (en) * 1998-11-06 2000-09-19 Alliedsignal Inc. Method of manufacturing an interlayer via and a laminate precursor useful for same
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US6181004B1 (en) 1999-01-22 2001-01-30 Jerry D. Koontz Digital signal processing assembly and test method
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6048656A (en) * 1999-05-11 2000-04-11 Micron Technology, Inc. Void-free underfill of surface mounted chips
JP2000357873A (ja) 1999-06-17 2000-12-26 Hitachi Ltd 多層配線基板及びその製造方法
US6285081B1 (en) * 1999-07-13 2001-09-04 Micron Technology, Inc. Deflectable interconnect
EP1087261A1 (en) 1999-09-24 2001-03-28 Sumitomo Bakelite Company Limited Photosensitive resin composition, multilayer printed wiring board and process for production thereof
ATE242589T1 (de) 1999-09-30 2003-06-15 Siemens Ag Verfahren und einrichtung zum laserbohren von organischen materialien
JP3617388B2 (ja) * 1999-10-20 2005-02-02 日本電気株式会社 プリント配線板及びその製造方法
US6711813B1 (en) * 1999-11-05 2004-03-30 Interuniversitair Microelektronica Centrum Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
DE60043337D1 (de) 1999-12-15 2009-12-31 Panasonic Corp Leiterplatte und herstellungsverfahren der leiterplatte
US20020144397A1 (en) * 2000-01-21 2002-10-10 Morris Terrel L. Subtractive process for fabricating cylindrical printed circuit boards
JP2001251040A (ja) * 2000-03-06 2001-09-14 Stanley Electric Co Ltd 高周波用回路基板及びその製造方法
US6467160B1 (en) * 2000-03-28 2002-10-22 International Business Machines Corporation Fine pitch circuitization with unfilled plated through holes
JP2001274537A (ja) * 2000-03-28 2001-10-05 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2001284813A (ja) * 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
US6944945B1 (en) * 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
US6584682B2 (en) * 2000-05-26 2003-07-01 Visteon Global Tech., Inc. Method for making circuit board
US6740246B2 (en) * 2000-05-26 2004-05-25 Visteon Global Tech., Inc. Circuit board and a method for making the same
AU2001264968A1 (en) 2000-05-31 2001-12-11 Honeywell International, Inc. Filling device
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6800232B2 (en) * 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
WO2001093647A2 (en) 2000-05-31 2001-12-06 Honeywell International Inc. Filling method
US7281326B1 (en) 2000-06-19 2007-10-16 Nortel Network Limited Technique for routing conductive traces between a plurality of electronic components of a multilayer signal routing device
US6388890B1 (en) * 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US7256354B2 (en) * 2000-06-19 2007-08-14 Wyrzykowska Aneta O Technique for reducing the number of layers in a multilayer circuit board
US20040212103A1 (en) * 2000-06-19 2004-10-28 Herman Kwong Techniques for pin arrangements in circuit chips
US7107673B2 (en) * 2000-06-19 2006-09-19 Nortel Networks Limited Technique for accommodating electronic components on a multiplayer signal routing device
US7725860B1 (en) 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing
US7259336B2 (en) 2000-06-19 2007-08-21 Nortel Networks Limited Technique for improving power and ground flooding
US7069650B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US7069646B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Techniques for reducing the number of layers in a multilayer signal routing device
TW496111B (en) 2000-08-24 2002-07-21 Ind Tech Res Inst Method of forming contact hole on multi-level circuit board
US6644983B2 (en) 2001-02-09 2003-11-11 International Business Machines Corporation Contact assembly, connector assembly utilizing same, and electronic assembly
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
JP3461172B2 (ja) * 2001-07-05 2003-10-27 日東電工株式会社 多層配線回路基板の製造方法
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
TWI312166B (en) 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
TWI286826B (en) * 2001-12-28 2007-09-11 Via Tech Inc Semiconductor package substrate and process thereof
US6747216B2 (en) * 2002-02-04 2004-06-08 Intel Corporation Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
US7358607B2 (en) * 2002-03-06 2008-04-15 Intel Corporation Substrates and systems to minimize signal path discontinuities
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7399661B2 (en) * 2002-05-01 2008-07-15 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded back-side access conductors and vias
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US20080043447A1 (en) * 2002-05-01 2008-02-21 Amkor Technology, Inc. Semiconductor package having laser-embedded terminals
US7670962B2 (en) 2002-05-01 2010-03-02 Amkor Technology, Inc. Substrate having stiffener fabrication method
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
TW573332B (en) * 2002-11-29 2004-01-21 Via Tech Inc Lamination process and structure
US6936502B2 (en) * 2003-05-14 2005-08-30 Nortel Networks Limited Package modification for channel-routed circuit boards
JP2005054240A (ja) 2003-08-05 2005-03-03 Fuji Photo Film Co Ltd 導電性フィルムおよびその作製方法
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US7078816B2 (en) 2004-03-31 2006-07-18 Endicott Interconnect Technologies, Inc. Circuitized substrate
US7145221B2 (en) * 2004-03-31 2006-12-05 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same
US7270845B2 (en) * 2004-03-31 2007-09-18 Endicott Interconnect Technologies, Inc. Dielectric composition for forming dielectric layer for use in circuitized substrates
WO2005124425A2 (en) * 2004-06-22 2005-12-29 Bae Systems Plc Improvements relating to deformable mirrors
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7196274B2 (en) * 2004-07-20 2007-03-27 Dragonwave Inc. Multi-layer integrated RF/IF circuit board
US7202419B2 (en) * 2004-07-20 2007-04-10 Dragonwave Inc. Multi-layer integrated RF/IF circuit board including a central non-conductive layer
US8826531B1 (en) 2005-04-05 2014-09-09 Amkor Technology, Inc. Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
JP2006332312A (ja) * 2005-05-26 2006-12-07 Three M Innovative Properties Co 可撓性プリント回路基板用基材のビアホール形成方法
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
US20070245552A1 (en) * 2006-04-07 2007-10-25 John Caldwell Probe interposers and methods of fabricating probe interposers
US7589398B1 (en) 2006-10-04 2009-09-15 Amkor Technology, Inc. Embedded metal features structure
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US8723047B2 (en) * 2007-03-23 2014-05-13 Huawei Technologies Co., Ltd. Printed circuit board, design method thereof and mainboard of terminal product
US20080280463A1 (en) * 2007-05-09 2008-11-13 Mercury Computer Systems, Inc. Rugged Chip Packaging
CN101340775B (zh) * 2007-07-06 2010-06-09 鸿富锦精密工业（深圳）有限公司 软性电路板及其制造方法
US8163381B2 (en) * 2007-10-26 2012-04-24 E. I. Du Pont De Nemours And Company Multi-layer chip carrier and process for making
US7759787B2 (en) * 2007-11-06 2010-07-20 International Business Machines Corporation Packaging substrate having pattern-matched metal layers
JP5374079B2 (ja) * 2008-06-20 2013-12-25 東京エレクトロン株式会社 検査用接触構造体
TWI373836B (en) * 2008-09-23 2012-10-01 Advanced Semiconductor Eng Circuit board and process thereof
US8872329B1 (en) 2009-01-09 2014-10-28 Amkor Technology, Inc. Extended landing pad substrate package structure and method
US9433105B2 (en) 2009-08-25 2016-08-30 International Business Machines Corporation Method of fabricating printed circuit boards
US8289727B2 (en) * 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
JP5170174B2 (ja) * 2010-06-28 2013-03-27 株式会社村田製作所 モジュール
KR20120035007A (ko) * 2010-10-04 2012-04-13 삼성전기주식회사 인쇄회로기판의 제조방법
WO2013145043A1 (ja) 2012-03-27 2013-10-03 パナソニック株式会社 ビルドアップ基板およびその製造方法ならびに半導体集積回路パッケージ
CN103889140A (zh) * 2012-12-20 2014-06-25 深圳市共进电子股份有限公司 双面印刷电路板的布线方法
JP2016072334A (ja) * 2014-09-29 2016-05-09 日本ゼオン株式会社 積層体の製造方法
JP6786372B2 (ja) * 2016-12-09 2020-11-18 新光電気工業株式会社 配線基板、配線基板の製造方法
WO2019098011A1 (ja) * 2017-11-16 2019-05-23 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
CN213522492U (zh) * 2017-11-16 2021-06-22 株式会社村田制作所 树脂多层基板、电子部件及其安装构造
US11824013B2 (en) 2019-08-15 2023-11-21 Intel Corporation Package substrate with reduced interconnect stress

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2202077A1 (de) * 1971-05-17 1972-11-30 Hochvakuum Dresden Veb Verfahren zur Herstellung von Mehrlagenleiterplatten
IT951496B (it) 1971-06-28 1973-06-30 Ibm Composizione fotoresistente posi tiva a base epossidica partico larmente per la stampa di micro circuiti
JPS60180197A (ja) * 1984-02-27 1985-09-13 宇部興産株式会社 多層プリント配線板の製造方法
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US4902610A (en) 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US4642160A (en) 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
DE3605474A1 (de) 1986-02-20 1987-08-27 Siemens Ag Mehrlagen-leiterplatte
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
JPH081985B2 (ja) * 1987-03-31 1996-01-10 日立化成工業株式会社 配線板の製造方法
US4882454A (en) * 1988-02-12 1989-11-21 Texas Instruments Incorporated Thermal interface for a printed wiring board
US4806188A (en) * 1988-03-04 1989-02-21 E. I. Du Pont De Nemours And Company Method for fabricating multilayer circuits
DE3840207A1 (de) * 1988-11-29 1990-05-31 Draegerwerk Ag Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte
US4904968A (en) * 1989-04-07 1990-02-27 Tektronix, Inc. Circuit board configuration for reducing signal distortion
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JP2739726B2 (ja) 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8263871B2 (en) 2008-11-19 2012-09-11 Sony Corporation Mount board and semiconductor module
JP2014154873A (ja) * 2013-02-08 2014-08-25 Ichia Technologies Inc 多層型フレキシブル印刷回路板及びその製造方法

Also Published As

Publication number Publication date
DE69121501D1 (de) 1996-09-26
EP0478313A3 (en) 1993-01-27
EP0478313A2 (en) 1992-04-01
JPH04148590A (ja) 1992-05-21
EP0478313B1 (en) 1996-08-21
US5451721A (en) 1995-09-19
DE69121501T2 (de) 1997-02-06
US6378201B1 (en) 2002-04-30

Similar Documents

Publication Publication Date Title
JP2739726B2 (ja) 多層プリント回路板
US5218761A (en) Process for manufacturing printed wiring boards
US7381587B2 (en) Method of making circuitized substrate
US7491896B2 (en) Information handling system utilizing circuitized substrate with split conductive layer
KR20000047653A (ko) 두 개의 신호 플레인과 한 개의 전원 플레인을 갖는 회로기판
JPH05218618A (ja) プリント配線板の製造方法
KR20160124344A (ko) 연성회로기판 및 그 제조방법
EP0337986B1 (en) Multilayer circuit board fabrication process
CN110366310B (zh) 软硬复合板及其制法
US20030047355A1 (en) Printed wiring board with high density inner layer structure
JP3007862B2 (ja) 多層プリント回路板の製造方法
US7157647B2 (en) Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP2002076636A (ja) 配線基板及び配線基板の製造方法
JP2001257476A (ja) 多層配線基板及びその製造方法
EP0572232A2 (en) A multilayer printed circuit board and method for manufacturing same
JPH10163632A (ja) プリント配線板及びその製造方法
JP3648753B2 (ja) 配線基板の製造方法
JP2021002536A (ja) 配線基板及び配線基板の製造方法
JPH06350256A (ja) 非貫通スルーホールを有するプリント配線板およびその製造方法
KR20100053761A (ko) 언클래드를 이용한 임베디드 인쇄회로기판의 제조방법 및 이에 의하여 제조된 인쇄회로기판
JPH01194500A (ja) 多層配線基板
JP2001111188A (ja) 回路基板及びその製造方法
KR20000077344A (ko) 수지 적층된 배선 시트, 이를 사용하는 배선 구조체 및이들의 제조방법
JP2000101232A (ja) プリント配線板及びその製造方法
JPS6222480B2 (ja)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110123

Year of fee payment: 13