JP5578962B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5578962B2
JP5578962B2 JP2010143862A JP2010143862A JP5578962B2 JP 5578962 B2 JP5578962 B2 JP 5578962B2 JP 2010143862 A JP2010143862 A JP 2010143862A JP 2010143862 A JP2010143862 A JP 2010143862A JP 5578962 B2 JP5578962 B2 JP 5578962B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
wiring
opening
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010143862A
Other languages
English (en)
Other versions
JP2012009606A (ja
JP2012009606A5 (ja
Inventor
人資 近藤
朋幸 下平
雅子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010143862A priority Critical patent/JP5578962B2/ja
Priority to US13/114,417 priority patent/US8450852B2/en
Priority to CN201110169981.9A priority patent/CN102300396B/zh
Publication of JP2012009606A publication Critical patent/JP2012009606A/ja
Publication of JP2012009606A5 publication Critical patent/JP2012009606A5/ja
Application granted granted Critical
Publication of JP5578962B2 publication Critical patent/JP5578962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

配線層と絶縁層とが積層された配線基板に関する。
図１は、従来の配線基板を例示する断面図である。図１を参照するに、従来の配線基板１００は、第１配線層１１０、第１絶縁層１２０、第２配線層１３０、第２絶縁層１４０、第３配線層１５０、第３絶縁層１６０、第４配線層１７０、第４絶縁層１８０を有する。
第１配線層１１０、第２配線層１３０、第３配線層１５０、及び第４配線層１７０は、それぞれ例えば銅（Ｃｕ）等から構成されている。第１絶縁層１２０、第２絶縁層１４０、第３絶縁層１６０、及び第４絶縁層１８０は、それぞれ例えばエポキシ系の絶縁性樹脂等から構成されている。
第１配線層１１０と第２配線層１３０とは、第１ビアホール１２０ｘを介して電気的に接続されている。第２配線層１３０と第３配線層１５０とは、第２ビアホール１４０ｘを介して電気的に接続されている。第３配線層１５０と第４配線層１７０とは、第３ビアホール１６０ｘを介して電気的に接続されている。
第１配線層１１０の側面と上面（第２配線層１３０のビア配線と接続される面）は、第１絶縁層１２０に覆われている。第１配線層１１０の下面（第２配線層１３０のビア配線と接続される面の反対面）は第１絶縁層１２０から露出され、半導体チップ等（図示せず）と電気的に接続される電極パッドとして機能する。第４配線層１７０の一部は第４絶縁層１８０に形成された開口部１８０ｘから露出され、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。第１絶縁層１２０から露出する第１配線層１１０のピッチは、開口部１８０ｘから露出する第４配線層１７０のピッチよりも狭くされている。
第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０は、例えば非感光性の絶縁性樹脂等により構成されている。第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０は、例えば３０ｖｏｌ％未満のシリカ（ＳｉＯ２）のフィラーを含有している。第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０の熱膨張係数は、例えば５０ｐｐｍ／℃程度である。
第４絶縁層１８０は、例えば感光性の絶縁性樹脂等により構成されている。第４絶縁層１８０もフィラーを含有しているが、感光性の絶縁性樹脂に多くのフィラーを含有すると露光が不可能となるため、第４絶縁層１８０に含有可能なフィラーの量には制限（上限）がある。そのため、第４絶縁層１８０の熱膨張係数は、第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０の熱膨張係数よりも大きく、例えば６５ｐｐｍ／℃程度である。
このように、従来は、最上層の絶縁層（図１の例では第４絶縁層１８０）のみが感光性の絶縁性樹脂により構成され、最上層の絶縁層以外の絶縁層（図１の例では第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０）が３０ｖｏｌ％未満のシリカ（ＳｉＯ２）等のフィラーを含有する非感光性の絶縁性樹脂により構成されることが一般的であった。
特開２００４−１４０３８５号公報 特開２００９−２２４７３９号公報 特開２００９−０７６５６５号公報 国際公開第０３／０３９２１９号パンフレット
しかしながら、最上層の絶縁層（第４絶縁層１８０）を感光性の絶縁性樹脂により構成し、その他の絶縁層（第１絶縁層１２０、第２絶縁層１４０、及び第３絶縁層１６０）を３０ｖｏｌ％未満のシリカ（ＳｉＯ２）等のフィラーを含有する非感光性の絶縁性樹脂により構成すると、図１に示すように、半導体チップ等（図示せず）と電気的に接続される電極パッド側（第１配線層１１０側）が凹状に反った形状となる傾向があった。又、配線基板１００の反りＴ１は、６００μｍを超える場合があった。
最上層の絶縁層（第４絶縁層１８０）を非感光性の絶縁性樹脂とし、全絶縁層（第１絶縁層１２０、第２絶縁層１４０、第３絶縁層１６０、及び第４絶縁層１８０）を３０ｖｏｌ％未満のシリカ（ＳｉＯ２）等のフィラーを含有している非感光性の絶縁性樹脂により構成することも考えられるが、この場合にも反りの傾向や反りの程度は図１と同様であった。
本発明は、上記の点に鑑みてなされたものであり、反りを低減可能な配線基板を提供することを課題とする。
本配線基板は、複数の配線層と、同一組成の非感光性の絶縁性樹脂から構成された複数の絶縁層とが交互に積層され、前記複数の絶縁層は、配線基板の第１の主面を形成する第１の絶縁層と、前記第１の主面の反対面である配線基板の第２の主面を形成する第２の絶縁層と、前記第２の絶縁層の前記第２の主面とは反対側に隣接する第３の絶縁層と、を有し、前記複数の配線層は、前記第１の絶縁層に埋設され、表面が前記第１の絶縁層から露出する第１の電極パッドと、前記第３の絶縁層の前記第２の絶縁層側に設けられ、前記第２の絶縁層の開口部から露出する第２の電極パッドと、を有し、各絶縁層は、同一組成のフィラーを含有し、前記各絶縁層の前記フィラーの含有量は、何れも５５ｖｏｌ％以上６５ｖｏｌ％以下の範囲にあり、前記各絶縁層の熱膨張係数は、何れも１２ｐｐｍ／℃以上１７ｐｐｍ／℃以下の範囲にあることを要件とする。
開示の技術によれば、反りを低減可能な配線基板を提供できる。
従来の配線基板を例示する断面図である。 第１の実施の形態に係る配線基板を例示する断面図である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その４）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その５）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その６）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その７）である。 第１の実施の形態に係る配線基板の製造工程を例示する図（その８）である。 第２の実施の形態に係る配線基板を例示する断面図である。 ガラスクロスを例示する断面図である。 第３の実施の形態に係る配線基板を例示する断面図である。 図１３の開口部近傍を拡大して例示する断面図である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その１）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その２）である。 第３の実施の形態に係る配線基板の製造工程を例示する図（その３）である。 第４の実施の形態に係る半導体パッケージを例示する断面図である。 配線基板Ａの反りの方向を説明する図（その１）である。 配線基板Ａの反りの方向を説明する図（その２）である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
第１の実施の形態では、本発明を、半導体チップを搭載することにより半導体パッケージとなる配線基板に適用する例を示す。
［第１の実施の形態に係る配線基板の構造］
始めに、第１の実施の形態に係る配線基板の構造について説明する。図２は、第１の実施の形態に係る配線基板を例示する断面図である。図２を参照するに、第１の実施の形態に係る配線基板１０は、第１配線層１１、第１絶縁層１２、第２配線層１３、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７、第４絶縁層１８が順次積層された構造を有する。
なお、配線基板１０において、第１絶縁層１２の下面（第２絶縁層１４と接する面の反対側の面）と第４絶縁層１８の上面（第３絶縁層１６と接する面の反対側の面）の何れか一方を第１の主面、他方を第２の主面と称する場合がある。例えば第１絶縁層１２の下面が配線基板１０の第１の主面であれば、第１の主面に最も近い絶縁層は第１絶縁層１２である。又、例えば第４絶縁層１８の上面が配線基板１０の第２の主面であれば、第２の主面に最も近い絶縁層は第４絶縁層１８である（後述の他の配線基板についても同様）。
配線基板１０において、第１配線層１１は、最下層に形成されている。第１配線層１１は、第１層１１ａ及び第２層１１ｂから構成されている。第１層１１ａとしては、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を、金（Ａｕ）膜が配線基板１０の外部に露出するように、この順番で順次積層した導電層を用いることができる。第１層１１ａとして、例えば金（Ａｕ）膜とニッケル（Ｎｉ）膜を、金（Ａｕ）膜が配線基板１０の外部に露出するように、この順番で順次積層した導電層を用いても良い。第２層１１ｂとしては、例えば銅（Ｃｕ）層等を含む導電層を用いることができる。第１配線層１１の厚さは、例えば１０〜２０μｍ程度とすることができる。
第１配線層１１の一部（第１層１１ａ）は第１絶縁層１２から露出しており、半導体チップ等（図示せず）と電気的に接続される電極パッドとして機能する。以降、第１絶縁層１２から露出する第１配線層１１を第１の電極パッド１１と称する場合があり、又、第１の電極パッド１１側を半導体チップ搭載側と称する場合がある。第１の電極パッド１１の平面形状は例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。第１の電極パッド１１のピッチは、例えば１００〜２００μｍ程度とすることができる。
第１絶縁層１２は、第１配線層１１の上面（第２配線層１３のビア配線と接続される面）と側面とを覆い、下面（第２配線層１３のビア配線と接続される面の反対面）を露出するように形成されている。第１絶縁層１２の材料としては、例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を用いることができる。第１絶縁層１２の材料である非感光性の絶縁性樹脂としては、例えば熱硬化性樹脂を用いることができる。第１絶縁層１２の厚さは、例えば１５〜３５μｍ程度とすることができる。
第１絶縁層１２は、シリカ（ＳｉＯ２）のフィラーを含有している。但し、含有するフィラーはシリカ（ＳｉＯ２）には限定されず、例えば、カオリン（Ａｌ２Ｓｉ２Ｏ５（ＯＨ４）、タルク（Ｍｇ３Ｓｉ４Ｏ１０（ＯＨ２）、アルミナ（Ａｌ２Ｏ３）等であっても良い（後述の他の絶縁層についても同様）。フィラーの含有量は、例えば３０ｖｏｌ％以上６５ｖｏｌ％以下程度とすることができる。フィラーの粒径は最小粒径０．１μｍ、最大粒径５μｍ、平均粒径０．５〜２μｍ程度であることが好ましい。
フィラーの含有量を３０ｖｏｌ％以上６５ｖｏｌ％以下の範囲で調整することにより、第１絶縁層１２の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲で調整できる（フィラーの含有量を増やすと熱膨張係数が小さくなる）。なお、フィラーの含有量が６５ｖｏｌ％より多いと樹脂による絶縁層形成が困難となるため、フィラーの含有量の上限は６５ｖｏｌ％とすることが好ましい。フィラーの含有量を調整して、第１絶縁層１２の熱膨張係数を第２配線層１３等を構成する銅（Ｃｕ）の熱膨張係数（１７ｐｐｍ／℃程度）に近づけることにより、配線基板１０に生ずる反りを低減できる。なお、特記した場合を除き、本明細書における熱膨張係数は２５〜１５０℃の範囲における値を示すものとする。
第２配線層１３は、第１絶縁層１２上に形成されている。第２配線層１３は、第１絶縁層１２を貫通し第１配線層１１の上面を露出する第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成されている。第１ビアホール１２ｘは、第２絶縁層１４側に開口されていると共に、第１配線層１１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第２配線層１３は、第１ビアホール１２ｘの底部に露出した第１配線層１１と電気的に接続されている。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。第２配線層１３を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第２絶縁層１４は、第１絶縁層１２上に、第２配線層１３を覆うように形成されている。第２絶縁層１４の材料としては、第１絶縁層１２と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第２絶縁層１４は、第１絶縁層１２が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第２絶縁層１４の厚さは、例えば１５〜３５μｍ程度とすることができる。
第３配線層１５は、第２絶縁層１４上に形成されている。第３配線層１５は、第２絶縁層１４を貫通し第２配線層１３の上面を露出する第２ビアホール１４ｘ内に充填されたビア配線、及び第２絶縁層１４上に形成された配線パターンを含んで構成されている。第２ビアホール１４ｘは、第３絶縁層１６側に開口されていると共に、第２配線層１３の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第３配線層１５は、第２ビアホール１４ｘの底部に露出した第２配線層１３と電気的に接続されている。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第３絶縁層１６は、第２絶縁層１４上に、第３配線層１５を覆うように形成されている。第３絶縁層１６の材料としては、第１絶縁層１２及び第２絶縁層１４と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第３絶縁層１６は、第１絶縁層１２及び第２絶縁層１４が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第３絶縁層１６の厚さは、例えば１５〜３５μｍ程度とすることができる。
第４配線層１７は、第３絶縁層１６上に形成されている。第４配線層１７は、第３絶縁層１６を貫通し第３配線層１５の上面を露出する第３ビアホール１６ｘ内に充填されたビア配線、及び第３絶縁層１６上に形成された配線パターンを含んで構成されている。第３ビアホール１６ｘは、第４絶縁層１８側に開口されていると共に、第３配線層１５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
第４配線層１７は、第３ビアホール１６ｘの底部に露出した第３配線層１５と電気的に接続されている。第４配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
第４絶縁層１８は、第３絶縁層１６上に、第４配線層１７を覆うように形成されている。第４絶縁層１８の材料としては、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第４絶縁層１８は、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第４絶縁層１８の厚さは、例えば１５〜３５μｍ程度とすることができる。
第４絶縁層１８は開口部１８ｘを有し、開口部１８ｘの底部には第４配線層１７の一部が露出している。開口部１８ｘの底部に露出する第４配線層１７は、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。必要に応じ、開口部１８ｘの底部に露出する第４配線層１７上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、開口部１８ｘの底部に露出する第４配線層１７上に（開口部１８ｘの底部に露出する第４配線層１７上に金属層等が形成されている場合には、金属層等の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部１８ｘの底部に露出する第４配線層１７（第４配線層１７上に金属層等が形成されている場合には、金属層等）自体を、外部接続端子としても良い。
以降、開口部１８ｘの底部に露出する第４配線層１７を第２の電極パッド１７と称する場合があり、又、第２の電極パッド１７側を外部接続端子側と称する場合がある。第２の電極パッド１７の平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。第２の電極パッド１７のピッチは、前述の第１の電極パッド１１のピッチ（例えば１００〜２００μｍ程度）よりも広く、例えば５００〜１２００μｍ程度とすることができる。
なお、配線基板１０において、第４配線層１７を構成する配線パターンを第３絶縁層１６上に引き出して形成し、第３絶縁層１６上に引き出された配線パターンを第４絶縁層１８の開口部１８ｘから露出させ、第２の電極パッド１７としても良い。つまり、第４配線層１７の第３ビアホール１６ｘ上以外の部分を第２の電極パッド１７としても良い。
このように、配線基板１０では、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する。これにより、全ての絶縁層の熱膨張係数を各配線層を構成する銅（Ｃｕ）の熱膨張係数（１７ｐｐｍ／℃程度）に近づけることが可能となり、配線基板１０に生ずる反りを低減できる。
なお、前述のように、従来の配線基板１００は半導体チップ搭載側が凹状に反る傾向があるが、配線基板１０は配線基板１００に比べて反りの程度は大幅に小さくなり、どちらかというと半導体チップ搭載側が凸状に反る傾向がある。
［第１の実施の形態に係る配線基板の製造方法］
続いて、第１の実施の形態に係る配線基板の製造方法について説明する。図３〜図１０は、第１の実施の形態に係る配線基板の製造工程を例示する図である。
始めに、図３に示す工程では、支持体２１を準備する。支持体２１としては、シリコン板、ガラス板、金属箔等を用いることができるが、本実施の形態では、支持体２１として銅箔を用いる。後述する図５に示す工程等において電解めっきを行う際の給電層として利用でき、後述する図１０に示す工程の後に容易にエッチングで除去可能だからである。支持体２１の厚さは、例えば３５〜１００μｍ程度とすることができる。
次いで、図４に示す工程では、支持体２１の一方の面に、第１配線層１１に対応する開口部２２ｘを有するレジスト層２２を形成する。具体的には、支持体２１の一方の面に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、支持体２１の一方の面に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。そして、塗布又はラミネートしたレジストを露光、現像することで開口部２２ｘを形成する。これにより、開口部２２ｘを有するレジスト層２２が形成される。なお、予め開口部２２ｘを形成したフィルム状のレジストを支持体２１の一方の面にラミネートしても構わない。
開口部２２ｘは、後述の図５に示す工程で形成される第１配線層１１に対応する位置に形成されるが、その配設ピッチは、例えば１００〜２００μｍ程度とすることができる。開口部２２ｘの平面形状は、例えば円形であり、その直径は例えば４０〜１２０μｍ程度とすることができる。
次いで、図５に示す工程では、支持体２１をめっき給電層に利用する電解めっき法等により、支持体２１の一方の面の開口部２２ｘ内に、第１層１１ａ及び第２層１１ｂから構成される第１配線層１１を形成する。
第１層１１ａは、例えば金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜をこの順番で順次積層した構造を有する。よって、第１配線層１１を形成するには、先ず、支持体２１をめっき給電層に利用する電解めっき法等により、金（Ａｕ）膜、パラジウム（Ｐｄ）膜、ニッケル（Ｎｉ）膜を順にめっきして第１層１１ａを形成し、続いて、支持体２１をめっき給電層に利用する電解めっき法等により、第１層１１ａ上に銅（Ｃｕ）等からなる第２層１１ｂを形成すれば良い。なお、第１層１１ａは、金（Ａｕ）膜とニッケル（Ｎｉ）膜をこの順番で順次積層した構造としても良い。
次いで、図６に示す工程では、図５に示すレジスト層２２を除去した後、第１配線層１１を覆うように支持体２１の一方の面に第１絶縁層１２を形成する。第１絶縁層１２の材料としては、例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を用いることができる。第１絶縁層１２の厚さは、例えば１５〜３５μｍ程度とすることができる。第１絶縁層１２は、シリカ（ＳｉＯ２）のフィラーを含有している。フィラーの含有量や粒径、含有する目的等は前述のとおりである。
第１絶縁層１２の材料として、例えば熱硬化性を有するフィルム状のエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を用いた場合には、第１配線層１１を覆うように支持体２１の一方の面にフィルム状の第１絶縁層１２をラミネートする。そして、ラミネートした第１絶縁層１２を押圧しつつ、第１絶縁層１２を硬化温度以上に加熱して硬化させる。なお、第１絶縁層１２を真空雰囲気中でラミネートすることにより、ボイドの巻き込みを防止できる。
第１絶縁層１２の材料として、例えば熱硬化性を有する液状又はペースト状のエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を用いた場合には、第１配線層１１を覆うように支持体２１の一方の面に液状又はペースト状の第１絶縁層１２を例えばスピンコート法等により塗布する。そして、塗布した第１絶縁層１２を硬化温度以上に加熱して硬化させる。
次いで、図７に示す工程では、第１絶縁層１２に、第１絶縁層１２を貫通し第１配線層１１の上面を露出させる第１ビアホール１２ｘを形成する。第１ビアホール１２ｘは、例えばＣＯ２レーザ等を用いたレーザ加工法により形成できる。レーザ加工法により形成した第１ビアホール１２ｘは、第２絶縁層１４が形成される側に開口されていると共に、第１配線層１１の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となる。なお、他のビアホールもレーザ加工法により形成すると同様の形状となる。第１ビアホール１２ｘをレーザ加工法により形成した場合には、デスミア処理を行い、第１ビアホール１２ｘの底部に露出する第１配線層１１の上面に付着した第１絶縁層１２の樹脂残渣を除去する。
次いで、図８に示す工程では、第１絶縁層１２上に第２配線層１３を形成する。第２配線層１３は、第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成される。第２配線層１３は、第１ビアホール１２ｘの底部に露出した第１配線層１１と電気的に接続される。第２配線層１３の材料としては、例えば銅（Ｃｕ）等を用いることができる。
第２配線層１３は、セミアディティブ法やサブトラクティブ法等の各種の配線形成方法を用いて形成できるが、一例としてセミアディティブ法を用いて第２配線層１３を形成する方法を以下に示す。
始めに、無電解めっき法又はスパッタ法により、第１ビアホール１２ｘの底部に露出した第１配線層１１の上面、及び第１ビアホール１２ｘの側壁を含む第１絶縁層１２上に銅（Ｃｕ）等からなるシード層（図示せず）を形成する。更に、シード層上に第２配線層１３に対応する開口部を備えたレジスト層（図示せず）を形成する。そして、シード層を給電層に利用した電解めっき法により、レジスト層の開口部に銅（Ｃｕ）等からなる配線層（図示せず）を形成する。続いて、レジスト層を除去した後に、配線層をマスクにして、配線層に覆われていない部分のシード層をエッチングにより除去する。これにより、第１絶縁層１２上に第１ビアホール１２ｘ内に充填されたビア配線、及び第１絶縁層１２上に形成された配線パターンを含んで構成される第２配線層１３が形成される。
次いで、図９に示す工程では、上記と同様な工程を繰り返すことにより、第１絶縁層１２上に、第２絶縁層１４、第３配線層１５、第３絶縁層１６、第４配線層１７、及び第４絶縁層１８を積層する。すなわち、第１絶縁層１２上に第２配線層１３を被覆する第２絶縁層１４を形成した後に、第２絶縁層１４を貫通し第２配線層１３の上面を露出する第２ビアホール１４ｘを形成する。第２絶縁層１４の材料としては、第１絶縁層１２と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第２絶縁層１４は、第１絶縁層１２が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第２絶縁層１４の厚さは、例えば１５〜３５μｍ程度とすることができる。
更に、第２絶縁層１４上に、第２ビアホール１４ｘを介して第２配線層１３に接続される第３配線層１５を形成する。第３配線層１５は、第２ビアホール１４ｘ内を充填するビア配線、及び第２絶縁層１４上に形成された配線パターンを含んで構成されている。第３配線層１５は、第２ビアホール１４ｘの底部に露出した第２配線層１３と電気的に接続される。第３配線層１５の材料としては、例えば銅（Ｃｕ）等を用いることができる。第３配線層１５は、例えばセミアディティブ法により形成される。第３配線層１５を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
更に、第２絶縁層１４上に第３配線層１５を被覆する第３絶縁層１６を形成した後、第３絶縁層１６を貫通し第３配線層１５の上面を露出する第３ビアホール１６ｘを形成する。第３絶縁層１６の材料としては、第１絶縁層１２及び第２絶縁層１４と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第２絶縁層１４は、第１絶縁層１２及び第２絶縁層１４が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第３絶縁層１６の厚さは、例えば１５〜３５μｍ程度とすることができる。
更に、第３絶縁層１６上に、第３ビアホール１６ｘを介して第３配線層１５に接続される第４配線層１７を形成する。第４配線層１７は、第３ビアホール１６ｘ内に充填されたビア配線、及び第３絶縁層１６上に形成された配線パターンを含んで構成されている。第４配線層１７は、第３ビアホール１６ｘの底部に露出した第３配線層１５と電気的に接続される。第４配線層１７の材料としては、例えば銅（Ｃｕ）等を用いることができる。第４配線層１７は、例えばセミアディティブ法により形成される。第４配線層１７を構成する配線パターンの厚さは、例えば１０〜２０μｍ程度とすることができる。
更に、第３絶縁層１６上に第４配線層１７を被覆する第４絶縁層１８を形成する。第４絶縁層１８の材料としては、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第４絶縁層１８は、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板１０に生ずる反りを低減するためである。第４絶縁層１８の厚さは、例えば１５〜３５μｍ程度とすることができる。
このようにして、支持体２１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（第２配線層１３、第３配線層１５、及び第４配線層１７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１０に示す工程では、第４絶縁層１８に開口部１８ｘを形成する。開口部１８ｘは、例えばレーザ加工法等により形成できる。又、開口部１８ｘは、後述のブラスト処理により形成しても構わない。
必要に応じ、開口部１８ｘの底部に露出する第４配線層１７上に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、開口部１８ｘの底部に露出する第４配線層１７上に（開口部１８ｘの底部に露出する第４配線層１７上に金属層等が形成されている場合には、金属層等の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部１８ｘの底部に露出する第４配線層１７（第４配線層１７上に金属層等が形成されている場合には、金属層等）自体を、外部接続端子としても良い。
次いで、図１０に示す工程の後、図１０に示す支持体２１を除去することにより、図２に示す配線基板１０が完成する。銅箔から構成されている支持体２１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、第１絶縁層１２から露出する第１配線層１１の最表層は金（Ａｕ）膜等であるため、銅箔から構成されている支持体２１のみを選択的にエッチングできる。但し、第４配線層１７が銅（Ｃｕ）から構成されている場合には、開口部１８ｘの底部に露出する第４配線層１７が支持体２１とともにエッチングされることを防止するため、第４配線層１７をマスクする必要がある。
支持体２１を除去した後に、開口部１８ｘの底部に露出する第４配線層１７上に（開口部１８ｘの底部に露出する第４配線層１７上に金属層等が形成されている場合には、金属層等の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部１８ｘの底部に露出する第４配線層１７（第４配線層１７上に金属層等が形成されている場合には、金属層等）自体を、外部接続端子としても良い。又、支持体２１を除去する前に、はんだボールやリードピン等の外部接続端子を形成しても構わない。
なお、図３〜図１０では、支持体２１上に１個の配線基板１０を作製する例を示したが、支持体２１上に複数の配線基板１０となる部材を作製し、それを個片化して複数の配線基板１０を得るような工程としても構わない。
このように、第１の実施の形態によれば、配線基板において、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する。これにより、全ての絶縁層の熱膨張係数を各配線層を構成する銅（Ｃｕ）の熱膨張係数（１７ｐｐｍ／℃程度）に近づけることが可能となり、配線基板に生ずる反りを低減できる。
なお、本実施の形態では、第１の電極パッド１１側を半導体チップ搭載側とし、第２の電極パッド１７側を外部接続端子側とする例を示した。しかし、第１の電極パッド１１側を外部接続端子側とし、第２の電極パッド１７側を半導体チップ搭載側としても良い。この場合には、第１の電極パッド１１のピッチは、例えば５００〜１２００μｍ程度とすることができ、第２の電極パッド１７のピッチは、第１の電極パッド１１のピッチよりも狭く、例えば１００〜２００μｍ程度とすることができる。このような形態であっても、配線基板１０と同様の効果を奏する。
〈第２の実施の形態〉
第１の実施の形態では、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する例を示した。第２の実施の形態では、更に、外部接続端子側の最上層の絶縁層（第４絶縁層）の下側に隣接する絶縁層（第３絶縁層）にガラスクロス等の補強部材を設ける例を示す。以下、第１の実施の形態と同一構成部分の説明は極力省略し、第１の実施の形態と異なる部分を中心に説明する。
図１１は、第２の実施の形態に係る配線基板を例示する断面図である。図１１を参照するに、第２の実施の形態に係る配線基板４０は、第３絶縁層１６が第３絶縁層４６に置換されている点が、第１の実施の形態に係る配線基板１０（図２参照）と相違する。
第３絶縁層４６は、第２絶縁層１４上に、第３配線層１５を覆うように形成されている。第３絶縁層４６は、ガラスクロス４９に例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を含浸させたものである。第３絶縁層４６に含まれる非感光性の絶縁性樹脂としては、第１絶縁層１２、第２絶縁層１４、及び第４絶縁層１８と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第３絶縁層４６は、第１絶縁層１２、第２絶縁層１４、及び第４絶縁層１８が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板４０に生ずる反りを低減するためである。第３絶縁層４６の厚さは、例えば２５〜７５μｍ程度とすることができる。
なお、第３絶縁層４６は、ガラスクロス４９に例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を含浸させた樹脂フィルム（プリプレグ）を第２絶縁層１４上に積層し、加圧及び加熱して樹脂を硬化させることにより形成できる。
第４配線層１７は、第３絶縁層４６を貫通し第３配線層１５の上面を露出する第３ビアホール４６ｘ内に形成されたビア配線、及び第３絶縁層４６上に形成された配線パターンを含んで構成されている。第３ビアホール４６ｘは、第４絶縁層１８側に開口されていると共に、第３配線層１５の上面によって底面が形成された、開口部の面積が底面の面積よりも大となる円錐台状の凹部となっている。又、この凹部内にビア配線が形成されている。
ガラスクロス４９を含む第３絶縁層４６の厚さは、ガラスクロスを含まない他の絶縁層の厚さよりも厚くなる。これにより、第３絶縁層４６に形成される第３ビアホール４６ｘは、第１絶縁層１２に形成される第１ビアホール１２ｘや第２絶縁層１４に形成される第２ビアホール１４ｘよりも深くなり、かつ、開口端における径（第４絶縁層１８側の径）も大きくなる。つまり、第３ビアホール４６ｘは、第１ビアホール１２ｘや第２ビアホール１４ｘよりも容積が大きくなる。しかしながら、第３ビアホール４６ｘは外部接続端子側に設けられており、外部接続端子側は第２の電極パッド１７のピッチを第１の電極パッド１１よりも広くできる等、半導体チップ搭載側と比べてデザインルールが緩いため、第３ビアホール４６ｘの大容積化が問題となることはない。
ガラスクロス４９は、図１２に示すように、Ｘ方向に並設されたガラス繊維束４９ａと、Ｙ方向に並設されたガラス繊維束４９ｂとが格子状に平織りされた形態を有する。ガラスクロス４９は、本発明に係る補強部材の代表的な一例である。ガラス繊維束４９ａ及び４９ｂは、１本が例えば数μｍ程度のガラス繊維を複数本束ねて例えば数１００μｍ程度の幅にしたものである。ガラス繊維束４９ａ及び４９ｂの厚さは、それぞれ１０〜１５μｍ程度とすることができる。
なお、ガラスクロス４９等の補強部材を構成する繊維束は、ガラス繊維束には限定されず、炭素繊維束、ポリエステル繊維束、テトロン繊維束、ナイロン繊維束、アラミド繊維束等を用いても構わない。又、繊維束の織り方は平織りには限定されず、朱子織り、綾織り等であっても構わない。又、織布以外に不織布を用いても良い。
なお、第３絶縁層４６のみにガラスクロス４９を設ける理由は、以下のとおりである。すなわち、一般的に、電極パッドとして用いられる配線層（本実施の形態では、第４配線層１７）は、他の配線層に比較し残銅率が低い。よって、残銅率の差により配線基板に反りが生じやすい。そこで、第４配線層１７に隣接する第３絶縁層４６内にガラスクロス４９を設けることにより、第４配線層１７の残銅率を高くした場合と同等の効果が得られ、配線基板４０に生ずる反りを低減可能となるからである。ここで、残銅率とは、ある絶縁層上の面積に占める、配線層を形成する金属層の面積の比率である。本実施の形態の場合には、金属層として銅を想定して残銅率と称するが、金属層は銅以外であっても良い。
なお、半導体チップ搭載側は外部接続端子側に比べて配線層のデザインルールが厳しいため、ガラスクロス４９を半導体チップ搭載側に近い絶縁層に設けることは好ましくない。ガラスクロス４９を設けた絶縁層のビアホールが大容積化し、配線パターンの高密度化や電極パッドの狭ピッチ化等に支障が出るからである。
配線基板４０の製造方法は、配線基板１０の製造方法と同様であるため、その説明は省略する。なお、第３ビアホール４６ｘはレーザ加工法により形成しても良いし、後述するブラスト処理により形成しても良い。
このように、第２の実施の形態によれば、配線基板において、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する。そして更に、外部接続端子側の最上層の絶縁層（第４絶縁層）の下側に隣接する絶縁層（第３絶縁層）にガラスクロス等の補強部材を設ける。これにより、第３絶縁層の剛性を高めることが可能となり、第１の実施の形態に係る配線基板よりも、更に反りを低減できる。なお、配線基板が反った場合に、凹となる側の外部接続端子側の最上層の絶縁層（第４絶縁層）、又はその下側に隣接する絶縁層（第３絶縁層）にガラスクロス等の補強部材を設けることにより、配線基板を反らす応力に最も効果的に対抗でき、配線基板の反りを低減できる効果が大きくなる。
又、配線基板が高温になり、各絶縁層を構成する絶縁性樹脂のガラス転移温度を超えた場合でも、ガラスクロス等の補強部材の剛性により反りの発生が抑制され、高温環境下における挙動が安定する。
〈第３の実施の形態〉
第１の実施の形態では、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する例を示した。第３の実施の形態では、更に、外部接続端子側の最上層の絶縁層（第４絶縁層）にガラスクロス等の補強部材を設ける例を示す。以下、第１の実施の形態と同一構成部分の説明は極力省略し、第１の実施の形態と異なる部分を中心に説明する。
［第３の実施の形態に係る配線基板の構造］
始めに、第３の実施の形態に係る配線基板の構造について説明する。図１３は、第３の実施の形態に係る配線基板を例示する断面図である。図１３を参照するに、第３の実施の形態に係る配線基板５０は、開口部１８ｘを有する第４絶縁層１８が開口部５８ｘを有する第４絶縁層５８に置換され、第４配線層１７に凹部１７ｘが設けられている点が、第１の実施の形態に係る配線基板１０（図２参照）と相違する。
配線基板５０において、外部接続端子側の最上層の絶縁層である第４絶縁層５８は、ガラスクロス４９に例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を含浸させたものである。第４絶縁層５８に含まれる非感光性の絶縁性樹脂としては、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６と同一組成の非感光性の絶縁性樹脂を用いることが好ましい。又、第４絶縁層５８は、第１絶縁層１２、第２絶縁層１４、及び第３絶縁層１６が含有するフィラーと同一組成のフィラーを略同一量だけ含有することが好ましい。配線基板５０に生ずる反りを低減するためである。第４絶縁層５８の厚さは、例えば２５〜７５μｍ程度とすることができる。
第４絶縁層５８は開口部５８ｘを有し、開口部５８ｘの底部には第４配線層１７の凹部１７ｘが露出している。凹部１７ｘは、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。必要に応じ、凹部１７ｘ上に、金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。
更に、凹部１７ｘ上に（凹部１７ｘ上に金属層等が形成されている場合には、金属層等の上に）はんだボールやリードピン等の外部接続端子を形成しても構わない。外部接続端子は、マザーボード等の実装基板（図示せず）と電気的に接続するための端子となる。但し、開口部５８ｘの底部に露出する凹部１７ｘ（凹部１７ｘ上に金属層等が形成されている場合には、金属層等）自体を、外部接続端子としても良い。以降、開口部５８ｘの底部に露出する凹部１７ｘを第２の電極パッド１７ｘと称する場合があり、又、第２の電極パッド１７ｘ側を外部接続端子側と称する場合がある。
図１４は、図１３の開口部近傍を拡大して例示する断面図である。図１４を参照するに、開口部５８ｘは、第４配線層１７側から開口端に向って末広がりとなっており、側壁の断面は凹型Ｒ形状である。言い換えれば、開口部５８ｘは、第２の電極パッド１７ｘの外周方向に突出又は湾曲する曲面状の側壁を有し、かつ、第４絶縁層５８外面に開口する部分の面積が、底面部分の断面積よりも大きい。開口部５８ｘは、例えば半球状に形成することができる。開口部５８ｘの平面形状は例えば円形であり、その直径（開口端の直径）は例えば２２０〜１１００μｍ程度とすることができる。なお、開口部５８ｘの側壁からガラスクロス４９の端部は突出していない。これは、開口部５８ｘを後述するブラスト処理により形成したためである。
凹部１７ｘは、底面側から開口端に向って末広がりとなっており、側壁の断面は凹型Ｒ形状である。凹部１７ｘの外縁部は第４絶縁層５８の下部に入り込むことはなく、凹部１７ｘの側壁の最外縁部は開口部５８ｘの側壁の最内縁部と一致している。凹部１７ｘの平面形状は例えば円形であり、その直径は例えば２００〜１０００μｍ程度とすることができる。凹部１７ｘのピッチは、例えば５００〜１２００μｍ程度とすることができる。第４配線層１７の上面を基準とした凹部１７ｘの最深部の深さは、例えば０．５〜４μｍ程度とすることができる。
なお、凹部１７ｘ（第２の電極パッド）及び開口部５８ｘ（第２の電極パッド用の開口）の平面形状は略円形のみならず、略矩形等の各種形状にしても構わない。例えば、凹部１７ｘ及び開口部５８ｘの平面形状を略矩形とすれば、開口部５８ｘにピン（ソケットのピン）を挿入する場合に、挿入するピン（ソケットのピン）の形状によっては、略矩形の開口部５８ｘに、開口部５８ｘの長手方向にピンの長手方向を対応させて挿入することにより、挿入時の作業性が向上する等の効果が得られる。
開口部５８ｘの側壁の断面が凹型Ｒ形状となるのは、後述のように、本実施の形態では、開口部５８ｘをブラスト処理により形成するためである。又、開口部５８ｘが形成されると、引き続き第４配線層１７の上面をブラスト処理により研磨するため、開口部５８ｘと連続する凹部１７ｘが形成される。
なお、開口部５８ｘをレーザ加工法により形成することもできるが、以下の点で好ましくない。第１に、他の絶縁層よりも厚い最上層の絶縁層に比較的大きな開口部を形成する必要があるため、レーザ加工法を用いると数ショットの照射が必要となり、加工時間が増加するためである。第２に、レーザ加工法により形成された開口部の側壁からはレーザにより切断されたガラスクロスの端部が突出し、例えば開口部の底部に露出する配線層上に無電解めっき法等によりＡｕ層等の金属層を形成する場合に、突出部の下部の金属層のめっき厚が薄くなる等の問題が生じるためである。第３に、レーザ加工法で開口部を形成すると、開口部の底部に露出する配線層の表面に樹脂残渣が残る。そのため、デスミア処理を行うが、デスミア処理に用いるエッチング液が配線層の一部を溶解し、所謂ハローイングが発生するためである。又、デスミア処理により絶縁層を構成する樹脂がエッチングされ、ガラスクロスの端部が、より開口部内に突出するからである。更に、ガラスクロスの端部が、より開口部内に突出するため、その後のめっきへの影響（ボイドの発生等）が懸念されるからである。
［第３の実施の形態に係る配線基板の製造方法］
続いて、第３の実施の形態に係る配線基板の製造方法について説明する。図１５〜図１７は、第３の実施の形態に係る配線基板の製造工程を例示する図である。
始めに、図１５に示す工程では、図３〜図９と同様の工程を実施し、第１絶縁層１２上に、第２絶縁層１４、第３配線層１５、第３絶縁層１６、及び第４配線層１７を積層する。そして、第３絶縁層１６上に、第４配線層１７を覆うように、ガラスクロス４９に例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を含浸させた第４絶縁層５８を形成する。なお、第４絶縁層５８は、ガラスクロス４９に例えばエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂等を含浸させた樹脂フィルム（プリプレグ）を第３絶縁層１６上に積層し、加圧及び加熱して樹脂を硬化させることにより形成できる。
このようにして、支持体２１の一方の面に所定のビルドアップ配線層が形成される。本実施の形態では、３層のビルドアップ配線層（第２配線層１３、第３配線層１５、及び第４配線層１７）を形成したが、ｎ層（ｎは１以上の整数）のビルドアップ配線層を形成してもよい。
次いで、図１６に示す工程では、第４絶縁層５８上に、開口部２３ｘを有するレジスト層２３を形成する。具体的には、第４絶縁層５８上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなる液状又はペースト状のレジストを塗布する。或いは、第４絶縁層５８上に、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物からなるフィルム状のレジスト（例えば、ドライフィルムレジスト等）をラミネートする。そして、塗布又はラミネートしたレジストを露光、現像することで開口部２３ｘを形成する。これにより、開口部２３ｘを有するレジスト層２３が形成される。なお、予め開口部２３ｘを形成したフィルム状のレジストを第４絶縁層５８上にラミネートしても構わない。
開口部２３ｘは、後述の図１７に示す工程で形成される開口部５８ｘに対応する位置に形成されるが、その配設ピッチは、例えば５００〜１２００μｍ程度とすることができる。開口部２３ｘの平面形状は例えば円形であり、その直径は例えば２２０〜１１００μｍ程度とすることができる。
なお、レジスト層２３は、後述する図１７に示す工程におけるブラスト処理のマスクとして機能するが、レジスト層２３の表面の一部もブラスト処理により削れる。そこで、レジスト層２３は、表面の一部がブラスト処理により削れてもマスクとしての機能を維持できる程度の厚さに形成する必要がある。レジスト層２３の厚さは、例えば５０μｍ程度とすることができる。
次いで、図１７に示す工程では、レジスト層２３をマスクとして矢印方向からブラスト処理を行い、第４絶縁層５８に開口部５８ｘを形成し第４配線層１７の上面を露出させる。そして、更にブラスト処理を継続し第４配線層１７の開口部５８ｘの底部に露出する部分に凹部１７ｘを形成する。このように、第４配線層１７の上面を露出させた後、更にブラスト処理を継続し凹部１７ｘを形成することにより、開口部５８ｘ内に第４絶縁層５８の材料の残渣が残存しないようにできる。
なお、開口部５８ｘを形成する部分の第４配線層１７に、開口部５８ｘの底部の直径よりも大径のパッド（開口部５８ｘの受けパッド）を形成しておくと、このパッドがブラスト処理で開口部５８ｘを形成する際に研磨剤を受け止めるため、第３絶縁層１６がブラスト処理により研磨されることを防止でき、好適である。
ブラスト処理により形成された開口部５８ｘ及び凹部１７ｘは、前述の図１４で説明した形状となる。これにより、開口部５８ｘを有する第４絶縁層５８が形成され、開口部５８ｘの底部に露出する第４配線層１７の凹部１７ｘは、マザーボード等の実装基板（図示せず）と電気的に接続される電極パッドとして機能する。
ここでブラスト処理とは、研磨剤を被処理物に高圧で吹きつけ、被処理物の表面粗度を機械的に調整する処理をいう。ブラスト処理には、エアーブラスト処理、ショットブラスト処理、ウェットブラスト処理等があるが、特に、アルミナ砥粒や球状シリカ砥粒等の研磨剤を水等の溶媒に分散させて被処理物の表面に衝突させ、微細領域の研磨を行うウェットブラスト処理を用いると好適である。
なぜならば、ウェットブラスト処理を用いると、エアーブラスト処理やショットブラスト処理に比べて極めて緻密で被処理物の損傷の少ない研磨が可能だからである。又、ウェットブラスト処理では、研磨剤を水等の溶媒に分散させているため、エアーブラスト処理やショットブラスト処理のように研磨剤が粉塵として空気中に飛散することがないからである。
ウェットブラスト処理に用いるアルミナ砥粒や球状シリカ砥粒等の研磨剤の粒径は、例えば５〜２０μｍ程度とすることができる。水等の溶媒に分散させたアルミナ砥粒や球状シリカ砥粒等の研磨剤の濃度は、例えば１４ｖｏｌ％程度とすることができる。又、水等の溶媒に分散させた研磨剤を被処理物の表面に噴射する際の噴射圧力は、例えば０．２５ＭＰａ程度とすることができる。
開口部５８ｘの側壁の面粗度は、例えばＲａ１５０〜６００ｎｍ程度とすることができる。開口部５８ｘを除く第４絶縁層５８の上面の面粗度は、例えばＲａ１５０ｎｍ以下程度とすることができる。これは、ブラスト処理時に、第４絶縁層５８の上面はレジスト層２３でマスクされ、研磨剤がぶつからないためである。このように、ブラスト処理により、開口部５８ｘの側壁のみが粗化され、開口部５８ｘを除く第４絶縁層５８の上面は粗化されない。なお、開口部５８ｘをレーザ加工法により形成する場合には、デスミア処理により、開口部５８ｘの側壁及び第４絶縁層５８の上面はエッチングされ、何れもＲａ５００ｎｍ程度となる。
必要に応じ、開口部５８ｘの底部に露出する第４配線層１７の凹部１７ｘ上に、例えば無電解めっき法等により金属層等を形成してもよい。金属層の例としては、Ａｕ層や、Ｎｉ／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ／Ｐｄ／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）等を挙げることができる。但し、この金属層等は、レジスト層２３を除去した後で形成しても良い。
なお、開口部５８ｘをレーザ加工法により形成しデスミア処理を行った場合のように、第４絶縁層５８の上面の面粗度が大きい（例えばＲａ５００ｎｍ程度）と、無電解めっきの際に、金属層が第４絶縁層５８の上面にも付着（異常析出）しやすくなる問題が生じる。開口部５８ｘをブラスト処理により形成した場合にはデスミア処理が不要なため、第４絶縁層５８の上面の面粗度を小さく（例えばＲａ１５０ｎｍ以下程度）することが可能となり、このような問題を回避できる。
又、開口部５８ｘの側壁の面粗度は大きい（例えばＲａ１５０〜６００ｎｍ程度）ため、例えば開口部５８ｘ内に第４配線層１７と電気的に接続するはんだ（はんだボールやはんだバンプ等）を形成した場合に、開口部５８ｘの側壁とはんだとの密着性を高めることができる。
次いで、図１７に示す工程の後、図１７に示すレジスト層２３を除去し、更に図１７に示す支持体２１を除去することにより、図１３及び図１４に示す配線基板５０が完成する。銅箔から構成されている支持体２１は、例えば塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。この際、第１絶縁層１２から露出する第１配線層１１の最表層は金（Ａｕ）膜等であるため、銅箔から構成されている支持体２１のみを選択的にエッチングできる。但し、第４配線層１７が銅（Ｃｕ）から構成されている場合には、開口部５８ｘの底部に露出する凹部１７ｘが支持体２１とともにエッチングされることを防止するため、凹部１７ｘをマスクする必要がある。
なお、図１５〜図１７では、支持体２１上に１個の配線基板５０を作製する例を示したが、支持体２１上に複数の配線基板５０となる部材を作製し、それを個片化して複数の配線基板５０を得るような工程としても構わない。又、支持体２１を除去する前や除去した後に、はんだボールやリードピン等の外部接続端子を形成しても構わない。
このように、第３の実施の形態によれば、配線基板において、最上層の絶縁層を含む全ての絶縁層の材料として同一組成の非感光性の絶縁性樹脂を用い、かつ、全ての絶縁層が同一組成のフィラーを３０ｖｏｌ％以上６５ｖｏｌ％以下含有するようにし、全ての絶縁層の熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整する。そして更に、外部接続端子側の最上層の絶縁層（第４絶縁層）にガラスクロス等の補強部材を設ける。これにより、第４絶縁層の剛性を高めることが可能となり、第１の実施の形態に係る配線基板よりも、更に反りを低減できる。なお、前述のように、配線基板が反った場合に、凹となる側の外部接続端子側の最上層の絶縁層（第４絶縁層）、又はその下側に隣接する絶縁層（第３絶縁層）にガラスクロス等の補強部材を設けることにより、配線基板を反らす応力に最も効果的に対抗でき、配線基板の反りを低減できる効果が大きくなる。
又、配線基板が高温になり、各絶縁層を構成する絶縁性樹脂のガラス転移温度を超えた場合でも、ガラスクロス等の補強部材の剛性により反りの発生が抑制され、高温環境下における挙動が安定する。
又、最上層の絶縁層の開口部をブラスト処理により形成するため、開口部は絶縁層に覆われる配線層側から開口端（絶縁層上面）に向って末広がりとなり、側壁の断面は凹型Ｒ形状となる。そのため、開口部の底部に露出する配線層上面の面積が等しければ、絶縁層上面における開口部の面積は、側壁の断面が配線層上面に対して垂直に近い直線的な形状である従来の配線基板の開口部の面積よりも広くなる。その結果、従来の配線基板と比べて、開口部に所謂ＬＧＡ用ソケットのピンを挿入し易くなり、挿入不良や接触不良の発生を低減できる。
又、最上層の絶縁層の開口部をブラスト処理により形成するため、デスミア処理が不要となりハローイングが発生しない。その結果、開口部近傍の配線層とそれを覆う絶縁層とが密着不良の状態になることを防止できる。
又、最上層の絶縁層の開口部の底部に露出する最上層の配線層にブラスト処理により凹部を形成するため、凹部の底面は開口部近傍の配線層とそれを覆う絶縁層との界面とは同一平面内になく一段下がった位置にある。そのため、所謂ＬＧＡ用ソケットのピンから、開口部近傍の配線層とそれを覆う絶縁層との界面に直接力が加わり難いため、界面が剥離する虞を低減できる。
又、所定のマスクを介したブラスト処理により、開口部の側壁のみを粗化できるため、例えば開口部内にはんだ等（はんだボールやはんだバンプ等）を形成した場合に、アンカー効果により開口部の側壁とはんだ等との密着性を高めることができる。又、ブラスト処理時にマスクにより覆われる最上層の絶縁層の上面は粗化されないため、例えば最上層の絶縁層の開口部の底部に露出する配線層上に、無電解めっき法等により金属層等を形成する場合に、最上層の絶縁層の上面（開口部以外の部分）に金属層が付着（異常析出）することを防止できる。
〈第４の実施の形態〉
第４の実施の形態では、第１の実施の形態に係る配線基板１０（図２参照）に半導体チップを搭載した半導体パッケージの例を示す。以下、第１の実施の形態と同一構成部分の説明は極力省略し、第１の実施の形態と異なる部分を中心に説明する。
図１８は、第４の実施の形態に係る半導体パッケージを例示する断面図である。図１８を参照するに、半導体パッケージ７０は、図２に示す配線基板１０と、半導体チップ７１と、バンプ７４と、アンダーフィル樹脂７５とを有する。なお、図１８において、配線基板１０は、図２とは上下を反転して描かれている。
半導体チップ７１は、本体７２と、電極パッド７３とを有する。本体７２は、シリコン等からなる薄板化された半導体基板（図示せず）上に半導体集積回路（図示せず）等が形成されたものである。本体７２には、電極パッド７３が形成されている。電極パッド７３は、半導体集積回路（図示せず）と電気的に接続されている。電極パッド７３の材料としては、例えばＡｌ等を用いることができる。
バンプ７４は、半導体チップ７１の電極パッド７３と、配線基板１０の第１絶縁層１２から露出する第１配線層１１（第１層１１ａ）とを電気的に接続している。バンプ７４は、例えば、はんだバンプである。はんだバンプの材料としては、例えばＰｂを含む合金、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。アンダーフィル樹脂７５は、半導体チップ７１と配線基板１０の一方の面との間に充填されている。
このように、第４の実施の形態によれば、第１の実施の形態に係る配線基板に半導体チップを搭載した半導体パッケージを実現できる。すなわち、反りを低減可能な半導体パッケージを実現できる。
なお、第１の実施の形態に係る配線基板において、第１の電極パッド１１側を外部接続端子側とし、第２の電極パッド１７側を半導体チップ搭載側とた場合には、第２の電極パッド１７側に半導体チップを搭載した半導体パッケージを実現できる。又、第２の実施の形態に係る配線基板（図１１参照）や、第３の実施の形態に係る配線基板（図１３参照）を用いても同様の半導体パッケージを実現できることは言うまでもない。
〈反りのシミュレーション〉
［実施例１〜４］
図２において第１絶縁層１２と第２絶縁層１４との間に更に絶縁層と配線層を各６層交互に積層形成した、全部で１０層の絶縁層と配線層を有する配線基板（配線基板Ａとする）について、反りのシミュレーションを実行した。
シミュレーション条件としては、配線基板Ａの平面形状を４５ｍｍ×４５ｍｍの矩形状とし、配線基板Ａの総厚を５００μｍとした。なお、各絶縁層の厚さは、下層の配線層上面から、その配線層を被覆する絶縁層上面までの厚さとして定義している。そのため、配線基板Ａの総厚（５００μｍ）は、全絶縁層の厚さ＋全配線層の厚さとなる。
又、配線基板Ａを構成する各絶縁層の材料はエポキシ系樹脂を主成分とする非感光性の絶縁性樹脂とし、全ての絶縁層に同一組成のフィラーを略同一量含有させて全ての絶縁層の熱膨張係数を略同一に調整した。又、各配線層の材料は銅（Ｃｕ）とした。
実施例１では、各絶縁層のフィラーの含有量を３０ｖｏｌ％とすることにより熱膨張係数を約３５ｐｐｍ／℃に調整した。実施例２では、各絶縁層のフィラーの含有量を４５ｖｏｌ％とすることにより熱膨張係数を約２５ｐｐｍ／℃に調整した。実施例３では、各絶縁層のフィラーの含有量を５５ｖｏｌ％とすることにより熱膨張係数を約１７ｐｐｍ／℃に調整した。実施例４では、各絶縁層のフィラーの含有量を６５ｖｏｌ％とすることにより熱膨張係数を約１２ｐｐｍ／℃に調整した。
［比較例１］
比較例１では、実施例１〜４と同様の構造の配線基板Ａにおいて、各絶縁層のフィラーの含有量を２３ｖｏｌ％とすることにより熱膨張係数を約４５ｐｐｍ／℃に調整した。
［比較例２］
比較例２では、配線基板Ａの外部接続端子側の最上層の絶縁層のみをエポキシ系樹脂を主成分とする感光性の絶縁性樹脂（熱膨張係数は６０〜６５ｐｐｍ／℃）とし、その他の絶縁層（エポキシ系樹脂を主成分とする非感光性の絶縁性樹脂）のフィラーの含有量を２３ｖｏｌ％とすることにより熱膨張係数を約４５ｐｐｍ／℃に調整した。
［シミュレーション結果］
図１９Ａ及び図１９Ｂは、配線基板Ａの反りの方向を説明する図である。図１９Ａ及び図１９Ｂに示す配線基板Ａにおいて、一点鎖線で示す面が半導体チップ搭載面とする。図１９Ａに示すように、半導体チップ搭載面が凸状に反った場合の反りの量Ｔをプラスとし、図１９Ｂに示すように、半導体チップ搭載面が凹状に反った場合の反りの量Ｔをマイナスとして、表１にシミュレーション結果を示す。
表１に示すように、フィラーの含有量を３０ｖｏｌ％以上６５ｖｏｌ％以下の範囲とすることにより熱膨張係数を１２ｐｐｍ／℃以上３５ｐｐｍ／℃以下の範囲に調整した結果（実施例１〜４）、比較例１及び２と比べて反りの量Ｔを低減できることが確認された。特に、フィラーの含有量を５５ｖｏｌ％以上６５ｖｏｌ％以下の範囲とすることにより熱膨張係数を１２ｐｐｍ／℃以上１７ｐｐｍ／℃以下の範囲に調整した結果（実施例３及び４）、比較例１及び２と比べて反りの量Ｔを大幅に低減できることが確認された。
なお、表１に示す反りのイメージは、半導体チップ搭載面を上側にした場合の反りの様子を模式的に示したものである。表１に示す反りのイメージ及び反りの量Ｔからわかるように、フィラーの含有量が少なく熱膨張係数が大きい場合には半導体チップ搭載面が凹状に反り（反りの量Ｔがマイナス）、フィラーの含有量を増やし熱膨張係数を小さくするにしたがって、反りの量Ｔがゼロに近づく。更に、フィラーの含有量を増やし熱膨張係数を小さくすると、半導体チップ搭載面が凸状に反るようになる（反りの量Ｔがプラス）。
又、発明者らの検討により、実施例１〜４の各配線基板Ａの外部接続端子側の最上層の絶縁層や、外部接続端子側の最上層の絶縁層の下側に隣接する絶縁層にガラスクロス等の補強部材を設けることにより、表１に示す反りの量Ｔを更に低減できることが確認されている。
なお、以上の各実施の形態及び実施例の説明において、『最上層の絶縁層』とは、第１の主面又は第２の主面の何れか一方に最も近い絶縁層を指し、『最下層の絶縁層』とは、第１の主面又は第２の主面の他方に最も近い絶縁層を指す。
以上、好ましい実施の形態及び実施例について詳説したが、上述した実施の形態及び実施例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及び実施例に種々の変形及び置換を加えることができる。
例えば、各実施の形態及び実施例では、ビルドアップ工法により支持体の片側に（一方の面に）配線層及び絶縁層を積層し、最後に支持体を除去してコアレスの配線基板を製造する例を示した。しかし、ビルドアップ工法により支持体の両側に（一方の面及び他方の面に）配線層及び絶縁層を積層し、最後に支持体を除去してコアレスの配線基板を製造しても構わない。この場合には、支持体の一方の面及び他方の面の何れにも、半導体チップ搭載側から配線層及び絶縁層を順次積層し、最後に支持体を除去する。
１０、４０、５０ 配線基板
１１ 第１配線層
１１ａ 第１層
１１ｂ 第２層
１２ 第１絶縁層
１２ｘ 第１ビアホール
１３ 第２配線層
１４ 第２絶縁層
１４ｘ 第２ビアホール
１５ 第３配線層
１６、４６ 第３絶縁層
１６ｘ、４６ｘ 第３ビアホール
１７ 第４配線層
１７ｘ 凹部
１８、５８ 第４絶縁層
１８ｘ、２２ｘ、２３ｘ、５８ｘ 開口部
２１ 支持体
２２、２３ レジスト層
４９ ガラスクロス
４９ａ、４９ｂ ガラス繊維束
７０ 半導体パッケージ
７１ 半導体チップ
７２ 本体
７３ 電極パッド
７４ バンプ
７５ アンダーフィル樹脂

Claims (7)

  1. 複数の配線層と、同一組成の非感光性の絶縁性樹脂から構成された複数の絶縁層とが交互に積層され、
    前記複数の絶縁層は、
    配線基板の第１の主面を形成する第１の絶縁層と、
    前記第１の主面の反対面である配線基板の第２の主面を形成する第２の絶縁層と、
    前記第２の絶縁層の前記第２の主面とは反対側に隣接する第３の絶縁層と、を有し、
    前記複数の配線層は、
    前記第１の絶縁層に埋設され、表面が前記第１の絶縁層から露出する第１の電極パッドと、
    前記第３の絶縁層の前記第２の絶縁層側に設けられ、前記第２の絶縁層の開口部から露出する第２の電極パッドと、を有し、
    各絶縁層は、同一組成のフィラーを含有し、
    前記各絶縁層の前記フィラーの含有量は、何れも５５ｖｏｌ％以上６５ｖｏｌ％以下の範囲にあり、
    前記各絶縁層の熱膨張係数は、何れも１２ｐｐｍ／℃以上１７ｐｐｍ／℃以下の範囲にある配線基板。
  2. 前記第２の電極パッドのピッチは、前記第１の電極パッドのピッチよりも広く、
    前記第２の絶縁層は、補強部材を備えている請求項１記載の配線基板。
  3. 前記第２の電極パッドのピッチは、前記第１の電極パッドのピッチよりも広く、
    前記第３の絶縁層は、補強部材を備えている請求項１記載の配線基板。
  4. 前記補強部材は、繊維束を格子状に織り込んだ構造を有する請求項２又は３項記載の配線基板。
  5. 前記開口部の側壁の断面は凹型Ｒ形状であり、
    前記開口部の底部に露出する前記第２の電極パッド部分に凹部が設けられている請求項１乃至３の何れか一項記載の配線基板。
  6. 前記凹部の側壁の断面は凹型Ｒ形状であり、
    前記凹部の側壁の最外縁部は、前記開口部の側壁の最内縁部と一致している請求項５記載の配線基板。
  7. 前記開口部の側壁の面粗度は、前記第２の絶縁層の前記第２の主面側の面の面粗度よりも大きい請求項５又は６記載の配線基板。
JP2010143862A 2010-06-24 2010-06-24 配線基板 Active JP5578962B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010143862A JP5578962B2 (ja) 2010-06-24 2010-06-24 配線基板
US13/114,417 US8450852B2 (en) 2010-06-24 2011-05-24 Wiring substrate
CN201110169981.9A CN102300396B (zh) 2010-06-24 2011-06-23 配线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010143862A JP5578962B2 (ja) 2010-06-24 2010-06-24 配線基板

Publications (3)

Publication Number Publication Date
JP2012009606A JP2012009606A (ja) 2012-01-12
JP2012009606A5 JP2012009606A5 (ja) 2013-06-27
JP5578962B2 true JP5578962B2 (ja) 2014-08-27

Family

ID=45351753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010143862A Active JP5578962B2 (ja) 2010-06-24 2010-06-24 配線基板

Country Status (3)

Country Link
US (1) US8450852B2 (ja)
JP (1) JP5578962B2 (ja)
CN (1) CN102300396B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952540B2 (en) 2011-06-30 2015-02-10 Intel Corporation In situ-built pin-grid arrays for coreless substrates, and methods of making same
EP2763513B1 (en) * 2011-09-30 2016-09-14 Kyocera Corporation Wiring substrate, component embedded substrate, and package structure
CN104160497B (zh) * 2011-12-20 2017-10-27 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算***
JP5990421B2 (ja) * 2012-07-20 2016-09-14 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP2015038911A (ja) 2012-09-27 2015-02-26 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN104428881B (zh) * 2013-07-08 2017-06-09 索尼公司 固化条件的确定方法、电路器件的生产方法和电路器件
JP6323011B2 (ja) * 2014-01-08 2018-05-16 株式会社デンソー 多層基板
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
JP6384879B2 (ja) * 2015-01-23 2018-09-05 オリンパス株式会社 撮像装置、および内視鏡
US9961767B2 (en) * 2015-02-10 2018-05-01 Shinko Electric Industires Co., Ltd. Circuit board and method of manufacturing circuit board
JP6444269B2 (ja) * 2015-06-19 2018-12-26 新光電気工業株式会社 電子部品装置及びその製造方法
US9997428B2 (en) 2015-07-14 2018-06-12 Avago Technologies General Ip (Singapore) Pte. Ltd. Via structures for thermal dissipation
US10129972B2 (en) 2015-10-30 2018-11-13 Avago Technologies International Sales Pte. Limited Frame elements for package structures comprising printed circuit boards (PCBs)
JP6812678B2 (ja) * 2016-06-29 2021-01-13 昭和電工マテリアルズ株式会社 配線板の製造方法
JP7229135B2 (ja) * 2019-09-26 2023-02-27 京セラ株式会社 電子デバイス
JP7252871B2 (ja) * 2019-09-26 2023-04-05 京セラ株式会社 基体構造体及び基体構造体を用いた電子デバイス
JP2022118605A (ja) * 2021-02-02 2022-08-15 キオクシア株式会社 半導体装置および基板

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322451A (ja) * 1991-04-23 1992-11-12 Hitachi Ltd 半導体装置
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
JP2000244127A (ja) * 1998-12-24 2000-09-08 Ngk Spark Plug Co Ltd 配線基板および配線基板の製造方法
JP2000286362A (ja) * 1999-03-30 2000-10-13 Mitsubishi Gas Chem Co Inc 極薄ｂｇａタイプ半導体プラスチックパッケージ用プリント配線板
JP2000294677A (ja) * 1999-04-05 2000-10-20 Fujitsu Ltd 高密度薄膜配線基板及びその製造方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001102749A (ja) * 1999-09-17 2001-04-13 Internatl Business Mach Corp <Ibm> 回路基板
JP2001284809A (ja) * 2000-04-03 2001-10-12 Ibiden Co Ltd 多層回路基板および、その製造方法
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP2002290022A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
US6988312B2 (en) 2001-10-31 2006-01-24 Shinko Electric Industries Co., Ltd. Method for producing multilayer circuit board for semiconductor device
WO2003047324A1 (fr) * 2001-11-30 2003-06-05 Ajinomoto Co., Inc. Procede de stratification de carte a circuit imprime et procede de formation de couche isolante, carte a circuit imprime multicouche et procede de production associe, et film adhesif pour carte a circuit imprime multicouche
US6936336B2 (en) * 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2004186265A (ja) * 2002-11-29 2004-07-02 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
CN100477891C (zh) * 2003-01-16 2009-04-08 富士通株式会社 多层布线基板及其制造方法、纤维强化树脂基板制造方法
JP2004228521A (ja) * 2003-01-27 2004-08-12 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2004140385A (ja) 2003-11-17 2004-05-13 Kyocera Corp 多層配線基板
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
JP2006321853A (ja) * 2005-05-17 2006-11-30 Denso Corp 樹脂基材及びその製造方法
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
JP4806279B2 (ja) * 2006-03-17 2011-11-02 三菱樹脂株式会社 ガラスクロス含有絶縁基材
JP4929784B2 (ja) * 2006-03-27 2012-05-09 富士通株式会社 多層配線基板、半導体装置およびソルダレジスト
JP2007317943A (ja) * 2006-05-26 2007-12-06 Sumitomo Bakelite Co Ltd 基板および半導体装置
JP2008028302A (ja) * 2006-07-25 2008-02-07 Sumitomo Bakelite Co Ltd 多層回路基板及び該多層回路基板を用いた半導体装置
JP2008041932A (ja) * 2006-08-07 2008-02-21 Toray Ind Inc 配線基板の製造方法
JP2008166322A (ja) * 2006-12-27 2008-07-17 Sumitomo Bakelite Co Ltd 絶縁樹脂組成物、基材付き絶縁樹脂シート、多層プリント配線板、及び半導体装置
JP5192162B2 (ja) * 2007-03-02 2013-05-08 日本特殊陶業株式会社 無機材料部品
JP5221887B2 (ja) * 2007-03-22 2013-06-26 京セラＳｌｃテクノロジー株式会社 配線基盤の製造方法
JP5092547B2 (ja) * 2007-05-30 2012-12-05 凸版印刷株式会社 印刷配線板の製造方法
JP5173338B2 (ja) 2007-09-19 2013-04-03 新光電気工業株式会社 多層配線基板及びその製造方法
JP5096855B2 (ja) * 2007-09-27 2012-12-12 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP2009176889A (ja) * 2008-01-23 2009-08-06 Hitachi Chem Co Ltd 多層プリント配線板用絶縁樹脂組成物、支持体付き絶縁フィルム、多層プリント配線板及びその製造方法
JP2009224461A (ja) * 2008-03-14 2009-10-01 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP5295596B2 (ja) * 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
JP2009272533A (ja) * 2008-05-09 2009-11-19 Hitachi Chem Co Ltd 多層プリント配線板用支持体付き絶縁フィルム、多層プリント配線板およびその製造方法
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
CN102300396A (zh) 2011-12-28
US8450852B2 (en) 2013-05-28
US20110316148A1 (en) 2011-12-29
JP2012009606A (ja) 2012-01-12
CN102300396B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5578962B2 (ja) 配線基板
JP5479233B2 (ja) 配線基板及びその製造方法
JP6375121B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5715835B2 (ja) 半導体パッケージ及びその製造方法
JP6170832B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP3914239B2 (ja) 配線基板および配線基板の製造方法
JP5662551B1 (ja) 配線基板、半導体装置及び配線基板の製造方法
US9538664B2 (en) Wiring substrate
JP5280079B2 (ja) 配線基板の製造方法
JP5990421B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2013214578A (ja) 配線板及びその製造方法
JP6594264B2 (ja) 配線基板及び半導体装置、並びにそれらの製造方法
US20140097009A1 (en) Wiring substrate
US9392684B2 (en) Wiring substrate and method for manufacturing wiring substrate
JP5444136B2 (ja) 配線基板
US11574866B2 (en) Wiring substrate and manufacturing method thereof
JP7289620B2 (ja) 配線基板、積層型配線基板、半導体装置
JP2012004440A5 (ja)
JP6457881B2 (ja) 配線基板及びその製造方法
JP5223973B1 (ja) プリント配線板及びプリント配線板の製造方法
JP5445007B2 (ja) 回路基板及びその製造方法
JP2004095582A (ja) コア基板およびその製造方法
US11716810B2 (en) Wiring board
JP2015130398A (ja) 多層配線基板および多層配線基板の製造方法
JP4696368B2 (ja) 半導体パッケージ用基板とその製造方法および半導体パッケージとその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140708

R150 Certificate of patent or registration of utility model

Ref document number: 5578962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150