JP3696302B2 - テストベクトル生成方法及び生成装置 - Google Patents
テストベクトル生成方法及び生成装置 Download PDFInfo
- Publication number
- JP3696302B2 JP3696302B2 JP23176195A JP23176195A JP3696302B2 JP 3696302 B2 JP3696302 B2 JP 3696302B2 JP 23176195 A JP23176195 A JP 23176195A JP 23176195 A JP23176195 A JP 23176195A JP 3696302 B2 JP3696302 B2 JP 3696302B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- change
- value
- cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路のレイアウト処理に使用されるセルの設計において、設計したセルの物理パターンに基づいてテストベクトルを生成する方法及び装置に関する。
【０００２】
セルの設計において、設計したセルの論理モデルの動作と物理パターン上での動作とが一致するかどうかを検証することは、信頼性のある論理セルライブラリを作成する上で、重要である。この検証を行うには、物理パターン上のすべての動作を表現するテストベクトルを生成し、このテストベクトルに基づいて論理シミュレーションを実行する必要がある。
【０００３】
【従来の技術】
従来、設計したセルの物理パターン上の動作を表現するテストベクトルは、使用する論理シミュレータ毎にセル設計者によって生成されるか、又は全く生成されていなかった。
【０００４】
【発明が解決しようとする課題】
従って、セル設計者がテストベクトルを生成する場合、多大な時間を要するという問題がある。また、セル設計者によって生成されたテストベクトルは人為的なミスによる誤りを含んでいたり、セルのすべての動作を表現していないという問題があった。
【０００５】
本発明は、上記の問題を解決するためになされたものであって、その目的は、セルの物理パターン上のすべての動作を表現したテストベクトルを、正確かつ短時間で生成できるテストベクトル生成方法及び生成装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて、不定値入力パターン発生部において発生させ、該発生させた複数の不定値入力パターンを記憶部に記憶する。そして、複数の０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００７】
請求項２の発明は、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて、不定値変化パス発生部において発生させ、該発生させた複数の不定値変化パスを記憶部に記憶する。そして、複数の入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００８】
請求項３の発明は、真理値表にメモリ情報が含まれるか否かに基づいてセルが組合せ回路セルであるか順序回路セルであるかをセルタイプ判定部において判定する。セルが組合せ回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて、不定値入力パターン発生部において発生させ、該発生させた複数の不定値入力パターンを記憶部に記憶する。そして、複数の０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶する。さらに、セルが順序回路セルであると判定された場合には、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて、不定値変化パス発生部において発生させ、該発生させた複数の不定値変化パスを記憶部に記憶する。複数の入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００９】
請求項４の発明は、テストベクトル生成装置はイニシャルパス発生部を更に備えており、変化前及び変化後における入力パターンからなり、かつ、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスをイニシャルパス発生部において発生させる。そして、複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより各テストベクトルをテストベクトル変換部において生成するようにした。
【００１０】
請求項５の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１１】
請求項６の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、真理値表におけるすべての入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１２】
請求項７の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、真理値表入力部によって入力された真理値表にメモリ情報が含まれるか否かに基づいてセルが組合せ回路セルであるか順序回路セルであるかを判定するセルタイプ判定部と、セルタイプ判定部によってセルが組合せ回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、セルタイプ判定部によってセルが順序回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、セルが組合せ回路セルの場合には真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成し、セルが順序回路セルの場合には真理値表におけるすべての入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１３】
請求項８の発明のテストベクトル生成装置は、変化前及び変化後における入力パターンからなり、かつ、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスを発生するイニシャルパス発生部を更に備え、テストベクトル変換部は複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することによりテストベクトルを生成する。
【００１４】
（作用）
請求項１及び５の発明によれば、セルの物理パターンについての真理値表のすべての０，１入力パターンに基づいて複数の不定値入力パターンが発生される。真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現したテストベクトルが正確に短時間で生成される。
【００１５】
請求項２及び６の発明によれば、セルの物理パターンについての真理値表のすべての入力変化パスに基づいて複数の不定値変化パスが発生される。複数の入力変化パスに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現した各テストベクトルが正確に短時間で生成される。
【００１６】
請求項３及び７の発明によれば、セルの物理パターンについての真理値表のメモリ情報に基づいてセルが組合せ回路セルか順序回路セルかが判定される。組合せ回路セルの場合には、真理値表のすべての０，１入力パターンに基づいて複数の不定値入力パターンが発生される。真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現したテストベクトルが正確に短時間で生成される。順序回路セルの場合には、真理値表のすべての入力変化パスに基づいて複数の不定値変化パスが発生される。複数の入力変化パスに基づいて未知の出力値を決定することで物理パターン上のすべての動作を表現した各テストベクトルが正確に短時間で生成される。
【００１７】
請求項４及び８の発明によれば、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスが発生され、複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することによりテストベクトルが生成される。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した実施の一形態を図１〜図２１に従って説明する。
図１は論理シミュレーションシステム１を示し、同システム１はネットリスト抽出装置２、電荷シミュレーション装置３、本形態のテストベクトル生成装置４、テスト回路生成装置５及び論理シミュレーション装置６を備える。論理シミュレーションシステム１はセルの論理モデルの動作と、セルの物理パターン上の動作とを論理シミュレーションを実行することにより検証する。
【００１９】
ネットリスト抽出装置２は所定の機能を有するセルの物理パターン１１からトランジスタレベルのネットリスト１２を抽出する。
セルには、組合せ回路セルと順序回路セルとがある。組合せ回路セルは、基本的な論理回路の組み合わせにより形成されたものであって、複数の入力端子と少なくとも１つの出力端子とを備え、各入力端子の入力信号値に応じて各出力端子の出力信号値が変化するものである。例えば、組合せ回路セルとして、図４に示す２入力ＮＡＮＤ回路セル１７がある。
【００２０】
順序回路セルは、複数の入力端子と、少なくとも１つの出力端子と、その内部にメモリ部とを備えており、各入力端子の入力信号値の変化に対して、その信号値の変化とメモリ部に保持された状態とに基づいて各出力端子の出力信号値が変化するものである。例えば、順序回路セルとして、図５に示すデータフリップフロップセル（以下、ＤＦＦセルという）１８がある。このＤＦＦセル１８の場合、入力端子Ｄ，ＣＫにＬレベルの信号を入力すると、メモリＭ１，Ｍ２がＬレベルの場合には出力端子ＱからＬレベルの信号を出力する。しかし、メモリＭ１がＬレベル、メモリＭ２がＨレベルの場合、ＤＦＦセル１８は出力端子ＱからＨレベルの信号を出力する。
【００２１】
電荷シミュレーション装置３は、ネットリスト抽出装置２によって抽出されたネットリスト１２に基づいて電荷シミュレーションを行うことによって真理値表１３を作成する。
【００２２】
組合せ回路セルについての真理値表は、各入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値で定義された複数の０，１入力パターンからなる。例えば、図４に示す２入力ＮＡＮＤ回路セル１７については、図６に示す真理値表１３１が作成される。真理値表１３１には、入力端子ＩＮとしてＡ１，Ａ２が定義されるとともに、出力端子ＯＵＴとしてＢが定義されている。真理値表１３１は、各入力端子Ａ１，Ａ２の入力信号値を０又は１の組合せとした場合の出力端子Ｂの出力信号値で定義された４つの０，１入力パターンＰｔａ〜Ｐｔｄからなる。
【００２３】
順序回路セルについての真理値表は、複数の入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値で定義され、かつ、複数の入力端子のうち１つの入力端子の入力信号値の変化前における０，１入力パターンと、該入力端子の入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなる。例えば、図５に示すＤＦＦセル１８については、図７に示す真理値表１３２が作成される。真理値表１３２には、入力端子ＩＮとしてＤ，ＣＫが定義されるとともに、出力端子ＯＵＴとしてＱが定義され、メモリ情報としてＭ１，Ｍ２が定義されている。真理値表１３２は、各入力端子Ｄ，ＣＫの入力信号値を０又は１の組合せとした場合の出力端子Ｑの出力信号値で定義され、かつ、各入力端子Ｄ，ＣＫの入力信号値の変化前における０，１入力パターンと、各入力端子Ｄ，ＣＫの入力信号値の変化後における０，１入力パターンとからなる１６個の入力変化パスからなる。
【００２４】
テストベクトル生成装置４は、電荷シミュレーション装置３によって作成された真理値表１３に基づいて、セルの論理シミュレーション用のテストベクトル１４を生成する。
【００２５】
テスト回路生成装置５はセル物理パターン１１のデータから端子情報を抽出してセルのテスト回路１５を生成する。
そして、論理シミュレーション装置６は、論理セルライブラリにおけるセル論理モデル１６のデータと、テスト回路１５のデータと、テストベクトル１４とを入力し、論理シミュレーションを行うことによって、セルの論理モデルの動作と、セルの物理パターン上の動作とを検証する。
【００２６】
図２は、テストベクトル生成装置４の構成を示す模式図である。テストベクトル生成装置４はＣＡＤ（Computer Aided Design ）装置からなり、プロセッシングユニットとしての中央処理装置（以下、ＣＰＵという）２１、半導体メモリ２２、磁気ディスク２３、キーボード２４、プリンタ２５、及びＣＲＴ等の表示器２６を備えている。ＣＰＵ２１、半導体メモリ２２、磁気ディスク２３、キーボード２４、プリンタ２５、及び表示器２６は、システムバス２７によって互いに接続されている。
【００２７】
半導体メモリ２２にはＣＰＵ２１が実行するプログラムとその実行に必要な各種データが予め記憶されるとともに、当該プログラムデータに基づくＣＰＵ２１の処理結果等が一時記憶される。キーボード２４は、半導体メモリ２２に記憶されているプログラムの実行時に必要なデータを入力したり、磁気ディスク装置２３や表示器２６に処理結果等の出力命令を入力するために用いられる。
【００２８】
ＣＰＵ２１はキーボード２４の操作により、半導体メモリ２２に記憶された所定のプログラムデータに基づいて、図３に示すように、真理値表入力部３１、セルタイプ判定部３２、Ｘ（不定値）入力パターン発生部３３、Ｘ（不定値）変化パス発生部３４、イニシャルパス発生部３５及びテストベクトル変化部３６として動作し、テストベクトル１４の生成処理を行う。
【００２９】
真理値表入力部３１は、電荷シミュレーション装置３によって作成された真理値表１３を取り込み、その真理値表１３を前記半導体メモリ２２に格納する。
セルタイプ判定部３２は、取り込まれた真理値表１３のメモリ情報に着目し、メモリ情報がなければセルが組合せ回路セルであると判定し、メモリ情報があればセルが順序回路セルであると判定する。従って、図６に示す真理値表１３１にはメモリ情報が含まれないため、この真理値表１３１に対応するセルは組合せ回路セルであると判定される。また、図７に示す真理値表１３２にはメモリ情報が含まれるため、この真理値表１３２に対応するセルは順序回路セルであると判定される。
【００３０】
Ｘ入力パターン発生部３３は、セルタイプ判定部３２によってセルが組合せ回路セルであると判定された場合、真理値表におけるすべての０，１入力パターンに基づいて、複数の入力端子のうち少なくとも１つの入力端子の入力信号値をＸ（不定値）とするとともに、それ以外の入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値からなるＸ入力パターンを以下の手順１〜４によって発生させる。このＸ入力パターンの発生処理を図６の真理値表１３１について説明する。
【００３１】
（手順１）
真理値表１３１に基づいて、図８の表１３３に示すように、各入力端子Ａ１，Ａ２の入力信号値を０及び１並びにＸのいずれかとし、出力端子Ｂの出力信号値を未知数（？）としたすべての組合せの入力パターンを作成する。この場合、入力端子はＡ１，Ａ２の２個であり、各入力端子Ａ１，Ａ２の入力信号値は３通りあるため、入力パターンの数は８（＝２3 ）個となる。
【００３２】
（手順２）
表１３３から入力パターンを１パターンずつ取り出して出力信号値を決定する。
【００３３】
（手順３）
表１３３における０，１入力パターン（各入力端子Ａ１，Ａ２の入力信号値が０又は１である組合せ）の出力信号値は、その０，１入力パターンについて真理値表１３１内で一致する０，１入力パターンの出力信号値を当てはめることにより、図９に示す表１３４が作成される。例えば、表１３３における０，１入力パターン（０，０，？）は真理値表１３１のパターンＰｔａの出力信号値Ｈから（０，０，Ｈ）となる。
【００３４】
（手順４）
表１３３におけるＸ入力パターン（入力端子Ａ１，Ａ２のうち、少なくとも１つの入力端子の入力信号値がＸである組合せ）の出力信号値は、その入力信号値Ｘを０とした０，１入力パターン及びその入力信号値Ｘを１とした０，１入力パターンについて真理値表１３１内で一致する０，１入力パターンをそれぞれ選択する。そして、真理値表１３１におけるこれらの０，１入力パターンの出力信号値に着目し、すべての出力信号値がＬであれば当該Ｘ入力パターンの出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ入力パターンの出力信号値をＨに決定し、異なっていれば当該Ｘ入力パターンの出力信号値をＸに決定することにより、図１０に示す表１３５が作成される。例えば、表１３３におけるＸ入力パターン（０，Ｘ，？）は真理値表１３１のパターンＰｔａ，Ｐｔｂの出力信号値が共にＨから（０，Ｘ，Ｈ）となる。また、表１３３におけるＸ入力パターン（Ｘ，Ｘ，？）は真理値表１３１のパターンＰｔａ，Ｐｔｂ，Ｐｔｃの出力信号値がＨとなり、パターンＰｔｄの出力信号値がＬとなって異なるため、（Ｘ，Ｘ，Ｘ）となる。
【００３５】
Ｘ変化パス発生部３４は、セルタイプ判定部３２によってセルが順序回路セルと判定された場合、真理値表におけるすべての入力変化パスに基づいて、複数の入力端子の入力信号値を０及び１並びにＸ（不定値）のいずれかとするとともに、各出力端子の出力信号値を０及び１並びにＸ（不定値）のいずれかとした場合において、複数の入力端子のうち１つの入力端子の入力信号値の変化前における入力パターンと、該入力端子の入力信号値の０又は１から不定値への変化後若しくは該入力端子の入力信号値の不定値から０又は１への変化後における入力パターンとからなる複数のＸ変化パスを以下の手順１〜９によって発生させる。このＸ変化パスの発生処理を図７の真理値表１３２について説明する。
【００３６】
（手順１）
真理値表１３２に基づいて、図１１の表１３６に示すように、各入力端子Ｄ，ＣＫの入力信号値を変化させない場合の変化前及び変化後における０，１入力パターンからなる変化なしパスを加える。この場合、入力端子はＤ，ＣＫの２個であり、各入力端子Ｄ，ＣＫの入力信号値は２通りあり、出力端子Ｑの出力信号値は２通りあるため、変化なしパスの数は８（＝２2 ×２）個となる。従って、表１３６は２４個のパスＰａ〜Ｐｘを備えるものとなる
（手順２）
真理値表１３２に基づいて、図１２の表１３７に示すように、各入力端子Ｄ，ＣＫの入力信号値を０及び１並びにＸのいずれかとするとともに、出力端子Ｑの出力信号値を０及び１並びにＸのいずれかとした変化前における入力パターンと、いずれかの入力端子Ｄ又はＣＫの入力信号値を変化させた変化後における入力パターンとからなるすべての組合せの変化パスを作成する。なお、変化後における出力端子Ｑの出力信号値を？（未知数）とする。この場合、入力端子はＤ，ＣＫの２個であり、各入力端子の入力信号値の変化は６（＝３×２）通りであり、他の入力端子の入力信号値が３通りであり、変化前の出力信号値が３通りであるため、１０８（＝６×２×３×３）個の変化パスＰ１〜Ｐ１０８が作成される。
【００３７】
（手順３）
表１３７から変化パスを１パスずつ取り出して変化後における入力パターンの出力信号値を決定する。
【００３８】
（手順４）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、各入力端子Ｄ，ＣＫの入力信号値が０又は１である変化パスは、変化後の入力パターンの出力信号値として、図１１の表１３６内で一致するパスの変化後の入力パターンの出力信号値を当てはめる。また、このような変化パスに一致するパスが表１３６内にない場合には、当該変化パスはテストベクトルにしない。
【００３９】
例えば、表１３７の変化パスＰ１の変化後の入力パターン（１，０，？）は、表１３６のパスＰｆの変化後の出力信号値がＬであるため、（１，０，Ｌ）となる。また、表１３７の変化パスＰ２の変化後の入力パターン（１，０，？）は、表１３６のパスＰｆの変化後の出力信号値がＨであるため、（１，０，Ｈ）となる。
【００４０】
（手順５）
表１３７において、変化前の入力パターンの出力信号値がＸであり、かつ、各入力端子Ｄ，ＣＫの入力信号値が０又は１であるＸ変化パスは、その出力信号値Ｘを０としたパス及びその出力信号値Ｘを１としたパスについて表１３６内で一致するパスをそれぞれ選択する。そして、表１３６におけるこれらのパスの変化後の出力信号値に着目し、すべての出力信号値がＬであれば当該Ｘ変化パスの変化後の出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ変化パスの変化後の出力信号値をＨに決定し、異なっていれば当該Ｘ変化パスの変化後の出力信号値をＸに決定する。
【００４１】
例えば、表１３７のＸ変化パスＰ３の変化後の入力パターン（１，０，？）は、表１３６のパスＰｃの変化後の出力信号値がＨとなり、パスＰｆの変化後の出力信号値がＬとなって異なるため、（１，０，Ｘ）となる。また、表１３７のＸ変化パスＰ５７の変化後の入力パターン（０，１，？）は、表１３６のパスＰｂ，Ｐｅの変化後の出力信号値が共にＬから（０，１，Ｌ）となる。
【００４２】
（手順６）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、入力信号値に１つのＸを含むＸ変化パスは、その入力信号値Ｘを０としたパス及びその入力信号値Ｘを１としたパスについて表１３６内で一致するパスをそれぞれ選択する。そして、表１３６におけるこれらのパスの変化後の出力信号値に着目し、異なっていれば当該Ｘ変化パスの変化後の出力信号値をＸに決定する。
【００４３】
また、当該Ｘ変化パスの変化後の出力信号値をＸに決定しない場合には、その入力信号値Ｘを０→１→０（又は１→０→１）と振動させたパスの並びを作成する。そして、このパス並びの各パスについて表１３６内で一致するパスをそれぞれ選択し、これらのパスの変化後の出力信号値が変化しなければその出力信号値に決定する。
【００４４】
例えば、表１３７のＸ変化パスＰ６７の変化後の入力パターン（１，Ｘ，？）は、表１３６のパスＰｐの変化後の出力信号値がＬとなり、パスＰｑの変化後の出力信号値がＨとなって異なるため、（１，Ｘ，Ｘ）となる。この場合、出力信号値をＸに決定したので、入力信号値Ｘの振動は行わない。
【００４５】
表１３７のＸ変化パスＰ９１の変化後の出力信号値は、表１３６のパスＰｄ，Ｐｈの変化後の出力信号値が共にＬから、Ｌに仮決定する。そして、図１３（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３の並びを作成する。すると、図１３（ｂ）に示すようにパスＣ１の変化後の出力信号値は表１３６のパスＰｅの出力信号値からＬとなり、パスＣ２の変化後の出力信号値は表１３６のパスＰｈの出力信号値からＬとなり、さらにパスＣ３の変化後の出力信号値は表１３６のパスＰｄの出力信号値からＬとなる。すなわち、入力信号値Ｘを振動させてもパス並びの変化後の出力信号値はＬ（仮決定した値）から変化しないため、出力信号値をＬに決定する。
【００４６】
表１３７のＸ変化パスＰ７の変化後の出力信号値は、表１３６のパスＰｆ，Ｐｉの変化後の出力信号値が共にＬから、Ｌに仮決定する。そして、図１４（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成する。すると、図１４（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｅ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘを振動させた場合のパス並びの変化後の出力信号値はＬ（仮決定した値）からＨに変化するため、出力信号値をＸに決定する。
【００４７】
表１３７のＸ変化パスＰ８の変化後の出力信号値は、表１３６のパスＰｃ，Ｐｌの変化後の出力信号値が共にＨから、Ｈに仮決定する。そして、図１５（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成する。すると、図１５（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｂ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘを振動させた場合、変化前の状態で出力信号値がＨからＬに変化してしまい。このような変化前の状態はありえないため、当該Ｘ変化パスはテストベクトルにしない。
【００４８】
（手順７）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、入力信号値に２つ以上のＸを含むＸ変化パスは、いずれか１つの入力信号値Ｘに着目しその着目する入力信号値Ｘを０→１→０（又は１→０→１）と振動させ、それ以外の入力信号値Ｘは０又は１に固定したパスの並びをそれぞれ作成する。そして、各パス並びにおける複数のパスについて表１３６内で一致するパスをそれぞれ選択し、すべてのパスの変化後の出力信号値がＬであれば当該Ｘ変化パスの出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ変化パスの出力信号値をＨに決定し、異なっていれば当該Ｘ変化パスの出力信号値をＸに決定する
例えば、表１３７のＸ変化パスＰ７０については、図１６（ａ），図１６（ｃ），図１６（ｅ），図１６（ｇ）に示す４つのパス並びを作成する。図１６（ａ）のパス並びは、入力端子Ｄの入力信号値Ｘを０に固定し、入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３からなる。すると、図１６（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３の変化後の出力信号値は表１３６のパスＰｄ，Ｐｅ，Ｐｈの出力信号値からＬ，Ｌ，Ｌとなる。図１６（ｃ）のパス並びは、入力端子Ｄの入力信号値Ｘを１に固定し、入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３からなる。すると、図１６（ｄ）に示すように各パスＣ１，Ｃ２，Ｃ３の変化後の出力信号値は表１３６のパスＰｐ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｈ，Ｈとなる。また、図１６（ｅ）のパス並びは、入力端子ＣＫの入力信号値Ｘを０に固定し、入力端子Ｄの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５からなる。すると、図１６（ｆ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｆ，Ｐｒ，Ｐｄ，Ｐｆ，Ｐｒの出力信号値からＬ，Ｌ，Ｌ，Ｌ，Ｌとなる。さらに、図１６（ｇ）のパス並びは、入力端子ＣＫの入力信号値Ｘを１に固定し、入力端子Ｄの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５からなる。すると、図１６（ｈ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｉ，Ｐｕ，Ｐｇ，Ｐｉ，Ｐｕの出力信号値からＬ，Ｌ，Ｌ，Ｌ，Ｌとなる。すなわち、図１６（ｄ）に示すようにパス並びの変化後の出力信号値はＬからＨに変化するため、Ｘ変化パスＰ７０の変化後の出力信号値をＸに決定する。
【００４９】
（手順８）
表１３７において、変化前の入力パターンの出力信号値がＸであり、かつ、入力信号値にＸを含むＸ変化パスの場合には、変化前の出力信号値がＸであるパスの決定ルール（手順５）と、入力信号値にＸを含むパスの決定ルール（手順６）とを組合せることにより、当該Ｘ変化パスの変化後の出力信号値を決定する。
【００５０】
（手順９）
表１３７におけるすべての変化パスについて変化後の入力パターンの出力信号値を決定し、図１７に示す表１３８を作成する。
【００５１】
イニシャルパス発生部３５は、Ｘ変化パス発生部３４によって発生された各Ｘ変化パス及び前記真理値表における各入力変化パスに基づいて、各入力変化パスにおける変化前の０，１入力パターン及び各Ｘ変化パスにおける変化前の入力パターンにするための各イニシャルパスを、以下の手順１〜４によって発生させる。イニシャルパスは、変化前及び変化後における入力パターンからなる１以上のパスで構成される。このイニシャルパスの発生処理を図１７の表１３８について説明する。
【００５２】
（手順１）
表１３８から変化パスを１パスずつ取り出し、変化後の出力信号値を０及び１並びにＸのいずれかにできるパスを、変化後の出力信号値別にグループ化することにより、図１８に示す活性パスの表１３９を作成する。表１３９において、出力信号値をＬにできる活性パスは（Ｌ−１）の１個のみであり、出力信号値をＨにできる活性パスは（Ｈ−１）の１個のみであり、出力信号値をＸにできる活性パスは（Ｘ−１）〜（Ｘ１１）の１１個である。各活性パスの変化前の出力信号値＊は、Ｈ及びＬ並びにＸのいずれであってもよい。
【００５３】
（手順２）
表１３８から変化パスを１パスずつ取り出す。取り出したパスの変化前の出力信号値に着目し、その出力信号値が、変化後の出力信号値であるような活性パスを表１３９のすべての活性パスから選択する。複数の活性パスの候補がある場合には、取り出したパスの変化前の入力パターンにするために、１つの入力信号値を変化させなければならない回数が最小になるような活性パスを選択する。
【００５４】
例えば、表１３８の変化パスＰ１については、変化前の出力信号値はＬであるため、Ｌにできる活性パス（Ｌ−１）を選択する。
表１３８の変化パスＰ３については、変化前の出力信号値はＸであるため、Ｘにできる活性パス（Ｘ−１）〜（Ｘ−１１）のうち、最小の変化回数で変化パスＰ３の変化前の入力パターンにできる活性パスは（Ｘ−３），（Ｘ−５），（Ｘ−１０）の３種類となる。この３種類の活性パスのうち、表１３９を上方から下方へ検索したときに最初に見つかる活性パス（Ｘ−３）を選択する。
【００５５】
（手順３）
まず、選択した活性パスに基づいて、表１３８から取り出した変化パスの変化前の出力信号値を決定する。次に、１つの入力信号値を変化させることによって、取り出した変化パスの変化前の入力パターンにもっていけるようなパスの並びの候補を作成しておき、その候補のうち、入力信号値を１つずつ変化させても変化後の出力信号値が変化しないようなパスの並びがあれば、それをイニシャルパスとする。
【００５６】
例えば、表１３８の変化パスＰ１については、図１９（ａ）に示すように、活性パス（Ｌ−１）に基づいて変化前の出力信号値をＬに決定しておき、入力信号値を１つずつ変化させて変化パスＰ１の変化前の入力パターンになるようなパス（Ｌ−１），Ｃ１の並びの候補を作成する。すると、このパス並びのパスＣ１は非活性パスであるため、図１９（ｂ）に示すように出力信号値はＬから変化しない。従って、変化パスＰ１に対するイニシャルパスを、図１９（ｂ）に示すパス並びに決定する。
【００５７】
また、表１３８の変化パスＰ２については、活性パス（Ｈ−１）に基づいて変化前の出力信号値をＨに決定しておき、入力信号値を１つずつ変化させて変化パスＰ２の変化前の入力パターンになるようなパス（Ｈ−１），Ｃ１，Ｃ２の並びの候補を作成する。すると、このパス並びのパスＣ１，Ｃ２は非活性パスであるため、図２０（ｂ）に示すように出力信号値はＨから変化しない。従って、変化パスＰ２に対するイニシャルパスを、図２０（ｂ）に示すパス並びに決定する。
【００５８】
（手順４）
表１３８のすべての変化パスについてイニシャルパスを作成する。イニシャルパスが見つからない変化パスはテストベクトルにしない。
【００５９】
テストベクトル変換部３６は、テストベクトル生成装置４に取り込まれた真理値表に対応するセルが組合せ回路セルの場合には、真理値表におけるすべての０，１入力パターンに対して、Ｘ入力パターン発生部３３によって発生されたすべての不定値入力パターンを加えることによりテストベクトル１４を生成して出力する。
【００６０】
例えば、図４に示す２入力ＮＡＮＤ回路セル１７に対応する真理値表１３１（図６に示す）がテストベクトル生成装置４に取り込まれた場合には、図１０に示す表１３５におけるすべての入力パターンをテストベクトル１４に変換して出力する。
【００６１】
また、テストベクトル変換部３６は、テストベクトル生成装置４に取り込まれた真理値表に対応するセルが順序回路セルの場合には、各入力変化パスにおける変化前及び変化後の０，１入力パターンに対して、対応するイニシャルパスにおける変化前及び変化後の入力パターンを先行させて付加することにより各テストベクトル１４を生成し、各Ｘ変化パスにおける変化前及び変化後の入力パターンに対して、対応するイニシャルパスにおける変化前及び変化後の入力パターンを先行させて付加することにより各テストベクトル１４を生成する。
【００６２】
例えば、図５に示すＤＦＦセル１８に対応する真理値表１３２（図７に示す）がテストベクトル生成装置４に取り込まれた場合には、図１９（ｂ）に示すようにパス（Ｌ−１），Ｃ１よりなるイニシャルパスを表１３８の変化パスＰ１に先行させて付加することにより、テストベクトルＴＶ１を生成し、図２０（ｂ）に示すようにパス（Ｈ−１），Ｃ１，Ｃ２よりなるイニシャルパスを表１３８の変化パスＰ２に先行させて付加することにより、テストベクトルＴＶ２を生成する。表１３８においてテストベクトルにすべき各変化パスについても対応するイニシャルパスを同様に付加することにより、各テストベクトルを生成する。
【００６３】
さて、本実施の形態は、下記の（イ），（ロ）の効果がある。
（イ）真理値表入力部３１は真理値表１３を取り込み、セルタイプ判定部３２は真理値表１３のメモリ情報に基づいてにセルが組合せ回路セルか順序回路セルかを判定する。セルが組合せ回路セルの場合、Ｘ入力パターン発生部３３は取り込まれた真理値表１３におけるすべての０，１入力パターンに基づいて複数のＸ入力パターンを発生し、テストベクトル変換部３６は真理値表１３におけるすべての０，１入力パターンに対して、発生されたすべてのＸ入力パターンを加えてテストベクトルを生成するので、セルの物理パターン上のすべての動作を表現したテストベクトルを正確に短時間で生成できる。
【００６４】
（ロ）セルが順序回路セルの場合、Ｘ変化パス発生部３４は取り込まれた真理値表１３におけるすべての入力変化パスに基づいて複数のＸ変化パスを発生し、イニシャルパス発生部３５は各入力変化パス及び各Ｘ変化パスにおける変化前の入力パターンにするための各イニシャルパスを発生する。テストベクトル変換部３６は真理値表１３における各入力変化パス及び各不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより各テストベクトルを生成するので、セルの物理パターン上のすべての動作を表現したテストベクトルを正確に短時間で生成できる。
【００６５】
なお、本発明は次のように任意に変更して具体化することも可能である。
（１）上記形態において、論理シミュレーション装置６が順序回路セルの各出力端子の出力信号値を初期設定できるものである場合には、上記イニシャルパス発生部３４を省略し、テストベクトル変換部３６は各入力変化パスにおける変化前及び変化後の０，１入力パターンにより各テストベクトルを生成するとともに、Ｘ変化パスにおける変化前及び変化後の入力パターンにより各テストベクトルを生成するようにしてもよい。この場合には、より短時間でテストベクトルを作成できる。
【００６６】
（２）上記形態では、組合せ回路セルとしてＮＡＮＤ回路セル１７のテストベクトルを作成するようにしたが、これ以外の組合せ回路セル、例えば、ＮＯＲ回路セル、ＡＮＤ回路セル等の真理値表に基づいて対応するテストベクトルを作成するようにしてもよい。また、順序回路セルとしてＤＦＦセル１８のテストベクトルを作成するようにしたが、これ以外の順序回路セル、例えば、ラッチ回路、カウンタ、レジスタ等の真理値表に基づいてテストベクトルを生成するようにしてもよい。
【００６７】
（３）上記形態において、図２に示すテストベクトル生成装置４の構成に、光ディスク等の装置を接続して実施する。
（４）上記形態では、ＣＭＯＳ構成のセルの真理値表に基づいてテストベクトルを生成するようにしたが、他のデバイス、例えばバイポーラ構成のセル又はＢｉ−ＣＭＯＳ構成のセルの真理値表に基づいてテストベクトルを生成するようにしてもよい。
【００６８】
【発明の効果】
以上詳述したように、本発明は、セルの物理パターン上のすべての動作を表現したテストベクトルを、正確かつ短時間で生成することができる。
【図面の簡単な説明】
【図１】本発明を具体化した論理シミュレーションシステムの構成図
【図２】実施の一形態のテストベクトル生成装置を示すブロック図
【図３】図２のＣＰＵを機能的に示す概念図
【図４】ＮＡＮＤ回路セルの論理等価回路図
【図５】データフリップフロップセルの論理等価回路図
【図６】真理値表を示す説明図
【図７】真理値表を示す説明図
【図８】入力パターン表を示す説明図
【図９】入力パターン表を示す説明図
【図１０】テストベクトルを示す説明図
【図１１】変化パス表を示す説明図
【図１２】変化パス表を示す説明図
【図１３】変化パスの発生方法の説明図
【図１４】変化パスの発生方法の説明図
【図１５】変化パスの発生方法の説明図
【図１６】変化パスの発生方法の説明図
【図１７】変化パス表を示す説明図
【図１８】活性パス表を示す説明図
【図１９】イニシャルパスの発生方法の説明図
【図２０】イニシャルパスの発生方法の説明図
【図２１】テストベクトルを示す説明図
【符号の説明】
４ テストベクトル生成装置
１３，１３１，１３２ 真理値表
３１ 真理値表入力部
３２ セルタイプ判定部
３３ 不定値（Ｘ）入力パターン発生部
３４ 不定値（Ｘ）変化パス発生部
３５ イニシャルパス発生部
３６ テストベクトル変換部
【発明の属する技術分野】
本発明は、半導体集積回路のレイアウト処理に使用されるセルの設計において、設計したセルの物理パターンに基づいてテストベクトルを生成する方法及び装置に関する。
【０００２】
セルの設計において、設計したセルの論理モデルの動作と物理パターン上での動作とが一致するかどうかを検証することは、信頼性のある論理セルライブラリを作成する上で、重要である。この検証を行うには、物理パターン上のすべての動作を表現するテストベクトルを生成し、このテストベクトルに基づいて論理シミュレーションを実行する必要がある。
【０００３】
【従来の技術】
従来、設計したセルの物理パターン上の動作を表現するテストベクトルは、使用する論理シミュレータ毎にセル設計者によって生成されるか、又は全く生成されていなかった。
【０００４】
【発明が解決しようとする課題】
従って、セル設計者がテストベクトルを生成する場合、多大な時間を要するという問題がある。また、セル設計者によって生成されたテストベクトルは人為的なミスによる誤りを含んでいたり、セルのすべての動作を表現していないという問題があった。
【０００５】
本発明は、上記の問題を解決するためになされたものであって、その目的は、セルの物理パターン上のすべての動作を表現したテストベクトルを、正確かつ短時間で生成できるテストベクトル生成方法及び生成装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて、不定値入力パターン発生部において発生させ、該発生させた複数の不定値入力パターンを記憶部に記憶する。そして、複数の０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００７】
請求項２の発明は、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて、不定値変化パス発生部において発生させ、該発生させた複数の不定値変化パスを記憶部に記憶する。そして、複数の入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００８】
請求項３の発明は、真理値表にメモリ情報が含まれるか否かに基づいてセルが組合せ回路セルであるか順序回路セルであるかをセルタイプ判定部において判定する。セルが組合せ回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて、不定値入力パターン発生部において発生させ、該発生させた複数の不定値入力パターンを記憶部に記憶する。そして、複数の０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶する。さらに、セルが順序回路セルであると判定された場合には、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて、不定値変化パス発生部において発生させ、該発生させた複数の不定値変化パスを記憶部に記憶する。複数の入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルをテストベクトル変換部において生成して記憶部に記憶するようにした。
【０００９】
請求項４の発明は、テストベクトル生成装置はイニシャルパス発生部を更に備えており、変化前及び変化後における入力パターンからなり、かつ、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスをイニシャルパス発生部において発生させる。そして、複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより各テストベクトルをテストベクトル変換部において生成するようにした。
【００１０】
請求項５の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１１】
請求項６の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、真理値表におけるすべての入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１２】
請求項７の発明のテストベクトル生成装置は、真理値表を入力する真理値表入力部と、真理値表入力部によって入力された真理値表にメモリ情報が含まれるか否かに基づいてセルが組合せ回路セルであるか順序回路セルであるかを判定するセルタイプ判定部と、セルタイプ判定部によってセルが組合せ回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、セルタイプ判定部によってセルが順序回路セルであると判定された場合には複数の入力端子にそれぞれ入力される入力信号値及び出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、セルが組合せ回路セルの場合には真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成し、セルが順序回路セルの場合には真理値表におけるすべての入力変化パスに基づいて未知の出力値を決定することで、セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部とを備える。
【００１３】
請求項８の発明のテストベクトル生成装置は、変化前及び変化後における入力パターンからなり、かつ、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスを発生するイニシャルパス発生部を更に備え、テストベクトル変換部は複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することによりテストベクトルを生成する。
【００１４】
（作用）
請求項１及び５の発明によれば、セルの物理パターンについての真理値表のすべての０，１入力パターンに基づいて複数の不定値入力パターンが発生される。真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現したテストベクトルが正確に短時間で生成される。
【００１５】
請求項２及び６の発明によれば、セルの物理パターンについての真理値表のすべての入力変化パスに基づいて複数の不定値変化パスが発生される。複数の入力変化パスに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現した各テストベクトルが正確に短時間で生成される。
【００１６】
請求項３及び７の発明によれば、セルの物理パターンについての真理値表のメモリ情報に基づいてセルが組合せ回路セルか順序回路セルかが判定される。組合せ回路セルの場合には、真理値表のすべての０，１入力パターンに基づいて複数の不定値入力パターンが発生される。真理値表におけるすべての０，１入力パターンに基づいて未知の出力値を決定することで、物理パターン上のすべての動作を表現したテストベクトルが正確に短時間で生成される。順序回路セルの場合には、真理値表のすべての入力変化パスに基づいて複数の不定値変化パスが発生される。複数の入力変化パスに基づいて未知の出力値を決定することで物理パターン上のすべての動作を表現した各テストベクトルが正確に短時間で生成される。
【００１７】
請求項４及び８の発明によれば、複数の入力変化パスにおける変化前の０，１入力パターン及び複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスが発生され、複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することによりテストベクトルが生成される。
【００１８】
【発明の実施の形態】
以下、本発明を具体化した実施の一形態を図１〜図２１に従って説明する。
図１は論理シミュレーションシステム１を示し、同システム１はネットリスト抽出装置２、電荷シミュレーション装置３、本形態のテストベクトル生成装置４、テスト回路生成装置５及び論理シミュレーション装置６を備える。論理シミュレーションシステム１はセルの論理モデルの動作と、セルの物理パターン上の動作とを論理シミュレーションを実行することにより検証する。
【００１９】
ネットリスト抽出装置２は所定の機能を有するセルの物理パターン１１からトランジスタレベルのネットリスト１２を抽出する。
セルには、組合せ回路セルと順序回路セルとがある。組合せ回路セルは、基本的な論理回路の組み合わせにより形成されたものであって、複数の入力端子と少なくとも１つの出力端子とを備え、各入力端子の入力信号値に応じて各出力端子の出力信号値が変化するものである。例えば、組合せ回路セルとして、図４に示す２入力ＮＡＮＤ回路セル１７がある。
【００２０】
順序回路セルは、複数の入力端子と、少なくとも１つの出力端子と、その内部にメモリ部とを備えており、各入力端子の入力信号値の変化に対して、その信号値の変化とメモリ部に保持された状態とに基づいて各出力端子の出力信号値が変化するものである。例えば、順序回路セルとして、図５に示すデータフリップフロップセル（以下、ＤＦＦセルという）１８がある。このＤＦＦセル１８の場合、入力端子Ｄ，ＣＫにＬレベルの信号を入力すると、メモリＭ１，Ｍ２がＬレベルの場合には出力端子ＱからＬレベルの信号を出力する。しかし、メモリＭ１がＬレベル、メモリＭ２がＨレベルの場合、ＤＦＦセル１８は出力端子ＱからＨレベルの信号を出力する。
【００２１】
電荷シミュレーション装置３は、ネットリスト抽出装置２によって抽出されたネットリスト１２に基づいて電荷シミュレーションを行うことによって真理値表１３を作成する。
【００２２】
組合せ回路セルについての真理値表は、各入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値で定義された複数の０，１入力パターンからなる。例えば、図４に示す２入力ＮＡＮＤ回路セル１７については、図６に示す真理値表１３１が作成される。真理値表１３１には、入力端子ＩＮとしてＡ１，Ａ２が定義されるとともに、出力端子ＯＵＴとしてＢが定義されている。真理値表１３１は、各入力端子Ａ１，Ａ２の入力信号値を０又は１の組合せとした場合の出力端子Ｂの出力信号値で定義された４つの０，１入力パターンＰｔａ〜Ｐｔｄからなる。
【００２３】
順序回路セルについての真理値表は、複数の入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値で定義され、かつ、複数の入力端子のうち１つの入力端子の入力信号値の変化前における０，１入力パターンと、該入力端子の入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなる。例えば、図５に示すＤＦＦセル１８については、図７に示す真理値表１３２が作成される。真理値表１３２には、入力端子ＩＮとしてＤ，ＣＫが定義されるとともに、出力端子ＯＵＴとしてＱが定義され、メモリ情報としてＭ１，Ｍ２が定義されている。真理値表１３２は、各入力端子Ｄ，ＣＫの入力信号値を０又は１の組合せとした場合の出力端子Ｑの出力信号値で定義され、かつ、各入力端子Ｄ，ＣＫの入力信号値の変化前における０，１入力パターンと、各入力端子Ｄ，ＣＫの入力信号値の変化後における０，１入力パターンとからなる１６個の入力変化パスからなる。
【００２４】
テストベクトル生成装置４は、電荷シミュレーション装置３によって作成された真理値表１３に基づいて、セルの論理シミュレーション用のテストベクトル１４を生成する。
【００２５】
テスト回路生成装置５はセル物理パターン１１のデータから端子情報を抽出してセルのテスト回路１５を生成する。
そして、論理シミュレーション装置６は、論理セルライブラリにおけるセル論理モデル１６のデータと、テスト回路１５のデータと、テストベクトル１４とを入力し、論理シミュレーションを行うことによって、セルの論理モデルの動作と、セルの物理パターン上の動作とを検証する。
【００２６】
図２は、テストベクトル生成装置４の構成を示す模式図である。テストベクトル生成装置４はＣＡＤ（Computer Aided Design ）装置からなり、プロセッシングユニットとしての中央処理装置（以下、ＣＰＵという）２１、半導体メモリ２２、磁気ディスク２３、キーボード２４、プリンタ２５、及びＣＲＴ等の表示器２６を備えている。ＣＰＵ２１、半導体メモリ２２、磁気ディスク２３、キーボード２４、プリンタ２５、及び表示器２６は、システムバス２７によって互いに接続されている。
【００２７】
半導体メモリ２２にはＣＰＵ２１が実行するプログラムとその実行に必要な各種データが予め記憶されるとともに、当該プログラムデータに基づくＣＰＵ２１の処理結果等が一時記憶される。キーボード２４は、半導体メモリ２２に記憶されているプログラムの実行時に必要なデータを入力したり、磁気ディスク装置２３や表示器２６に処理結果等の出力命令を入力するために用いられる。
【００２８】
ＣＰＵ２１はキーボード２４の操作により、半導体メモリ２２に記憶された所定のプログラムデータに基づいて、図３に示すように、真理値表入力部３１、セルタイプ判定部３２、Ｘ（不定値）入力パターン発生部３３、Ｘ（不定値）変化パス発生部３４、イニシャルパス発生部３５及びテストベクトル変化部３６として動作し、テストベクトル１４の生成処理を行う。
【００２９】
真理値表入力部３１は、電荷シミュレーション装置３によって作成された真理値表１３を取り込み、その真理値表１３を前記半導体メモリ２２に格納する。
セルタイプ判定部３２は、取り込まれた真理値表１３のメモリ情報に着目し、メモリ情報がなければセルが組合せ回路セルであると判定し、メモリ情報があればセルが順序回路セルであると判定する。従って、図６に示す真理値表１３１にはメモリ情報が含まれないため、この真理値表１３１に対応するセルは組合せ回路セルであると判定される。また、図７に示す真理値表１３２にはメモリ情報が含まれるため、この真理値表１３２に対応するセルは順序回路セルであると判定される。
【００３０】
Ｘ入力パターン発生部３３は、セルタイプ判定部３２によってセルが組合せ回路セルであると判定された場合、真理値表におけるすべての０，１入力パターンに基づいて、複数の入力端子のうち少なくとも１つの入力端子の入力信号値をＸ（不定値）とするとともに、それ以外の入力端子の入力信号値を０又は１の組合せとした場合の各出力端子の出力信号値からなるＸ入力パターンを以下の手順１〜４によって発生させる。このＸ入力パターンの発生処理を図６の真理値表１３１について説明する。
【００３１】
（手順１）
真理値表１３１に基づいて、図８の表１３３に示すように、各入力端子Ａ１，Ａ２の入力信号値を０及び１並びにＸのいずれかとし、出力端子Ｂの出力信号値を未知数（？）としたすべての組合せの入力パターンを作成する。この場合、入力端子はＡ１，Ａ２の２個であり、各入力端子Ａ１，Ａ２の入力信号値は３通りあるため、入力パターンの数は８（＝２3 ）個となる。
【００３２】
（手順２）
表１３３から入力パターンを１パターンずつ取り出して出力信号値を決定する。
【００３３】
（手順３）
表１３３における０，１入力パターン（各入力端子Ａ１，Ａ２の入力信号値が０又は１である組合せ）の出力信号値は、その０，１入力パターンについて真理値表１３１内で一致する０，１入力パターンの出力信号値を当てはめることにより、図９に示す表１３４が作成される。例えば、表１３３における０，１入力パターン（０，０，？）は真理値表１３１のパターンＰｔａの出力信号値Ｈから（０，０，Ｈ）となる。
【００３４】
（手順４）
表１３３におけるＸ入力パターン（入力端子Ａ１，Ａ２のうち、少なくとも１つの入力端子の入力信号値がＸである組合せ）の出力信号値は、その入力信号値Ｘを０とした０，１入力パターン及びその入力信号値Ｘを１とした０，１入力パターンについて真理値表１３１内で一致する０，１入力パターンをそれぞれ選択する。そして、真理値表１３１におけるこれらの０，１入力パターンの出力信号値に着目し、すべての出力信号値がＬであれば当該Ｘ入力パターンの出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ入力パターンの出力信号値をＨに決定し、異なっていれば当該Ｘ入力パターンの出力信号値をＸに決定することにより、図１０に示す表１３５が作成される。例えば、表１３３におけるＸ入力パターン（０，Ｘ，？）は真理値表１３１のパターンＰｔａ，Ｐｔｂの出力信号値が共にＨから（０，Ｘ，Ｈ）となる。また、表１３３におけるＸ入力パターン（Ｘ，Ｘ，？）は真理値表１３１のパターンＰｔａ，Ｐｔｂ，Ｐｔｃの出力信号値がＨとなり、パターンＰｔｄの出力信号値がＬとなって異なるため、（Ｘ，Ｘ，Ｘ）となる。
【００３５】
Ｘ変化パス発生部３４は、セルタイプ判定部３２によってセルが順序回路セルと判定された場合、真理値表におけるすべての入力変化パスに基づいて、複数の入力端子の入力信号値を０及び１並びにＸ（不定値）のいずれかとするとともに、各出力端子の出力信号値を０及び１並びにＸ（不定値）のいずれかとした場合において、複数の入力端子のうち１つの入力端子の入力信号値の変化前における入力パターンと、該入力端子の入力信号値の０又は１から不定値への変化後若しくは該入力端子の入力信号値の不定値から０又は１への変化後における入力パターンとからなる複数のＸ変化パスを以下の手順１〜９によって発生させる。このＸ変化パスの発生処理を図７の真理値表１３２について説明する。
【００３６】
（手順１）
真理値表１３２に基づいて、図１１の表１３６に示すように、各入力端子Ｄ，ＣＫの入力信号値を変化させない場合の変化前及び変化後における０，１入力パターンからなる変化なしパスを加える。この場合、入力端子はＤ，ＣＫの２個であり、各入力端子Ｄ，ＣＫの入力信号値は２通りあり、出力端子Ｑの出力信号値は２通りあるため、変化なしパスの数は８（＝２2 ×２）個となる。従って、表１３６は２４個のパスＰａ〜Ｐｘを備えるものとなる
（手順２）
真理値表１３２に基づいて、図１２の表１３７に示すように、各入力端子Ｄ，ＣＫの入力信号値を０及び１並びにＸのいずれかとするとともに、出力端子Ｑの出力信号値を０及び１並びにＸのいずれかとした変化前における入力パターンと、いずれかの入力端子Ｄ又はＣＫの入力信号値を変化させた変化後における入力パターンとからなるすべての組合せの変化パスを作成する。なお、変化後における出力端子Ｑの出力信号値を？（未知数）とする。この場合、入力端子はＤ，ＣＫの２個であり、各入力端子の入力信号値の変化は６（＝３×２）通りであり、他の入力端子の入力信号値が３通りであり、変化前の出力信号値が３通りであるため、１０８（＝６×２×３×３）個の変化パスＰ１〜Ｐ１０８が作成される。
【００３７】
（手順３）
表１３７から変化パスを１パスずつ取り出して変化後における入力パターンの出力信号値を決定する。
【００３８】
（手順４）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、各入力端子Ｄ，ＣＫの入力信号値が０又は１である変化パスは、変化後の入力パターンの出力信号値として、図１１の表１３６内で一致するパスの変化後の入力パターンの出力信号値を当てはめる。また、このような変化パスに一致するパスが表１３６内にない場合には、当該変化パスはテストベクトルにしない。
【００３９】
例えば、表１３７の変化パスＰ１の変化後の入力パターン（１，０，？）は、表１３６のパスＰｆの変化後の出力信号値がＬであるため、（１，０，Ｌ）となる。また、表１３７の変化パスＰ２の変化後の入力パターン（１，０，？）は、表１３６のパスＰｆの変化後の出力信号値がＨであるため、（１，０，Ｈ）となる。
【００４０】
（手順５）
表１３７において、変化前の入力パターンの出力信号値がＸであり、かつ、各入力端子Ｄ，ＣＫの入力信号値が０又は１であるＸ変化パスは、その出力信号値Ｘを０としたパス及びその出力信号値Ｘを１としたパスについて表１３６内で一致するパスをそれぞれ選択する。そして、表１３６におけるこれらのパスの変化後の出力信号値に着目し、すべての出力信号値がＬであれば当該Ｘ変化パスの変化後の出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ変化パスの変化後の出力信号値をＨに決定し、異なっていれば当該Ｘ変化パスの変化後の出力信号値をＸに決定する。
【００４１】
例えば、表１３７のＸ変化パスＰ３の変化後の入力パターン（１，０，？）は、表１３６のパスＰｃの変化後の出力信号値がＨとなり、パスＰｆの変化後の出力信号値がＬとなって異なるため、（１，０，Ｘ）となる。また、表１３７のＸ変化パスＰ５７の変化後の入力パターン（０，１，？）は、表１３６のパスＰｂ，Ｐｅの変化後の出力信号値が共にＬから（０，１，Ｌ）となる。
【００４２】
（手順６）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、入力信号値に１つのＸを含むＸ変化パスは、その入力信号値Ｘを０としたパス及びその入力信号値Ｘを１としたパスについて表１３６内で一致するパスをそれぞれ選択する。そして、表１３６におけるこれらのパスの変化後の出力信号値に着目し、異なっていれば当該Ｘ変化パスの変化後の出力信号値をＸに決定する。
【００４３】
また、当該Ｘ変化パスの変化後の出力信号値をＸに決定しない場合には、その入力信号値Ｘを０→１→０（又は１→０→１）と振動させたパスの並びを作成する。そして、このパス並びの各パスについて表１３６内で一致するパスをそれぞれ選択し、これらのパスの変化後の出力信号値が変化しなければその出力信号値に決定する。
【００４４】
例えば、表１３７のＸ変化パスＰ６７の変化後の入力パターン（１，Ｘ，？）は、表１３６のパスＰｐの変化後の出力信号値がＬとなり、パスＰｑの変化後の出力信号値がＨとなって異なるため、（１，Ｘ，Ｘ）となる。この場合、出力信号値をＸに決定したので、入力信号値Ｘの振動は行わない。
【００４５】
表１３７のＸ変化パスＰ９１の変化後の出力信号値は、表１３６のパスＰｄ，Ｐｈの変化後の出力信号値が共にＬから、Ｌに仮決定する。そして、図１３（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３の並びを作成する。すると、図１３（ｂ）に示すようにパスＣ１の変化後の出力信号値は表１３６のパスＰｅの出力信号値からＬとなり、パスＣ２の変化後の出力信号値は表１３６のパスＰｈの出力信号値からＬとなり、さらにパスＣ３の変化後の出力信号値は表１３６のパスＰｄの出力信号値からＬとなる。すなわち、入力信号値Ｘを振動させてもパス並びの変化後の出力信号値はＬ（仮決定した値）から変化しないため、出力信号値をＬに決定する。
【００４６】
表１３７のＸ変化パスＰ７の変化後の出力信号値は、表１３６のパスＰｆ，Ｐｉの変化後の出力信号値が共にＬから、Ｌに仮決定する。そして、図１４（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成する。すると、図１４（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｅ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘを振動させた場合のパス並びの変化後の出力信号値はＬ（仮決定した値）からＨに変化するため、出力信号値をＸに決定する。
【００４７】
表１３７のＸ変化パスＰ８の変化後の出力信号値は、表１３６のパスＰｃ，Ｐｌの変化後の出力信号値が共にＨから、Ｈに仮決定する。そして、図１５（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成する。すると、図１５（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｂ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘを振動させた場合、変化前の状態で出力信号値がＨからＬに変化してしまい。このような変化前の状態はありえないため、当該Ｘ変化パスはテストベクトルにしない。
【００４８】
（手順７）
表１３７において、変化前の入力パターンの出力信号値がＬ又はＨであり、かつ、入力信号値に２つ以上のＸを含むＸ変化パスは、いずれか１つの入力信号値Ｘに着目しその着目する入力信号値Ｘを０→１→０（又は１→０→１）と振動させ、それ以外の入力信号値Ｘは０又は１に固定したパスの並びをそれぞれ作成する。そして、各パス並びにおける複数のパスについて表１３６内で一致するパスをそれぞれ選択し、すべてのパスの変化後の出力信号値がＬであれば当該Ｘ変化パスの出力信号値をＬに決定し、すべての出力信号値がＨであれば当該Ｘ変化パスの出力信号値をＨに決定し、異なっていれば当該Ｘ変化パスの出力信号値をＸに決定する
例えば、表１３７のＸ変化パスＰ７０については、図１６（ａ），図１６（ｃ），図１６（ｅ），図１６（ｇ）に示す４つのパス並びを作成する。図１６（ａ）のパス並びは、入力端子Ｄの入力信号値Ｘを０に固定し、入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３からなる。すると、図１６（ｂ）に示すように各パスＣ１，Ｃ２，Ｃ３の変化後の出力信号値は表１３６のパスＰｄ，Ｐｅ，Ｐｈの出力信号値からＬ，Ｌ，Ｌとなる。図１６（ｃ）のパス並びは、入力端子Ｄの入力信号値Ｘを１に固定し、入力端子ＣＫの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３からなる。すると、図１６（ｄ）に示すように各パスＣ１，Ｃ２，Ｃ３の変化後の出力信号値は表１３６のパスＰｐ，Ｐｑ，Ｐｗの出力信号値からＬ，Ｈ，Ｈとなる。また、図１６（ｅ）のパス並びは、入力端子ＣＫの入力信号値Ｘを０に固定し、入力端子Ｄの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５からなる。すると、図１６（ｆ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｆ，Ｐｒ，Ｐｄ，Ｐｆ，Ｐｒの出力信号値からＬ，Ｌ，Ｌ，Ｌ，Ｌとなる。さらに、図１６（ｇ）のパス並びは、入力端子ＣＫの入力信号値Ｘを１に固定し、入力端子Ｄの入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５からなる。すると、図１６（ｈ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３６のパスＰｉ，Ｐｕ，Ｐｇ，Ｐｉ，Ｐｕの出力信号値からＬ，Ｌ，Ｌ，Ｌ，Ｌとなる。すなわち、図１６（ｄ）に示すようにパス並びの変化後の出力信号値はＬからＨに変化するため、Ｘ変化パスＰ７０の変化後の出力信号値をＸに決定する。
【００４９】
（手順８）
表１３７において、変化前の入力パターンの出力信号値がＸであり、かつ、入力信号値にＸを含むＸ変化パスの場合には、変化前の出力信号値がＸであるパスの決定ルール（手順５）と、入力信号値にＸを含むパスの決定ルール（手順６）とを組合せることにより、当該Ｘ変化パスの変化後の出力信号値を決定する。
【００５０】
（手順９）
表１３７におけるすべての変化パスについて変化後の入力パターンの出力信号値を決定し、図１７に示す表１３８を作成する。
【００５１】
イニシャルパス発生部３５は、Ｘ変化パス発生部３４によって発生された各Ｘ変化パス及び前記真理値表における各入力変化パスに基づいて、各入力変化パスにおける変化前の０，１入力パターン及び各Ｘ変化パスにおける変化前の入力パターンにするための各イニシャルパスを、以下の手順１〜４によって発生させる。イニシャルパスは、変化前及び変化後における入力パターンからなる１以上のパスで構成される。このイニシャルパスの発生処理を図１７の表１３８について説明する。
【００５２】
（手順１）
表１３８から変化パスを１パスずつ取り出し、変化後の出力信号値を０及び１並びにＸのいずれかにできるパスを、変化後の出力信号値別にグループ化することにより、図１８に示す活性パスの表１３９を作成する。表１３９において、出力信号値をＬにできる活性パスは（Ｌ−１）の１個のみであり、出力信号値をＨにできる活性パスは（Ｈ−１）の１個のみであり、出力信号値をＸにできる活性パスは（Ｘ−１）〜（Ｘ１１）の１１個である。各活性パスの変化前の出力信号値＊は、Ｈ及びＬ並びにＸのいずれであってもよい。
【００５３】
（手順２）
表１３８から変化パスを１パスずつ取り出す。取り出したパスの変化前の出力信号値に着目し、その出力信号値が、変化後の出力信号値であるような活性パスを表１３９のすべての活性パスから選択する。複数の活性パスの候補がある場合には、取り出したパスの変化前の入力パターンにするために、１つの入力信号値を変化させなければならない回数が最小になるような活性パスを選択する。
【００５４】
例えば、表１３８の変化パスＰ１については、変化前の出力信号値はＬであるため、Ｌにできる活性パス（Ｌ−１）を選択する。
表１３８の変化パスＰ３については、変化前の出力信号値はＸであるため、Ｘにできる活性パス（Ｘ−１）〜（Ｘ−１１）のうち、最小の変化回数で変化パスＰ３の変化前の入力パターンにできる活性パスは（Ｘ−３），（Ｘ−５），（Ｘ−１０）の３種類となる。この３種類の活性パスのうち、表１３９を上方から下方へ検索したときに最初に見つかる活性パス（Ｘ−３）を選択する。
【００５５】
（手順３）
まず、選択した活性パスに基づいて、表１３８から取り出した変化パスの変化前の出力信号値を決定する。次に、１つの入力信号値を変化させることによって、取り出した変化パスの変化前の入力パターンにもっていけるようなパスの並びの候補を作成しておき、その候補のうち、入力信号値を１つずつ変化させても変化後の出力信号値が変化しないようなパスの並びがあれば、それをイニシャルパスとする。
【００５６】
例えば、表１３８の変化パスＰ１については、図１９（ａ）に示すように、活性パス（Ｌ−１）に基づいて変化前の出力信号値をＬに決定しておき、入力信号値を１つずつ変化させて変化パスＰ１の変化前の入力パターンになるようなパス（Ｌ−１），Ｃ１の並びの候補を作成する。すると、このパス並びのパスＣ１は非活性パスであるため、図１９（ｂ）に示すように出力信号値はＬから変化しない。従って、変化パスＰ１に対するイニシャルパスを、図１９（ｂ）に示すパス並びに決定する。
【００５７】
また、表１３８の変化パスＰ２については、活性パス（Ｈ−１）に基づいて変化前の出力信号値をＨに決定しておき、入力信号値を１つずつ変化させて変化パスＰ２の変化前の入力パターンになるようなパス（Ｈ−１），Ｃ１，Ｃ２の並びの候補を作成する。すると、このパス並びのパスＣ１，Ｃ２は非活性パスであるため、図２０（ｂ）に示すように出力信号値はＨから変化しない。従って、変化パスＰ２に対するイニシャルパスを、図２０（ｂ）に示すパス並びに決定する。
【００５８】
（手順４）
表１３８のすべての変化パスについてイニシャルパスを作成する。イニシャルパスが見つからない変化パスはテストベクトルにしない。
【００５９】
テストベクトル変換部３６は、テストベクトル生成装置４に取り込まれた真理値表に対応するセルが組合せ回路セルの場合には、真理値表におけるすべての０，１入力パターンに対して、Ｘ入力パターン発生部３３によって発生されたすべての不定値入力パターンを加えることによりテストベクトル１４を生成して出力する。
【００６０】
例えば、図４に示す２入力ＮＡＮＤ回路セル１７に対応する真理値表１３１（図６に示す）がテストベクトル生成装置４に取り込まれた場合には、図１０に示す表１３５におけるすべての入力パターンをテストベクトル１４に変換して出力する。
【００６１】
また、テストベクトル変換部３６は、テストベクトル生成装置４に取り込まれた真理値表に対応するセルが順序回路セルの場合には、各入力変化パスにおける変化前及び変化後の０，１入力パターンに対して、対応するイニシャルパスにおける変化前及び変化後の入力パターンを先行させて付加することにより各テストベクトル１４を生成し、各Ｘ変化パスにおける変化前及び変化後の入力パターンに対して、対応するイニシャルパスにおける変化前及び変化後の入力パターンを先行させて付加することにより各テストベクトル１４を生成する。
【００６２】
例えば、図５に示すＤＦＦセル１８に対応する真理値表１３２（図７に示す）がテストベクトル生成装置４に取り込まれた場合には、図１９（ｂ）に示すようにパス（Ｌ−１），Ｃ１よりなるイニシャルパスを表１３８の変化パスＰ１に先行させて付加することにより、テストベクトルＴＶ１を生成し、図２０（ｂ）に示すようにパス（Ｈ−１），Ｃ１，Ｃ２よりなるイニシャルパスを表１３８の変化パスＰ２に先行させて付加することにより、テストベクトルＴＶ２を生成する。表１３８においてテストベクトルにすべき各変化パスについても対応するイニシャルパスを同様に付加することにより、各テストベクトルを生成する。
【００６３】
さて、本実施の形態は、下記の（イ），（ロ）の効果がある。
（イ）真理値表入力部３１は真理値表１３を取り込み、セルタイプ判定部３２は真理値表１３のメモリ情報に基づいてにセルが組合せ回路セルか順序回路セルかを判定する。セルが組合せ回路セルの場合、Ｘ入力パターン発生部３３は取り込まれた真理値表１３におけるすべての０，１入力パターンに基づいて複数のＸ入力パターンを発生し、テストベクトル変換部３６は真理値表１３におけるすべての０，１入力パターンに対して、発生されたすべてのＸ入力パターンを加えてテストベクトルを生成するので、セルの物理パターン上のすべての動作を表現したテストベクトルを正確に短時間で生成できる。
【００６４】
（ロ）セルが順序回路セルの場合、Ｘ変化パス発生部３４は取り込まれた真理値表１３におけるすべての入力変化パスに基づいて複数のＸ変化パスを発生し、イニシャルパス発生部３５は各入力変化パス及び各Ｘ変化パスにおける変化前の入力パターンにするための各イニシャルパスを発生する。テストベクトル変換部３６は真理値表１３における各入力変化パス及び各不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより各テストベクトルを生成するので、セルの物理パターン上のすべての動作を表現したテストベクトルを正確に短時間で生成できる。
【００６５】
なお、本発明は次のように任意に変更して具体化することも可能である。
（１）上記形態において、論理シミュレーション装置６が順序回路セルの各出力端子の出力信号値を初期設定できるものである場合には、上記イニシャルパス発生部３４を省略し、テストベクトル変換部３６は各入力変化パスにおける変化前及び変化後の０，１入力パターンにより各テストベクトルを生成するとともに、Ｘ変化パスにおける変化前及び変化後の入力パターンにより各テストベクトルを生成するようにしてもよい。この場合には、より短時間でテストベクトルを作成できる。
【００６６】
（２）上記形態では、組合せ回路セルとしてＮＡＮＤ回路セル１７のテストベクトルを作成するようにしたが、これ以外の組合せ回路セル、例えば、ＮＯＲ回路セル、ＡＮＤ回路セル等の真理値表に基づいて対応するテストベクトルを作成するようにしてもよい。また、順序回路セルとしてＤＦＦセル１８のテストベクトルを作成するようにしたが、これ以外の順序回路セル、例えば、ラッチ回路、カウンタ、レジスタ等の真理値表に基づいてテストベクトルを生成するようにしてもよい。
【００６７】
（３）上記形態において、図２に示すテストベクトル生成装置４の構成に、光ディスク等の装置を接続して実施する。
（４）上記形態では、ＣＭＯＳ構成のセルの真理値表に基づいてテストベクトルを生成するようにしたが、他のデバイス、例えばバイポーラ構成のセル又はＢｉ−ＣＭＯＳ構成のセルの真理値表に基づいてテストベクトルを生成するようにしてもよい。
【００６８】
【発明の効果】
以上詳述したように、本発明は、セルの物理パターン上のすべての動作を表現したテストベクトルを、正確かつ短時間で生成することができる。
【図面の簡単な説明】
【図１】本発明を具体化した論理シミュレーションシステムの構成図
【図２】実施の一形態のテストベクトル生成装置を示すブロック図
【図３】図２のＣＰＵを機能的に示す概念図
【図４】ＮＡＮＤ回路セルの論理等価回路図
【図５】データフリップフロップセルの論理等価回路図
【図６】真理値表を示す説明図
【図７】真理値表を示す説明図
【図８】入力パターン表を示す説明図
【図９】入力パターン表を示す説明図
【図１０】テストベクトルを示す説明図
【図１１】変化パス表を示す説明図
【図１２】変化パス表を示す説明図
【図１３】変化パスの発生方法の説明図
【図１４】変化パスの発生方法の説明図
【図１５】変化パスの発生方法の説明図
【図１６】変化パスの発生方法の説明図
【図１７】変化パス表を示す説明図
【図１８】活性パス表を示す説明図
【図１９】イニシャルパスの発生方法の説明図
【図２０】イニシャルパスの発生方法の説明図
【図２１】テストベクトルを示す説明図
【符号の説明】
４ テストベクトル生成装置
１３，１３１，１３２ 真理値表
３１ 真理値表入力部
３２ セルタイプ判定部
３３ 不定値（Ｘ）入力パターン発生部
３４ 不定値（Ｘ）変化パス発生部
３５ イニシャルパス発生部
３６ テストベクトル変換部
Claims (8)
- 不定値入力パターン発生部とテストベクトル変換部と記憶部とが備えられたテストベクトル生成装置を用いて真理値表に基づくセルの論理シミュレーション用のテストベクトルを生成する方法であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せと前記出力端子から出力される出力信号値とで定義された複数の０，１入力パターンからなり、
前記複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに前記出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを前記真理値表におけるすべての０，１入力パターンに基づいて、前記不定値入力パターン発生部において発生させ、
該発生させた複数の不定値入力パターンを前記記憶部に記憶し、
前記複数の０，１入力パターンに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを前記テストベクトル変換部において生成して前記記憶部に記憶するテストベクトル生成方法。 - 不定値変化パス発生部とテストベクトル変換部と記憶部とが備えられたテストベクトル生成装置を用いて真理値表に基づくセルの論理シミュレーション用のテストベクトルを生成する方法であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せと前記出力端子から出力される出力信号値とで定義され、かつ、前記複数の入力端子のうち１つの入力端子に入力される入力信号値の変化前における０，１入力パターンと、該入力端子に入力される入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなり、
前記複数の入力端子にそれぞれ入力される入力信号値及び前記出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、前記複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、前記出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを前記真理値表におけるすべての入力変化パスに基づいて、前記不定値変化パス発生部において発生させ、
該発生させた複数の不定値変化パスを前記記憶部に記憶し、
前記複数の入力変化パスに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを前記テストベクトル変換部において生成して前記記憶部に記憶するテストベクトル生成方法。 - セルタイプ判定部と不定値入力パターン発生部と不定値変化パス発生部とテストベクトル変換部と記憶部とが備えられたテストベクトル生成装置を用いて真理値表に基づくセルの論理シミュレーション用のテストベクトルを生成する方法であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せ及び前記出力端子から出力される出力信号値で定義された複数の０，１入力パターン、又は前記複数の入力端子に入力される入力信号値の組合せ及び前記出力端子から出力される出力信号値で定義され、かつ、前記複数の入力端子のうち１つの入力端子に入力される入力信号値の変化前における０，１入力パターンと、該入力端子に入力される入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなり、
前記真理値表にメモリ情報が含まれるか否かに基づいて前記セルが組合せ回路セルであるか順序回路セルであるかを前記セルタイプ判定部において判定し、
前記セルが組合せ回路セルであると判定された場合には前記複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに前記出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを前記真理値表におけるすべての０，１入力パターンに基づいて、前記不定値入力パターン発生部において発生させ、該発生させた複数の不定値入力パターンを前記記憶部に記憶し、前記複数の０，１入力パターンに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを前記テストベクトル変換部において生成して前記記憶部に記憶し、
前記セルが順序回路セルであると判定された場合には、前記複数の入力端子にそれぞれ入力される入力信号値及び前記出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、前記複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、前記出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを前記真理値表におけるすべての入力変化パスに基づいて、前記不定値変化パス発生部において発生させ、該発生させた複数の不定値変化パスを前記記憶部に記憶し、前記複数の入力変化パスに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを前記テストベクトル変換部において生成して前記記憶部に記憶するテストベクトル生成方法。 - 前記テストベクトル生成装置はイニシャルパス発生部を更に備えており、
変化前及び変化後における入力パターンからなり、かつ、前記複数の入力変化パスにおける変化前の０，１入力パターン及び前記複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスを前記イニシャルパス発生部において発生させ、
前記複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより前記テストベクトルを前記テストベクトル変換部において生成するようにした請求項２又は３に記載のテストベクトル生成方法。 - 真理値表に基づいてセルの論理シミュレーション用のテストベクトルを生成するようにしたテストベクトル生成装置であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せと前記出力端子から出力される出力信号値とで定義された複数の０，１入力パターンからなり、
前記真理値表を入力する真理値表入力部と、
前記複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに前記出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを前記真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、
前記真理値表におけるすべての０，１入力パターンに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部と
を備えるテストベクトル生成装置。 - 真理値表に基づいてセルの論理シミュレーション用のテストベクトルを生成するようにしたテストベクトル生成装置であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せと前記出力端子から出力される出力信号値とで定義され、かつ、前記複数の入力端子のうち１つの入力端子に入力される入力信号値の変化前における０，１入力パターンと、該入力端子に入力される入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなり、
前記真理値表を入力する真理値表入力部と、
前記複数の入力端子にそれぞれ入力される入力信号値及び前記出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、前記複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、前記出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを前記真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、
前記真理値表におけるすべての入力変化パスに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部と
を備えるテストベクトル生成装置。 - 真理値表に基づいてセルの論理シミュレーション用のテストベクトルを生成するようにしたテストベクトル生成装置であって、
前記セルは複数の入力端子と少なくとも１つの出力端子とを備え、かつ、所定の機能を有しており、
前記真理値表は前記セルの物理パターンに基づいて作成されるものであり、前記複数の入力端子に入力される入力信号値の組合せ及び前記出力端子から出力される出力信号値で定義された複数の０，１入力パターン、又は前記複数の入力端子に入力される入力信号値の組合せ及び前記出力端子から出力される出力信号値で定義され、かつ、前記複数の入力端子のうち１つの入力端子に入力される入力信号値の変化前における０，１入力パターンと、該入力端子に入力される入力信号値の０又は１への変化後における０，１入力パターンとからなる複数の入力変化パスからなり、
前記真理値表を入力する真理値表入力部と、
前記真理値表入力部によって入力された真理値表にメモリ情報が含まれるか否かに基づいて前記セルが組合せ回路セルであるか順序回路セルであるかを判定するセルタイプ判定部と、
前記セルタイプ判定部によって前記セルが組合せ回路セルであると判定された場合には前記複数の入力端子にそれぞれ入力される入力信号値を０及び１並びに不定値のうちいずれか１つとするとともに前記出力端子から出力される出力信号値を未知の出力値とするすべての組合せからなる複数の不定値入力パターンを前記真理値表におけるすべての０，１入力パターンに基づいて発生する不定値入力パターン発生部と、
前記セルタイプ判定部によって前記セルが順序回路セルであると判定された場合には前記複数の入力端子にそれぞれ入力される入力信号値及び前記出力端子から出力される出力信号値を０及び１並びに不定値のうちいずれか１つとする変化前における入力パターンと、前記複数の入力端子のうちいずれかの入力端子に入力される入力信号値を変化させるとともに、前記出力端子から出力される出力信号値を未知の出力値とする変化後における入力パターンとで構成されるすべての組合せからなる複数の不定値変化パスを前記真理値表におけるすべての入力変化パスに基づいて発生する不定値変化パス発生部と、
前記セルが組合せ回路セルの場合には前記真理値表におけるすべての０，１入力パターンに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成し、前記セルが順序回路セルの場合には前記真理値表におけるすべての入力変化パスに基づいて前記未知の出力値を決定することで、前記セルの物理パターンにおけるすべての動作を表現したテストベクトルを生成するテストベクトル変換部と
を備えるテストベクトル生成装置。 - 変化前及び変化後における入力パターンからなり、かつ、前記複数の入力変化パスにおける変化前の０，１入力パターン及び前記複数の不定値変化パスにおける変化前の入力パターンにするための複数のイニシャルパスを発生するイニシャルパス発生部を更に備え、
前記テストベクトル変換部は、前記複数の入力変化パス及び複数の不定値変化パスに対して、対応するイニシャルパスを先行させて付加することにより前記テストベクトルを生成する請求項６又は７に記載のテストベクトル生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23176195A JP3696302B2 (ja) | 1995-09-08 | 1995-09-08 | テストベクトル生成方法及び生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23176195A JP3696302B2 (ja) | 1995-09-08 | 1995-09-08 | テストベクトル生成方法及び生成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0981594A JPH0981594A (ja) | 1997-03-28 |
| JP3696302B2 true JP3696302B2 (ja) | 2005-09-14 |
Family
ID=16928622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23176195A Expired - Lifetime JP3696302B2 (ja) | 1995-09-08 | 1995-09-08 | テストベクトル生成方法及び生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3696302B2 (ja) |
-
1995
- 1995-09-08 JP JP23176195A patent/JP3696302B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0981594A (ja) | 1997-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5764954A (en) | Method and system for optimizing a critical path in a field programmable gate array configuration | |
| US6301553B1 (en) | Method and apparatus for removing timing hazards in a circuit design | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPH11328251A (ja) | モデル検査のための動作環境を自動的に生成する方法 | |
| JPH05256901A (ja) | 回路の論理機能の判定方法 | |
| US6567971B1 (en) | Circuit synthesis method using technology parameters extracting circuit | |
| JP3179004B2 (ja) | 論理回路検証システムおよび方法 | |
| Wagner | Hardware verification | |
| Banik et al. | Application-dependent testing of FPGA interconnect network | |
| Bhattacharya et al. | Hierarchical Modeling for VLSI Circuit Testing | |
| US20230005562A1 (en) | Scan chain compression for testing memory of a system on a chip | |
| US5854926A (en) | Method and apparatus for identifying flip-flops in HDL descriptions of circuits without specific templates | |
| JP3696302B2 (ja) | テストベクトル生成方法及び生成装置 | |
| WO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
| JP4642304B2 (ja) | 汎用のハードウエアデバイス及び方法とそれと共に使用するツール | |
| US5245549A (en) | Gate addressing system for logic simulation machine | |
| JP2002304429A (ja) | 集積回路有効化の方法と装置 | |
| JP2003067438A (ja) | シミュレーションモデルの生成方法及びシミュレーション方法及びその記録媒体 | |
| JP3161314B2 (ja) | 論理シミュレーション装置および論理シミュレート方法 | |
| US12014205B2 (en) | Advanced register merging | |
| JPH09251483A (ja) | セルライブラリ作成方法 | |
| JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ | |
| Sklyarov et al. | Development system for FPGA-based digital circuits | |
| JPH11259555A (ja) | マクロの設計方法 | |
| EP0592076B1 (en) | Compilation mechanism for a simulation model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |