JPH0981594A - テストベクトル生成方法及び生成装置 - Google Patents

Abstract

(57)【要約】 【課題】セルの物理パターン上のすべての動作を表現し
たテストベクトルを、正確かつ短時間で生成できるテス
トベクトル生成方法及び生成装置を提供する。 【解決手段】組合せ回路セルの場合、Ｘ入力パターン発
生部３３は真理値表の入力パターンに基づいて、複数の
Ｘ入力パターンを発生させる。順序回路セルの場合、Ｘ
変化パス発生部３４は真理値表の入力変化パスに基づい
て、複数のＸ変化パスを発生させる。イニシャルパス発
生部３５は、入力変化パス及びＸ変化パスの変化前の入
力パターンにするためのイニシャルパスを発生させる。
テストベクトル変換部３６は、組合せ回路セルの場合、
真理値表のすべての入力パターンとすべてのＸ入力パタ
ーンとによりテストベクトル１４を生成し、順序回路セ
ルの場合、各入力変化パス及び各Ｘ変化パスに対して、
対応するイニシャルパスを先行させて付加することによ
り各テストベクトル１４を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路の
レイアウト処理に使用されるセルの設計において、設計
したセルの物理パターンに基づいてテストベクトルを生
成する方法及び装置に関する。

【０００２】セルの設計において、設計したセルの論理
モデルの動作と物理パターン上での動作とが一致するか
どうかを検証することは、信頼性のある論理セルライブ
ラリを作成する上で、重要である。この検証を行うに
は、物理パターン上のすべての動作を表現するテストベ
クトルを生成し、このテストベクトルに基づいて論理シ
ミュレーションを実行する必要がある。

【０００３】

【従来の技術】従来、設計したセルの物理パターン上の
動作を表現するテストベクトルは、使用する論理シミュ
レータ毎にセル設計者によって生成されるか、又は全く
生成されていなかった。

【０００４】

【発明が解決しようとする課題】従って、セル設計者が
テストベクトルを生成する場合、多大な時間を要すると
いう問題がある。また、セル設計者によって生成された
テストベクトルは人為的なミスによる誤りを含んでいた
り、セルのすべての動作を表現していないという問題が
あった。

【０００５】本発明は、上記の問題を解決するためにな
されたものであって、その目的は、セルの物理パターン
上のすべての動作を表現したテストベクトルを、正確か
つ短時間で生成できるテストベクトル生成方法及び生成
装置を提供することにある。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１の発明は、真理値表におけるすべての０，
１入力パターンに基づいて、複数の入力端子のうち少な
くとも１つの入力端子の入力信号値を不定値とするとと
もに、それ以外の入力端子の入力信号値を０又は１の組
合せとした場合の各出力端子の出力信号値からなる複数
の不定値入力パターンを発生し、真理値表におけるすべ
ての０，１入力パターンに対して、発生したすべての不
定値入力パターンを加えることによりテストベクトルを
生成するようにした。

【０００７】請求項２の発明は、真理値表におけるすべ
ての入力変化パスに基づいて、複数の入力端子の入力信
号値を０及び１並びに不定値のいずれかとするととも
に、各出力端子の出力信号値を０及び１並びに不定値の
いずれかとした場合において、複数の入力端子のうち１
つの入力端子の入力信号値の変化前における入力パター
ンと、該入力端子の入力信号値の０又は１から不定値へ
の変化後若しくは該入力端子の入力信号値の不定値から
０又は１への変化後における入力パターンとからなる複
数の不定値変化パスを発生する。そして、各入力変化パ
スにおける変化前及び変化後の０，１入力パターンによ
り各テストベクトルを生成するとともに、各不定値変化
パスにおける変化前及び変化後の入力パターンにより各
テストベクトルを生成するようにした。

【０００８】請求項３の発明は、真理値表にメモリ情報
が含まれるか否かに基づいてセルが組合せ回路セルか順
序回路セルかを判定する。セルが組合せ回路セルの場合
には真理値表におけるすべての０，１入力パターンに基
づいて、複数の入力端子のうち少なくとも１つの入力端
子の入力信号値を不定値とするとともに、それ以外の入
力端子の入力信号値を０又は１の組合せとした場合の各
出力端子の出力信号値からなる複数の不定値入力パター
ンを発生する。真理値表におけるすべての０，１入力パ
ターンに対して、発生したすべての不定値入力パターン
を加えることによりテストベクトルを生成する。また、
セルが順序回路セルの場合には、真理値表におけるすべ
ての入力変化パスに基づいて、複数の入力端子の入力信
号値を０及び１並びに不定値のいずれかとするととも
に、各出力端子の出力信号値を０及び１並びに不定値の
いずれかとした場合において、複数の入力端子のうち１
つの入力端子の入力信号値の変化前における入力パター
ンと、該入力端子の入力信号値の０又は１から不定値へ
の変化後若しくは該入力端子の入力信号値の不定値から
０又は１への変化後における入力パターンとからなる複
数の不定値変化パスを発生する。そして、各入力変化パ
スにおける変化前及び変化後の０，１入力パターンによ
り各テストベクトルを生成するとともに、各不定値変化
パスにおける変化前及び変化後の入力パターンにより各
テストベクトルを生成するようにした。

【０００９】請求項４の発明は、変化前及び変化後にお
ける入力パターンからなり、かつ、各入力変化パスにお
ける変化前の０，１入力パターン及び各不定値変化パス
における変化前の入力パターンにするための各イニシャ
ルパスを発生する。そして、各入力変化パス及び各不定
値変化パスに対して、対応するイニシャルパスを先行さ
せて付加することにより各テストベクトルを生成するよ
うにした。

【００１０】請求項５の発明のテストベクトル生成装置
は、真理値表を入力する真理値表入力部と、真理値表入
力部によって入力された真理値表におけるすべての０，
１入力パターンに基づいて、複数の入力端子のうち少な
くとも１つの入力端子の入力信号値を不定値とするとと
もに、それ以外の入力端子の入力信号値を０又は１の組
合せとした場合の各出力端子の出力信号値からなる複数
の不定値入力パターンを発生する不定値入力パターン発
生部と、真理値表におけるすべての０，１入力パターン
に対して、発生されたすべての不定値入力パターンを加
えることによりテストベクトルを生成するテストベクト
ル変換部とを備える。

【００１１】請求項６の発明のテストベクトル生成装置
は、真理値表を入力する真理値表入力部と、真理値表に
おけるすべての入力変化パスに基づいて、複数の入力端
子の入力信号値を０及び１並びに不定値のいずれかとす
るとともに、各出力端子の出力信号値を０及び１並びに
不定値のいずれかとした場合において、複数の入力端子
のうち１つの入力端子の入力信号値の変化前における入
力パターンと、該入力端子の入力信号値の０又は１から
不定値への変化後若しくは該入力端子の入力信号値の不
定値から０又は１への変化後における入力パターンとか
らなる複数の不定値変化パスを発生する不定値変化パス
発生部と、各入力変化パスにおける変化前及び変化後の
０，１入力パターンにより各テストベクトルを生成する
とともに、各不定値変化パスにおける変化前及び変化後
の入力パターンにより各テストベクトルを生成するテス
トベクトル変換部とを備える。

【００１２】請求項７の発明のテストベクトル生成装置
は、真理値表を入力する真理値表入力部と、真理値表入
力部によって入力された真理値表にメモリ情報が含まれ
るか否かに基づいてセルが組合せ回路セルか順序回路セ
ルかを判定するセルタイプ判定部と、セルタイプ判定部
によってセルが組合せ回路セルと判定された場合、真理
値表におけるすべての０，１入力パターンに基づいて、
複数の入力端子のうち少なくとも１つの入力端子の入力
信号値を不定値とするとともに、それ以外の入力端子の
入力信号値を０又は１の組合せとした場合の各出力端子
の出力信号値からなる複数の不定値入力パターンを発生
する不定値入力パターン発生部と、セルタイプ判定部に
よってセルが順序回路セルと判定された場合、真理値表
におけるすべての入力変化パスに基づいて、複数の入力
端子の入力信号値を０及び１並びに不定値のいずれかと
するとともに、各出力端子の出力信号値を０及び１並び
に不定値のいずれかとした場合において、複数の入力端
子のうち１つの入力端子の入力信号値の変化前における
入力パターンと、該入力端子の入力信号値の０又は１か
ら不定値への変化後若しくは該入力端子の入力信号値の
不定値から０又は１への変化後における入力パターンと
からなる複数の不定値変化パスを発生する不定値変化パ
ス発生部と、セルが組合せ回路セルの場合には真理値表
におけるすべての０，１入力パターンに対して、発生し
たすべての不定値入力パターンを加えることによりテス
トベクトルを生成し、セルが順序回路セルの場合には各
入力変化パスにおける変化前及び変化後の０，１入力パ
ターンによりテストベクトルを生成するとともに、各不
定値変化パスにおける変化前及び変化後の入力パターン
によりテストベクトルを生成するテストベクトル変換部
とを備える。

【００１３】請求項８の発明のテストベクトル生成装置
は、変化前及び変化後における入力パターンからなり、
かつ、各入力変化パスにおける変化前の０，１入力パタ
ーン及び各不定値変化パスにおける変化前の入力パター
ンにするための各イニシャルパスを発生するイニシャル
パス発生部と、テストベクトル変換部は各入力変化パス
及び各不定値変化パスに対して、対応するイニシャルパ
スを先行させて付加することにより各テストベクトルを
生成することとを含む。

【００１４】（作用）請求項１及び５の発明によれば、
セルの物理パターンについての真理値表のすべての０，
１入力パターンに基づいて複数の不定値入力パターンが
発生される。真理値表におけるすべての０，１入力パタ
ーンに対して、発生されたすべての不定値入力パターン
が加えらることにより、物理パターン上のすべての動作
を表現したテストベクトルが正確に短時間で生成され
る。

【００１５】請求項２及び６の発明によれば、セルの物
理パターンについての真理値表のすべての入力変化パス
に基づいて複数の不定値変化パスが発生される。各入力
変化パスにおける変化前及び変化後の０，１入力パター
ン及び各不定値変化パスにおける変化前及び変化後の入
力パターンにより物理パターン上のすべての動作を表現
した各テストベクトルが正確に短時間で生成される。

【００１６】請求項３及び７の発明によれば、セルの物
理パターンについての真理値表のメモリ情報に基づいて
セルが組合せ回路セルか順序回路セルかが判定される。
組合せ回路セルの場合には、真理値表のすべての０，１
入力パターンに基づいて複数の不定値入力パターンが発
生される。真理値表におけるすべての０，１入力パター
ンに対して、発生されたすべての不定値入力パターンが
加えらることにより、物理パターン上のすべての動作を
表現したテストベクトルが正確に短時間で生成される。
順序回路セルの場合には、真理値表のすべての入力変化
パスに基づいて複数の不定値変化パスが発生される。各
入力変化パスにおける変化前及び変化後の０，１入力パ
ターン及び各不定値変化パスにおける変化前及び変化後
の入力パターンにより物理パターン上のすべての動作を
表現した各テストベクトルが正確に短時間で生成され
る。

【００１７】請求項４及び８の発明によれば、各入力変
化パスにおける変化前の０，１入力パターン及び各不定
値変化パスにおける変化前の入力パターンにするための
各イニシャルパスが発生され、各入力変化パス及び各不
定値変化パスに対して、対応するイニシャルパスを先行
させて付加することにより各テストベクトルが生成され
る。

【００１８】

【発明の実施の形態】以下、本発明を具体化した実施の
一形態を図１〜図２１に従って説明する。図１は論理シ
ミュレーションシステム１を示し、同システム１はネッ
トリスト抽出装置２、電荷シミュレーション装置３、本
形態のテストベクトル生成装置４、テスト回路生成装置
５及び論理シミュレーション装置６を備える。論理シミ
ュレーションシステム１はセルの論理モデルの動作と、
セルの物理パターン上の動作とを論理シミュレーション
を実行することにより検証する。

【００１９】ネットリスト抽出装置２は所定の機能を有
するセルの物理パターン１１からトランジスタレベルの
ネットリスト１２を抽出する。セルには、組合せ回路セ
ルと順序回路セルとがある。組合せ回路セルは、基本的
な論理回路の組み合わせにより形成されたものであっ
て、複数の入力端子と少なくとも１つの出力端子とを備
え、各入力端子の入力信号値に応じて各出力端子の出力
信号値が変化するものである。例えば、組合せ回路セル
として、図４に示す２入力ＮＡＮＤ回路セル１７があ
る。

【００２０】順序回路セルは、複数の入力端子と、少な
くとも１つの出力端子と、その内部にメモリ部とを備え
ており、各入力端子の入力信号値の変化に対して、その
信号値の変化とメモリ部に保持された状態とに基づいて
各出力端子の出力信号値が変化するものである。例え
ば、順序回路セルとして、図５に示すデータフリップフ
ロップセル（以下、ＤＦＦセルという）１８がある。こ
のＤＦＦセル１８の場合、入力端子Ｄ，ＣＫにＬレベル
の信号を入力すると、メモリＭ１，Ｍ２がＬレベルの場
合には出力端子ＱからＬレベルの信号を出力する。しか
し、メモリＭ１がＬレベル、メモリＭ２がＨレベルの場
合、ＤＦＦセル１８は出力端子ＱからＨレベルの信号を
出力する。

【００２１】電荷シミュレーション装置３は、ネットリ
スト抽出装置２によって抽出されたネットリスト１２に
基づいて電荷シミュレーションを行うことによって真理
値表１３を作成する。

【００２２】組合せ回路セルについての真理値表は、各
入力端子の入力信号値を０又は１の組合せとした場合の
各出力端子の出力信号値で定義された複数の０，１入力
パターンからなる。例えば、図４に示す２入力ＮＡＮＤ
回路セル１７については、図６に示す真理値表１３１が
作成される。真理値表１３１には、入力端子ＩＮとして
Ａ１，Ａ２が定義されるとともに、出力端子ＯＵＴとし
てＢが定義されている。真理値表１３１は、各入力端子
Ａ１，Ａ２の入力信号値を０又は１の組合せとした場合
の出力端子Ｂの出力信号値で定義された４つの０，１入
力パターンＰｔａ〜Ｐｔｄからなる。

【００２３】順序回路セルについての真理値表は、複数
の入力端子の入力信号値を０又は１の組合せとした場合
の各出力端子の出力信号値で定義され、かつ、複数の入
力端子のうち１つの入力端子の入力信号値の変化前にお
ける０，１入力パターンと、該入力端子の入力信号値の
０又は１への変化後における０，１入力パターンとから
なる複数の入力変化パスからなる。例えば、図５に示す
ＤＦＦセル１８については、図７に示す真理値表１３２
が作成される。真理値表１３２には、入力端子ＩＮとし
てＤ，ＣＫが定義されるとともに、出力端子ＯＵＴとし
てＱが定義され、メモリ情報としてＭ１，Ｍ２が定義さ
れている。真理値表１３２は、各入力端子Ｄ，ＣＫの入
力信号値を０又は１の組合せとした場合の出力端子Ｑの
出力信号値で定義され、かつ、各入力端子Ｄ，ＣＫの入
力信号値の変化前における０，１入力パターンと、各入
力端子Ｄ，ＣＫの入力信号値の変化後における０，１入
力パターンとからなる１６個の入力変化パスからなる。

【００２４】テストベクトル生成装置４は、電荷シミュ
レーション装置３によって作成された真理値表１３に基
づいて、セルの論理シミュレーション用のテストベクト
ル１４を生成する。

【００２５】テスト回路生成装置５はセル物理パターン
１１のデータから端子情報を抽出してセルのテスト回路
１５を生成する。そして、論理シミュレーション装置６
は、論理セルライブラリにおけるセル論理モデル１６の
データと、テスト回路１５のデータと、テストベクトル
１４とを入力し、論理シミュレーションを行うことによ
って、セルの論理モデルの動作と、セルの物理パターン
上の動作とを検証する。

【００２６】図２は、テストベクトル生成装置４の構成
を示す模式図である。テストベクトル生成装置４はＣＡ
Ｄ（Computer Aided Design ）装置からなり、プロセッ
シングユニットとしての中央処理装置（以下、ＣＰＵと
いう）２１、半導体メモリ２２、磁気ディスク２３、キ
ーボード２４、プリンタ２５、及びＣＲＴ等の表示器２
６を備えている。ＣＰＵ２１、半導体メモリ２２、磁気
ディスク２３、キーボード２４、プリンタ２５、及び表
示器２６は、システムバス２７によって互いに接続され
ている。

【００２７】半導体メモリ２２にはＣＰＵ２１が実行す
るプログラムとその実行に必要な各種データが予め記憶
されるとともに、当該プログラムデータに基づくＣＰＵ
２１の処理結果等が一時記憶される。キーボード２４
は、半導体メモリ２２に記憶されているプログラムの実
行時に必要なデータを入力したり、磁気ディスク装置２
３や表示器２６に処理結果等の出力命令を入力するため
に用いられる。

【００２８】ＣＰＵ２１はキーボード２４の操作によ
り、半導体メモリ２２に記憶された所定のプログラムデ
ータに基づいて、図３に示すように、真理値表入力部３
１、セルタイプ判定部３２、Ｘ（不定値）入力パターン
発生部３３、Ｘ（不定値）変化パス発生部３４、イニシ
ャルパス発生部３５及びテストベクトル変化部３６とし
て動作し、テストベクトル１４の生成処理を行う。

【００２９】真理値表入力部３１は、電荷シミュレーシ
ョン装置３によって作成された真理値表１３を取り込
み、その真理値表１３を前記半導体メモリ２２に格納す
る。セルタイプ判定部３２は、取り込まれた真理値表１
３のメモリ情報に着目し、メモリ情報がなければセルが
組合せ回路セルであると判定し、メモリ情報があればセ
ルが順序回路セルであると判定する。従って、図６に示
す真理値表１３１にはメモリ情報が含まれないため、こ
の真理値表１３１に対応するセルは組合せ回路セルであ
ると判定される。また、図７に示す真理値表１３２には
メモリ情報が含まれるため、この真理値表１３２に対応
するセルは順序回路セルであると判定される。

【００３０】Ｘ入力パターン発生部３３は、セルタイプ
判定部３２によってセルが組合せ回路セルであると判定
された場合、真理値表におけるすべての０，１入力パタ
ーンに基づいて、複数の入力端子のうち少なくとも１つ
の入力端子の入力信号値をＸ（不定値）とするととも
に、それ以外の入力端子の入力信号値を０又は１の組合
せとした場合の各出力端子の出力信号値からなるＸ入力
パターンを以下の手順１〜４によって発生させる。この
Ｘ入力パターンの発生処理を図６の真理値表１３１につ
いて説明する。

【００３１】（手順１）真理値表１３１に基づいて、図
８の表１３３に示すように、各入力端子Ａ１，Ａ２の入
力信号値を０及び１並びにＸのいずれかとし、出力端子
Ｂの出力信号値を未知数（？）としたすべての組合せの
入力パターンを作成する。この場合、入力端子はＡ１，
Ａ２の２個であり、各入力端子Ａ１，Ａ２の入力信号値
は３通りあるため、入力パターンの数は８（＝２³ ）個
となる。

【００３２】（手順２）表１３３から入力パターンを１
パターンずつ取り出して出力信号値を決定する。

【００３３】（手順３）表１３３における０，１入力パ
ターン（各入力端子Ａ１，Ａ２の入力信号値が０又は１
である組合せ）の出力信号値は、その０，１入力パター
ンについて真理値表１３１内で一致する０，１入力パタ
ーンの出力信号値を当てはめることにより、図９に示す
表１３４が作成される。例えば、表１３３における０，
１入力パターン（０，０，？）は真理値表１３１のパタ
ーンＰｔａの出力信号値Ｈから（０，０，Ｈ）となる。

【００３４】（手順４）表１３３におけるＸ入力パター
ン（入力端子Ａ１，Ａ２のうち、少なくとも１つの入力
端子の入力信号値がＸである組合せ）の出力信号値は、
その入力信号値Ｘを０とした０，１入力パターン及びそ
の入力信号値Ｘを１とした０，１入力パターンについて
真理値表１３１内で一致する０，１入力パターンをそれ
ぞれ選択する。そして、真理値表１３１におけるこれら
の０，１入力パターンの出力信号値に着目し、すべての
出力信号値がＬであれば当該Ｘ入力パターンの出力信号
値をＬに決定し、すべての出力信号値がＨであれば当該
Ｘ入力パターンの出力信号値をＨに決定し、異なってい
れば当該Ｘ入力パターンの出力信号値をＸに決定するこ
とにより、図１０に示す表１３５が作成される。例え
ば、表１３３におけるＸ入力パターン（０，Ｘ，？）は
真理値表１３１のパターンＰｔａ，Ｐｔｂの出力信号値
が共にＨから（０，Ｘ，Ｈ）となる。また、表１３３に
おけるＸ入力パターン（Ｘ，Ｘ，？）は真理値表１３１
のパターンＰｔａ，Ｐｔｂ，Ｐｔｃの出力信号値がＨと
なり、パターンＰｔｄの出力信号値がＬとなって異なる
ため、（Ｘ，Ｘ，Ｘ）となる。

【００３５】Ｘ変化パス発生部３４は、セルタイプ判定
部３２によってセルが順序回路セルと判定された場合、
真理値表におけるすべての入力変化パスに基づいて、複
数の入力端子の入力信号値を０及び１並びにＸ（不定
値）のいずれかとするとともに、各出力端子の出力信号
値を０及び１並びにＸ（不定値）のいずれかとした場合
において、複数の入力端子のうち１つの入力端子の入力
信号値の変化前における入力パターンと、該入力端子の
入力信号値の０又は１から不定値への変化後若しくは該
入力端子の入力信号値の不定値から０又は１への変化後
における入力パターンとからなる複数のＸ変化パスを以
下の手順１〜９によって発生させる。このＸ変化パスの
発生処理を図７の真理値表１３２について説明する。

【００３６】（手順１）真理値表１３２に基づいて、図
１１の表１３６に示すように、各入力端子Ｄ，ＣＫの入
力信号値を変化させない場合の変化前及び変化後におけ
る０，１入力パターンからなる変化なしパスを加える。
この場合、入力端子はＤ，ＣＫの２個であり、各入力端
子Ｄ，ＣＫの入力信号値は２通りあり、出力端子Ｑの出
力信号値は２通りあるため、変化なしパスの数は８（＝
２² ×２）個となる。従って、表１３６は２４個のパス
Ｐａ〜Ｐｘを備えるものとなる （手順２）真理値表１３２に基づいて、図１２の表１３
７に示すように、各入力端子Ｄ，ＣＫの入力信号値を０
及び１並びにＸのいずれかとするとともに、出力端子Ｑ
の出力信号値を０及び１並びにＸのいずれかとした変化
前における入力パターンと、いずれかの入力端子Ｄ又は
ＣＫの入力信号値を変化させた変化後における入力パタ
ーンとからなるすべての組合せの変化パスを作成する。
なお、変化後における出力端子Ｑの出力信号値を？（未
知数）とする。この場合、入力端子はＤ，ＣＫの２個で
あり、各入力端子の入力信号値の変化は６（＝３×２）
通りであり、他の入力端子の入力信号値が３通りであ
り、変化前の出力信号値が３通りであるため、１０８
（＝６×２×３×３）個の変化パスＰ１〜Ｐ１０８が作
成される。

【００３７】（手順３）表１３７から変化パスを１パス
ずつ取り出して変化後における入力パターンの出力信号
値を決定する。

【００３８】（手順４）表１３７において、変化前の入
力パターンの出力信号値がＬ又はＨであり、かつ、各入
力端子Ｄ，ＣＫの入力信号値が０又は１である変化パス
は、変化後の入力パターンの出力信号値として、図１１
の表１３６内で一致するパスの変化後の入力パターンの
出力信号値を当てはめる。また、このような変化パスに
一致するパスが表１３６内にない場合には、当該変化パ
スはテストベクトルにしない。

【００３９】例えば、表１３７の変化パスＰ１の変化後
の入力パターン（１，０，？）は、表１３６のパスＰｆ
の変化後の出力信号値がＬであるため、（１，０，Ｌ）
となる。また、表１３７の変化パスＰ２の変化後の入力
パターン（１，０，？）は、表１３６のパスＰｆの変化
後の出力信号値がＨであるため、（１，０，Ｈ）とな
る。

【００４０】（手順５）表１３７において、変化前の入
力パターンの出力信号値がＸであり、かつ、各入力端子
Ｄ，ＣＫの入力信号値が０又は１であるＸ変化パスは、
その出力信号値Ｘを０としたパス及びその出力信号値Ｘ
を１としたパスについて表１３６内で一致するパスをそ
れぞれ選択する。そして、表１３６におけるこれらのパ
スの変化後の出力信号値に着目し、すべての出力信号値
がＬであれば当該Ｘ変化パスの変化後の出力信号値をＬ
に決定し、すべての出力信号値がＨであれば当該Ｘ変化
パスの変化後の出力信号値をＨに決定し、異なっていれ
ば当該Ｘ変化パスの変化後の出力信号値をＸに決定す
る。

【００４１】例えば、表１３７のＸ変化パスＰ３の変化
後の入力パターン（１，０，？）は、表１３６のパスＰ
ｃの変化後の出力信号値がＨとなり、パスＰｆの変化後
の出力信号値がＬとなって異なるため、（１，０，Ｘ）
となる。また、表１３７のＸ変化パスＰ５７の変化後の
入力パターン（０，１，？）は、表１３６のパスＰｂ，
Ｐｅの変化後の出力信号値が共にＬから（０，１，Ｌ）
となる。

【００４２】（手順６）表１３７において、変化前の入
力パターンの出力信号値がＬ又はＨであり、かつ、入力
信号値に１つのＸを含むＸ変化パスは、その入力信号値
Ｘを０としたパス及びその入力信号値Ｘを１としたパス
について表１３６内で一致するパスをそれぞれ選択す
る。そして、表１３６におけるこれらのパスの変化後の
出力信号値に着目し、異なっていれば当該Ｘ変化パスの
変化後の出力信号値をＸに決定する。

【００４３】また、当該Ｘ変化パスの変化後の出力信号
値をＸに決定しない場合には、その入力信号値Ｘを０→
１→０（又は１→０→１）と振動させたパスの並びを作
成する。そして、このパス並びの各パスについて表１３
６内で一致するパスをそれぞれ選択し、これらのパスの
変化後の出力信号値が変化しなければその出力信号値に
決定する。

【００４４】例えば、表１３７のＸ変化パスＰ６７の変
化後の入力パターン（１，Ｘ，？）は、表１３６のパス
Ｐｐの変化後の出力信号値がＬとなり、パスＰｑの変化
後の出力信号値がＨとなって異なるため、（１，Ｘ，
Ｘ）となる。この場合、出力信号値をＸに決定したの
で、入力信号値Ｘの振動は行わない。

【００４５】表１３７のＸ変化パスＰ９１の変化後の出
力信号値は、表１３６のパスＰｄ，Ｐｈの変化後の出力
信号値が共にＬから、Ｌに仮決定する。そして、図１３
（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動
させたパスＣ１，Ｃ２，Ｃ３の並びを作成する。する
と、図１３（ｂ）に示すようにパスＣ１の変化後の出力
信号値は表１３６のパスＰｅの出力信号値からＬとな
り、パスＣ２の変化後の出力信号値は表１３６のパスＰ
ｈの出力信号値からＬとなり、さらにパスＣ３の変化後
の出力信号値は表１３６のパスＰｄの出力信号値からＬ
となる。すなわち、入力信号値Ｘを振動させてもパス並
びの変化後の出力信号値はＬ（仮決定した値）から変化
しないため、出力信号値をＬに決定する。

【００４６】表１３７のＸ変化パスＰ７の変化後の出力
信号値は、表１３６のパスＰｆ，Ｐｉの変化後の出力信
号値が共にＬから、Ｌに仮決定する。そして、図１４
（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動
させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成
する。すると、図１４（ｂ）に示すように各パスＣ１，
Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３
６のパスＰｅ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値か
らＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘ
を振動させた場合のパス並びの変化後の出力信号値はＬ
（仮決定した値）からＨに変化するため、出力信号値を
Ｘに決定する。

【００４７】表１３７のＸ変化パスＰ８の変化後の出力
信号値は、表１３６のパスＰｃ，Ｐｌの変化後の出力信
号値が共にＨから、Ｈに仮決定する。そして、図１５
（ａ）に示すように入力端子ＣＫの入力信号値Ｘを振動
させたパスの並びＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５を作成
する。すると、図１５（ｂ）に示すように各パスＣ１，
Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信号値は表１３
６のパスＰｂ，Ｐｇ，Ｐｆ，Ｐｑ，Ｐｗの出力信号値か
らＬ，Ｌ，Ｌ，Ｈ，Ｈとなる。すなわち、入力信号値Ｘ
を振動させた場合、変化前の状態で出力信号値がＨから
Ｌに変化してしまい。このような変化前の状態はありえ
ないため、当該Ｘ変化パスはテストベクトルにしない。

【００４８】（手順７）表１３７において、変化前の入
力パターンの出力信号値がＬ又はＨであり、かつ、入力
信号値に２つ以上のＸを含むＸ変化パスは、いずれか１
つの入力信号値Ｘに着目しその着目する入力信号値Ｘを
０→１→０（又は１→０→１）と振動させ、それ以外の
入力信号値Ｘは０又は１に固定したパスの並びをそれぞ
れ作成する。そして、各パス並びにおける複数のパスに
ついて表１３６内で一致するパスをそれぞれ選択し、す
べてのパスの変化後の出力信号値がＬであれば当該Ｘ変
化パスの出力信号値をＬに決定し、すべての出力信号値
がＨであれば当該Ｘ変化パスの出力信号値をＨに決定
し、異なっていれば当該Ｘ変化パスの出力信号値をＸに
決定する例えば、表１３７のＸ変化パスＰ７０について
は、図１６（ａ），図１６（ｃ），図１６（ｅ），図１
６（ｇ）に示す４つのパス並びを作成する。図１６
（ａ）のパス並びは、入力端子Ｄの入力信号値Ｘを０に
固定し、入力端子ＣＫの入力信号値Ｘを振動させたパス
Ｃ１，Ｃ２，Ｃ３からなる。すると、図１６（ｂ）に示
すように各パスＣ１，Ｃ２，Ｃ３の変化後の出力信号値
は表１３６のパスＰｄ，Ｐｅ，Ｐｈの出力信号値から
Ｌ，Ｌ，Ｌとなる。図１６（ｃ）のパス並びは、入力端
子Ｄの入力信号値Ｘを１に固定し、入力端子ＣＫの入力
信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３からなる。
すると、図１６（ｄ）に示すように各パスＣ１，Ｃ２，
Ｃ３の変化後の出力信号値は表１３６のパスＰｐ，Ｐ
ｑ，Ｐｗの出力信号値からＬ，Ｈ，Ｈとなる。また、図
１６（ｅ）のパス並びは、入力端子ＣＫの入力信号値Ｘ
を０に固定し、入力端子Ｄの入力信号値Ｘを振動させた
パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５からなる。すると、
図１６（ｆ）に示すように各パスＣ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５の変化後の出力信号値は表１３６のパスＰｆ，
Ｐｒ，Ｐｄ，Ｐｆ，Ｐｒの出力信号値からＬ，Ｌ，Ｌ，
Ｌ，Ｌとなる。さらに、図１６（ｇ）のパス並びは、入
力端子ＣＫの入力信号値Ｘを１に固定し、入力端子Ｄの
入力信号値Ｘを振動させたパスＣ１，Ｃ２，Ｃ３，Ｃ
４，Ｃ５からなる。すると、図１６（ｈ）に示すように
各パスＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５の変化後の出力信
号値は表１３６のパスＰｉ，Ｐｕ，Ｐｇ，Ｐｉ，Ｐｕの
出力信号値からＬ，Ｌ，Ｌ，Ｌ，Ｌとなる。すなわち、
図１６（ｄ）に示すようにパス並びの変化後の出力信号
値はＬからＨに変化するため、Ｘ変化パスＰ７０の変化
後の出力信号値をＸに決定する。

【００４９】（手順８）表１３７において、変化前の入
力パターンの出力信号値がＸであり、かつ、入力信号値
にＸを含むＸ変化パスの場合には、変化前の出力信号値
がＸであるパスの決定ルール（手順５）と、入力信号値
にＸを含むパスの決定ルール（手順６）とを組合せるこ
とにより、当該Ｘ変化パスの変化後の出力信号値を決定
する。

【００５０】（手順９）表１３７におけるすべての変化
パスについて変化後の入力パターンの出力信号値を決定
し、図１７に示す表１３８を作成する。

【００５１】イニシャルパス発生部３５は、Ｘ変化パス
発生部３４によって発生された各Ｘ変化パス及び前記真
理値表における各入力変化パスに基づいて、各入力変化
パスにおける変化前の０，１入力パターン及び各Ｘ変化
パスにおける変化前の入力パターンにするための各イニ
シャルパスを、以下の手順１〜４によって発生させる。
イニシャルパスは、変化前及び変化後における入力パタ
ーンからなる１以上のパスで構成される。このイニシャ
ルパスの発生処理を図１７の表１３８について説明す
る。

【００５２】（手順１）表１３８から変化パスを１パス
ずつ取り出し、変化後の出力信号値を０及び１並びにＸ
のいずれかにできるパスを、変化後の出力信号値別にグ
ループ化することにより、図１８に示す活性パスの表１
３９を作成する。表１３９において、出力信号値をＬに
できる活性パスは（Ｌ−１）の１個のみであり、出力信
号値をＨにできる活性パスは（Ｈ−１）の１個のみであ
り、出力信号値をＸにできる活性パスは（Ｘ−１）〜
（Ｘ１１）の１１個である。各活性パスの変化前の出力
信号値＊は、Ｈ及びＬ並びにＸのいずれであってもよ
い。

【００５３】（手順２）表１３８から変化パスを１パス
ずつ取り出す。取り出したパスの変化前の出力信号値に
着目し、その出力信号値が、変化後の出力信号値である
ような活性パスを表１３９のすべての活性パスから選択
する。複数の活性パスの候補がある場合には、取り出し
たパスの変化前の入力パターンにするために、１つの入
力信号値を変化させなければならない回数が最小になる
ような活性パスを選択する。

【００５４】例えば、表１３８の変化パスＰ１について
は、変化前の出力信号値はＬであるため、Ｌにできる活
性パス（Ｌ−１）を選択する。表１３８の変化パスＰ３
については、変化前の出力信号値はＸであるため、Ｘに
できる活性パス（Ｘ−１）〜（Ｘ−１１）のうち、最小
の変化回数で変化パスＰ３の変化前の入力パターンにで
きる活性パスは（Ｘ−３），（Ｘ−５），（Ｘ−１０）
の３種類となる。この３種類の活性パスのうち、表１３
９を上方から下方へ検索したときに最初に見つかる活性
パス（Ｘ−３）を選択する。

【００５５】（手順３）まず、選択した活性パスに基づ
いて、表１３８から取り出した変化パスの変化前の出力
信号値を決定する。次に、１つの入力信号値を変化させ
ることによって、取り出した変化パスの変化前の入力パ
ターンにもっていけるようなパスの並びの候補を作成し
ておき、その候補のうち、入力信号値を１つずつ変化さ
せても変化後の出力信号値が変化しないようなパスの並
びがあれば、それをイニシャルパスとする。

【００５６】例えば、表１３８の変化パスＰ１について
は、図１９（ａ）に示すように、活性パス（Ｌ−１）に
基づいて変化前の出力信号値をＬに決定しておき、入力
信号値を１つずつ変化させて変化パスＰ１の変化前の入
力パターンになるようなパス（Ｌ−１），Ｃ１の並びの
候補を作成する。すると、このパス並びのパスＣ１は非
活性パスであるため、図１９（ｂ）に示すように出力信
号値はＬから変化しない。従って、変化パスＰ１に対す
るイニシャルパスを、図１９（ｂ）に示すパス並びに決
定する。

【００５７】また、表１３８の変化パスＰ２について
は、活性パス（Ｈ−１）に基づいて変化前の出力信号値
をＨに決定しておき、入力信号値を１つずつ変化させて
変化パスＰ２の変化前の入力パターンになるようなパス
（Ｈ−１），Ｃ１，Ｃ２の並びの候補を作成する。する
と、このパス並びのパスＣ１，Ｃ２は非活性パスである
ため、図２０（ｂ）に示すように出力信号値はＨから変
化しない。従って、変化パスＰ２に対するイニシャルパ
スを、図２０（ｂ）に示すパス並びに決定する。

【００５８】（手順４）表１３８のすべての変化パスに
ついてイニシャルパスを作成する。イニシャルパスが見
つからない変化パスはテストベクトルにしない。

【００５９】テストベクトル変換部３６は、テストベク
トル生成装置４に取り込まれた真理値表に対応するセル
が組合せ回路セルの場合には、真理値表におけるすべて
の０，１入力パターンに対して、Ｘ入力パターン発生部
３３によって発生されたすべての不定値入力パターンを
加えることによりテストベクトル１４を生成して出力す
る。

【００６０】例えば、図４に示す２入力ＮＡＮＤ回路セ
ル１７に対応する真理値表１３１（図６に示す）がテス
トベクトル生成装置４に取り込まれた場合には、図１０
に示す表１３５におけるすべての入力パターンをテスト
ベクトル１４に変換して出力する。

【００６１】また、テストベクトル変換部３６は、テス
トベクトル生成装置４に取り込まれた真理値表に対応す
るセルが順序回路セルの場合には、各入力変化パスにお
ける変化前及び変化後の０，１入力パターンに対して、
対応するイニシャルパスにおける変化前及び変化後の入
力パターンを先行させて付加することにより各テストベ
クトル１４を生成し、各Ｘ変化パスにおける変化前及び
変化後の入力パターンに対して、対応するイニシャルパ
スにおける変化前及び変化後の入力パターンを先行させ
て付加することにより各テストベクトル１４を生成す
る。

【００６２】例えば、図５に示すＤＦＦセル１８に対応
する真理値表１３２（図７に示す）がテストベクトル生
成装置４に取り込まれた場合には、図１９（ｂ）に示す
ようにパス（Ｌ−１），Ｃ１よりなるイニシャルパスを
表１３８の変化パスＰ１に先行させて付加することによ
り、テストベクトルＴＶ１を生成し、図２０（ｂ）に示
すようにパス（Ｈ−１），Ｃ１，Ｃ２よりなるイニシャ
ルパスを表１３８の変化パスＰ２に先行させて付加する
ことにより、テストベクトルＴＶ２を生成する。表１３
８においてテストベクトルにすべき各変化パスについて
も対応するイニシャルパスを同様に付加することによ
り、各テストベクトルを生成する。

【００６３】さて、本実施の形態は、下記の（イ），
（ロ）の効果がある。 （イ）真理値表入力部３１は真理値表１３を取り込み、
セルタイプ判定部３２は真理値表１３のメモリ情報に基
づいてにセルが組合せ回路セルか順序回路セルかを判定
する。セルが組合せ回路セルの場合、Ｘ入力パターン発
生部３３は取り込まれた真理値表１３におけるすべての
０，１入力パターンに基づいて複数のＸ入力パターンを
発生し、テストベクトル変換部３６は真理値表１３にお
けるすべての０，１入力パターンに対して、発生された
すべてのＸ入力パターンを加えてテストベクトルを生成
するので、セルの物理パターン上のすべての動作を表現
したテストベクトルを正確に短時間で生成できる。

【００６４】（ロ）セルが順序回路セルの場合、Ｘ変化
パス発生部３４は取り込まれた真理値表１３におけるす
べての入力変化パスに基づいて複数のＸ変化パスを発生
し、イニシャルパス発生部３５は各入力変化パス及び各
Ｘ変化パスにおける変化前の入力パターンにするための
各イニシャルパスを発生する。テストベクトル変換部３
６は真理値表１３における各入力変化パス及び各不定値
変化パスに対して、対応するイニシャルパスを先行させ
て付加することにより各テストベクトルを生成するの
で、セルの物理パターン上のすべての動作を表現したテ
ストベクトルを正確に短時間で生成できる。

【００６５】なお、本発明は次のように任意に変更して
具体化することも可能である。 （１）上記形態において、論理シミュレーション装置６
が順序回路セルの各出力端子の出力信号値を初期設定で
きるものである場合には、上記イニシャルパス発生部３
４を省略し、テストベクトル変換部３６は各入力変化パ
スにおける変化前及び変化後の０，１入力パターンによ
り各テストベクトルを生成するとともに、Ｘ変化パスに
おける変化前及び変化後の入力パターンにより各テスト
ベクトルを生成するようにしてもよい。この場合には、
より短時間でテストベクトルを作成できる。

【００６６】（２）上記形態では、組合せ回路セルとし
てＮＡＮＤ回路セル１７のテストベクトルを作成するよ
うにしたが、これ以外の組合せ回路セル、例えば、ＮＯ
Ｒ回路セル、ＡＮＤ回路セル等の真理値表に基づいて対
応するテストベクトルを作成するようにしてもよい。ま
た、順序回路セルとしてＤＦＦセル１８のテストベクト
ルを作成するようにしたが、これ以外の順序回路セル、
例えば、ラッチ回路、カウンタ、レジスタ等の真理値表
に基づいてテストベクトルを生成するようにしてもよ
い。

【００６７】（３）上記形態において、図２に示すテス
トベクトル生成装置４の構成に、光ディスク等の装置を
接続して実施する。 （４）上記形態では、ＣＭＯＳ構成のセルの真理値表に
基づいてテストベクトルを生成するようにしたが、他の
デバイス、例えばバイポーラ構成のセル又はＢｉ−ＣＭ
ＯＳ構成のセルの真理値表に基づいてテストベクトルを
生成するようにしてもよい。

【００６８】

【発明の効果】以上詳述したように、本発明は、セルの
物理パターン上のすべての動作を表現したテストベクト
ルを、正確かつ短時間で生成することができる。

【図面の簡単な説明】

【図１】本発明を具体化した論理シミュレーションシス
テムの構成図

【図２】実施の一形態のテストベクトル生成装置を示す
ブロック図

【図３】図２のＣＰＵを機能的に示す概念図

【図４】ＮＡＮＤ回路セルの論理等価回路図

【図５】データフリップフロップセルの論理等価回路図

【図６】真理値表を示す説明図

【図７】真理値表を示す説明図

【図８】入力パターン表を示す説明図

【図９】入力パターン表を示す説明図

【図１０】テストベクトルを示す説明図

【図１１】変化パス表を示す説明図

【図１２】変化パス表を示す説明図

【図１３】変化パスの発生方法の説明図

【図１４】変化パスの発生方法の説明図

【図１５】変化パスの発生方法の説明図

【図１６】変化パスの発生方法の説明図

【図１７】変化パス表を示す説明図

【図１８】活性パス表を示す説明図

【図１９】イニシャルパスの発生方法の説明図

【図２０】イニシャルパスの発生方法の説明図

【図２１】テストベクトルを示す説明図

【符号の説明】

４ テストベクトル生成装置 １３，１３１，１３２ 真理値表 ３１ 真理値表入力部 ３２ セルタイプ判定部 ３３ 不定値（Ｘ）入力パターン発生部 ３４ 不定値（Ｘ）変化パス発生部 ３５ イニシャルパス発生部 ３６ テストベクトル変換部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、前記複数の入力端子の入
   力信号値を０又は１の組合せとした場合の各出力端子の
   出力信号値で定義された複数の０，１入力パターンから
   なり、プロセッシングユニットを用いて前記真理値表に
   基づいて前記セルの論理シミュレーション用のテストベ
   クトルを生成する方法であって、 前記真理値表におけるすべての０，１入力パターンに基
   づいて、前記複数の入力端子のうち少なくとも１つの入
   力端子の入力信号値を不定値とするとともに、それ以外
   の入力端子の入力信号値を０又は１の組合せとした場合
   の各出力端子の出力信号値からなる複数の不定値入力パ
   ターンを発生し、 前記真理値表におけるすべての０，１入力パターンに対
   して、前記発生したすべての不定値入力パターンを加え
   ることによりテストベクトルを生成するようにしたテス
   トベクトル生成方法。
2. 【請求項２】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、前記複数の入力端子の入
   力信号値を０又は１の組合せとした場合の各出力端子の
   出力信号値で定義され、かつ、前記複数の入力端子のう
   ち１つの入力端子の入力信号値の変化前における０，１
   入力パターンと、該入力端子の入力信号値の０又は１へ
   の変化後における０，１入力パターンとからなる複数の
   入力変化パスからなり、プロセッシングユニットを用い
   て前記真理値表に基づいて前記セルの論理シミュレーシ
   ョン用のテストベクトルを生成する方法であって、 前記真理値表におけるすべての入力変化パスに基づい
   て、前記各入力端子の入力信号値を０及び１並びに不定
   値のいずれかとするとともに、各出力端子の出力信号値
   を０及び１並びに不定値のいずれかとした場合におい
   て、前記複数の入力端子のうち１つの入力端子の入力信
   号値の変化前における入力パターンと、該入力端子の入
   力信号値の０又は１から不定値への変化後若しくは該入
   力端子の入力信号値の不定値から０又は１への変化後に
   おける入力パターンとからなる複数の不定値変化パスを
   発生し、 前記各入力変化パスにおける変化前及び変化後の０，１
   入力パターンにより各テストベクトルを生成するととも
   に、前記各不定値変化パスにおける変化前及び変化後の
   入力パターンにより各テストベクトルを生成するように
   したテストベクトル生成方法。
3. 【請求項３】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、各入力端子の入力信号値
   を０又は１の組合せとした場合の各出力端子の出力信号
   値で定義された複数の０，１入力パターン、又は前記複
   数の入力端子の入力信号値を０又は１の組合せとした場
   合の各出力端子の出力信号値で定義され、かつ、前記複
   数の入力端子のうち１つの入力端子の入力信号値の変化
   前における０，１入力パターンと、該入力端子の入力信
   号値の０又は１への変化後における０，１入力パターン
   とからなる複数の入力変化パスからなり、プロセッシン
   グユニットを用いて前記真理値表に基づいて前記セルの
   論理シミュレーション用のテストベクトルを生成する方
   法であって、 前記真理値表にメモリ情報が含まれるか否かに基づいて
   前記セルが組合せ回路セルか順序回路セルかを判定し、 組合せ回路セルの場合には前記真理値表におけるすべて
   の０，１入力パターンに基づいて、前記複数の入力端子
   のうち少なくとも１つの入力端子の入力信号値を不定値
   とするとともに、それ以外の入力端子の入力信号値を０
   又は１の組合せとした場合の各出力端子の出力信号値か
   らなる複数の不定値入力パターンを発生し、 前記真理値表におけるすべての０，１入力パターンに対
   して、前記発生したすべての不定値入力パターンを加え
   ることによりテストベクトルを生成するようにし、 順序回路セルの場合には、前記真理値表におけるすべて
   の入力変化パスに基づいて、前記複数の入力端子の入力
   信号値を０及び１並びに不定値のいずれかとするととも
   に、各出力端子の出力信号値を０及び１並びに不定値の
   いずれかとした場合において、前記複数の入力端子のう
   ち１つの入力端子の入力信号値の変化前における入力パ
   ターンと、該入力端子の入力信号値の０又は１から不定
   値への変化後若しくは該入力端子の入力信号値の不定値
   から０又は１への変化後における入力パターンとからな
   る複数の不定値変化パスを発生し、 前記各入力変化パスにおける変化前及び変化後の０，１
   入力パターンにより各テストベクトルを生成するととも
   に、前記各不定値変化パスにおける変化前及び変化後の
   入力パターンにより各テストベクトルを生成するように
   したテストベクトル生成方法。
4. 【請求項４】 変化前及び変化後における入力パターン
   からなり、かつ、前記各入力変化パスにおける変化前の
   ０，１入力パターン及び前記各不定値変化パスにおける
   変化前の入力パターンにするための各イニシャルパスを
   発生し、 前記各入力変化パス及び各不定値変化パスに対して、対
   応するイニシャルパスを先行させて付加することにより
   各テストベクトルを生成するようにした請求項２又は３
   に記載のテストベクトル生成方法。
5. 【請求項５】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、各入力端子の入力信号値
   を０又は１の組合せとした場合の各出力端子の出力信号
   値で定義された複数の０，１入力パターンからなり、該
   真理値表に基づいて前記セルの論理シミュレーション用
   のテストベクトルを生成するようにしたテストベクトル
   生成装置であって、 前記真理値表を入力する真理値表入力部と、 前記真理値表入力部によって入力された真理値表におけ
   るすべての０，１入力パターンに基づいて、前記複数の
   入力端子のうち少なくとも１つの入力端子の入力信号値
   を不定値とするとともに、それ以外の入力端子の入力信
   号値を０又は１の組合せとした場合の各出力端子の出力
   信号値からなる複数の不定値入力パターンを発生する不
   定値入力パターン発生部と、 前記真理値表におけるすべての０，１入力パターンに対
   して、前記発生されたすべての不定値入力パターンを加
   えることによりテストベクトルを生成するテストベクト
   ル変換部とを備えるテストベクトル生成装置。
6. 【請求項６】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、前記複数の入力端子の入
   力信号値を０又は１の組合せとした場合の各出力端子の
   出力信号値で定義され、かつ、前記複数の入力端子のう
   ち１つの入力端子の入力信号値の変化前における０，１
   入力パターンと、該入力端子の入力信号値の０又は１へ
   の変化後における０，１入力パターンとからなる複数の
   入力変化パスからなり、該真理値表に基づいて前記セル
   の論理シミュレーション用のテストベクトルを生成する
   ようにしたテストベクトル生成装置であって、 前記真理値表を入力する真理値表入力部と、 前記真理値表におけるすべての入力変化パスに基づい
   て、前記複数の入力端子の入力信号値を０及び１並びに
   不定値のいずれかとするとともに、各出力端子の出力信
   号値を０及び１並びに不定値のいずれかとした場合にお
   いて、前記複数の入力端子のうち１つの入力端子の入力
   信号値の変化前における入力パターンと、該入力端子の
   入力信号値の０又は１から不定値への変化後若しくは該
   入力端子の入力信号値の不定値から０又は１への変化後
   における入力パターンとからなる複数の不定値変化パス
   を発生する不定値変化パス発生部と、 前記各入力変化パスにおける変化前及び変化後の０，１
   入力パターンにより各テストベクトルを生成するととも
   に、前記各不定値変化パスにおける変化前及び変化後の
   入力パターンにより各テストベクトルを生成するテスト
   ベクトル変換部とを備えるテストベクトル生成装置。
7. 【請求項７】 複数の入力端子と少なくとも１つの出力
   端子とを備え、かつ、所定の機能を有するセルの物理パ
   ターンについての真理値表は、各入力端子の入力信号値
   を０又は１の組合せとした場合の各出力端子の出力信号
   値で定義された複数の０，１入力パターン、又は前記複
   数の入力端子の入力信号値を０又は１の組合せとした場
   合の各出力端子の出力信号値で定義され、かつ、前記複
   数の入力端子のうち１つの入力端子の入力信号値の変化
   前における０，１入力パターンと、該入力端子の入力信
   号値の０又は１への変化後における０，１入力パターン
   とからなる複数の入力変化パスからなり、該真理値表に
   基づいて前記セルの論理シミュレーション用のテストベ
   クトルを生成するようにしたテストベクトル生成装置で
   あって、 前記真理値表を入力する真理値表入力部と、 前記真理値表入力部によって入力された真理値表にメモ
   リ情報が含まれるか否かに基づいて前記セルが組合せ回
   路セルか順序回路セルかを判定するセルタイプ判定部
   と、 前記セルタイプ判定部によって前記セルが組合せ回路セ
   ルと判定された場合、前記真理値表におけるすべての
   ０，１入力パターンに基づいて、前記複数の入力端子の
   うち少なくとも１つの入力端子の入力信号値を不定値と
   するとともに、それ以外の入力端子の入力信号値を０又
   は１の組合せとした場合の各出力端子の出力信号値から
   なる複数の不定値入力パターンを発生する不定値入力パ
   ターン発生部と、 前記セルタイプ判定部によって前記セルが順序回路セル
   と判定された場合、前記真理値表におけるすべての入力
   変化パスに基づいて、前記複数の入力端子の入力信号値
   を０及び１並びに不定値のいずれかとするとともに、各
   出力端子の出力信号値を０及び１並びに不定値のいずれ
   かとした場合において、前記複数の入力端子のうち１つ
   の入力端子の入力信号値の変化前における入力パターン
   と、該入力端子の入力信号値の０又は１から不定値への
   変化後若しくは該入力端子の入力信号値の不定値から０
   又は１への変化後における入力パターンとからなる複数
   の不定値変化パスを発生する不定値変化パス発生部と、 前記セルが組合せ回路セルの場合には前記真理値表にお
   けるすべての０，１入力パターンに対して、前記発生し
   たすべての不定値入力パターンを加えることによりテス
   トベクトルを生成し、前記セルが順序回路セルの場合に
   は前記各入力変化パスにおける変化前及び変化後の０，
   １入力パターンにより各テストベクトルを生成するとと
   もに、前記各不定値変化パスにおける変化前及び変化後
   の入力パターンにより各テストベクトルを生成するテス
   トベクトル変換部とを備えるテストベクトル生成装置。
8. 【請求項８】 変化前及び変化後における入力パターン
   からなり、かつ、前記各入力変化パスにおける変化前の
   ０，１入力パターン及び前記各不定値変化パスにおける
   変化前の入力パターンにするための各イニシャルパスを
   発生するイニシャルパス発生部と、 前記テストベクトル変換部は、前記各入力変化パス及び
   各不定値変化パスに対して、対応するイニシャルパスを
   先行させて付加することにより各テストベクトルを生成
   することとを含む請求項６又は７に記載のテストベクト
   ル生成装置。