JP3695307B2 - 配線基板、表示装置、半導体チップ及び電子機器 - Google Patents

配線基板、表示装置、半導体チップ及び電子機器 Download PDF

Info

Publication number
JP3695307B2
JP3695307B2 JP2000326073A JP2000326073A JP3695307B2 JP 3695307 B2 JP3695307 B2 JP 3695307B2 JP 2000326073 A JP2000326073 A JP 2000326073A JP 2000326073 A JP2000326073 A JP 2000326073A JP 3695307 B2 JP3695307 B2 JP 3695307B2
Authority
JP
Japan
Prior art keywords
wiring
metal
substrate
guard
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000326073A
Other languages
English (en)
Other versions
JP2002134851A (ja
Inventor
泰人 有賀
聡 矢田部
甲午 遠藤
考人 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000326073A priority Critical patent/JP3695307B2/ja
Priority to TW090125815A priority patent/TWI239420B/zh
Priority to CNB01137148XA priority patent/CN1174279C/zh
Priority to US10/000,841 priority patent/US7148427B2/en
Priority to KR10-2001-0065646A priority patent/KR100454516B1/ko
Publication of JP2002134851A publication Critical patent/JP2002134851A/ja
Application granted granted Critical
Publication of JP3695307B2 publication Critical patent/JP3695307B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256Electrical insulation details, e.g. around high voltage areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/032Materials
    • H05K2201/0326Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0761Insulation resistance, e.g. of the surface of the PCB between the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Electroluminescent Light Sources (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、基板上に金属配線を形成して成る配線基板、その配線基板を用いて構成される表示装置、上記配線基板に好適に用いられる半導体チップ及び上記表示装置又は上記配線基板を用いた電子機器に関する。
【0002】
【従来の技術】
近年、携帯型コンピュータ、携帯電話機、ビデオカメラ等といった電子機器の表示部に液晶装置等といった表示装置が広く用いられている。また、表示装置の1つとしてのEL(Electro Luminescence)装置も表示部として用いられるようになって来た。液晶装置では、電気光学物質としての液晶を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより液晶の配向を制御し、この液晶の配向制御により該液晶を通過する光を変調し、これにより、文字、数字等といった像を外部に表示する。
【0003】
また、EL装置では、電気光学物質としてのEL発光層を一対の電極で挟持し、それらの電極に印加する電圧を制御することにより上記EL発光層に供給する電流を制御してEL発光層からの発光を制御することにより、文字、数字等といった像を外部に表示する。
【0004】
液晶装置や、EL装置等においては、液晶やEL発光層等を挟持する電極が1つ又は複数の基板上に形成される。例えば、液晶装置では、互いに対向して配置される一対の基板のそれぞれに電極が形成される。他方、EL装置では、1つの基板の表面に一対の電極がEL発光層を挟んで積層される。これらの表示装置においては、基板上の有効表示領域の内部に複数の電極が形成され、その有効表示領域の外部には、前記複数の電極から延びる引出し配線や、それらの引出し配線とは別の金属配線が形成される。有効表示領域内に形成される電極は、ITO等といった酸化物であることもあるし、APC合金、Cr等といった金属であることもある。電極が金属によって形成される場合には、それから延びる引出し配線も金属配線になる。
【0005】
有効表示領域の外部へ延び出る前記引出し配線とは別の金属配線としては、例えば、基板上に半導体チップを直接に実装する構造の配線基板、いわゆるCOG(Chip On Glass)方式の配線基板において、その半導体チップの入力側端子、例えば入力側バンプに接続される金属配線であって、外部回路から延びるFPC(Flexible Printed Circuit)等に接続される金属配線が考えられる。
【0006】
上記の液晶装置や、EL装置等において、従来、基板上に形成する電極の材料としてITO(Indium Tin Oxide)等といった導電性酸化物が用いられることや、基板上に形成される金属配線の材料としてAPC、Cr等といった金属が用いられることは知られている。APCというのは、Ag(銀),Pd(パラジウム),Cu(銅)から成る合金である。
【0007】
ITOは電極等の材料として従来から広く用いられているが、このITOは電気抵抗値が高いのでこれを基板上で長く引き回すと電気抵抗値が高くなって駆動回路を正常に駆動できなくなるという問題があった。この問題点を解消するために有効であると考えられるのがAPC、Cr等といった電気抵抗値の低い金属である。例えば、ITOの単位面積当りの抵抗値が15Ω程度であるのに対し、Crの単位面積当りの抵抗値は1.5Ω程度であり、APCの単位面積当りの抵抗値は0.1Ω程度である。このような電気抵抗値の低い金属材料を用いて基板上に配線パターンを形成すれば、配線パターンの引き回し長さを長くしても電気抵抗値を低く抑えることができるので、非常に有利である。
【0008】
【発明が解決しようとする課題】
以上のように、基板上に形成する配線パターンをAPC、Cr等といった金属によって形成すれば、電気抵抗値を下げることに関して非常に有利であるが、その一方で金属配線が腐食によって損傷して配線品質を維持できなくなるという別の問題が発生することがわかった。本発明者は、この金属腐食の問題を解消するために種々の実験を行い、以下のことを知見した。すなわち、基板上の複数の金属配線が互いに隣り合って配設される場合であって、それらの金属配線のうちの隣り合うものの間に電位差が生じるとき、すなわち、金属配線間に陽極と陰極の関係が生じるときに、陽極側の金属成分、例えばAgが溶出するからであると考えられる。
【0009】
本発明は、従来の配線基板に関する上記の問題点に鑑みて成されたものであって、電気抵抗値の低い金属材料を用いて配線パターンを形成した場合でも、その金属配線に腐食が生じることを防止することを目的とする。
【0010】
【課題を解決するための手段】
(1)上記の目的を達成するため、本発明に係る第1の配線基板は、基板上に複数の金属配線を形成して成る配線基板において、前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が形成され、前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする。
【0011】
この構成の配線基板によれば、隣り合う金属配線の間に導電性酸化物から成るガード配線を介在させるので、隣り合う金属配線間に電位差が生じる場合、すなわち陽極と陰極の関係が生じる場合であっても、陽極側の金属配線の腐食を防止でき、これにより、配線基板の電気的特性を長期間にわたって良好に維持できる。
【0012】
(2)次に、本発明に係る第2の配線基板は、互いに接続される一対の配線基板要素を有する配線基板において、前記一対の配線基板要素の一方に形成された複数の金属配線と、前記一対の配線基板要素の他方に形成されていて導電酸化物から成る少なくとも1つのガード配線とを有し、前記一対の配線基板要素が互いに接続されることにより、前記ガード配線が前記複数の金属配線の間に位置し、前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする。
【0013】
上記配線基板要素としては、例えば、配線パターンが形成されたガラス基板、配線パターンが形成されたFPC(Flexible Printed Circuit)、配線パターンが形成されると共に半導体チップが実装されたTAB(Tape Automated Bonding)基板等が考えられる。そして、上記第2の配線基板は、それらの配線基板要素の少なくとも2つを互いに接続することによって形成される配線基板である。接続方法としては、例えば、樹脂フィルム中に多数の導電粒子を分散させて形成されたACF(Anisotropic Conductive Film:異方性導電膜)を用いる方法や、半田付け等といった各種の接続手法を採用できる。
【0014】
上記第2の配線基板によれば、少なくとも2つの配線基板要素を互いに接続させた状態で、互いに隣り合う金属配線の間に導電性酸化物から成るガード配線が介在する状態となるので、隣り合う金属配線間に電位差が生じる場合、すなわち陽極と陰極の関係が生じる場合であっても、陽極側の金属配線の腐食を防止でき、これにより、配線基板の電気的特性を長期間にわたって良好に維持できる。
【0015】
上記第1の配線基板及び上記第2の配線基板において、前記ガード配線は、それ自身が適宜の電位を有しても良いし、あるいは電位を有さない無電位状態であっても良い。このガード配線に電位を持たせる場合には、互いに隣り合う前記一対の金属配線のうちの陽極側にガード配線を接続することにより、ガード配線の電位を陽極側金属配線と同電位にすることが望ましい。この構成によれば、陽極側金属配線は隣り合うガード配線に対しては同電位に設定され、さらに、陰極側金属配線に対して陽極となるのは導電性酸化物から成るガード配線であるので、陽極側金属配線に腐食が発生することを確実に防止できる。
【0016】
次に、上記第1の配線基板及び上記第2の配線基板においては、前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物を積層することが望ましい。これにより、金属配線の腐食をより一層確実に防止できる。
【0017】
次に、上記第1の配線基板及び上記第2の配線基板において、前記金属配線は、Au,Ag,Pd,Cu,Cr,Al,Nd,Tiのいずれか1つ又はそれらを含む合金とすることができる。具体的には、Ag98%、Pd1%、Cu1%を含む合金であるAPC合金や、主にCr単体によって形成される金属や、その他の金属を用いることができる。これらの金属配線は、液晶装置、EL装置等といった表示装置において、液晶、EL発光層等といった電気光学物質を電気的に制御するための電極として用いたり、光を反射する反射膜として用いたりすることができる。
【0018】
次に、上記第1の配線基板及び上記第2の配線基板において、前記ガード配線を形成する前記導電性酸化物は、ITO又は酸化スズを含む材料によって形成できる。
【0019】
(3)次に、本発明に係る第3の配線基板は、基板上に形成された複数の金属配線と、前記基板上に実装された半導体チップとを有する配線基板において、前記複数の金属配線の少なくとも一対の間に導電性酸化物から成るガード配線を有し、該ガード配線は前記半導体チップの高電圧端子に接続され、該ガード配線に隣り合う前記金属配線は前記半導体チップの低電圧端子に接続され、前記ガード配線はダミー配線として形成されていることを特徴とする。
本発明に係る表示装置は、請求項1から請求項6の少なくとも1つの配線基板を用いて構成されること特徴とする
【0020】
この第3の配線基板は、例えば図17に示すように、基板101の表面に半導体チップ102を実装する構成の配線基板である。半導体チップ102は、通常、外部回路との間で電気的な接続をとるために、その能動面102a上に多数の端子103、例えば金属バンプを有する。本発明の配線基板では、基板101上に形成される複数の金属配線104の少なくとも一対の間にガード配線105が設けられ、さらに、金属配線104に接続される半導体チップ102の端子103は高電圧端子に設定され、ガード配線105に接続される端子103は低電圧端子に設定される。この構成によれば、金属配線104が陽極側と陰極側とで互いに隣り合うことを防止でき、それ故、金属配線104が腐食によって損傷することを防止できる。
【0021】
(4)次に、本発明に係る表示装置は、有効表示領域の外側の基板上に配置された複数の金属配線を有する表示装置において、前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が設けられ、前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする。
また本発明に係る表示装置は、有効表示領域内の基板上に配置された複数の電極を有する表示装置において、前記複数の電極のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が設けられ、前記電極の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする。
【0022】
この表示装置は、具体的には液晶装置、EL装置等として構成できるものであり、液晶装置として構成する場合には、前記有効表示領域内の一対の基板上に、互いに対向する複数の第1電極及び第2電極と、それらの第1電極と第2電極とによって挟持される電気光学物質と、前記有効表示領域の外側に配置された複数の金属配線とを有し、前記電気光学物質は液晶であり、前記複数の第1電極及び第2電極は前記液晶を挟んで互いに対向する一対の基板の表面にそれぞれ形成され、前記一対の基板の少なくとも一方は他方の基板から張り出す基板張出し部を有し、前記金属配線は前記基板張出し部に形成される。
【0023】
また、上記表示装置をEL装置として構成する場合には、前記有効表示領域内に互いに対向する複数の第1電極及び第2電極と、それらの第1電極と第2電極とによって挟持される電気光学物質と、前記有効表示領域の外側に配置された複数の金属配線とを有し、前記電気光学物質は通電によって発光するEL発光層を含んで形成され、前記複数の第1電極及び第2電極は前記EL発光層を挟んで共通の基板上に順次に積層され、前記金属配線は前記有効表示領域の外側の前記基板上に形成される。
【0024】
以上の表示装置によれば、有効表示領域の外側において金属配線間にガード配線が介在し、及び/又は、有効表示領域の内側において金属電極間にガード配線が介在するので、隣り合う金属配線間に電位差が生じてそれら間に陽極と陰極の関係が生じる場合や、隣り合う金属電極間に電位差が生じてそれら間に陽極と陰極の関係が生じる場合であっても、陽極側の金属配線及び陽極側の金属電極に腐食が発生することを防止でき、これにより、表示装置を構成する基板の電気的特性を長期間にわたって良好に維持でき、それ故、長期間にわたって良好な表示品質を維持できる。
【0025】
上記構成の表示装置において、前記ガード配線は、互いに隣り合う前記一対の金属配線のうちの陽極側及び/又は互いに隣り合う前記一対の金属電極のうちの陽極側に接続されることが望ましい。こうすれば、陽極側金属配線又は陽極側金属電極は隣り合うガード配線に対しては同電位に設定され、さらに、陰極側金属配線又は陰極側金属電極に対して陽極となるのは導電性酸化物から成るガード配線であるので、陽極側金属配線又は陽極側金属電極に腐食が発生することを確実に防止できる。
【0027】
次に、上記構成の表示装置において、前記金属配線及び/又は前記金属電極は、Au,Ag,Pd,Cu,Cr,Al,Nd,Tiのいずれか1つ又はそれらを含む合金とすることができる。具体的には、Ag98%、Pd1%、Cu1%を含む合金であるAPC合金や、主にCr単体によって形成される金属や、その他の金属を用いることができる。これらの金属配線は、液晶装置、EL装置等といった表示装置において、液晶、EL発光層等といった電気光学物質を電気的に制御するための電極として用いたり、光を反射する反射膜として用いたりすることができる。
【0028】
次に、上記構成の表示装置において、前記ガード配線を形成する前記導電性酸化物は、ITO又は酸化スズを含む材料によって形成できる。
【0029】
(5)次に、本発明に係る半導体チップは、回路を内蔵し外部へ向けて複数の端子が露出する半導体チップにおいて、前記複数の端子は交互に配列された低電圧端子と高電圧端子とを含み、前記低電圧端子には金属配線が接続され、前記高電圧端子には導電性酸化物から成るガード配線が接続され、該ガード配線はダミー配線として形成されていることを特徴とする。
また本発明に係る配線基板は、請求項16の半導体チップが基板上に実装されることを特徴とする。
また本発明に係る表示装置は、請求項17の配線基板を用いて構成されること特徴とする
【0030】
一般に半導体チップには、その能動面に金属バンプ等といった端子が複数個配列される。そして、ガラス基板、プラスチック基板等の表面に形成された金属配線がこれらの端子に接続される。この場合、本発明のように、半導体チップの端子列において低電圧端子と高電圧端子とが交互に並べられていれば、高電圧端子に導電性酸化膜から成るガード配線を接続し、低電圧端子にAPC合金等といった金属配線を接続することにより、基板上において金属配線と酸化膜ガード配線とを交互に並べることができ、しかも、金属配線を高電圧に設定し酸化膜ガード配線を低電圧に設定することができる。
【0031】
以上により、基板上において隣り合う金属配線の間に導電性酸化物から成るガード配線を介在させることができるので、隣り合う金属配線間に電位差が生じてそれらの間に陽極と陰極の関係が生じる場合であっても、陽極側の金属配線の腐食を防止でき、これにより、表示装置の表示品質を長期間にわたって良好に維持できる。
【0032】
上記構成の半導体チップにおいて、前記低電圧端子に金属配線を接続し、前記高電圧端子に導電性酸化物から成るガード配線を接続する場合、該ガード配線はダミー配線、すなわち通電の機能は行わない配線によって構成することができる。
【0033】
(6)次に、本発明に係る電子機器は、像を表示する表示装置と、該表示装置の内部又は外部に設けられる配線基板とを有する電子機器において、前記配線基板は、基板上に複数の金属配線を形成して成り、前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線を形成したことを特徴とする。このような電子機器としては、例えば、携帯電話機、携帯型コンピュータ、ビデオカメラ等が考えられる。
【0034】
この電子機器によれば、内蔵する配線基板において、隣り合う金属配線の間に導電性酸化物から成るガード配線を介在させるので、隣り合う金属配線間に電位差が生じる場合、すなわち陽極と陰極の関係が生じる場合であっても、陽極側の金属配線の腐食を防止でき、これにより、配線基板の電気的特性を長期間にわたって良好に維持でき、その結果、電子機器における表示機能を長期間にわたって良好に維持できる。
【0035】
【発明の実施の形態】
(第1実施形態)
図1は、本発明に係る配線基板を表示装置の一例である液晶装置に適用した場合の一実施形態を示している。なお、液晶装置を駆動方法によって区分すると、単純マトリクス方式とアクティブマトリクス方式の各駆動方式があるが、図1に示す液晶装置は単純マトリクス方式の液晶装置である。また、液晶装置を光の供給方法によって区分すると、反射型、透過型及び半透過反射型等といった各方式が考えられるが、図1に示す液晶装置は半透過反射型の液晶装置である。
【0036】
なお、反射型とは、太陽光、室内光等といった外部光を液晶層の裏側において反射させ、その反射光を光源として用いる構造の液晶装置である。また、透過型とは、冷陰極管やLED(Light Emitting Diode)等といった光源からの発光を光源として用い、その光を液晶層に透過させる構造の液晶装置である。さらに、半透過反射型とは、外部光が十分に採光できる場合には上記反射型による表示を行い、外部光が不十分である場合には上記透過型による表示を行う構造の液晶装置である。
【0037】
また、液晶装置を色表示形態の観点から区分すると、単色モノクロ表示、フルカラー表示等といった各種表示形態が考えられるが、図1に示す液晶装置は、フルカラー表示を行う液晶装置である。つまり、図1に示す液晶装置は、単純マトリクス駆動方式による半透過反射型のフルカラー表示可能な液晶装置である。
【0038】
図1において、液晶装置1は、液晶パネル2に半導体チップとしての液晶駆動用IC3a及び3bを実装し、配線接続要素としてのFPC(Flexible Printed Circuit)4を液晶パネル2に接続し、さらに液晶パネル2の裏面側に照明装置6を設けることによって形成される。
【0039】
液晶パネル2は、第1基板7aと第2基板7bとをシール材8によって貼り合わせることによって形成される。シール材8は、例えば、スクリーン印刷等によってエポキシ系樹脂を第1基板7a又は第2基板7bの内側表面に環状に付着させることによって形成される。また、シール材8の内部には図2に示すように、導電性材料によって球状又は円筒状に形成された導通材9が分散状態で含まれる。
【0040】
図2において、第1基板7aは透明なガラスや、透明なプラスチック等によって形成された板状の基材11aを有する。この基材11aの内側表面(図2の上側表面)には反射膜12が形成され、その上に絶縁膜13が積層され、その上に第1電極14aが矢印A方向から見てストライプ状(図1参照)に形成され、さらにその上に配向膜16aが形成される。また、基材11aの外側表面(図2の下側表面)には偏光板17aが貼着等によって装着される。
【0041】
図1では第1電極14aの配列を分かりやすく示すために、それらのストライプ間隔を実際よりも大幅に広く描いており、よって、第1電極14aの本数が少なく描かれているが、実際には、第1電極14aはより多数本が基材11a上に形成される。
【0042】
図2において、第2基板7bは透明なガラスや、透明なプラスチック等によって形成された板状の基材11bを有する。この基材11bの内側表面(図2の下側表面)にはカラーフィルタ18が形成され、その上に第2電極14bが上記第1電極14aと直交する方向へ矢印A方向から見てストライプ状(図1参照)に形成され、さらにその上に配向膜16bが形成される。また、基材11bの外側表面(図2の上側表面)には偏光板17bが貼着等によって装着される。
【0043】
図1では、第2電極14bの配列を分かりやすく示すために、第1電極14aの場合と同様に、それらのストライプ間隔を実際よりも大幅に広く描いており、よって、第2電極14bの本数が少なく描かれているが、実際には、第2電極14bはより多数本が基材11b上に形成される。
【0044】
図2において、第1基板7a、第2基板7b及びシール材8によって囲まれる間隙、いわゆるセルギャップ内には液晶、例えばSTN(Super Twisted Nematic)液晶Lが封入されている。第1基板7a又は第2基板7bの内側表面には微小で球形のスペーサ19が多数分散され、これらのスペーサ19がセルギャップ内に存在することによりそのセルギャップの厚さが均一に維持される。
【0045】
第1電極14aと第2電極14bは互いに直交関係に配置され、それらの交差点は図2の矢印A方向から見てドット・マトリクス状に配列する。そして、そのドット・マトリクス状の各交差点が1つの絵素ピクセルを構成する。カラーフィルタ18は、R(赤)、G(緑)、B(青)の各色要素を矢印A方向から見て所定のパターン、例えば、ストライプ配列、デルタ配列、モザイク配列等のパターンで配列させることによって形成されている。上記の1つの絵素ピクセルはそれらR,G,Bの各1つずつに対応しており、そしてR,G,Bの3色絵素ピクセルが1つのユニットになって1画素が構成される。
【0046】
ドット・マトリクス状に配列される複数の絵素ピクセル、従って画素、を選択的に発光させることにより、液晶パネル2の第2基板7bの外側に文字、数字等といった像が表示される。このようにして像が表示される領域が有効画素領域であり、図1及び図2において矢印Bによって示される平面的な矩形領域が有効表示領域となっている。
【0047】
図2において、反射膜12はAPC合金、Al(アルミニウム)等といった光反射性材料によって形成され、図3に平面的に示すように、第1電極14aと第2電極14bとの交差点である各絵素ピクセルに対応する位置に開口21が形成されている。結果的に、開口21は図2の矢印A方向から見て、絵素ピクセルと同じドット・マトリクス状に配列されている。
【0048】
第1電極14a及び第2電極14bは、例えば、透明導電材であるITOによって形成される。また、配向膜16a及び16bは、ポリイミド系樹脂を一様な厚さの膜状に付着させることによって形成される。これらの配向膜16a及び16bがラビング処理を受けることにより、第1基板7a及び第2基板7bの表面上における液晶分子の初期配向が決定される。
【0049】
図1において、第1基板7aは第2基板7bよりも広い面積に形成されており、これらの基板をシール材8によって貼り合わせたとき、第1基板7aは第2基板7bの外側へ張り出す基板張出し部7cを有する。そして、この基板張出し部7cには、第1電極14aから延び出る引出し配線14c、シール材8の内部に存在する導通材9(図2参照)を介して第2基板7b上の第2電極14bと導通する引出し配線14d、液晶駆動用IC3aの入力用バンプ、すなわち入力用端子に接続される金属配線14e、そして液晶駆動用IC3bの入力用バンプに接続される金属配線14f等といった各種の配線が適切なパターンで形成される。
【0050】
本実施形態では、第1電極14aから延びる引出し配線14c及び第2電極14bに導通する引出し配線14dはそれらの電極と同じ材料であるITO、すなわち導電性酸化物によって形成される。また、液晶駆動用IC3a及び3bの入力側の配線である金属配線14e及び14fは電気抵抗値の低い金属材料、例えばAPC合金によって形成される。APC合金は、主としてAgを含み、付随してPd及びCuを含む合金、例えば、Ag98%、Pd1%、Cu1%から成る合金である。APC合金以外に、Au,Cr,Al,Nd,Ti等によって金属配線14e及び14fを形成することもできる。
【0051】
液晶駆動用IC3a及び液晶駆動用IC3bは、ACF(Anisotropic Conductive Film:異方性導電膜)22によって基板張出し部7cの表面に接着されて実装される。すなわち、本実施形態では基板上に半導体チップが直接に実装される構造の、いわゆるCOG(Chip On Glass)方式の液晶パネルとして形成されている。このCOG方式の実装構造においては、ACF22の内部に含まれる導電粒子によって、液晶駆動用IC3a及び3bの入力側バンプと金属配線14e及び14fとが導電接続され、液晶駆動用IC3a及び3bの出力側バンプと引出し配線14c及び14dとが導電接続される。
【0052】
図1において、FPC4は、可撓性の樹脂フィルム23と、チップ部品24を含んで構成された回路26と、金属配線端子27とを有する。回路26は樹脂フィルム23の表面に半田付けその他の導電接続手法によって直接に搭載される。また、金属配線端子27はAPC合金、Cr、Cuその他の導電材料によって形成される。FPC4のうち金属配線端子27が形成された部分は、第1基板7aのうち金属配線14e及び金属配線14fが形成された部分にACF22によって接続される。そして、ACF22の内部に含まれる導電粒子の働きにより、基板側の金属配線14e及び14fとFPC側の金属配線端子27とが導通する。
【0053】
FPC4の反対側の辺端部には外部接続端子31が形成され、この外部接続端子31が図示しない外部回路に接続される。そして、この外部回路から伝送される信号に基づいて液晶駆動用IC3a及び3bが駆動され、第1電極14a及び第2電極14bの一方に走査信号が供給され、他方にデータ信号が供給される。これにより、有効表示領域B内に配列されたドット・マトリクス状の絵素ピクセルが個々のピクセルごとに電圧制御され、その結果、液晶Lの配向が個々の絵素ピクセルごとに制御される。
【0054】
図1において、いわゆるバックライトとして機能する照明装置6は、図2に示すように、アクリル樹脂等によって構成された導光体32と、その導光体32の光出射面32bに設けられた拡散シート33と、導光体32の光出射面32bの反対面に設けられた反射シート34と、発光源としてのLED(Light Emitting Diode)36とを有する。
【0055】
LED36はLED基板37に支持され、そのLED基板37は、例えば導光体32と一体に形成された支持部(図示せず)に装着される。LED基板37が支持部の所定位置に装着されることにより、LED36が導光体32の側辺端面である光取込み面32aに対向する位置に置かれる。なお、符号38は液晶パネル2に加わる衝撃を緩衝するための緩衝材を示している。
【0056】
LED36が発光すると、その光は光取込み面32aから取り込まれて導光体32の内部へ導かれ、反射シート34や導光体32の壁面で反射しながら伝播する間に光出射面32bから拡散シート33を通して外部へ平面光として出射する。
【0057】
液晶装置1は以上のように構成されているので、太陽光、室内光等といった外部光が十分に明るい場合には、図2において、第2基板7b側から外部光が液晶パネル2の内部へ取り込まれ、その光が液晶Lを通過した後に反射膜12で反射して再び液晶Lへ供給される。液晶Lはこれを挟持する電極14a及び14bによってR,G,Bの絵素ピクセルごとに配向制御されており、よって、液晶Lへ供給された光は絵素ピクセルごとに変調され、その変調によって偏光板17bを通過する光と、通過できない光とによって液晶パネル2の外部に文字、数字等といった像が表示される。これにより、反射型の表示が行われる。
【0058】
他方、外部光の光量が十分に得られない場合には、LED36が発光して導光体32の光出射面32bから平面光が出射され、その光が反射膜12に形成された開口21を通して液晶Lへ供給される。このとき、反射型の表示と同様にして、供給された光が配向制御される液晶Lによって絵素ピクセルごとに変調され、これにより、外部へ像が表示される。これにより、透過型の表示が行われる。
【0059】
本実施形態に係る液晶装置1に関して、図1に示す第1基板7aの基板張出し部7c上に液晶駆動用IC3a及びFPC4が接続された状態において、矢印Dに相当する部分の金属配線の接続状況を拡大して示すと、図4の通りである。図4において、基板張出し部7c上に設けられた各金属端子配線14eはAPC合金によって形成されている。また、本実施形態では、これらの金属端子配線14eに異なる大きさの電圧V1〜V4が印加されるようになっており、それらの大きさは、例えば
V1>V2>V3>V4
の関係に設定されている。
【0060】
そして、印加電圧が高い金属配線14eと印加電圧が低い金属配線14eとが隣り合う場合には、それらの金属配線14eの間に、導電性酸化物であるITOによって形成されたガード配線29が介在されている。図4では、V1とV2との間、V2とV3との間、そしてV3とV4との間に、それぞれ、ガード配線29が設けられた状態を示している。なお、符号3aは液晶駆動用ICであり、符号39は液晶駆動用IC3aに形成されたバンプすなわち端子を示している。
【0061】
金属配線14eが隣り合う場合であっても、それらに印加される電圧が等しいときには、それらの金属配線の間にはガード配線が設けられていない。図4では、電圧V4が複数個互いに隣り合って配列されていて、それらの間にはガード配線29が設けられない状態を示してある。
【0062】
一般に、APC合金から成る金属配線14eが隣り合っていて、それらの間に電位差が生じる場合、すなわち、それらの金属配線間に陽極と陰極の関係が生じている場合、何等の措置も施さなければ、高電圧が印加される陽極側の金属配線14eが腐食によって損傷することがある。これに対し、本実施形態のように、陽極側金属配線と陰極側金属配線との間に導電性酸化物であるITOを介在させれば、陽極側金属配線14eに腐食が発生することを防止できる。
【0063】
特に、本実施形態では、陽極側金属配線14eの全体に導電性酸化物であるITOを被せてあるので、その陽極側金属配線の腐食をより一層確実に防止できる。なお、陽極側金属配線14eに被せるITOはその陽極側金属配線の全体ではなくてその一部であっても同様の効果を得ることができる。さらに、本実施形態では、陽極側金属配線14eを被覆するITOとガード配線29を形成するITOとを一体につなげてあって、ガード配線29が陽極側と同電位になっているので、陽極側金属配線14eに腐食が発生することを、さらに一層確実に防止できる。
【0064】
以上のように、金属配線14eをAPC合金によって形成すれば、このAPC合金は電気抵抗値が低いので、金属配線14eが長いパターンとして形成される場合でも、全体の抵抗値を低く抑えることができ、このため、FPC4上の回路26と液晶駆動用IC3aとの間で信号の授受を安定して行うことが可能となる。しかも、金属配線14eがAPC合金によって形成される場合には、陽極側の金属配線が腐食によって損傷する可能性が高いのであるが、本実施形態のように陽極側金属配線と陰極側金属配線との間に導電性酸化物を介在させることにより、そのような金属配線の腐食の問題も解消できる。
【0065】
また、図4のように陽極側金属配線14eと陰極側金属配線14eとの間に導電性酸化物のガード配線29を介在させるという配線構造は、図1における液晶駆動用IC3aに関する金属配線14eだけに適用する場合に限られず、もう一方の液晶駆動用IC3bに関する金属配線14fに対しても同様に採用することができる。この場合、液晶駆動用IC3bはFPC4から遠く離れた位置に置かれるので、金属配線14fの引き回し長さは長くなる傾向にある。
【0066】
仮に、金属配線14fに相当する長い配線パターンをITO等といった酸化物によって形成するものとすれば、その長い配線パターンの電気抵抗値が高くなり過ぎて、液晶駆動用IC3bを安定して駆動できなくなるおそれがある。これに対し、本実施形態では金属配線14fを電気抵抗値の低いAPC合金によって形成しているので、金属配線14fの電気抵抗値は低く抑えられ、よって、液晶駆動用IC3bを安定して駆動できる。しかも、この金属配線14fに関しても陽極側金属配線と陰極側金属配線との間に導電性酸化物であるITOを介在させることができ、これにより、陽極側金属配線に腐食が発生することを確実に防止できる。
【0067】
なお、ガード配線29の長さは、必要に応じて適宜に設定できる。例えば、図4に示すように、端子配線14eとほぼ同じ長さに形成しても良いし、あるいは、端子配線14eに関して腐食が発生し易いと考えられる部分に対応して部分的に形成することもできる。
【0068】
(第2実施形態)
図5は、図4に示した金属配線の改変例を示している。図5に示す複数の金属配線14eに関して異なる大きさの電圧V1〜V4が印加されること、そして、高電圧が印加される陽極側金属配線14eと相対的に低い電圧が印加される陰極側金属配線14eとの間に導電性酸化物であるITOから成るガード配線29が介在配置されることは、図4に示した実施形態と同じである。
【0069】
図5に示す本実施形態が図4に示した実施形態と異なる点は、金属配線14eの上からITOを除去したことである。このように、金属配線14eの上にITOを積層しない場合でも、陽極側金属配線に腐食が発生することを防止できる。
【0070】
(第3実施形態)
図6は、図4に示した金属配線の他の改変例を示している。図6に示す複数の金属配線14eに関して異なる大きさの電圧V1〜V4が印加されること、高電圧が印加される陽極側金属配線14eと相対的に低い電圧が印加される陰極側金属配線14eとの間に導電性酸化物であるITOから成るガード配線29が介在配置されること、そして金属配線14eの上にガード配線29と同じITOが積層被覆されること等は、図4に示した実施形態と同じである。
【0071】
図6に示す本実施形態が図4に示した実施形態と異なる点は、ガード配線29と金属配線14e上のITO被覆層41との間のつながりが解除されていて、ガード配線29が電位の無い状態、すなわち無電位状態に置かれていることである。このようにガード配線29を無電位状態に置いた場合にも、陽極側金属配線に腐食が発生することを防止できる。
【0072】
(第4実施形態)
図7及び図8は、本発明に係る配線基板の他の実施形態を示している。但し、ここに示す配線基板の構造は図1に示す液晶装置1において、第1基板7aの基板張出し部7cとFPC4の金属配線端子27部分との接続部分に適用されたものである。
【0073】
ここに示す実施形態では、図7(a)に示す第1基板7aが1つの配線基板要素として機能し、図7(b)に示すFPC4が他の1つの配線基板要素として機能し、これらの配線基板要素を図8に示すように互いに接続することにより、具体的には図1に示すようにACF22を用いてFPC4を第1基板7aの基板張出し部7cに接続することにより、一体となった第1基板7a及びFPC4によって1つの配線基板が構成される。
【0074】
本実施形態では、図7(a)に示すように、基板張出し部7cの表面にはAPC合金等といった金属材料によって金属配線14eが形成され、それらの金属配線14eの上に導電性酸化物であるITOによって形成された被覆層41が積層される。一方、基板張出し部7cに接続されるFPC4の金属配線端子27に関しては、高電圧が印加される端子すなわち陽極側端子と、相対的に低い電圧が印加される端子すなわち陰極端子との間に導電性酸化物であるITOによって形成されたガード配線29が設けられる。本実施形態では、ガード配線29が金属配線端子27に接続されてそれらが同電位になっているが、この接続を解除してガード配線29を無電位状態に置くこともできる。
【0075】
本実施形態では、基板張出し部7c上の金属配線14eとFPC4上の金属配線端子27とが以上のように構成されているので、基板張出し部7cとFPC4とを互いに接続すると、図8に示すように、基板張出し部7c上の陽極側金属配線14eと陰極側金属配線14eとの間に結果的にFPC4上のガード配線29が位置することになる。この結果、陽極となったときに腐食しやすいAPC金属等によって金属配線14eが形成されている場合でも、陽極側金属配線14eと陰極側金属配線14eとの間に位置するガード配線29の作用により、そのような腐食の問題を解消できる。
【0076】
(第5実施形態)
図9及び図10は、本発明に係る表示装置の一例である液晶装置の他の実施形態を示している。図9は、図1に示した液晶装置1の側面断面構造を示す図である図2に対応する断面構造を示す断面図である。図9に示す液晶装置51の概略の外観構造は図1に示した先の実施形態とほぼ同じであるので、この液晶装置51に関する斜視表示は省略する。また、図9において図2と同じ部材は同じ符号を用いて示すことにしてその部材についての説明は省略する。
【0077】
図9に示す本実施形態に係る液晶装置51は、単純マトリクス方式及び半透過反射型でフルカラー表示を行う方式の液晶装置であることに関して図2に示した先の実施形態と同じである。本液晶装置51が図2に示した液晶装置1と異なる点は、図2の液晶装置1で用いた内面反射膜12に代えて、第1電極14aのそれ自体を光反射性材料、例えばAPC合金、Cr等によって形成することにより、第1電極14aそれ自体を内面反射膜として用いたことである。つまり、本実施形態では、第1電極14aのそれ自身が酸化物ではない金属配線として形成されている。
【0078】
具体的には、本液晶装置51において、第1基板7aは、基材11aの内側表面(図9の上側表面)に矢印A方向から見てストライプ状の第1電極14aを形成し、その上に配向膜16aを形成し、さらに基材11aの外側表面(図9の下側表面)に偏光板17aを貼着等によって装着することによって形成される。APC合金等によって形成された第1電極14aに関しては、図10に示すように、第1電極14aと第2電極14bとの交差点である各絵素ピクセルに対応する位置の第1電極14aのそれ自体に開口21が形成されている。結果的に、開口21は図9の矢印A方向から見て、絵素ピクセルと同じドット・マトリクス状に配列されている。
【0079】
本実施形態に係る液晶装置51は以上のように構成されているので、太陽光、室内光等といった外部光が十分に明るい場合には、図9において、第2基板7b側から外部光が液晶パネル2の内部へ取り込まれ、その光が液晶Lを通過した後に第1電極14aで反射して再び液晶Lへ供給される。液晶Lはこれを挟持する電極14a及び14bによってR,G,Bの絵素ピクセルごとに配向制御されており、よって、液晶Lへ供給された光は絵素ピクセルごとに変調され、その変調によって偏光板17bを通過する光と、通過できない光とによって液晶パネル2の外部に文字、数字等といった像が表示される。これにより、反射型の表示が行われる。
【0080】
他方、外部光の光量が十分に得られない場合には、LED36が発光して導光体32の光出射面32bから平面光が出射され、その光が第1電極14aに形成された開口21を通して液晶Lへ供給される。このとき、反射型の表示と同様にして、供給された光が配向制御される液晶Lによって絵素ピクセルごとに変調され、これにより、外部へ像が表示される。これにより、透過型の表示が行われる。
【0081】
本実施形態では、第1電極14aをAPC合金等といった金属配線として形成したので、図1において、第1電極14aと一体であってシール材8の外側へ延びる引出し配線14cもAPC合金等といった金属配線として形成されている。また、シール材8の中に分散された導通材9を介して第2基板7b上の第2電極14bに導通する引出し配線14dもAPC合金等といった金属配線として形成されている。
【0082】
図2に示した実施形態では、図1の基板張出し部7cにおいて、液晶駆動用IC3a及び3bの出力側配線となる引出し配線14c及び14dはITOすなわち酸化物によって形成され、入力側配線となる金属配線14e及び14fはAPC合金等といった金属配線によって形成されていた。そして、それらの金属配線14e及び14fに関して、特に陽極側となる金属配線に腐食が発生することを防止するために、図4、図5、図6、図7及び図8等に示したように、陽極側金属配線と陰極側金属配線との間に導電性酸化物から成るガード配線29を介在させるという配線構造を採用して、陽極側金属配線の腐食を防止した。
【0083】
これに対し、図9に示す本実施形態では、図1において、端子側の金属配線14e及び14fに限られず、引出し配線14c及び14dも金属配線によって形成されているので、引出し配線14c及び14dに関しても陽極として作用するものに腐食が発生する可能性がある。この腐食を防止するため、図9に示す本実施形態においては、例えば図11に示すように、液晶駆動用IC3a及び3bの出力側バンプ59aに接続される金属配線としての引出し配線14c及び14dの各配線間に、ITO等といった導電性酸化物から成るガード配線29を形成してある。
【0084】
なお、ガード配線29を金属配線の引出し配線14c及び14dに介在させる形態は、図11に示した形態に限られず、図4、図5、図6、図7及び図8等に示した各種の配線構造を採用することもできる。また、引出し配線14cはそのまま有効表示領域B内の第1電極14aにつながっていて、第1電極14aも金属配線によって形成されているので、ガード配線29は引出し配線14cに対応する部分だけに設けるのではなくて、第1電極14aに対応する部分にまで延ばすこともできる。また、図11において、液晶駆動用IC3a及び3bの入力側バンプ59bに接続される配線に関しては、図4、図5、図6、図7及び図8等に示した配線構造と同じ配線構造を採用できる。
【0085】
(第6実施形態)
図12は、本発明に係る半導体チップの一実施形態及びその半導体チップを好適に使用できる配線基板の一実施形態を示している。なお、図12に示す配線構造は必ずしも図1に示す液晶装置1に限って適用されるものではないが、仮にこの配線構造を図1に示す液晶装置1の液晶駆動用IC3aの部分に適用した場合を考えると、図12に示す構造は図1において矢印Eのように第1基板7aの裏面方向から液晶駆動用IC3aを見た場合に相当する。
【0086】
これ以降、半導体チップ61を図1の液晶駆動用IC3aとして用いる場合を例に挙げて図12に基づいて説明する。半導体チップ61は複数のバンプ、具体的には複数の出力側バンプ69a及び複数の入力側バンプ69bを有する。これらのバンプの数は図示の例に限られず、より多く又はより少なくすることができる。
【0087】
半導体チップ61はACF22によって第1基板7aの基材11aに接着される。基材11aの表面には複数の引出し配線14cが互いに間隔を開けてストライプ状に形成される。これらの引出し配線14cは図1において第1電極14aへと延びる。また、半導体チップ61に関して引出し配線14cの反対側において基材11aの表面に複数の端子配線14eが互いに間隔を開けてストライプ状に形成される。
【0088】
引出し配線14c及び端子配線14eは、いずれもAPC合金、Cr,Au,Al,Nd,Ti等といった金属によって形成される。そして、これらの引出し配線14c及び端子配線14eの隣り合うものの間には、それぞれ、ITO等といった導電性酸化物によって形成されたガード配線29が形成される。そして、半導体チップ61の内部に形成される回路は、引出し配線14cに接続されるバンプ及び端子配線14eに接続されるバンプのそれぞれを低電圧端子とし、それらの低電圧バンプに隣り合うバンプ、すなわちガード配線29に接続されるバンプを高電圧端子とするように回路構成されている。図では、各高電圧バンプが配線63によって半導体チップ61の内部において同電位の高電圧に設定されている状態を示してある。
【0089】
本実施形態では、引出し配線14cの間に配置されたガード配線29は通電に寄与することのないダミー配線として形成されているが、これを何等かの信号を伝送するための信号線や、各種電子部品を駆動するための駆動電圧を通電するための通電線等として使用しても良いことはもちろんである。
【0090】
以上のように、本実施形態では、半導体チップ61のバンプ69aのバンプ列及びバンプ69bのバンプ列が低電圧端子と高電圧端子とを交互に配列することによって形成され、さらに、低電圧端子に引出し配線14c及び端子配線14eを接続し、そして高電圧端子にガード配線29を接続している。このような配線構造によれば、金属配線14c及び14eのうち互いに隣り合うものの間に導電性酸化物から成るガード配線29を介在させるので、これらの金属配線のうち陽極として作用するものに腐食が発生することを防止できる。
【0091】
また特に、本実施形態では、半導体チップ61のバンプ列を高電圧端子と低電圧端子とが交互に並ぶように設定したので、高電圧バンプにガード配線29を接続すると取り決めておけば、金属配線14c及び金属端子配線14eに腐食が発生することを、より一層確実に防止できる。
【0092】
(第7実施形態)
図13及び図14は、本発明に係る表示装置をEL装置として実現した場合の一実施形態を示している。ここに示すEL装置71は、アクティブ素子を用いない単純マトリクス方式であって、単色のEL発光層を用いる単色モノクロ表示方式のEL装置である。
【0093】
このEL装置71は、透明なガラス、透明なプラスチック等によって形成された基板77を有し、その基板77の表面には、図14に示すように、矢印A方向から見てストライプ状の第1電極74aが形成され、その上に単色のEL発光層Hが一様な厚さで平面的に形成され、さらにその上に矢印A方向から見てストライプ状の第2電極74bが積層して形成される。第1電極74aと第2電極74bとは互いに直交する関係となるように形成され、それらの交差点のところに画素が形成される。これらの画素は矢印A方向から見てドッド・マトリクス状に配列するものであり、このドット・マトリクス状に配列された複数の画素により有効表示領域Bが形成される。
【0094】
第1電極74aは、例えば、ITO等といった透明導電材によって形成される。また、第2電極74bは、例えば、APC合金,Cr,Au,Al,Nd,Ti等といった光反射性材料によって形成される。また、第2電極74bが形成された基板77の表面に矢印Aから見て環状にシール材78が形成され、そのシール材78によってカバー79が装着される。
【0095】
図13において、基板77の表面に形成された第1電極74aはシール材78の外側へ張り出す引出し配線74cを有する。この引出し配線74cは液晶駆動用IC73aの出力端子、すなわち出力バンプに、例えばACF等によって接続される。また、第2電極74bはシール材78の外側へ張り出す引出し配線74dを有する。この引出し配線74dは液晶駆動用IC73bの出力端子、すなわち出力バンプに、例えばACF等によって接続される。引出し配線74cは第1電極74aと同じITO、すなわち導電性酸化物によって形成され、引出し線74dは第2電極74bと同じAPC合金等といった反射性金属によって形成されている。
【0096】
また、基板77の辺端部には端子配線74e及び74fが形成され、これらの辺端部にFPC75a及び75b等といった配線接続要素が、例えばACF等といった導電接合要素によって接続されている。端子配線74e及び74fは、それぞれ、FPC75a及び75bに形成された端子配線に導通し、これにより、図示しない外部回路によって液晶駆動用IC73a及び73bが駆動される。端子配線74e及び74fは、例えば、APC合金等によって金属配線として形成されている。
【0097】
本実施形態のEL装置71は以上のように構成されているので、第1電極74aと第2電極74bとの間に流す電流を画素毎に制御して各画素を選択的に発光させることにより、有効表示領域B内に文字、数字等といった像を表示する。このとき、第2電極74bは反射膜としても機能する。
【0098】
本実施形態においては、図13において、APC合金等によって金属配線として形成された引出し配線74d、端子配線74e及び端子配線74fが、特に陽極として作用するものに関して腐食を生じるおそれがある。これを防止するため、これらの配線に関しては、図4、図5、図6、図7、図8及び図12で金属配線14eとガード配線29との関係として説明したように、引出し配線74d等といった複数の金属配線のうち互いに隣り合うものの間に導電性酸化物から成るガード配線を介在させてある。具体的な配線構造は、図4、図5、図6、図7、図8及び図12に示した各種の構造から選択して採用できる。
【0099】
なお、EL装置としては、上記実施形態のような単純マトリクス方式以外にアクティブマトリクス方式、すなわち、各画素をTFT(Thin Film Transistor)やTFD(Thin Film Diode)等といったアクティブ素子を用いて駆動する方式が考えられる。この場合には、図13及び図14において、基板77の内側表面にドット・マトリクス状に配列されるアクティブ素子を作り込み、第1電極74aをドット・マトリクス状に配列される画素電極として形成し、それらの画素電極を各アクティブ素子に接続させる。
【0100】
また、EL装置には、上記説明のような単色モノクロ表示以外にフルカラー表示を行うものがある。このフルカラー表示を行う構造としては各種の構造があるが、その1つとして、R(赤)、G(緑)、B(青)の各色を発光するEL発光絵素を平面的に並べてEL発光層を形成する構造が考えられる。
【0101】
本発明のように、複数の金属配線間に導電性酸化物から成るガード配線を介在させるという構成は、上記のようなアクティブマトリクス方式のEL装置や、フルカラー表示方式のEL装置等といった各種のEL装置に対して適用できることは、もちろんである。
【0102】
(第8実施形態)
図15は、本発明に係る電子機器の一実施形態を示している。ここに示す電子機器は、表示情報出力源80、表示情報処理回路81、電源回路82、タイミングジェネレータ83、そして表示装置としての液晶装置84を有する。また、液晶装置84は液晶パネル85及び駆動回路86を有する。液晶装置84は、例えば図1に示した液晶装置1を用いて構成できる。
【0103】
表示情報出力源80は、ROM(Read Only Memory)、RAM(Random Access Memory)等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ83によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路81に供給する。
【0104】
表示情報処理回路81は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号CLKと共に駆動回路86へ供給する。駆動回路86は走査線駆動回路、データ線駆動回路、検査回路等を含んで構成される。また、電源回路82は各構成要素に所定の電圧を供給する。
【0105】
図16は、本発明に係る電子機器の一実施形態である携帯電話機を示している。この携帯電話機は電気制御系としては図15に示す実施形態を用いて構成できる。ここに示す携帯電話機90は、複数の操作ボタン91と、液晶装置92とを有する。液晶装置92は、例えば図1に示した液晶装置1を用いて構成できる。
【0106】
図15に示した電子機器でも、図16に示した電子機器でも、液晶装置として図1に示した液晶装置、すなわち配線基板の構造として図4、図5、図6、図7図8及び図12等に示したような、金属配線間に導電性酸化物から成るガード配線を介在させる配線構造を採用したので、電極腐食による表示品質の低下を防止できる構造となっている。
【0107】
また、図15及び図16に示す電子機器に関しては、それに内蔵される液晶装置に限られず、液晶装置以外の構成要素の中に配線基板が含まれる場合には、その配線基板に関しても図4、図5、図6、図7図8及び図12等に示したような配線基板構造を採用できる。
【0108】
(その他の実施形態)
以上、好ましい実施形態を挙げて本発明を説明したが、本発明はその実施形態に限定されるものでなく、請求の範囲に記載した発明の範囲内で種々に改変できる。
【0109】
例えば、図1に示した液晶装置は単なる一例であって、本発明に係る配線構造を適用できる液晶装置は図1に示す構造以外にも種々考えられる。例えば、図1の液晶装置は単純マトリクス方式の駆動方法を採用したものであるが、これをアクティブマトリクス方式の駆動方法に代えることもできる。
【0110】
また、図1の液晶装置では、1つの基板である第1基板7aにだけ引出し配線14c及び14d並びに端子配線14e及び14fを形成したが、第2基板7bにも第1基板7aの外側へ張り出す基板張出し部を形成し、第1基板7a側の基板張出し部と第2基板7b側の基板張出し部の両方に引出し配線や端子配線等を形成することもできる。
【0111】
また、図1や図9の液晶装置では、液晶パネル2の内面に反射膜を配置した構図の、いわゆる内面反射型の液晶装置を例に挙げたが、反射膜を液晶パネルの外側に配置する構造の、いわゆる外面反射型の液晶装置に対しても本発明を適用できる。
【0112】
【発明の効果】
以上に説明したように、本発明に係る配線基板、表示装置及び電子機器によれば、隣り合う金属配線の間に導電性酸化物から成るガード配線を介在させるので、隣り合う金属配線間に電位差が生じる場合、すなわち陽極と陰極の関係が生じる場合であっても、陽極側の金属配線の腐食を防止でき、これにより、配線基板の電気的特性を長期間にわたって良好に維持できる。また、本発明に係る半導体チップによれば、上記のような配線構造を容易に構築できる。
【図面の簡単な説明】
【図1】本発明に係る配線基板を用いて形成された表示装置の一例である液晶装置の一実施形態を分解状態で示す斜視図である。
【図2】図1に示す液晶装置のII−II線に従った側面断面構造を示す断面図である。
【図3】図2に示す液晶装置で用いられる反射膜の一部分を示す平面図である。
【図4】図1に示す液晶装置で用いられる配線基板であって、本発明に係る配線基板の一実施形態を示す平面図である。
【図5】本発明に係る配線基板の他の実施形態を示す平面図である。
【図6】本発明に係る配線基板のさらに他の実施形態を示す平面図である。
【図7】本発明に係る配線基板のさらに他の実施形態を分解状態で示す平面図であって、一対の配線基板要素を個々に示す図である。
【図8】図7に示す一対の配線基板要素を組み合わせた状態を示す平面図である。
【図9】本発明に係る配線基板を用いて形成された表示装置の一例である液晶装置の他の実施形態を示す断面図である。
【図10】図9に示す液晶装置において反射膜としても機能する電極の一部分を示す平面図である。
【図11】本発明に係る配線基板のさらに他の実施形態を示す平面図である。
【図12】本発明に係る半導体チップの一実施形態及び本発明に係る配線基板の一実施形態を示す平面図である。
【図13】本発明に係る配線基板を用いて形成された表示装置の一例であるEL装置の一実施形態を分解状態で示す斜視図である。
【図14】図13に示すEL装置のXIV−XIV線に従った側面断面構造を示す断面図である。
【図15】本発明に係る電子機器の一実施形態を示すブロック図である。
【図16】本発明に係る電子機器の他の一実施形態を示す斜視図である。
【図17】本発明に係る配線基板の一実施形態を示す斜視図である。
【符号の説明】
1 液晶装置(表示装置)
2 液晶パネル
3a,3b 液晶駆動用IC(半導体チップ)
4 FPC(配線基板要素)
6 照明装置
7a,7b 基板
7c 基板張出し部
8 シール材
14a,14b 電極
14c,14d 引出し配線
14e,14f 端子配線
23 樹脂フィルム
27 金属配線端子
29 ガード配線
32 導光体
32a 光取込み面
32b 光出射面
41 被覆層
51 液晶装置
59a,59b バンプ(端子)
61 半導体チップ
63 配線
69a,69b バンプ(端子)
71 EL装置(表示装置)
74a,74b 電極
74a,74d 引出し配線
74e,74f 端子配線
75a,75b FPC
77 基板
B 有効表示領域
H EL発光層
L 液晶

Claims (19)

  1. 基板上に複数の金属配線を形成して成る配線基板において、前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が形成され、
    前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする配線基板。
  2. 互いに接続される一対の配線基板要素を有する配線基板において、
    前記一対の配線基板要素の一方に形成された複数の金属配線と、
    前記一対の配線基板要素の他方に形成されていて導電酸化物から成る少なくとも1つのガード配線とを有し、
    前記一対の配線基板要素が互いに接続されることにより、前記ガード配線が前記複数の金属配線の間に位置し、
    前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする配線基板。
  3. 請求項1又は請求項2において、前記ガード配線は、互いに隣り合う前記一対の金属配線のうちの陽極側に接続されることを特徴とする配線基板。
  4. 請求項1から請求項3の少なくとも1つにおいて、前記金属配線は、Au,Ag,Pd,Cu,Cr,Al,Nd,Tiのいずれか1つ又はそれらを含む合金であることを特徴とする配線基板。
  5. 請求項1から請求項4の少なくとも1つにおいて、前記導電性酸化物はITO又は酸化スズを含むことを特徴とする配線基板。
  6. 基板上に形成された複数の金属配線と、前記基板上に実装された半導体チップとを有する配線基板において、
    前記複数の金属配線の少なくとも一対の間に導電性酸化物から成るガード配線を有し、
    該ガード配線は前記半導体チップの高電圧端子に接続され、該ガード配線に隣り合う前記金属配線は前記半導体チップの低電圧端子に接続され、前記ガード配線はダミー配線として形成されていることを特徴とする配線基板。
  7. 請求項1から請求項6の少なくとも1つの配線基板を用いて構成されること特徴とする表示装置。
  8. 有効表示領域の外側の基板上に配置された複数の金属配線を有する表示装置において、
    前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が設けられ、
    前記金属配線の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする表示装置。
  9. 有効表示領域内の基板上に配置された複数の電極を有する表示装置において、
    前記複数の電極のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線が設けられ、
    前記電極の上の一部又は全部に前記ガード配線と同一の導電酸化物が積層されることを特徴とする表示装置。
  10. 請求項8又は請求項9において、前記有効表示領域内の一対の基板上に、互いに対向する複数の第1電極及び第2電極と、それらの第1電極と第2電極とによって挟持される電気光学物質と、前記有効表示領域の外側に配置された複数の金属配線とを有し、
    前記電気光学物質は液晶であり、
    前記複数の第1電極及び第2電極は前記液晶を挟んで互いに対向する一対の基板の表面にそれぞれ形成され、
    前記一対の基板の少なくとも一方は他方の基板から張り出す基板張出し部を有し、
    前記金属配線は前記基板張出し部に形成される
    ことを特徴とする表示装置。
  11. 請求項8又は請求項9において、前記有効表示領域内に互いに対向する複数の第1電極及び第2電極と、それらの第1電極と第2電極とによって挟持される電気光学物質と、前記有効表示領域の外側に配置された複数の金属配線とを有し、
    前記電気光学物質は通電によって発光するEL発光層を含んで形成され、
    前記複数の第1電極及び第2電極は前記EL発光層を挟んで共通の基板上に順次に積層され、
    前記金属配線は前記有効表示領域の外側の前記基板上に形成される
    ことを特徴とする表示装置。
  12. 請求項8において、前記ガード配線は、互いに隣り合う前記一対の金属配線の陽極側に接続されることを特徴とする表示装置。
  13. 請求項9から請求項11の少なくとも1つにおいて、前記ガード配線は、互いに隣り合う前記一対の電極の陽極側に接続されることを特徴とする表示装置。
  14. 請求項8から請求項13の少なくとも1つにおいて、前記金属配線又は前記電極は、Au,Ag,Pd,Cu,Cr,Al,Nd,Tiのいずれか1つ又はそれらを含む合金であることを特徴とする表示装置。
  15. 請求項8から請求項14の少なくとも1つにおいて、前記導電性酸化物はITO又は酸化スズを含むことを特徴とする表示装置。
  16. 回路を内蔵し外部へ向けて複数の端子が露出する半導体チップにおいて、前記複数の端子は交互に配列された低電圧端子と高電圧端子とを含み、
    前記低電圧端子には金属配線が接続され、前記高電圧端子には導電性酸化物から成るガード配線が接続され、該ガード配線はダミー配線として形成されていることを特徴とする半導体チップ。
  17. 請求項16の半導体チップが基板上に実装されることを特徴とする配線基板。
  18. 請求項17の配線基板を用いて構成されること特徴とする表示装置。
  19. 像を表示する表示装置と、該表示装置の内部又は外部に設けられる配線基板とを有する電子機器において、
    前記配線基板は、基板上に複数の金属配線を形成して成り、前記複数の金属配線のうち互いに隣り合う少なくとも一対の間に、導電性酸化物から成るガード配線を形成したことを特徴とする電子機器。
JP2000326073A 2000-10-25 2000-10-25 配線基板、表示装置、半導体チップ及び電子機器 Expired - Fee Related JP3695307B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000326073A JP3695307B2 (ja) 2000-10-25 2000-10-25 配線基板、表示装置、半導体チップ及び電子機器
TW090125815A TWI239420B (en) 2000-10-25 2001-10-18 Substrate, display device, semiconductor chip, and electronic equipment
CNB01137148XA CN1174279C (zh) 2000-10-25 2001-10-24 布线基板、显示装置、半导体芯片及电子机器
US10/000,841 US7148427B2 (en) 2000-10-25 2001-10-24 Wiring substrate, display device, semiconductor chip, and electronic equipment
KR10-2001-0065646A KR100454516B1 (ko) 2000-10-25 2001-10-24 배선 기판, 표시 장치, 및 전자 기기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326073A JP3695307B2 (ja) 2000-10-25 2000-10-25 配線基板、表示装置、半導体チップ及び電子機器

Publications (2)

Publication Number Publication Date
JP2002134851A JP2002134851A (ja) 2002-05-10
JP3695307B2 true JP3695307B2 (ja) 2005-09-14

Family

ID=18803329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326073A Expired - Fee Related JP3695307B2 (ja) 2000-10-25 2000-10-25 配線基板、表示装置、半導体チップ及び電子機器

Country Status (5)

Country Link
US (1) US7148427B2 (ja)
JP (1) JP3695307B2 (ja)
KR (1) KR100454516B1 (ja)
CN (1) CN1174279C (ja)
TW (1) TWI239420B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180479B2 (en) * 2001-10-30 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Signal line drive circuit and light emitting device and driving method therefor
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004317924A (ja) 2003-04-18 2004-11-11 Advanced Display Inc 表示装置および表示装置の製造方法
JP4788100B2 (ja) * 2003-12-19 2011-10-05 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置および電子機器
JP4485460B2 (ja) * 2004-12-16 2010-06-23 三井金属鉱業株式会社 フレキシブルプリント配線板
JP4824937B2 (ja) * 2005-03-14 2011-11-30 株式会社神戸製鋼所 電気配線対あるいは電極対の配置方法
JP2007003965A (ja) * 2005-06-27 2007-01-11 Mitsubishi Electric Corp 画像表示装置
CN100493293C (zh) * 2005-12-23 2009-05-27 群康科技(深圳)有限公司 平面显示器
JP4254883B2 (ja) * 2006-05-29 2009-04-15 エプソンイメージングデバイス株式会社 配線基板、実装構造体及びその製造方法
KR101274939B1 (ko) * 2006-06-30 2013-06-18 엘지디스플레이 주식회사 구동회로 및 이를 구비한 액정모듈
TWI330279B (en) * 2006-09-20 2010-09-11 Au Optronics Corp Liquid crystal display panel
JP2009258655A (ja) * 2008-03-24 2009-11-05 Epson Imaging Devices Corp 実装構造体、電気光学装置及び電子機器
CN101546053B (zh) * 2008-03-24 2012-02-29 索尼公司 安装结构体、电光装置及电子设备
JP2009251101A (ja) * 2008-04-02 2009-10-29 Dainippon Printing Co Ltd 表示装置用電極フィルムおよび表示装置用電極フィルムの製造方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP5477109B2 (ja) * 2010-03-29 2014-04-23 株式会社デンソー 配線基板
KR101326970B1 (ko) * 2011-11-29 2013-11-13 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
US9639214B2 (en) 2013-07-22 2017-05-02 Synaptics Incorporated Utilizing chip-on-glass technology to jumper routing traces
TWI634340B (zh) 2016-12-30 2018-09-01 友達光電股份有限公司 積體電路結構、顯示器件模組及其檢測方法
KR102446077B1 (ko) * 2017-12-29 2022-09-21 엘지디스플레이 주식회사 전계 발광 표시장치
JP2019139073A (ja) 2018-02-09 2019-08-22 株式会社ジャパンディスプレイ 表示装置及び配線基板
KR102579893B1 (ko) * 2018-04-20 2023-09-18 삼성디스플레이 주식회사 표시 장치
JP6795014B2 (ja) * 2018-07-27 2020-12-02 セイコーエプソン株式会社 電気光学装置、電子機器、および実装構造体
CN109116605A (zh) * 2018-09-14 2019-01-01 惠科股份有限公司 一种显示面板及其制造方法
KR102631177B1 (ko) * 2018-12-28 2024-01-29 엘지디스플레이 주식회사 전계 발광 조명장치
US20220344439A1 (en) * 2020-04-23 2022-10-27 Chengdu Boe Optoelectronics Technology Co., Ltd. Anti-corrosion circuit, array substrate and electronic device
CN113589600B (zh) * 2021-06-24 2023-03-28 上海中航光电子有限公司 一种显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3560177B2 (ja) * 1994-07-25 2004-09-02 カシオ計算機株式会社 液晶表示モジュール
JP3276545B2 (ja) * 1995-10-03 2002-04-22 シャープ株式会社 アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置
JPH09304785A (ja) * 1996-05-16 1997-11-28 Canon Inc 配線基板、その製造方法及び該配線基板を備えた液晶素子
JP3119586B2 (ja) * 1996-06-28 2000-12-25 日本電気株式会社 電荷転送装置及びその製造方法
JP3148129B2 (ja) * 1996-08-07 2001-03-19 株式会社日立製作所 アクティブマトリクス基板とその製法および液晶表示装置
JPH09120080A (ja) * 1996-10-03 1997-05-06 Seiko Epson Corp 液晶パネル構造
JPH10215039A (ja) 1997-01-31 1998-08-11 Toyota Motor Corp 電子回路用配線基板
JPH1138434A (ja) * 1997-07-22 1999-02-12 Hitachi Ltd 液晶表示装置
JP2000082588A (ja) * 1997-09-22 2000-03-21 Fuji Electric Co Ltd 有機発光素子およびその製造方法
JP3711398B2 (ja) * 1997-11-12 2005-11-02 カシオ計算機株式会社 配線基板
JP4153091B2 (ja) * 1998-07-10 2008-09-17 株式会社ルネサステクノロジ 半導体記憶装置
JP2000294897A (ja) 1998-12-21 2000-10-20 Seiko Epson Corp 回路基板ならびにそれを用いた表示装置および電子機器
JP2000221537A (ja) 1999-02-02 2000-08-11 Seiko Epson Corp 電気光学装置、その製造方法並びにそれを備えた電子機器
JP2000252597A (ja) 1999-02-25 2000-09-14 Sanyo Electric Co Ltd プリント基板
JP3485087B2 (ja) * 1999-12-27 2004-01-13 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
TWI239420B (en) 2005-09-11
CN1350201A (zh) 2002-05-22
KR100454516B1 (ko) 2004-11-05
KR20020032362A (ko) 2002-05-03
US20020089634A1 (en) 2002-07-11
JP2002134851A (ja) 2002-05-10
CN1174279C (zh) 2004-11-03
US7148427B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP3695307B2 (ja) 配線基板、表示装置、半導体チップ及び電子機器
JP3702859B2 (ja) 電気光学装置及び電子機器
JP3757840B2 (ja) 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器
JP3702858B2 (ja) 電気光学装置及び電子機器
JP3744450B2 (ja) 電気光学装置、駆動用ic及び電子機器
KR100435796B1 (ko) 기판 단자 구조, 액정 장치 및 전자기기
JP3896933B2 (ja) 電気光学装置および電子機器
WO2001026079A1 (en) Electrooptic device, method for manufacturing electrooptic device, and electronic apparatus
KR101722625B1 (ko) 백라이트 유닛 및 이를 이용한 액정표시장치
KR100562612B1 (ko) 배선 기판 및 그 제조 방법, 전기 광학 장치 및 그 제조 방법, 및 전자 기기 및 그 제조 방법
JP4013503B2 (ja) 電気光学パネルの検査方法
JP2004111808A (ja) 配線基板、電気光学装置及び電子機器
US20060256064A1 (en) Liquid crystal display device
JP2002040458A (ja) 液晶装置および電子機器
JP2003222898A (ja) 液晶表示装置
JP5013524B2 (ja) バックライトユニット及び液晶表示装置
JP2011023510A (ja) 基板の接続構造、及び表示装置
JP2004152984A (ja) 配線基板、電気光学装置及び電子機器
JP2002323865A (ja) 電気光学装置及び電子機器
JP2005037957A (ja) 電気光学装置、その製造方法及び電子機器
JP4120655B2 (ja) 電気光学装置及び電子機器
JP2004095873A (ja) 配線基板、電気光学装置及び電子機器
KR20070032531A (ko) 표시 장치
KR20080045414A (ko) 표시 장치
JP2000258790A (ja) 液晶装置、液晶装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050620

R150 Certificate of patent or registration of utility model

Ref document number: 3695307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090708

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100708

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110708

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120708

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130708

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees