JP3276545B2 - アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置Info
- Publication number
- JP3276545B2 JP3276545B2 JP25664295A JP25664295A JP3276545B2 JP 3276545 B2 JP3276545 B2 JP 3276545B2 JP 25664295 A JP25664295 A JP 25664295A JP 25664295 A JP25664295 A JP 25664295A JP 3276545 B2 JP3276545 B2 JP 3276545B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal display
- wiring
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、画素を駆動する画
素駆動素子が形成されたアクティブマトリクス基板と共
通電極が形成された対向基板とで液晶層を挟持してなる
アクティブマトリクス型液晶表示パネル、及びアクティ
ブマトリクス型液晶表示装置に関するものである。
素駆動素子が形成されたアクティブマトリクス基板と共
通電極が形成された対向基板とで液晶層を挟持してなる
アクティブマトリクス型液晶表示パネル、及びアクティ
ブマトリクス型液晶表示装置に関するものである。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示パネル
は、複数のゲート信号線と、これらゲート信号線と交差
する複数のソース信号線と、各ゲート信号線及び各ソー
ス信号線の各交差部に配置された、画素を駆動する画素
駆動素子と、これら各画素駆動素子を介して上記マトリ
クス配線に接続された画素電極とを有するガラス等の透
明な絶縁性の基板（アクティブマトリクス基板）と、一
膜状の共通電極を有するガラス等の透明な絶縁性の基板
（対向基板）とを有しており、これら基板の間に、液晶
層が挟持されている。上記画素駆動素子としては、アモ
ルファスシリコンにより構成した薄膜トランジスタ（Ｔ
ＦＴ：Thin Film Transister) や、ＭＩＭ（Metal Insu
lator Metal)素子等がある。また、各ゲート信号線や各
ソース信号線、共通電極は、ＩＴＯ(Indium Tin Oxide)
膜等の透明電極膜からなる。
は、複数のゲート信号線と、これらゲート信号線と交差
する複数のソース信号線と、各ゲート信号線及び各ソー
ス信号線の各交差部に配置された、画素を駆動する画素
駆動素子と、これら各画素駆動素子を介して上記マトリ
クス配線に接続された画素電極とを有するガラス等の透
明な絶縁性の基板（アクティブマトリクス基板）と、一
膜状の共通電極を有するガラス等の透明な絶縁性の基板
（対向基板）とを有しており、これら基板の間に、液晶
層が挟持されている。上記画素駆動素子としては、アモ
ルファスシリコンにより構成した薄膜トランジスタ（Ｔ
ＦＴ：Thin Film Transister) や、ＭＩＭ（Metal Insu
lator Metal)素子等がある。また、各ゲート信号線や各
ソース信号線、共通電極は、ＩＴＯ(Indium Tin Oxide)
膜等の透明電極膜からなる。
【０００３】ところで、このようなアクティブマトリク
ス型液晶表示パネルでは特に、例えば液晶の配向方向を
制御する配向膜のラビング工程等のパネル製造工程で発
生する静電気によって、画素駆動素子が破壊され、特性
不良等が発生し易い。そこで、従来、ゲート信号線やソ
ース信号線が形成されるアクティブマトリクス基板に
は、静電気による上記した液晶表示パネルの損傷を防止
することを目的とした静電気対策として、各ゲート信号
線同士、及び各ソース信号線同士を短絡接続して同電位
にするショートリング配線が形成されている。
ス型液晶表示パネルでは特に、例えば液晶の配向方向を
制御する配向膜のラビング工程等のパネル製造工程で発
生する静電気によって、画素駆動素子が破壊され、特性
不良等が発生し易い。そこで、従来、ゲート信号線やソ
ース信号線が形成されるアクティブマトリクス基板に
は、静電気による上記した液晶表示パネルの損傷を防止
することを目的とした静電気対策として、各ゲート信号
線同士、及び各ソース信号線同士を短絡接続して同電位
にするショートリング配線が形成されている。
【０００４】図１０に上記ショートリング配線の配線例
を示す。図において、ショートリング配線３０（図中、
斜線にて示す）は、各ゲート信号線、或いは各ソース信
号線である各信号線３１の端部同士を接続するように、
透明基板３２の端部側に配設されている。
を示す。図において、ショートリング配線３０（図中、
斜線にて示す）は、各ゲート信号線、或いは各ソース信
号線である各信号線３１の端部同士を接続するように、
透明基板３２の端部側に配設されている。
【０００５】ところが、液晶表示パネルとして製品化す
る際には、各信号線３１を個別に動作させる必要がある
ので、当然に、各信号線３１同士を短絡させているショ
ートリング配線３０の切断が行われる。
る際には、各信号線３１を個別に動作させる必要がある
ので、当然に、各信号線３１同士を短絡させているショ
ートリング配線３０の切断が行われる。
【０００６】ショートリング配線３０の切断は、１枚の
透明基板３２から複数の液晶表示パネルを製造する場合
には、各液晶表示パネルを透明基板３２より分断する際
に実施され、通常は、図１１の破線にて示す分断ライン
３３に沿ってスクライブ、ダイシング等により透明基板
３２を切断することによって、透明基板３２の端部ごと
ショートリング配線３０が切断される（方法）。図１
３に、分断ライン３３に沿って切断を行なったアクティ
ブマトリクス基板の側面図を示す。
透明基板３２から複数の液晶表示パネルを製造する場合
には、各液晶表示パネルを透明基板３２より分断する際
に実施され、通常は、図１１の破線にて示す分断ライン
３３に沿ってスクライブ、ダイシング等により透明基板
３２を切断することによって、透明基板３２の端部ごと
ショートリング配線３０が切断される（方法）。図１
３に、分断ライン３３に沿って切断を行なったアクティ
ブマトリクス基板の側面図を示す。
【０００７】また、特開平４−２２１９２６号公報に
は、ショートリング配線をレーザーにより切断すること
が開示されており、この技術を採用して、図１２に示す
ように、透明基板３２から基板端面となる分断ライン３
４で液晶表示パネルごとの切り離しを行った後に、ショ
ートリング配線３０における各信号線３１と個々に接続
している配線部分（図中、クロスハッチにて示す）３５
をレーザー光により切断し、ショートリング配線３０を
切断する方法もある（方法）。図１４に、分断ライン
３４に沿って切断を行い、レーザー光により接続部分３
５を切断したアクティブマトリクス基板の側面図を示
す。尚、図中３０’は、ショートリング配線３０を切断
した後のショートリング残存線である。
は、ショートリング配線をレーザーにより切断すること
が開示されており、この技術を採用して、図１２に示す
ように、透明基板３２から基板端面となる分断ライン３
４で液晶表示パネルごとの切り離しを行った後に、ショ
ートリング配線３０における各信号線３１と個々に接続
している配線部分（図中、クロスハッチにて示す）３５
をレーザー光により切断し、ショートリング配線３０を
切断する方法もある（方法）。図１４に、分断ライン
３４に沿って切断を行い、レーザー光により接続部分３
５を切断したアクティブマトリクス基板の側面図を示
す。尚、図中３０’は、ショートリング配線３０を切断
した後のショートリング残存線である。
【０００８】
【発明が解決しようとする課題】ところが、上記した
及びの方法では、液晶表示パネルの製造時に発生する
静電気による液晶表示パネルの損傷は防止できるもの
の、ショートリング配線３０を切断した以降は何らの静
電気対策も施されていないため、ショートリング配線３
０を切断した以降の静電気によって、液晶表示パネルが
素子破壊やそれによる特性不良等の損傷を受けるといっ
た問題がある。
及びの方法では、液晶表示パネルの製造時に発生する
静電気による液晶表示パネルの損傷は防止できるもの
の、ショートリング配線３０を切断した以降は何らの静
電気対策も施されていないため、ショートリング配線３
０を切断した以降の静電気によって、液晶表示パネルが
素子破壊やそれによる特性不良等の損傷を受けるといっ
た問題がある。
【０００９】つまり、前述のの方法のように、透明基
板３２の分断と同時にショートリング配線３０の切断を
実施し、液晶表示パネルの組み立てを行った場合、液晶
表示パネルの断面は、図１５に示すように、パネル側端
面に信号線３１が直接面した状態となる。このような状
態では、工程での取り扱い等において、何らかの原因に
より発生した静電気をもつ帯電体４０がパネル側端面付
近に近づいたり接触した場合、帯電体４０より信号線３
１を通じてパネル内部へ静電気が放電されることとな
り、この放電により、信号線３１に接続されている画素
駆動素子が破壊され、特性不良等が生じることとなる。
このようなパネル内部への静電気の放電は、帯電体４０
がパネル側端面付近に近づいたり接触したりする場合だ
けでなく、パネル表面側に帯電体４０が近づいた場合で
も同様に起こり得る。つまり、帯電体４０からの沿面放
電によって液晶表示パネル表面を流れる静電気が、パネ
ル側端面に面している信号線３１を通じてパネル内部へ
放電されることとなる。尚、図において、３７は共通電
極３８を有する対向基板側の透明基板であり、３６はア
クティブマトリクス基板と対向基板との間に挟持された
液晶層、３９は液晶層を封止するシール材である。
板３２の分断と同時にショートリング配線３０の切断を
実施し、液晶表示パネルの組み立てを行った場合、液晶
表示パネルの断面は、図１５に示すように、パネル側端
面に信号線３１が直接面した状態となる。このような状
態では、工程での取り扱い等において、何らかの原因に
より発生した静電気をもつ帯電体４０がパネル側端面付
近に近づいたり接触した場合、帯電体４０より信号線３
１を通じてパネル内部へ静電気が放電されることとな
り、この放電により、信号線３１に接続されている画素
駆動素子が破壊され、特性不良等が生じることとなる。
このようなパネル内部への静電気の放電は、帯電体４０
がパネル側端面付近に近づいたり接触したりする場合だ
けでなく、パネル表面側に帯電体４０が近づいた場合で
も同様に起こり得る。つまり、帯電体４０からの沿面放
電によって液晶表示パネル表面を流れる静電気が、パネ
ル側端面に面している信号線３１を通じてパネル内部へ
放電されることとなる。尚、図において、３７は共通電
極３８を有する対向基板側の透明基板であり、３６はア
クティブマトリクス基板と対向基板との間に挟持された
液晶層、３９は液晶層を封止するシール材である。
【００１０】一方、前述のの方法のように、レーザー
によりショートリング配線３０における信号線３１との
接続部分３５の切断を実施し、液晶表示パネルの組み立
てを行った場合、液晶表示パネルの断面は、図１６に示
すように、切断後のショートリング残存線３０’が各信
号線３１と切り離された状態で透明基板３２上に残るこ
とになる。このような液晶表示パネルでは、このショー
トリング残存線３０’が設けられていることで、帯電体
４０が、パネル側端面付近に近づいたり接触したとして
も、信号線３１に直接放電されることはない。しかしな
がら、ショートリング残存線３０’はパネル側端面に最
も近く、パネル外周に沿った状態で配設されており、か
つ、電位が浮いた状態にあるため、このショートリング
残存線３０’を通じてパネル内部の信号線３１へ静電気
が放電されることとなり、やはり、このときに素子破壊
が起こり、特性不良等が生じ易くなる。このようなショ
ートリング残存線３０’を介しての放電も、帯電体４０
がパネル側端面に近づいたり接触したりする場合だけで
なく、上記と同様に、パネル表面側に帯電体４０が近づ
いた場合でも起こり得る。
によりショートリング配線３０における信号線３１との
接続部分３５の切断を実施し、液晶表示パネルの組み立
てを行った場合、液晶表示パネルの断面は、図１６に示
すように、切断後のショートリング残存線３０’が各信
号線３１と切り離された状態で透明基板３２上に残るこ
とになる。このような液晶表示パネルでは、このショー
トリング残存線３０’が設けられていることで、帯電体
４０が、パネル側端面付近に近づいたり接触したとして
も、信号線３１に直接放電されることはない。しかしな
がら、ショートリング残存線３０’はパネル側端面に最
も近く、パネル外周に沿った状態で配設されており、か
つ、電位が浮いた状態にあるため、このショートリング
残存線３０’を通じてパネル内部の信号線３１へ静電気
が放電されることとなり、やはり、このときに素子破壊
が起こり、特性不良等が生じ易くなる。このようなショ
ートリング残存線３０’を介しての放電も、帯電体４０
がパネル側端面に近づいたり接触したりする場合だけで
なく、上記と同様に、パネル表面側に帯電体４０が近づ
いた場合でも起こり得る。
【００１１】そして、このことは逆に、液晶表示パネル
側が帯電されている状態の場合でも同様であり、帯電し
ている液晶表示パネルのパネル側端面付近に導電体が近
づいたり接触した場合、図１５の液晶表示パネルでは、
端面に面している信号線３１より、図１６の液晶表示パ
ネルでは、端面に面しているショートリング残存線３
０’を通じて信号線３１から外部の導電体へ放電し易く
なり、このときに素子破壊が起こり、特性不良等が生じ
ることとなる。
側が帯電されている状態の場合でも同様であり、帯電し
ている液晶表示パネルのパネル側端面付近に導電体が近
づいたり接触した場合、図１５の液晶表示パネルでは、
端面に面している信号線３１より、図１６の液晶表示パ
ネルでは、端面に面しているショートリング残存線３
０’を通じて信号線３１から外部の導電体へ放電し易く
なり、このときに素子破壊が起こり、特性不良等が生じ
ることとなる。
【００１２】本発明は、上記課題に鑑み成されたもの
で、各ゲート信号線及び各ソース信号線同士を短絡させ
ることで静電気による液晶表示パネルの損傷を防止して
いたショートリング配線が切断された以降の、静電気に
よる液晶表示パネルの損傷を防止し得るアクティブマト
リクス型液晶表示パネル、及びアクティブマトリクス型
液晶表示装置を提供することを目的としている。
で、各ゲート信号線及び各ソース信号線同士を短絡させ
ることで静電気による液晶表示パネルの損傷を防止して
いたショートリング配線が切断された以降の、静電気に
よる液晶表示パネルの損傷を防止し得るアクティブマト
リクス型液晶表示パネル、及びアクティブマトリクス型
液晶表示装置を提供することを目的としている。
【００１３】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明の請求項１記載のアクティブマトリクス型
液晶表示装置は、複数のゲート信号線と、これらゲート
信号線と交差する複数のソース信号線と、各ゲート信号
線及び各ソース信号線の各交差部に配置された画素を駆
動する画素駆動素子とを有する絶縁性の第１基板と、一
膜状の共通電極を有する絶縁性の第２基板とが、各電極
形成面を対向させ、基板間に液晶層を挟持してなるアク
ティブマトリクス型液晶表示パネルを備えたアクティブ
マトリクス型液晶表示装置において、上記第１基板上に
おける、ゲート信号線及び複数のソース信号線の一部或
いは全ての端部から所定の距離、基板端部側に離間した
部位に、導電性のガード配線が設けられ、このガード配
線が、パネル本体に接続される配線基板を含む外部回路
を介して、第２基板上の共通電極に電気的に接続されて
いることを特徴としている。
めに、本発明の請求項１記載のアクティブマトリクス型
液晶表示装置は、複数のゲート信号線と、これらゲート
信号線と交差する複数のソース信号線と、各ゲート信号
線及び各ソース信号線の各交差部に配置された画素を駆
動する画素駆動素子とを有する絶縁性の第１基板と、一
膜状の共通電極を有する絶縁性の第２基板とが、各電極
形成面を対向させ、基板間に液晶層を挟持してなるアク
ティブマトリクス型液晶表示パネルを備えたアクティブ
マトリクス型液晶表示装置において、上記第１基板上に
おける、ゲート信号線及び複数のソース信号線の一部或
いは全ての端部から所定の距離、基板端部側に離間した
部位に、導電性のガード配線が設けられ、このガード配
線が、パネル本体に接続される配線基板を含む外部回路
を介して、第２基板上の共通電極に電気的に接続されて
いることを特徴としている。
【００１４】このような構成とすることで、パネル側端
面付近に帯電体等が近づくか、接触したり、或いは沿面
放電によって液晶表示パネル表面に静電気が放電された
としても、ガード配線が、ゲート信号線やソース信号線
の各端部より基板端部側、つまりパネル側端面側に配設
されているため、静電気はこのガード配線に放電される
こととなる。そして、このガード配線は第２基板側の共
通電極と接続されているため、放電と同時に共通電極が
ガード配線と同電位となり、液晶層を挟み共通電極と対
向する各ゲート信号線及び各ソース信号線が同じ極性に
帯電することとなる。したがって、ガード配線と、各ゲ
ート信号線、各ソース信号線との間に放電が起こること
はなく、共通電極と導通したガード配線により、ゲート
信号線、ソース信号線を通じてのパネル内部への放電を
防止できる。
面付近に帯電体等が近づくか、接触したり、或いは沿面
放電によって液晶表示パネル表面に静電気が放電された
としても、ガード配線が、ゲート信号線やソース信号線
の各端部より基板端部側、つまりパネル側端面側に配設
されているため、静電気はこのガード配線に放電される
こととなる。そして、このガード配線は第２基板側の共
通電極と接続されているため、放電と同時に共通電極が
ガード配線と同電位となり、液晶層を挟み共通電極と対
向する各ゲート信号線及び各ソース信号線が同じ極性に
帯電することとなる。したがって、ガード配線と、各ゲ
ート信号線、各ソース信号線との間に放電が起こること
はなく、共通電極と導通したガード配線により、ゲート
信号線、ソース信号線を通じてのパネル内部への放電を
防止できる。
【００１５】また、液晶表示パネル自体が帯電された状
態にあり、パネル側端面付近等に外部より導電体が近づ
くか、接触した場合は、帯電による静電気が共通電極と
接続されたガード配線を経由し外部の導電体へ放電され
るので、ゲート信号線やソース信号線から外部の導電体
へ直接、或いはゲート信号線やソース信号線からこのガ
ード配線を経由して外部の導電体への放電を防止でき
る。
態にあり、パネル側端面付近等に外部より導電体が近づ
くか、接触した場合は、帯電による静電気が共通電極と
接続されたガード配線を経由し外部の導電体へ放電され
るので、ゲート信号線やソース信号線から外部の導電体
へ直接、或いはゲート信号線やソース信号線からこのガ
ード配線を経由して外部の導電体への放電を防止でき
る。
【００１６】その結果、たとえ各ゲート信号線、各ソー
ス信号線を短絡させることで静電気による液晶表示パネ
ルの損傷を防止していたショートリング配線が切断さ
れ、各ゲート信号線及び各ソース信号線を個別に駆動可
能な状態となった以降でも、このような構成とすること
で、静電気による素子破壊や、それによる特性不良の発
生を防止することが可能となる。
ス信号線を短絡させることで静電気による液晶表示パネ
ルの損傷を防止していたショートリング配線が切断さ
れ、各ゲート信号線及び各ソース信号線を個別に駆動可
能な状態となった以降でも、このような構成とすること
で、静電気による素子破壊や、それによる特性不良の発
生を防止することが可能となる。
【００１７】また、第１基板上のガード配線と第２基板
上の共通電極との電気的接続は、パネル本体に配線基板
を含む外部回路を接続することで成されるので、設計の
自由度が高くなり、ショートリング配線が切断された後
の、静電気による素子破壊や、それによる特性不良の発
生を防止するといった作用を、高い設計の自由度にて実
現できる。
上の共通電極との電気的接続は、パネル本体に配線基板
を含む外部回路を接続することで成されるので、設計の
自由度が高くなり、ショートリング配線が切断された後
の、静電気による素子破壊や、それによる特性不良の発
生を防止するといった作用を、高い設計の自由度にて実
現できる。
【００１８】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
第１基板上のガード配線が、上記ゲート信号線及びソー
ス信号線の各端部同士を結線したショートリング配線
を、上記ゲート及びソースの各信号線から分断したショ
ートリング残存線であることを特徴としている。
クス型液晶表示装置は、請求項１の構成において、上記
第１基板上のガード配線が、上記ゲート信号線及びソー
ス信号線の各端部同士を結線したショートリング配線
を、上記ゲート及びソースの各信号線から分断したショ
ートリング残存線であることを特徴としている。
【００１９】このような構成とすることで、ガード配線
を設ける工程が必要なくなり工程数の削減が可能である
ばかりでなく、従来から用いられているショートリング
配線の残存線を利用して、そのショートリング残存線と
第２基板側の共通電極とを電気的に接続するだけで、上
記した請求項１の作用を有するアクティブマトリクス型
液晶表示装置を実現できる。
を設ける工程が必要なくなり工程数の削減が可能である
ばかりでなく、従来から用いられているショートリング
配線の残存線を利用して、そのショートリング残存線と
第２基板側の共通電極とを電気的に接続するだけで、上
記した請求項１の作用を有するアクティブマトリクス型
液晶表示装置を実現できる。
【００２０】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
ガード配線と上記第２基板上の共通電極との電気的接続
を行う外部回路が、フィルムコネクタであることを特徴
としている。
クス型液晶表示装置は、請求項１の構成において、上記
ガード配線と上記第２基板上の共通電極との電気的接続
を行う外部回路が、フィルムコネクタであることを特徴
としている。
【００２１】
【発明の実施の形態】〔実施の形態１〕 本発明の実施の一形態について図１ないし図６に基づい
て説明すれば、以下の通りである。
て説明すれば、以下の通りである。
【００２２】本実施の形態に係るアクティブマトリクス
型液晶表示パネルは、図１（ａ）の平面図、同図（ｂ）
の正面図に示すように、対向して配された第１基板１と
第２基板２とを有しており、これら第１基板１と第２基
板２との間に液晶層（図示せず）が挟持されている。
型液晶表示パネルは、図１（ａ）の平面図、同図（ｂ）
の正面図に示すように、対向して配された第１基板１と
第２基板２とを有しており、これら第１基板１と第２基
板２との間に液晶層（図示せず）が挟持されている。
【００２３】第２基板２は、ガラス等の透明な絶縁性の
基板からなり、その第１基板１との対向面に一膜状の共
通電極１０が形成されている。この第２基板２が、所謂
対向基板である。
基板からなり、その第１基板１との対向面に一膜状の共
通電極１０が形成されている。この第２基板２が、所謂
対向基板である。
【００２４】上記第２基板２と対向して配される第１基
板１は、第２基板２と同様、ガラス等の透明な絶縁性の
基板からなり、その第２基板２との対向面には、図２の
概略平面図、或いは図３の等価回路図に示すように、複
数のゲート信号線３…と、これら複数のゲート信号線３
と交差するソース信号線４…と、各ゲート信号線３と各
ソース信号線４の各交差部に配設された画素駆動素子と
しての薄膜トランジスタ５と、この薄膜トランジスタ５
を介してマトリクス配線に接続される画素電極６とが形
成されている。この第１基板１は、所謂アクティブマト
リクス基板である。
板１は、第２基板２と同様、ガラス等の透明な絶縁性の
基板からなり、その第２基板２との対向面には、図２の
概略平面図、或いは図３の等価回路図に示すように、複
数のゲート信号線３…と、これら複数のゲート信号線３
と交差するソース信号線４…と、各ゲート信号線３と各
ソース信号線４の各交差部に配設された画素駆動素子と
しての薄膜トランジスタ５と、この薄膜トランジスタ５
を介してマトリクス配線に接続される画素電極６とが形
成されている。この第１基板１は、所謂アクティブマト
リクス基板である。
【００２５】また、第１基板におけるゲートドライバチ
ップＤＧ 、ソースドライバチップＤＳ が形成されてい
る側とは反対側の２辺には（図１（ａ）参照）、ショー
トリング残存線７（図１（ａ）、図２中、斜線にて示
す）が形成されている。ショートリング残存線７とは、
静電気による薄膜トランジスタ５の破壊や特性不良等
の、液晶表示パネルの損傷を防止すべく、各ゲート信号
線３の端部同士と各ソース信号線４の端部同士を短絡す
るショートリング配線が、図２、図３に示す一点鎖線９
の部分でレーザーにより切り離されたものである。この
ようなショートリング配線の切り離しは、第１基板１と
第２基板２とを基板の外周部にシール材を配して貼り合
わせ、基板間に液晶層が封入されて液晶表示パネルとし
て組み立てられた後、製品化に際して行なわれる。
ップＤＧ 、ソースドライバチップＤＳ が形成されてい
る側とは反対側の２辺には（図１（ａ）参照）、ショー
トリング残存線７（図１（ａ）、図２中、斜線にて示
す）が形成されている。ショートリング残存線７とは、
静電気による薄膜トランジスタ５の破壊や特性不良等
の、液晶表示パネルの損傷を防止すべく、各ゲート信号
線３の端部同士と各ソース信号線４の端部同士を短絡す
るショートリング配線が、図２、図３に示す一点鎖線９
の部分でレーザーにより切り離されたものである。この
ようなショートリング配線の切り離しは、第１基板１と
第２基板２とを基板の外周部にシール材を配して貼り合
わせ、基板間に液晶層が封入されて液晶表示パネルとし
て組み立てられた後、製品化に際して行なわれる。
【００２６】そして、このショートリング残存線７が、
本発明における、第１基板の基板端部側に各ゲート信号
線、各ソース信号線の端部から所定距離離間して設けら
れたガード配線であり、第２基板２上の共通電極１０に
電気的に接続されている。尚、ここで言う所定距離と
は、ゲート或いはソースの各信号線３・４と、ショート
リング残存線７との間が絶縁し得る距離である。
本発明における、第１基板の基板端部側に各ゲート信号
線、各ソース信号線の端部から所定距離離間して設けら
れたガード配線であり、第２基板２上の共通電極１０に
電気的に接続されている。尚、ここで言う所定距離と
は、ゲート或いはソースの各信号線３・４と、ショート
リング残存線７との間が絶縁し得る距離である。
【００２７】ショートリング残存線７と共通電極９との
電気的接続は、図１（ａ）、及び、図１（ａ）のＡ−
Ａ’線矢視断面図である図４に示すように、第１基板１
上に形成された、ショートリング残存線７のショートリ
ング配線端子１２（図１（ａ）中、クロスハッチにて示
す）と、第２基板２の共通電極１０のコモン端子とを、
銀、或いはカーボンペースト等からなるコモン転移材１
１を介して接続することで成されている。
電気的接続は、図１（ａ）、及び、図１（ａ）のＡ−
Ａ’線矢視断面図である図４に示すように、第１基板１
上に形成された、ショートリング残存線７のショートリ
ング配線端子１２（図１（ａ）中、クロスハッチにて示
す）と、第２基板２の共通電極１０のコモン端子とを、
銀、或いはカーボンペースト等からなるコモン転移材１
１を介して接続することで成されている。
【００２８】図５に、本液晶表示パネルの組み立て完了
時の要部断面図を示す。ゲート或いはソースの各信号線
３・４とショートリング残存線７とは、第１基板１の上
において切り離され空間部を介して配設されており、シ
ョートリング残存線７はパネル側端面に面している。そ
して、上述したように、ショートリング残存線７は第２
基板２に形成されている共通電極１０と第１基板１上で
接続されている。尚、図中、１３は液晶層であり、１４
はシール材である。
時の要部断面図を示す。ゲート或いはソースの各信号線
３・４とショートリング残存線７とは、第１基板１の上
において切り離され空間部を介して配設されており、シ
ョートリング残存線７はパネル側端面に面している。そ
して、上述したように、ショートリング残存線７は第２
基板２に形成されている共通電極１０と第１基板１上で
接続されている。尚、図中、１３は液晶層であり、１４
はシール材である。
【００２９】このような構成の液晶表示パネルにおい
て、図６に示すように、パネル側端面付近に帯電体１７
が近づいたり接触したり、或いは帯電体１７がパネル表
面側に接触し、沿面放電によって液晶表示パネル表面に
静電気が放電されると、まず、静電気はパネル側端面に
位置するショートリング残存線７に放電される。ここ
で、ショートリング残存線７はプラス（＋）に帯電した
とする。ショートリング残存線７は、第２基板２上の共
通電極１０と電気的に接続されているため、放電と同時
に共通電極１０がショートリング残存線７と同電位とな
り、液晶層１３を挟み共通電極１０と対向するゲート及
びソースの各信号線３・４も同じ極性、つまりこの場合
はプラス（＋）に帯電することとなる。したがって、シ
ョートリング残存線７とゲート及びソースの各信号線３
・４との間で放電が起こることはなく、ゲート及びソー
スの各信号線３・４を通じてのパネル内部への放電を防
止できる。
て、図６に示すように、パネル側端面付近に帯電体１７
が近づいたり接触したり、或いは帯電体１７がパネル表
面側に接触し、沿面放電によって液晶表示パネル表面に
静電気が放電されると、まず、静電気はパネル側端面に
位置するショートリング残存線７に放電される。ここ
で、ショートリング残存線７はプラス（＋）に帯電した
とする。ショートリング残存線７は、第２基板２上の共
通電極１０と電気的に接続されているため、放電と同時
に共通電極１０がショートリング残存線７と同電位とな
り、液晶層１３を挟み共通電極１０と対向するゲート及
びソースの各信号線３・４も同じ極性、つまりこの場合
はプラス（＋）に帯電することとなる。したがって、シ
ョートリング残存線７とゲート及びソースの各信号線３
・４との間で放電が起こることはなく、ゲート及びソー
スの各信号線３・４を通じてのパネル内部への放電を防
止できる。
【００３０】一方、本液晶表示パネル自体が帯電された
状態にあり、パネル側端面付近等に外部より導電体が近
づくか、接触したりすると、帯電による静電気は、共通
電極１０と接続されたショートリング残存線７を経由し
外部の導電体へと放電されることとなる。したがって、
ゲート及びソースの各信号線３・４から外部の導電体へ
直接、或いはショートリング残存線７を経由して放電が
生じるといったことがない。
状態にあり、パネル側端面付近等に外部より導電体が近
づくか、接触したりすると、帯電による静電気は、共通
電極１０と接続されたショートリング残存線７を経由し
外部の導電体へと放電されることとなる。したがって、
ゲート及びソースの各信号線３・４から外部の導電体へ
直接、或いはショートリング残存線７を経由して放電が
生じるといったことがない。
【００３１】その結果、たとえ各ゲート信号線３及び各
ソース信号線４を短絡させることで静電気による液晶表
示パネルの損傷を防止していたショートリング配線が、
その接続部分で切り離され、各ゲート信号線３及びソー
ス信号線４を個別に駆動可能な状態とした以降でも、静
電気による薄膜トランジスタ５の破壊を防止し、これに
ともなう特性不良等の発生を防止できる。
ソース信号線４を短絡させることで静電気による液晶表
示パネルの損傷を防止していたショートリング配線が、
その接続部分で切り離され、各ゲート信号線３及びソー
ス信号線４を個別に駆動可能な状態とした以降でも、静
電気による薄膜トランジスタ５の破壊を防止し、これに
ともなう特性不良等の発生を防止できる。
【００３２】また、本液晶表示パネルは、ガード配線と
してショートリング残存線７を用いているので、ガード
配線を設ける工程の削減が可能であるだけでなく、従来
から用いられているショートリング配線付きの基板を第
１基板１として用い、そのショートリング残存線と第２
基板２の共通電極１０とを電気的に接続するだけで、上
記したショートリング配線を分断した後の、静電気によ
る薄膜トランジスタ５の破壊や、それによる特性不良等
の発生の防止が可能となっている。
してショートリング残存線７を用いているので、ガード
配線を設ける工程の削減が可能であるだけでなく、従来
から用いられているショートリング配線付きの基板を第
１基板１として用い、そのショートリング残存線と第２
基板２の共通電極１０とを電気的に接続するだけで、上
記したショートリング配線を分断した後の、静電気によ
る薄膜トランジスタ５の破壊や、それによる特性不良等
の発生の防止が可能となっている。
【００３３】尚、本液晶表示パネルの場合、ガード配線
としてショートリング残存線７を利用したので、ゲート
信号線３…及びデータ信号線４…の全端部から絶縁距離
離間した部位にガード配線が設けられた構成となってい
たが、例えば、一部の信号線のみを他の信号線に対して
基板端面側に突出させた状態で形成されている場合は、
静電気が放電され易い、その突出して形成された信号線
の端部に対してのみ、ガード配線を形成することも可能
である。
としてショートリング残存線７を利用したので、ゲート
信号線３…及びデータ信号線４…の全端部から絶縁距離
離間した部位にガード配線が設けられた構成となってい
たが、例えば、一部の信号線のみを他の信号線に対して
基板端面側に突出させた状態で形成されている場合は、
静電気が放電され易い、その突出して形成された信号線
の端部に対してのみ、ガード配線を形成することも可能
である。
【００３４】さらに、本液晶表示パネルでは、第１基板
１上のショートリング残存線７と、第２基板２上の共通
電極１０との接続を、パネル本体内で行なっているの
で、ショートリング残存線７と共通電極１０とを結ぶ距
離が短く、ショートリング残存線７の配線抵抗を小さく
できる。その結果、第１基板１の基板端部側に必要なガ
ード配線（ここでは、ショートリング残存線７であった
が）を設けるためのスペースが少なくてすみ、液晶表示
パネルの有効表示エリア以外の部分の面積が増大するこ
とを効果的に抑制できる。
１上のショートリング残存線７と、第２基板２上の共通
電極１０との接続を、パネル本体内で行なっているの
で、ショートリング残存線７と共通電極１０とを結ぶ距
離が短く、ショートリング残存線７の配線抵抗を小さく
できる。その結果、第１基板１の基板端部側に必要なガ
ード配線（ここでは、ショートリング残存線７であった
が）を設けるためのスペースが少なくてすみ、液晶表示
パネルの有効表示エリア以外の部分の面積が増大するこ
とを効果的に抑制できる。
【００３５】〔実施の形態２〕 本発明の実施の他の形態について図７に基づいて説明す
れば、以下の通りである。尚、説明の便宜上、前記の実
施の形態にて示した部材と同一の機能を有する部材に
は、同一の符号を付記し、その説明を省略する。
れば、以下の通りである。尚、説明の便宜上、前記の実
施の形態にて示した部材と同一の機能を有する部材に
は、同一の符号を付記し、その説明を省略する。
【００３６】前述の実施の形態１のアクティブマトリク
ス型液晶表示パネルでは、第１基板１上のショートリン
グ残存線７と第２基板２上の共通電極１０とがパネル本
体内部で電気的に接続されていたのに対して、本実施の
形態に係るアクティブマトリクス型液晶表示装置におい
ては、パネル本体に配線基板を含む外部回路が接続さ
れ、液晶表示装置に組み立てられることで、第１基板１
上のショートリング残存線７と第２基板２上の共通電極
１０とが電気的に接続されている。その他のパネル本体
内の構成は等しいものである。
ス型液晶表示パネルでは、第１基板１上のショートリン
グ残存線７と第２基板２上の共通電極１０とがパネル本
体内部で電気的に接続されていたのに対して、本実施の
形態に係るアクティブマトリクス型液晶表示装置におい
ては、パネル本体に配線基板を含む外部回路が接続さ
れ、液晶表示装置に組み立てられることで、第１基板１
上のショートリング残存線７と第２基板２上の共通電極
１０とが電気的に接続されている。その他のパネル本体
内の構成は等しいものである。
【００３７】つまり、図７に示すように、液晶表示パネ
ルにおける第１基板１上のショートリング残存線７と第
２基板２上の共通電極１０とは、第１基板１と図示しな
い外部回路とを接続するフレキシブル回路基板等からな
るフィルムコネクタ１５を介して行なわれている。第１
基板１の基板端子部１ａには、第２基板２上に形成され
ている共通電極１０のコモン端子とコモン転移材１１を
介して接続された共通電極端子１６（図７中、クロスハ
ッチにて示す）が形成されていると共に、ショートリン
グ残存線７と接続されたショートリング配線端子１２
（図７中、クロスハッチにて示す）が形成されており、
フィルムコネクタ１５を第１基板１に接続することでフ
ィルムコネクタ導電部１５ａにより第１基板１上に設け
られた共通電極端子１６とショートリング配線端子１２
とを接続している。
ルにおける第１基板１上のショートリング残存線７と第
２基板２上の共通電極１０とは、第１基板１と図示しな
い外部回路とを接続するフレキシブル回路基板等からな
るフィルムコネクタ１５を介して行なわれている。第１
基板１の基板端子部１ａには、第２基板２上に形成され
ている共通電極１０のコモン端子とコモン転移材１１を
介して接続された共通電極端子１６（図７中、クロスハ
ッチにて示す）が形成されていると共に、ショートリン
グ残存線７と接続されたショートリング配線端子１２
（図７中、クロスハッチにて示す）が形成されており、
フィルムコネクタ１５を第１基板１に接続することでフ
ィルムコネクタ導電部１５ａにより第１基板１上に設け
られた共通電極端子１６とショートリング配線端子１２
とを接続している。
【００３８】尚、この他、第１基板１上のショートリン
グ配線端子１２と、共通電極端子１６とを、フレキシブ
ル回路基板により、さらに外部の接続される回路上にて
接続する構成も可能である。
グ配線端子１２と、共通電極端子１６とを、フレキシブ
ル回路基板により、さらに外部の接続される回路上にて
接続する構成も可能である。
【００３９】このように、本実施の形態では、液晶表示
パネルに接続される配線基板を含む外部回路により、シ
ョートリング残存線７と共通電極１０とを電気的に接続
する構成であるので、ショートリング残存線７と共通電
極１０との電気的接続をパネル内部で行った前述の実施
の形態１の液晶表示パネルに比べて、設計の自由度を高
くできるといった効果がある。
パネルに接続される配線基板を含む外部回路により、シ
ョートリング残存線７と共通電極１０とを電気的に接続
する構成であるので、ショートリング残存線７と共通電
極１０との電気的接続をパネル内部で行った前述の実施
の形態１の液晶表示パネルに比べて、設計の自由度を高
くできるといった効果がある。
【００４０】ここで、図７に示した、フィルムコネクタ
１５を介してショートリング残存線７と共通電極１０と
を接続する構成でサンプルを作製し、静電気耐圧強度を
計る試験と、そのサンプルを用いて液晶モジュールを組
み立て、良品率を求める試験を行なった結果を述べる。
１５を介してショートリング残存線７と共通電極１０と
を接続する構成でサンプルを作製し、静電気耐圧強度を
計る試験と、そのサンプルを用いて液晶モジュールを組
み立て、良品率を求める試験を行なった結果を述べる。
【００４１】静電気耐圧強度を測定する試験において
は、液晶表示装置の単体の場合と、通常取り扱うときの
状態である、表示エリアを除く部分を全て覆う導電性の
亜鉛鋼板等からなるシールドケース付の場合との２条件
で行なった。また、良品率を求める場合は、静電気不良
のみを除いたものを良品とし、一つでも薄膜トランジス
タ５に破壊が生じたものは不良品とした。そして、比較
のためにショートリング残存線７と共通電極１０とを接
続させていない液晶表示装置を作製し、同様の試験を行
なった。
は、液晶表示装置の単体の場合と、通常取り扱うときの
状態である、表示エリアを除く部分を全て覆う導電性の
亜鉛鋼板等からなるシールドケース付の場合との２条件
で行なった。また、良品率を求める場合は、静電気不良
のみを除いたものを良品とし、一つでも薄膜トランジス
タ５に破壊が生じたものは不良品とした。そして、比較
のためにショートリング残存線７と共通電極１０とを接
続させていない液晶表示装置を作製し、同様の試験を行
なった。
【００４２】その場合のショートリング残存線７の形状
は以下の通りとした。
は以下の通りとした。
【００４３】 ショートリング残存線７と信号線３・４との絶縁距離 １００μｍ以上 ショートリング残存線７の配線幅 １３５μｍ ショートリング残存線７の厚み １３００Å 表１に静電気耐圧強度を調べた結果、表２に良品率を求
めた結果をそれぞれ示す。
めた結果をそれぞれ示す。
【００４４】
【表１】
【００４５】
【表２】
【００４６】表１の結果から、本発明に係るサンプルで
は、従来構成を有する比較例のサンプルに比べて、装置
単体の場合、静電気耐圧強度がほぼ２倍になっている。
しかも、シールドケースで覆った状態では、比較例のサ
ンプルに比べて静電気耐圧強度がほぼ２．５倍になって
おり、このことからも、本発明に係る液晶表示装置（液
晶表示パネル）は、パネル本体の外周側にシールドケー
スのような導電体が配されていようと、如何なる状態で
あっても、静電気をパネル内部に引き込み難い構造であ
ることがわかる。
は、従来構成を有する比較例のサンプルに比べて、装置
単体の場合、静電気耐圧強度がほぼ２倍になっている。
しかも、シールドケースで覆った状態では、比較例のサ
ンプルに比べて静電気耐圧強度がほぼ２．５倍になって
おり、このことからも、本発明に係る液晶表示装置（液
晶表示パネル）は、パネル本体の外周側にシールドケー
スのような導電体が配されていようと、如何なる状態で
あっても、静電気をパネル内部に引き込み難い構造であ
ることがわかる。
【００４７】また、表２の結果から明らかなように、本
発明に係るサンプルでは、従来構成を有する比較例のサ
ンプルに比べて、液晶モジュールの不良率を約半分に
し、良品率を大きく向上できた。
発明に係るサンプルでは、従来構成を有する比較例のサ
ンプルに比べて、液晶モジュールの不良率を約半分に
し、良品率を大きく向上できた。
【００４８】〔実施の形態３〕 本発明の実施の他の形態について図８及び図９に基づい
て説明すれば、以下の通りである。尚、説明の便宜上、
前記の実施の形態にて示した部材と同一の機能を有する
部材には、同一の符号を付記し、その説明を省略する。
て説明すれば、以下の通りである。尚、説明の便宜上、
前記の実施の形態にて示した部材と同一の機能を有する
部材には、同一の符号を付記し、その説明を省略する。
【００４９】前述の実施の形態２のアクティブマトリク
ス型液晶表示装置では、パネル本体の第１基板１に接続
されたフィルムコネクタ１５を介して、ショートリング
残存線７と共通電極１０とが電気的に接続されていたの
に対し、本実施の形態に係るアクティブマトリクス型液
晶表示装置は、図９（ａ）にそのパネル本体の平面図、
同図（ｂ）にその正面図を示すように、第２基板２’側
にも基板端子部２'aが形成された構成であり、図８に示
すように、第１基板１’上のショートリング残存線７と
第２基板２’上の共通電極１０とは、第２基板２’に接
続される配線基板を含む外部回路を介して電気的に接続
されている。
ス型液晶表示装置では、パネル本体の第１基板１に接続
されたフィルムコネクタ１５を介して、ショートリング
残存線７と共通電極１０とが電気的に接続されていたの
に対し、本実施の形態に係るアクティブマトリクス型液
晶表示装置は、図９（ａ）にそのパネル本体の平面図、
同図（ｂ）にその正面図を示すように、第２基板２’側
にも基板端子部２'aが形成された構成であり、図８に示
すように、第１基板１’上のショートリング残存線７と
第２基板２’上の共通電極１０とは、第２基板２’に接
続される配線基板を含む外部回路を介して電気的に接続
されている。
【００５０】つまり、第２基板２’における基板端子部
２'aには、第１基板１’上のショートリング残存線７の
一端と、銀、或いはカーボンペースト等からなる転移材
１１’を介して接続されたショートリング配線端子１
２’（図中、クロスハッチにて示す）と、共通電極１０
の共通電極端子１６’とが形成されており、この第２基
板２’に、回路基板１８が半田接続されたＴＣＰ（テー
プキャリアパッケージ）１９が接続されることで、上記
回路基板１８に設けられた導電部１８ａ（図中、斜線に
て示す）により、第２基板２’上の共通電極端子１６’
とショートリング配線端子１２’とを接続している。
２'aには、第１基板１’上のショートリング残存線７の
一端と、銀、或いはカーボンペースト等からなる転移材
１１’を介して接続されたショートリング配線端子１
２’（図中、クロスハッチにて示す）と、共通電極１０
の共通電極端子１６’とが形成されており、この第２基
板２’に、回路基板１８が半田接続されたＴＣＰ（テー
プキャリアパッケージ）１９が接続されることで、上記
回路基板１８に設けられた導電部１８ａ（図中、斜線に
て示す）により、第２基板２’上の共通電極端子１６’
とショートリング配線端子１２’とを接続している。
【００５１】
【発明の効果】以上のように、本発明の請求項１記載の
アクティブマトリクス型液晶表示装置は、上記第１基板
上における、ゲート信号線及び複数のソース信号線の一
部或いは全ての端部から所定の距離、基板端部側に離間
した部位に、導電性のガード配線が設けられ、このガー
ド配線が、パネル本体に接続される配線基板を含む外部
回路を介して、第２基板上の共通電極に電気的に接続さ
れている構成である。
アクティブマトリクス型液晶表示装置は、上記第１基板
上における、ゲート信号線及び複数のソース信号線の一
部或いは全ての端部から所定の距離、基板端部側に離間
した部位に、導電性のガード配線が設けられ、このガー
ド配線が、パネル本体に接続される配線基板を含む外部
回路を介して、第２基板上の共通電極に電気的に接続さ
れている構成である。
【００５２】これにより、たとえ各ゲート信号線、各ソ
ース信号線を短絡させることで静電気による液晶表示パ
ネルの損傷を防止していたショートリング配線が切断さ
れ、各ゲート信号線及び各ソース信号線を個別に駆動可
能な状態となった以降でも、静電気による画素駆動素子
の素子破壊や、それによる特性不良の発生を防止できる
という効果を奏する。
ース信号線を短絡させることで静電気による液晶表示パ
ネルの損傷を防止していたショートリング配線が切断さ
れ、各ゲート信号線及び各ソース信号線を個別に駆動可
能な状態となった以降でも、静電気による画素駆動素子
の素子破壊や、それによる特性不良の発生を防止できる
という効果を奏する。
【００５３】また、ガード配線と共通電極との電気的接
続をパネル内部で行った構成に比べて、設計の自由度が
高くなり、ショートリング配線が切断された後の、静電
気による素子破壊や、それによる特性不良の発生を防止
する効果を、高い設計の自由度にて実現できるという効
果を奏する。
続をパネル内部で行った構成に比べて、設計の自由度が
高くなり、ショートリング配線が切断された後の、静電
気による素子破壊や、それによる特性不良の発生を防止
する効果を、高い設計の自由度にて実現できるという効
果を奏する。
【００５４】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
第１基板上のガード配線が、上記ゲート信号線及びソー
ス信号線の各端部同士を結線したショートリング配線
を、上記ゲート及びソースの各信号線から分断したショ
ートリング残存線である構成である。
クス型液晶表示装置は、請求項１の構成において、上記
第１基板上のガード配線が、上記ゲート信号線及びソー
ス信号線の各端部同士を結線したショートリング配線
を、上記ゲート及びソースの各信号線から分断したショ
ートリング残存線である構成である。
【００５５】これにより、ガード配線を設ける工程が必
要なくなり工程数の削減が可能であるばかりでなく、従
来から用いられているショートリング配線の残存線を利
用して、そのショートリング残存線と第２基板側の共通
電極とを電気的に接続するだけで、上記した請求項１の
効果を有するアクティブマトリクス型液晶表示装置を実
現できるという効果を奏する。
要なくなり工程数の削減が可能であるばかりでなく、従
来から用いられているショートリング配線の残存線を利
用して、そのショートリング残存線と第２基板側の共通
電極とを電気的に接続するだけで、上記した請求項１の
効果を有するアクティブマトリクス型液晶表示装置を実
現できるという効果を奏する。
【００５６】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
ガード配線と上記第２基板上の共通電極との電気的接続
を行う外部回路が、フィルムコネクタである構成であ
る。
クス型液晶表示装置は、請求項１の構成において、上記
ガード配線と上記第２基板上の共通電極との電気的接続
を行う外部回路が、フィルムコネクタである構成であ
る。
【図１】本発明の実施の一形態を示すもので、（ａ）は
アクティブマトリクス型液晶表示パネルの平面図、
（ｂ）はアクティブマトリクス型液晶表示パネルの正面
図である。
アクティブマトリクス型液晶表示パネルの平面図、
（ｂ）はアクティブマトリクス型液晶表示パネルの正面
図である。
【図２】図１のアクティブマトリクス型液晶表示パネル
を構成する第１基板（アクティブマトリクス基板）の要
部の概略平面図である。
を構成する第１基板（アクティブマトリクス基板）の要
部の概略平面図である。
【図３】図２の第１基板の等価回路図である。
【図４】図１（ａ）におけるＡ−Ａ’線矢視断面図であ
る。
る。
【図５】図１のアクティブマトリクス型液晶表示パネル
の要部断面図である。
の要部断面図である。
【図６】帯電体が近づいた場合の静電気の流れを示す、
図１のアクティブマトリクス型液晶表示パネルの要部断
面図である。
図１のアクティブマトリクス型液晶表示パネルの要部断
面図である。
【図７】本発明の実施の他の形態を示すもので、第１基
板上のショートリング残存線と第２基板上の共通電極の
接続方法を示すアクティブマトリクス型液晶表示装置の
平面図である。
板上のショートリング残存線と第２基板上の共通電極の
接続方法を示すアクティブマトリクス型液晶表示装置の
平面図である。
【図８】本発明の実施の他の形態を示すもので、アクテ
ィブマトリクス型液晶表示装置における、第１基板上の
ショートリング残存線と第２基板上の共通電極の接続方
法を示す説明図である。
ィブマトリクス型液晶表示装置における、第１基板上の
ショートリング残存線と第２基板上の共通電極の接続方
法を示す説明図である。
【図９】図８のアクティブマトリクス型液晶表示装置を
構成するアクティブマトリクス型液晶表示パネルを示す
もので、（ａ）はその平面図、（ｂ）はその正面図であ
る。
構成するアクティブマトリクス型液晶表示パネルを示す
もので、（ａ）はその平面図、（ｂ）はその正面図であ
る。
【図１０】従来のアクティブマトリクス基板上に設けら
れていたショートリング配線の配線例を説明する図であ
る。
れていたショートリング配線の配線例を説明する図であ
る。
【図１１】図８のアクティブマトリクス基板における、
基板とショートリング配線を同時に切断する場合の切断
箇所を説明する図である。
基板とショートリング配線を同時に切断する場合の切断
箇所を説明する図である。
【図１２】図８のアクティブマトリクス基板における、
レーザーによるショートリング配線を切断する場合の切
断箇所を説明する図である。
レーザーによるショートリング配線を切断する場合の切
断箇所を説明する図である。
【図１３】図１１に示す箇所でショートリング配線を切
断した、アクティブマトリクス基板の側面図である。
断した、アクティブマトリクス基板の側面図である。
【図１４】図１２に示す箇所でショートリング配線を切
断した、アクティブマトリクス基板の側面図である。
断した、アクティブマトリクス基板の側面図である。
【図１５】図１１のアクティブマトリクス基板の要部側
面図である。
面図である。
【図１６】図１２のアクティブマトリクス基板の要部側
面図である。
面図である。
１ 第１基板 ２ 第２基板 ３ ゲート信号線 ４ ソース信号線 ５ 薄膜トランジスタ（画素駆動素子） ６ 画素電極 ７ ショートリング残存線（ガード配線） １０ 共通電極 １１ コモン転移材 １１’ 転移材 １２ ショートリング配線端子 １２’ ショートリング配線端子 １３ 液晶層 １５ フィルムコネクタ（配線基板） １６ 共通電極端子 １６’ 共通電極端子 １８ 回路基板（外部回路） １９ ＴＣＰ（配線基板）
フロントページの続き (56)参考文献 特開 平６−186592（ＪＰ，Ａ) 特開 平６−202149（ＪＰ，Ａ) 特開 平２−221927（ＪＰ，Ａ) 特開 昭49−27189（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1333 G02F 1/1345 G02F 1/1335 G02F 1/1343
Claims (3)
- 【請求項１】複数のゲート信号線と、これらゲート信号
線と交差する複数のソース信号線と、各ゲート信号線及
び各ソース信号線の各交差部に配置された画素を駆動す
る画素駆動素子とを有する絶縁性の第１基板と、一膜状
の共通電極を有する絶縁性の第２基板とが、各電極形成
面を対向させ、基板間に液晶層を挟持してなるアクティ
ブマトリクス型液晶表示パネルを備えたアクティブマト
リクス型液晶表示装置において、 上記第１基板上における、ゲート信号線及び複数のソー
ス信号線の一部或いは全ての端部から所定の距離、基板
端部側に離間した部位に、導電性のガード配線が設けら
れ、このガード配線が、パネル本体に接続される配線基
板を含む外部回路を介して、第２基板上の共通電極と電
気的に接続されていることを特徴とするアクティブマト
リクス型液晶表示装置。 - 【請求項２】上記第１基板上のガード配線が、上記ゲー
ト信号線及びソース信号線の各端部同士を結線したショ
ートリング配線を、上記ゲート及びソースの各信号線か
ら分断したショートリング残存線であることを特徴とす
る請求項１記載のアクティブマトリクス型液晶表示装
置。 - 【請求項３】上記ガード配線と上記第２基板上の共通電
極との電気的接続を行う外部回路が、フィルムコネクタ
であることを特徴とする請求項１記載のアクティブマト
リクス型液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25664295A JP3276545B2 (ja) | 1995-10-03 | 1995-10-03 | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 |
| US08/720,593 US5760855A (en) | 1995-10-03 | 1996-09-30 | Active matrix type liquid crystal display panel having a guard ring electrically connected to the common electrode |
| KR1019960043657A KR100257983B1 (ko) | 1995-10-03 | 1996-10-02 | 액티브-매트릭스형 액정 표시 패널 및 그것을 이용한 액정 표시 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25664295A JP3276545B2 (ja) | 1995-10-03 | 1995-10-03 | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001361875A Division JP3464467B2 (ja) | 2001-11-28 | 2001-11-28 | アクティブマトリクス型液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09101530A JPH09101530A (ja) | 1997-04-15 |
| JP3276545B2 true JP3276545B2 (ja) | 2002-04-22 |
Family
ID=17295447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25664295A Expired - Lifetime JP3276545B2 (ja) | 1995-10-03 | 1995-10-03 | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5760855A (ja) |
| JP (1) | JP3276545B2 (ja) |
| KR (1) | KR100257983B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011607A (en) * | 1995-02-15 | 2000-01-04 | Semiconductor Energy Laboratory Co., | Active matrix display with sealing material |
| JP3477301B2 (ja) * | 1995-12-19 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR100239779B1 (ko) * | 1996-12-04 | 2000-01-15 | 구본준 | 액정표시장치 |
| JPH11101986A (ja) * | 1997-09-26 | 1999-04-13 | Sanyo Electric Co Ltd | 表示装置及び表示装置用大基板 |
| JP2000167681A (ja) * | 1998-12-04 | 2000-06-20 | Samsung Electronics Co Ltd | レ―ザ切断用基板，液晶表示装置パネルおよび液晶表示装置パネルの製造方法 |
| TW538246B (en) * | 2000-06-05 | 2003-06-21 | Semiconductor Energy Lab | Display panel, display panel inspection method, and display panel manufacturing method |
| JP3531633B2 (ja) * | 2000-09-14 | 2004-05-31 | セイコーエプソン株式会社 | 液晶装置及び電子機器 |
| JP3695307B2 (ja) * | 2000-10-25 | 2005-09-14 | セイコーエプソン株式会社 | 配線基板、表示装置、半導体チップ及び電子機器 |
| USRE41914E1 (en) | 2002-05-10 | 2010-11-09 | Ponnusamy Palanisamy | Thermal management in electronic displays |
| US6849935B2 (en) | 2002-05-10 | 2005-02-01 | Sarnoff Corporation | Low-cost circuit board materials and processes for area array electrical interconnections over a large area between a device and the circuit board |
| KR100487808B1 (ko) * | 2002-12-10 | 2005-05-06 | 엘지.필립스 엘시디 주식회사 | 그라인딩 공정 전의 액정표시패널 및 액정표시패널의 제조 방법 |
| KR100534583B1 (ko) * | 2003-11-03 | 2005-12-07 | 삼성에스디아이 주식회사 | 분리구조를 갖는 유기전계발광표시장치의 전자계방지보호회로 |
| JP4187015B2 (ja) * | 2006-06-15 | 2008-11-26 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
| TWI335482B (en) * | 2006-10-16 | 2011-01-01 | Chimei Innolux Corp | Liquid crystal display panel and method for manufacturing the same |
| WO2008078426A1 (ja) * | 2006-12-22 | 2008-07-03 | Sharp Kabushiki Kaisha | アクティブマトリクス基板及びそれを備えた表示パネル |
| KR100830331B1 (ko) | 2007-07-23 | 2008-05-16 | 삼성에스디아이 주식회사 | 유기발광 표시 장치 및 그의 제조 방법 |
| CN101256297B (zh) * | 2008-03-28 | 2010-06-23 | 昆山龙腾光电有限公司 | 液晶显示装置及其阵列基板和母基板 |
| KR101182229B1 (ko) * | 2010-01-08 | 2012-09-12 | 삼성디스플레이 주식회사 | 액정 표시 패널 및 그의 형성 방법 |
| KR101960532B1 (ko) * | 2012-04-19 | 2019-03-20 | 엘지디스플레이 주식회사 | 표시장치용 정전용량 방식 터치 스크린 패널 및 그 제조방법 |
| CN103676345B (zh) * | 2012-09-20 | 2017-06-27 | 上海中航光电子有限公司 | 一种防静电显示面板 |
| KR102201623B1 (ko) | 2014-02-27 | 2021-01-13 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 포함하는 표시 장치 |
| CN104793362B (zh) * | 2015-03-30 | 2017-12-26 | 深超光电（深圳）有限公司 | 液晶显示面板 |
| CN109212849B (zh) * | 2017-07-03 | 2020-11-03 | 京东方科技集团股份有限公司 | 显示面板及其制造方法、显示装置 |
| TWI648720B (zh) | 2017-10-25 | 2019-01-21 | 元太科技工業股份有限公司 | 顯示裝置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823632B2 (ja) * | 1989-01-19 | 1996-03-06 | 三菱電機株式会社 | 表示装置の製造方法 |
| JPH04221926A (ja) * | 1990-12-25 | 1992-08-12 | Sharp Corp | 液晶表示装置の製造方法 |
| JP2901028B2 (ja) * | 1991-12-03 | 1999-06-02 | シャープ株式会社 | 誘電性表示素子およびその製造方法 |
| JPH07146481A (ja) * | 1993-11-25 | 1995-06-06 | Hitachi Ltd | 液晶表示基板 |
-
1995
- 1995-10-03 JP JP25664295A patent/JP3276545B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-30 US US08/720,593 patent/US5760855A/en not_active Expired - Lifetime
- 1996-10-02 KR KR1019960043657A patent/KR100257983B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5760855A (en) | 1998-06-02 |
| KR100257983B1 (ko) | 2000-06-01 |
| JPH09101530A (ja) | 1997-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3276545B2 (ja) | アクティブマトリクス型液晶表示パネル及びアクティブマトリクス型液晶表示装置 | |
| US5781253A (en) | Liquid crystal display having electrostatic discharge protection and method for manufacturing the same | |
| KR100358660B1 (ko) | 표시패널 | |
| JP2753549B2 (ja) | 液晶表示デバイス | |
| US5825439A (en) | Array substrate for display | |
| KR100298239B1 (ko) | 표시장치의어레이기판,어레이기판을구비한액정표시장치및어레이기판제조방법 | |
| US5581382A (en) | Liquid crystal display device having connection pads insulated by double layered anodic oxide material | |
| JP2002258315A (ja) | アレイ基板、及びこれを用いる液晶表示装置 | |
| JP3464467B2 (ja) | アクティブマトリクス型液晶表示パネル | |
| JP4238469B2 (ja) | 電気光学装置及び電子機器 | |
| JP2012173621A (ja) | アレイ基板、及び表示装置 | |
| JP2965979B2 (ja) | 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法 | |
| JP4275937B2 (ja) | 液晶装置及びその製造方法 | |
| JPH11326948A (ja) | アクティブマトリクス基板及びこれを備えた電気光学パネル | |
| JP3752824B2 (ja) | アクティブマトリクス基板装置の製造方法及び該アクティブマトリクス基板装置並びにこれを備えた電気光学パネル | |
| JP2002287662A (ja) | アクティブマトリックス基板およびその製造方法 | |
| JPH10123545A (ja) | 液晶表示装置の表示パネル | |
| JPH0345934A (ja) | 液晶表示装置 | |
| CN210954556U (zh) | 一种基板及显示面板 | |
| JPH09146112A (ja) | 液晶表示素子 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH11202364A (ja) | 液晶表示装置 | |
| JP3208997B2 (ja) | 表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| CN114578624B (zh) | 阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |