JP3029289B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3029289B2 JP3029289B2 JP31659890A JP31659890A JP3029289B2 JP 3029289 B2 JP3029289 B2 JP 3029289B2 JP 31659890 A JP31659890 A JP 31659890A JP 31659890 A JP31659890 A JP 31659890A JP 3029289 B2 JP3029289 B2 JP 3029289B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- thin film
- display device
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 「発明の利用分野」 本発明は、アクティブ型液晶表示装置またはイメ−ジ
センサに用いる薄膜構造を有する絶縁ゲイト型電界効果
トランジスタ(以下TFTという)およびその作製方法に
関するものである。
センサに用いる薄膜構造を有する絶縁ゲイト型電界効果
トランジスタ(以下TFTという)およびその作製方法に
関するものである。
「従来の技術」 従来、TFTを用いたアクティブ型の液晶表示装置が知
られている。この場合、TFTにはアモルファスまたは結
晶粒界を有する多結晶型の半導体を用い、1つの画素に
PまたはN型のいずれか一方の導電型のみのTFTを用い
る。即ち、一般にはNチャネル型TFT(NTFTという)を
画素に直列に連結している。
られている。この場合、TFTにはアモルファスまたは結
晶粒界を有する多結晶型の半導体を用い、1つの画素に
PまたはN型のいずれか一方の導電型のみのTFTを用い
る。即ち、一般にはNチャネル型TFT(NTFTという)を
画素に直列に連結している。
しかしアモルファス構造の半導体は、キャリア移動度
が小さく、特にホ−ルのキャリア移動度が0.1cm2/Vsec
以下と小さい。また多結晶構造の半導体は、結晶粒界に
偏析した酸素等の不純物および不対結合手によりドレイ
ン耐圧を充分大きくとれない、Pチャネル型のTFTがで
きにくい等の欠点があった。さらにこれらは光感度(フ
ォトセンシティビティ PSという)を有し、光照射によ
りVg−ID(ゲイト電圧−ドレイン電流)特性等が大きく
変化してしまう欠点を有している。
が小さく、特にホ−ルのキャリア移動度が0.1cm2/Vsec
以下と小さい。また多結晶構造の半導体は、結晶粒界に
偏析した酸素等の不純物および不対結合手によりドレイ
ン耐圧を充分大きくとれない、Pチャネル型のTFTがで
きにくい等の欠点があった。さらにこれらは光感度(フ
ォトセンシティビティ PSという)を有し、光照射によ
りVg−ID(ゲイト電圧−ドレイン電流)特性等が大きく
変化してしまう欠点を有している。
そのため、チャネル形成領域に光照射が行われないよ
うに遮光層を作ることが重要な工程であった。
うに遮光層を作ることが重要な工程であった。
第2図において、液晶(12)を有し、それに直列に連
結してNTFT(11)を設け、これをマトリックス配列せし
めたものである。一般には640×480または1260×960と
多くするが、この図面ではそれと同意味で単純に2×2
のマトリックス配列をさせた。このそれぞれの画素に対
し、周辺回路(16),(17)より電圧を加え、所定の画
素を選択的にオンとし、他の画素をオフとした。すると
このTFTのオン、オフ特性が一般には良好な場合、コン
トラストの大きい液晶表示装置を作ることができる。し
かしながら、実際にかかる液晶表示装置を製造してみる
と、TFTの出力即ち液晶にとっての入力(液晶電位とい
う)の電圧VLC(10)は、しばしば“1"(High)とする
べき時に“1"(High)にならず、また、逆に“0"(Lo
w)となるべき時に“0"(Low)にならない場合がある。
液晶(12)はその動作において本来絶縁性であり、ま
た、TFTがオフの時に液晶電位(VLC)は浮いた状態にな
る。そしてこの液晶(12)は等価的にキャパシタである
ため、そこに蓄積された電荷によりVLCが決められる。
この電荷は従来のTFTは光感光性であるため、遮光が充
分でない時、TFTのチャネルを通じて電流がリ−ク(1
5)してしまい、結果としてVLCのレベルが変動してしま
う。さらに液晶がRLCで比較的小さい抵抗となりリ−ク
(14)が生じた場合には、VLCは中途半端な状態になっ
てしまう。このため1つのパネル中に20万〜500万個の
画素を有する液晶表示装置においては、高い歩留まりを
成就することができない。
結してNTFT(11)を設け、これをマトリックス配列せし
めたものである。一般には640×480または1260×960と
多くするが、この図面ではそれと同意味で単純に2×2
のマトリックス配列をさせた。このそれぞれの画素に対
し、周辺回路(16),(17)より電圧を加え、所定の画
素を選択的にオンとし、他の画素をオフとした。すると
このTFTのオン、オフ特性が一般には良好な場合、コン
トラストの大きい液晶表示装置を作ることができる。し
かしながら、実際にかかる液晶表示装置を製造してみる
と、TFTの出力即ち液晶にとっての入力(液晶電位とい
う)の電圧VLC(10)は、しばしば“1"(High)とする
べき時に“1"(High)にならず、また、逆に“0"(Lo
w)となるべき時に“0"(Low)にならない場合がある。
液晶(12)はその動作において本来絶縁性であり、ま
た、TFTがオフの時に液晶電位(VLC)は浮いた状態にな
る。そしてこの液晶(12)は等価的にキャパシタである
ため、そこに蓄積された電荷によりVLCが決められる。
この電荷は従来のTFTは光感光性であるため、遮光が充
分でない時、TFTのチャネルを通じて電流がリ−ク(1
5)してしまい、結果としてVLCのレベルが変動してしま
う。さらに液晶がRLCで比較的小さい抵抗となりリ−ク
(14)が生じた場合には、VLCは中途半端な状態になっ
てしまう。このため1つのパネル中に20万〜500万個の
画素を有する液晶表示装置においては、高い歩留まりを
成就することができない。
「発明の目的」 本発明は、薄膜型絶縁ゲイト型電界効果トランジスタ
を非感光性とせしめたものである。また、ソ−ス、ドレ
インをよりP+またはN+とするためのものである。そして
その応用としてのアクティブ型の液晶表示装置におい
て、液晶電位を1フレ−ムの間はたえず初期値と同じ値
として所定のレベルを保ち、そのレベルがドリフトしな
いようにTFTを改良したものである。
を非感光性とせしめたものである。また、ソ−ス、ドレ
インをよりP+またはN+とするためのものである。そして
その応用としてのアクティブ型の液晶表示装置におい
て、液晶電位を1フレ−ムの間はたえず初期値と同じ値
として所定のレベルを保ち、そのレベルがドリフトしな
いようにTFTを改良したものである。
「発明の構成」 本発明は、TFTのチャネル形成領域の半導体材料を光
に対し非感光性の材料とし、特にそのためTFTのチャネ
ル形成領域に選択的に酸素、炭素または窒素の不純物を
添加したシリコンを用い、その領域を結晶性を有しなが
らも光感光性をなくしたものである。そして一対の不純
物領域を構成するソ−ス、ドレインにはその不純物の添
加をしない、またはより少なくすることにより、Pまた
はN型の導電型を示す不純物のイオン化率を向上させた
ものである。
に対し非感光性の材料とし、特にそのためTFTのチャネ
ル形成領域に選択的に酸素、炭素または窒素の不純物を
添加したシリコンを用い、その領域を結晶性を有しなが
らも光感光性をなくしたものである。そして一対の不純
物領域を構成するソ−ス、ドレインにはその不純物の添
加をしない、またはより少なくすることにより、Pまた
はN型の導電型を示す不純物のイオン化率を向上させた
ものである。
またチャネル形成領域にイオン注入法等により選択的
にO,C,Nの不純物の総量を1×1020cm-3〜20原子%、好
ましくは3×1020cm-3〜5原子%としたことにより非感
光性とせしめ、しかしながらかつ500〜750℃の熱処理に
より結晶化せしめ、キャリア移動度として5cm2/Vsec以
上とするため結晶粒界を実質的になくし、かつ結晶性を
有する半導体材料としたものである。
にO,C,Nの不純物の総量を1×1020cm-3〜20原子%、好
ましくは3×1020cm-3〜5原子%としたことにより非感
光性とせしめ、しかしながらかつ500〜750℃の熱処理に
より結晶化せしめ、キャリア移動度として5cm2/Vsec以
上とするため結晶粒界を実質的になくし、かつ結晶性を
有する半導体材料としたものである。
この材料は非感光性、即ちオン状態での電流変化を10
%以下とし、かつオフ状態(サブスレッシュホ−ルド状
態)で暗電流が10-9Aのオ−ダのものが10-7Aのオ−ダ以
下の増力、即ち変化の程度を2桁以下に2000カンデラの
可視光照射で成就させたものである。
%以下とし、かつオフ状態(サブスレッシュホ−ルド状
態)で暗電流が10-9Aのオ−ダのものが10-7Aのオ−ダ以
下の増力、即ち変化の程度を2桁以下に2000カンデラの
可視光照射で成就させたものである。
本発明を液晶表示装置に用いる場合、マトリックス構
成したそれぞれのピクセル(透明導電膜とTFTとの総合
したもの)の一方の透明導電膜(画素)の電極に相補型
のTFTの出力端子を連結せしめた。即ちマトリックス配
列したすべての画素にPチャネル型のTFT(以下PTFTと
いう)とNTFTとを相補型(以下C/TFTという)として連
結してピセルとしたものである。
成したそれぞれのピクセル(透明導電膜とTFTとの総合
したもの)の一方の透明導電膜(画素)の電極に相補型
のTFTの出力端子を連結せしめた。即ちマトリックス配
列したすべての画素にPチャネル型のTFT(以下PTFTと
いう)とNTFTとを相補型(以下C/TFTという)として連
結してピセルとしたものである。
その代表例を第3図に回路として示す。また実際のパ
タ−ンレイアウト(配置図)の例を第4図に示す。
タ−ンレイアウト(配置図)の例を第4図に示す。
即ち第3図の2×2のマトリックスの例において、PT
FTとNTFTとのゲイトを互いに連結し、さらにY軸方向の
線VGG(22)、またはVGG′(23)に連結した。またC/T
FTの共通出力を液晶(12)に連結している。PTFTの入力
(Vss側)をX軸方向の線VDD(18),VDD′(18′)に連
結し、NTFTの入力(VSS側)をVss(19)に連結させてい
る。するとVDD(18),VGG(22)が“1"の時、液晶電位
(10)は“0"となり、またVDD(18)が“1"、VGG(22)
が“0"の時液晶電位(10)は“1"となる。即ち、VGGとV
LCとは「逆相」となる。
FTとNTFTとのゲイトを互いに連結し、さらにY軸方向の
線VGG(22)、またはVGG′(23)に連結した。またC/T
FTの共通出力を液晶(12)に連結している。PTFTの入力
(Vss側)をX軸方向の線VDD(18),VDD′(18′)に連
結し、NTFTの入力(VSS側)をVss(19)に連結させてい
る。するとVDD(18),VGG(22)が“1"の時、液晶電位
(10)は“0"となり、またVDD(18)が“1"、VGG(22)
が“0"の時液晶電位(10)は“1"となる。即ち、VGGとV
LCとは「逆相」となる。
そして液晶電位(10)はVDD(18)、または接地また
はVSS(19)のいずれかに固定させるため、フロ−ティ
ングとなることがない。
はVSS(19)のいずれかに固定させるため、フロ−ティ
ングとなることがない。
第3図においては、NTFTとPTFTとを逆に配設すると、
VGGとVLCとは「同相」とすることができる。
VGGとVLCとは「同相」とすることができる。
以下に実施例に基づき、本発明を示す。
「実施例1」 この実施例では第1図を用いて本発明を示す。
ガラス基板にC/TFTを作らんとした時の製造工程を第
1図に基づき示す。
1図に基づき示す。
第1図において、ANガラス、パイレックスガラス等の
約600℃の熱処理に耐え得るガラス(1)上にマグネト
ロンRF(高周波)スパッタ法を用いてブロッキング層
(38)としての酸化珪素膜を1000〜3000Åの厚さに作製
した。
約600℃の熱処理に耐え得るガラス(1)上にマグネト
ロンRF(高周波)スパッタ法を用いてブロッキング層
(38)としての酸化珪素膜を1000〜3000Åの厚さに作製
した。
プロセス条件は酸素100%雰囲気、成膜温度150℃、出
力400〜800W、圧力0.5Paとした。タ−ゲットに石英また
は単結晶シリコンを用いた成膜速度は30Å/分であっ
た。
力400〜800W、圧力0.5Paとした。タ−ゲットに石英また
は単結晶シリコンを用いた成膜速度は30Å/分であっ
た。
この上に、酸素、炭素または窒素の総量が7×1019cm
-3好ましくは1×1019cm-3以下しか添加されていないシ
リコン膜をLPCVD(減圧気相)法、スパッタ法またはプ
ラズマCVD法により形成した。
-3好ましくは1×1019cm-3以下しか添加されていないシ
リコン膜をLPCVD(減圧気相)法、スパッタ法またはプ
ラズマCVD法により形成した。
減圧気相法で形成する場合、結晶化温度よりも100〜2
00℃低い450〜550℃、例えば530℃でジシラン(Si2H6)
またはトリシラン(Si3H8)をCVD装置に供給して成膜し
た。反応炉内圧力は30〜300Paとした。成膜速度は30〜1
00Å/分であった。NTETとPTFTとのスレッシュホ−ルド
電圧(Vth)を概略同一に制御するため、ホウ素をジボ
ランを用いて1×1015〜5×1017cm-3の濃度として成膜
中に添加してもよい。
00℃低い450〜550℃、例えば530℃でジシラン(Si2H6)
またはトリシラン(Si3H8)をCVD装置に供給して成膜し
た。反応炉内圧力は30〜300Paとした。成膜速度は30〜1
00Å/分であった。NTETとPTFTとのスレッシュホ−ルド
電圧(Vth)を概略同一に制御するため、ホウ素をジボ
ランを用いて1×1015〜5×1017cm-3の濃度として成膜
中に添加してもよい。
スパッタ法で行う場合、スパッタ前の背圧を1×10-5
Pa以下とし、単結晶シリコンをタ−ゲットとし、アルゴ
ンに水素を50〜80体積%に混入した雰囲気で行った。例
えばアルゴン20体積%、水素約80体積%とした。成膜温
度は150℃、周波数は13.56MHz、スパッタ出力400〜800W
とした。圧力は0.5Paであった。
Pa以下とし、単結晶シリコンをタ−ゲットとし、アルゴ
ンに水素を50〜80体積%に混入した雰囲気で行った。例
えばアルゴン20体積%、水素約80体積%とした。成膜温
度は150℃、周波数は13.56MHz、スパッタ出力400〜800W
とした。圧力は0.5Paであった。
プラズマCVD法により珪素膜を作製する場合、温度は
例えば300℃とし、モノシラン(SiH4)またはジシラン
(Si2H6)を反応性気体として用いた。これらをPCVD装
置内に導入し、13.56MHzの高周波電力を加えて成膜し
た。
例えば300℃とし、モノシラン(SiH4)またはジシラン
(Si2H6)を反応性気体として用いた。これらをPCVD装
置内に導入し、13.56MHzの高周波電力を加えて成膜し
た。
これらの方法によって形成された被膜は、酸素が7×
1019cm-3好ましくは1×1019cm-3またはそれ以下しか含
有しないようにした。するとこの被膜は感光性を有する
が、酸化等が添加されていない場合よりもより結晶化を
しやすいという特長を有する。
1019cm-3好ましくは1×1019cm-3またはそれ以下しか含
有しないようにした。するとこの被膜は感光性を有する
が、酸化等が添加されていない場合よりもより結晶化を
しやすいという特長を有する。
この実施例では第1図(A)に示す如く、第1のフォ
トマスクで所定の領域のみ、半導体膜(2),
(2′)を残し他部を除去した。さらに第2のフォトマ
スクを用い、フォトレジスト(35)を選択的に除去し
た。この除去された領域(36),(35)は、それぞれPT
FT、NTFTのチャネル形成領域を覆っている。この開孔
(35),(36)に対し、C、NまたはO、例えばOを5
×1014〜5×1016cm-2のド−ズ量不純物をイオン注入法
により添加した。加えた電圧は30〜50KeV例えば35KeVと
した。
トマスクで所定の領域のみ、半導体膜(2),
(2′)を残し他部を除去した。さらに第2のフォトマ
スクを用い、フォトレジスト(35)を選択的に除去し
た。この除去された領域(36),(35)は、それぞれPT
FT、NTFTのチャネル形成領域を覆っている。この開孔
(35),(36)に対し、C、NまたはO、例えばOを5
×1014〜5×1016cm-2のド−ズ量不純物をイオン注入法
により添加した。加えた電圧は30〜50KeV例えば35KeVと
した。
その結果、さらに一対の不純物領域であるソ−スまた
はドレインとなる領域は、酸素等の不純物がきわめて少
なく、結晶化はより強く進んだ。またその一部は後工程
においてソ−ス、ドレインとある領域において0〜5μ
mの横方向の深さにまでわたって設けられている。即
ち、理想的には0が好ましいが、工程上の問題を考慮す
ると0を含み5μm程度の範囲の間で横方向に渡って設
けることが好ましかった。
はドレインとなる領域は、酸素等の不純物がきわめて少
なく、結晶化はより強く進んだ。またその一部は後工程
においてソ−ス、ドレインとある領域において0〜5μ
mの横方向の深さにまでわたって設けられている。即
ち、理想的には0が好ましいが、工程上の問題を考慮す
ると0を含み5μm程度の範囲の間で横方向に渡って設
けることが好ましかった。
即ち非感光性を有せしめるにはC,O,Nを添加すればよ
いが、多すぎるとその後の熱処理でも結晶化しにくくな
り、ひいてはキャリア移動度が5cm2/Vsec以上、好まし
くは10〜100cm2/Vsecを得ることができないからであ
る。
いが、多すぎるとその後の熱処理でも結晶化しにくくな
り、ひいてはキャリア移動度が5cm2/Vsec以上、好まし
くは10〜100cm2/Vsecを得ることができないからであ
る。
かくして、アモルファス状態の珪素膜を500〜10000Å
(1μm)、例えば2000Åの厚さに作製の後、500〜750
℃の結晶成長を起こさない程度の中温の温度にて12〜70
時間非酸化物雰囲気にて加熱処理した。例えば窒素また
は水素雰囲気にて600℃の温度で保持した。
(1μm)、例えば2000Åの厚さに作製の後、500〜750
℃の結晶成長を起こさない程度の中温の温度にて12〜70
時間非酸化物雰囲気にて加熱処理した。例えば窒素また
は水素雰囲気にて600℃の温度で保持した。
この半導体膜の下側の基板表面は、アモルファス構造
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
の酸化珪素膜が形成されているため、この熱処理で特定
の核が存在せず、全体が均一に加熱アニ−ルされる。即
ち、成膜時はアモルファス構造を有し、また水素は単に
混入しているのみである。
このアニ−ルにより、チャネル形成領域の半導体膜は
アモルファス構造から秩序性の高い状態に移り、その一
部は結晶状態を呈する。特にシリコンの成膜時に比較的
秩序性の高い領域は特に結晶化をして結晶状態となろう
とする。しかし、これらの領域間に存在する珪素により
互いの結合がなされるため、珪素同志は互いにひっぱり
あう。結晶としてもレ−ザラマン分光により測定する
と、単結晶の珪素(111)結晶方位のピ−ク522cm-1より
低周波側にシフトした格子歪を有した(111)結晶ピ−
クが観察される。その見掛け上の粒径は、半値巾から計
算すると、50〜500Åとマイクロクリスタルのようにな
っているが、実際はこの結晶性の高い領域は多数あって
クラスタ構造を有し、その各クラスタ間は互いに珪素同
志で結合(アンカリング)がされたセミアモルファス構
造の被膜を形成させることができた。
アモルファス構造から秩序性の高い状態に移り、その一
部は結晶状態を呈する。特にシリコンの成膜時に比較的
秩序性の高い領域は特に結晶化をして結晶状態となろう
とする。しかし、これらの領域間に存在する珪素により
互いの結合がなされるため、珪素同志は互いにひっぱり
あう。結晶としてもレ−ザラマン分光により測定する
と、単結晶の珪素(111)結晶方位のピ−ク522cm-1より
低周波側にシフトした格子歪を有した(111)結晶ピ−
クが観察される。その見掛け上の粒径は、半値巾から計
算すると、50〜500Åとマイクロクリスタルのようにな
っているが、実際はこの結晶性の高い領域は多数あって
クラスタ構造を有し、その各クラスタ間は互いに珪素同
志で結合(アンカリング)がされたセミアモルファス構
造の被膜を形成させることができた。
例えばSIMS(二次イオン質量分析)法により深さ方向
の分布測定を行った時、添加物(不純物)として最低領
域(表面または表面より離れた位置(内部))において
酸素が3.4×1020cm-3、窒素4×1017cm-3を得た。また
水素は4×1020cm-3であり、珪素4×1022cm-3として比
較すると1原子%であった。
の分布測定を行った時、添加物(不純物)として最低領
域(表面または表面より離れた位置(内部))において
酸素が3.4×1020cm-3、窒素4×1017cm-3を得た。また
水素は4×1020cm-3であり、珪素4×1022cm-3として比
較すると1原子%であった。
この結晶化は酸素濃度が例えば1.5×1020cm-3におい
ては1000Åの膜厚で600℃(48時間)の熱処理で可能で
ある。これを5×1020cm-3にすると膜厚を0.3〜0.5μm
と厚くすれば600℃でのアニ−ルによる結晶化が可能で
あったが、0.1μmの厚さでは650℃での熱処理が結晶化
のためには必要であった。即ちより膜厚を厚くする、よ
り酸素等の不純物濃度を減少させるほど、結晶化がしや
すかった。
ては1000Åの膜厚で600℃(48時間)の熱処理で可能で
ある。これを5×1020cm-3にすると膜厚を0.3〜0.5μm
と厚くすれば600℃でのアニ−ルによる結晶化が可能で
あったが、0.1μmの厚さでは650℃での熱処理が結晶化
のためには必要であった。即ちより膜厚を厚くする、よ
り酸素等の不純物濃度を減少させるほど、結晶化がしや
すかった。
結果として、この被膜は実質的にグレインバウンダリ
(GBという)がないといってもよい状態を呈する。キャ
リアは各クラスタ間をアンカリングされた個所を通じ互
いに容易に移動し得るため、13わゆるGBの明確に存在す
る多結晶珪素よりも高いキャリア移動度となる。即ちホ
−ル移動度(μh)=10〜50cm2/Vsec、電子移動度(μ
e)=15〜100cm2/Vsecが得られる。
(GBという)がないといってもよい状態を呈する。キャ
リアは各クラスタ間をアンカリングされた個所を通じ互
いに容易に移動し得るため、13わゆるGBの明確に存在す
る多結晶珪素よりも高いキャリア移動度となる。即ちホ
−ル移動度(μh)=10〜50cm2/Vsec、電子移動度(μ
e)=15〜100cm2/Vsecが得られる。
またフォトセンシティビティは、TFTとしてのVg(ゲ
イト電圧)−ID(ドレイン電流)特性を得ながらガラス
側より2000ルックスの光を照射してIDがオン状態の領域
で10%以下しか変動しない(ドリフトしない)条件また
はサブスレッシュホ−ルド電圧の領域にてIDが2桁以下
の増加(ドリフト)しかない条件(オフ電流が充分小さ
い条件)として測定した。すると、チャネル形成領域で
の酸素濃度が8×1019cm-3等の少ない濃度であるとドリ
フトがあるが、1×1020cm-3以上好ましくは3×1020cm
-3以上とするとほとんどドリフトがPTFTでもNTFTでもみ
られなかった。
イト電圧)−ID(ドレイン電流)特性を得ながらガラス
側より2000ルックスの光を照射してIDがオン状態の領域
で10%以下しか変動しない(ドリフトしない)条件また
はサブスレッシュホ−ルド電圧の領域にてIDが2桁以下
の増加(ドリフト)しかない条件(オフ電流が充分小さ
い条件)として測定した。すると、チャネル形成領域で
の酸素濃度が8×1019cm-3等の少ない濃度であるとドリ
フトがあるが、1×1020cm-3以上好ましくは3×1020cm
-3以上とするとほとんどドリフトがPTFTでもNTFTでもみ
られなかった。
他方、上記の如く中温でのアニ−ルでなはく、900〜1
200℃の高温アニ−ルにより被膜を多結晶化すると、核
からの固相成長により被膜中の酸素等の不純物の偏析が
おきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア(障壁)
を作ってそこでのキャリアの移動を阻害してしまう。そ
して結果としては5cm2/Vsec以下の移動度しか得られ
ず、結果粒界でのドレインリ−ク等による耐圧の低下が
おきてしまうのが実情であった。
200℃の高温アニ−ルにより被膜を多結晶化すると、核
からの固相成長により被膜中の酸素等の不純物の偏析が
おきて、GBには酸素、炭素、窒素等の不純物が多くな
り、結晶中の移動度は大きいが、GBでのバリア(障壁)
を作ってそこでのキャリアの移動を阻害してしまう。そ
して結果としては5cm2/Vsec以下の移動度しか得られ
ず、結果粒界でのドレインリ−ク等による耐圧の低下が
おきてしまうのが実情であった。
即ち、本発明の実施例ではかくの如く、感光性がなく
かつ結晶性を有するセミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。
かつ結晶性を有するセミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。
またこの上に酸化珪素膜をゲイト絶縁膜として厚さは
500〜2000Å例えば1000Åに形成した。これはブロッキ
ング層としての酸化珪素膜の作製と同一条件とした。こ
の成膜中に弗素を少量添加してもよい。
500〜2000Å例えば1000Åに形成した。これはブロッキ
ング層としての酸化珪素膜の作製と同一条件とした。こ
の成膜中に弗素を少量添加してもよい。
この酸化珪素と下地の半導体膜との界面特性を向上
し、界面準位を除くため、紫外光を同時に加え、オゾン
酸化を行うとよかった。即ち、ブロッキング層(38)を
形成したと同じ条件のスパッタ法と光CVD法との併用方
法とすると、界面準位を減少させることができた。
し、界面準位を除くため、紫外光を同時に加え、オゾン
酸化を行うとよかった。即ち、ブロッキング層(38)を
形成したと同じ条件のスパッタ法と光CVD法との併用方
法とすると、界面準位を減少させることができた。
さらにこの後、この上側にリンが1〜5×1020cm-3の
濃度に入ったシリコン膜またはこのシリコン膜とその上
にモリブデン(Mo)、タングステン(W),MoSi2または
WSi2との多層膜を形成した。これを第3のフォトマスク
にてパタ−ニングした。そしてPTFT用のゲイト電極
(4),NTFT用のゲイト電極(4′)を形成した。例え
ばチャネル長10μm、ゲイト電極としてリンド−プ珪素
を0.2μm、その上にモリブデンを0.3μmの厚さに形成
した。
濃度に入ったシリコン膜またはこのシリコン膜とその上
にモリブデン(Mo)、タングステン(W),MoSi2または
WSi2との多層膜を形成した。これを第3のフォトマスク
にてパタ−ニングした。そしてPTFT用のゲイト電極
(4),NTFT用のゲイト電極(4′)を形成した。例え
ばチャネル長10μm、ゲイト電極としてリンド−プ珪素
を0.2μm、その上にモリブデンを0.3μmの厚さに形成
した。
第1図(C)において、フォトレジスト(31′)をフ
ォトマスクを用いて形成し、PTFT用のソ−ス(5),
ドレイン(6)となる領域でありかつ酸素濃度の少ない
領域に対し、ホウ素を1〜2×1015cm-2のド−ズ量をイ
オン注入法により添加した。
ォトマスクを用いて形成し、PTFT用のソ−ス(5),
ドレイン(6)となる領域でありかつ酸素濃度の少ない
領域に対し、ホウ素を1〜2×1015cm-2のド−ズ量をイ
オン注入法により添加した。
次に第1図(D)の如く、フォトレジスト(31)をフ
ォトマスクを用いて形成した。そしてNTFT用のソ−ス
(5′)、ドレイン(6′)となる領域に対しリンを1
×1015cm-2の量、イオン注入法により添加した。
ォトマスクを用いて形成した。そしてNTFT用のソ−ス
(5′)、ドレイン(6′)となる領域に対しリンを1
×1015cm-2の量、イオン注入法により添加した。
これらはゲイト絶縁膜(3)を通じて行った。しかし
第1図(B)において、ゲイト電極(4),(4′)を
マスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
第1図(B)において、ゲイト電極(4),(4′)を
マスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
次に、これらフォトレジスト(31)を除去した後、63
0℃にて10〜50時間再び加熱アニ−ルを行った。そしてP
TFTのソ−ス(5),ドレイン(6),NTFTのソ−ス
(5′),ドレイン(6′)を不純物を活性化してP+、
N+の領域として作製した。
0℃にて10〜50時間再び加熱アニ−ルを行った。そしてP
TFTのソ−ス(5),ドレイン(6),NTFTのソ−ス
(5′),ドレイン(6′)を不純物を活性化してP+、
N+の領域として作製した。
この領域は酸素等が少ないため、同じ温度でもより結
晶化度が進む。結果としてホウ素、リン等の導電型を与
える不純物のイオン化率(アクセプタまたはドナ−の数
/注入した不純物の量)が50〜90%にまで可変すること
ができた。
晶化度が進む。結果としてホウ素、リン等の導電型を与
える不純物のイオン化率(アクセプタまたはドナ−の数
/注入した不純物の量)が50〜90%にまで可変すること
ができた。
またゲイト電極(4),(4′)下にはチャネル形成
領域(7),(7′)がセミアモルファス半導体として
形成されている。
領域(7),(7′)がセミアモルファス半導体として
形成されている。
酸素等の不純物の添加された領域の端部(42)を不純
物領域の端部(41)より不純物領域にわたらせることに
より、ここでのホウ素またはリンのイオン化率は減少す
るが、同時にN+−I、P+−Iの存在する面に結晶粒界が
存在しにくく、結果としてドレイン耐圧を高くすること
ができる。
物領域の端部(41)より不純物領域にわたらせることに
より、ここでのホウ素またはリンのイオン化率は減少す
るが、同時にN+−I、P+−Iの存在する面に結晶粒界が
存在しにくく、結果としてドレイン耐圧を高くすること
ができる。
かくすると、セルフアライン方式でありながらも、す
べての工程において700℃以上に温度を加えることがな
くC/TFTを作ることができる。そのため、基板材料とし
て、石英等の高価な基板を用いなくてもよく、本発明の
大画素の液晶表示装置にきわめて適しているプロセスで
ある。
べての工程において700℃以上に温度を加えることがな
くC/TFTを作ることができる。そのため、基板材料とし
て、石英等の高価な基板を用いなくてもよく、本発明の
大画素の液晶表示装置にきわめて適しているプロセスで
ある。
熱アニ−ルは第1図(A),(D)で2回行った。し
かし第1図(A)のアニ−ルは求める特性により省略
し、双方を第1図(D)の熱アニ−ルにより兼ねさせて
製造時間の短縮を図ってもよい。第1図(E)におい
て、層間絶縁物(8)を前記したスパッタ法により酸化
珪素膜の形成として行った。この酸化珪素膜の形成はLP
CVD法、光CVD法を用いてもよい。例えば0.2〜1.0μmの
厚さに形成した。その後、第1図(E)に示す如く、フ
ォトマスクを用いて電極用の窓(32)を形成した。
かし第1図(A)のアニ−ルは求める特性により省略
し、双方を第1図(D)の熱アニ−ルにより兼ねさせて
製造時間の短縮を図ってもよい。第1図(E)におい
て、層間絶縁物(8)を前記したスパッタ法により酸化
珪素膜の形成として行った。この酸化珪素膜の形成はLP
CVD法、光CVD法を用いてもよい。例えば0.2〜1.0μmの
厚さに形成した。その後、第1図(E)に示す如く、フ
ォトマスクを用いて電極用の窓(32)を形成した。
さらにこれら全体はアルミニウムを0.5〜1μmの厚
さにスパッタ法により形成し、リ−ド(9),(9′)
およびコンタクト(29),(29′)をフォトマスクを
用いて第1図(F)の如く作製した。
さにスパッタ法により形成し、リ−ド(9),(9′)
およびコンタクト(29),(29′)をフォトマスクを
用いて第1図(F)の如く作製した。
かかるTFTの特性を略記する。移動度(μ)、スレッ
シュホ−ルド電圧、ドレイン耐圧(VBDV)、フォトセン
シティビティ(PS)は以下の通りであった。
シュホ−ルド電圧、ドレイン耐圧(VBDV)、フォトセン
シティビティ(PS)は以下の通りであった。
上記はチャネル長10μm、チャネル巾30μmの場合を
示す。かかる半導体を用いることにより、一般に不可能
とされていたTFTに大きな移動度を得ることができ、加
えて感光性がなく、かつドレイン耐圧を大きなレベルで
得た。そのため、初めて第2図、第3図に示した液晶表
示装置用のNTFTまたはC/TFTを構成させることができ
た。
示す。かかる半導体を用いることにより、一般に不可能
とされていたTFTに大きな移動度を得ることができ、加
えて感光性がなく、かつドレイン耐圧を大きなレベルで
得た。そのため、初めて第2図、第3図に示した液晶表
示装置用のNTFTまたはC/TFTを構成させることができ
た。
この実施例は液晶表示装置例であり、またこのC/TFT
の出力を画素に連結させるためさらに第1図(F)にお
いて、ポリイミド等の有機樹脂(34)を形成した。そし
てフォトマスクにより再度の窓あけを行った。2つの
TFTの出力端を液晶装置の一方の透明電極に連結するた
め、スパッタ法によりITO(インジュ−ム・スズ酸化
膜)を形成した。それをフォトマスクによりエッチン
グして、透明電極(33)を構成させた。このITOは室温
〜150℃で成膜し、それを200〜300℃の酸素または大気
中のアニ−ルにより成就した。
の出力を画素に連結させるためさらに第1図(F)にお
いて、ポリイミド等の有機樹脂(34)を形成した。そし
てフォトマスクにより再度の窓あけを行った。2つの
TFTの出力端を液晶装置の一方の透明電極に連結するた
め、スパッタ法によりITO(インジュ−ム・スズ酸化
膜)を形成した。それをフォトマスクによりエッチン
グして、透明電極(33)を構成させた。このITOは室温
〜150℃で成膜し、それを200〜300℃の酸素または大気
中のアニ−ルにより成就した。
かくの如くにしてPTFT(21)とNTFT(11)と透明導電
膜の電極(33)とを同一ガラス基板(1)上に作製し
た。
膜の電極(33)とを同一ガラス基板(1)上に作製し
た。
「実施例2」 第4図(A)に第3図に対応した実施例を示す。X軸
方向にVDD(18)、VSS(19)、VDD′(18′)を有する
X軸方向の配線(以下X線ともいう)を形成した。なお
Y軸方向はVGG(22)、VGG′(23)とY軸方向の配線
(以下Y線ともいう)を形成した。
方向にVDD(18)、VSS(19)、VDD′(18′)を有する
X軸方向の配線(以下X線ともいう)を形成した。なお
Y軸方向はVGG(22)、VGG′(23)とY軸方向の配線
(以下Y線ともいう)を形成した。
図面(A)は平面図であるが、そのA−A′の縦断面
図を第4図(B)に示す。またB−B′の縦断面図を第
4図(C)に示す。
図を第4図(B)に示す。またB−B′の縦断面図を第
4図(C)に示す。
またPTFT(21)をX線VDD(18)とY線VGG(22)との
交差部に設け、VDD(18)とVGG′(23)との交差部にも
他の画素用のPTFT(21′)が同様に設けられている。ま
たNTFT(11)はVSS(19)とVGG(22)との交差部に設け
られている。VSS(19)とVGG(22)との交差部の下側に
は他の画素用のNTFT(11′)が設けられている。C/TFT
を用いたマトリックス構成を有せしめた。それらPTFTは
ソ−ス(5)がコンタクト(32)を介してX線VDD(1
8)に連結され、ゲイト(4)は多層形成がなされたY
線VGG(22)に連結されている。ドレイン(6)はコン
タクト(29)を介して透明導電膜の電極(33)を連結し
ている。
交差部に設け、VDD(18)とVGG′(23)との交差部にも
他の画素用のPTFT(21′)が同様に設けられている。ま
たNTFT(11)はVSS(19)とVGG(22)との交差部に設け
られている。VSS(19)とVGG(22)との交差部の下側に
は他の画素用のNTFT(11′)が設けられている。C/TFT
を用いたマトリックス構成を有せしめた。それらPTFTは
ソ−ス(5)がコンタクト(32)を介してX線VDD(1
8)に連結され、ゲイト(4)は多層形成がなされたY
線VGG(22)に連結されている。ドレイン(6)はコン
タクト(29)を介して透明導電膜の電極(33)を連結し
ている。
これらのNTFT、PTFTのチャネル形成領域(7),
(7′)には酸素が意図的に添加され、ソ−ス、ドレイ
ンには添加させないようにした。
(7′)には酸素が意図的に添加され、ソ−ス、ドレイ
ンには添加させないようにした。
他方、NTFTはソ−ス(5′)がコンタクト(32′)を
介してX線VSS(19)に連結され、ゲイト(4′)はY
線VGG(22)に、ドレイン(6′)はコンタクト(2
9′)を介して透明導電膜(33)に連結している。かく
して2本のX線(18),(19)に挟まれた間(内側)に
画素である透明導電膜(33)とC/TFT(21),(11)と
により1つのピクセルを構成せしめた。かかる構造を左
右、上下に繰り返すことにより、2×2のマトリックス
の1つの例またはそれを拡大した640×480、1280×960
といった大画面の液晶表示装置を作ることが可能となっ
た。
介してX線VSS(19)に連結され、ゲイト(4′)はY
線VGG(22)に、ドレイン(6′)はコンタクト(2
9′)を介して透明導電膜(33)に連結している。かく
して2本のX線(18),(19)に挟まれた間(内側)に
画素である透明導電膜(33)とC/TFT(21),(11)と
により1つのピクセルを構成せしめた。かかる構造を左
右、上下に繰り返すことにより、2×2のマトリックス
の1つの例またはそれを拡大した640×480、1280×960
といった大画面の液晶表示装置を作ることが可能となっ
た。
ここでの特長は、1つの画素に2つのTFTが相補構成
をして設けられていること、また電極(33)は液晶電位
VLCを構成するが、それは、PTFTがオンでありNTFTがオ
フか、またはPTFTがオフでありNTFTがオンか、のいずれ
のレベルに固定されることである。
をして設けられていること、また電極(33)は液晶電位
VLCを構成するが、それは、PTFTがオンでありNTFTがオ
フか、またはPTFTがオフでありNTFTがオンか、のいずれ
のレベルに固定されることである。
そしてこのガラス基板側より例え光が照射されても、
C/TFTはソ−ス、ドレインはおろか、特にチャネル形成
領域が光に対し非感光性であるため、反射型のみならず
透光型の液晶表示装置であっても遮蔽手段を設けること
なしに動作をさせることが可能であった。
C/TFTはソ−ス、ドレインはおろか、特にチャネル形成
領域が光に対し非感光性であるため、反射型のみならず
透光型の液晶表示装置であっても遮蔽手段を設けること
なしに動作をさせることが可能であった。
第4図で明らかなように、制御要素のVssが新たに増
えても、液晶装置における開口率(全面積(34)に対し
実際に表示する液晶表示有効面積(33)の割合)に関し
ては、従来の第1図の1つのみの導電型をもつTFTを各
画素に連結した場合とまったく変わらず、不利にならな
い。
えても、液晶装置における開口率(全面積(34)に対し
実際に表示する液晶表示有効面積(33)の割合)に関し
ては、従来の第1図の1つのみの導電型をもつTFTを各
画素に連結した場合とまったく変わらず、不利にならな
い。
第4図において、それら透明導電膜上に配向膜、配向
処理を施し、さらにこの基板と他方の液晶の電極(第4
図(34))を有する基板との間に一定の間隔をあけ、公
知の方法により互いに配設をした。そしてその間に液晶
を注入して液晶表示装置として完成させた。
処理を施し、さらにこの基板と他方の液晶の電極(第4
図(34))を有する基板との間に一定の間隔をあけ、公
知の方法により互いに配設をした。そしてその間に液晶
を注入して液晶表示装置として完成させた。
液晶材料にTN液晶を用いるならば、その間隔を約10μ
m程度とし、透明導電膜双方に配向膜をラビング処理し
て形成させる必要がある。
m程度とし、透明導電膜双方に配向膜をラビング処理し
て形成させる必要がある。
また液晶材料にFLC(強誘電性)液晶を用いる場合
は、動作電圧を±20Vとし、また、セルの間隔を1.5〜3.
5μm例えば2.3μmとし、反対電極(第4図)(34)上
にのみ配向膜を設けラビング処理を施せばよい。
は、動作電圧を±20Vとし、また、セルの間隔を1.5〜3.
5μm例えば2.3μmとし、反対電極(第4図)(34)上
にのみ配向膜を設けラビング処理を施せばよい。
分散型液晶またはポリマ−液晶を用いる場合には、配
向膜は不用であり、スイッチング速度を大とするため、
動作電圧は±10〜±15Vとし、セル間隔は1〜10μmと
薄くした。
向膜は不用であり、スイッチング速度を大とするため、
動作電圧は±10〜±15Vとし、セル間隔は1〜10μmと
薄くした。
特に分散型液晶またはポリマ−液晶を用いる場合に
は、偏光板も不用のため、反射型としても、また透過型
としても光量を大きくすることができる。その液晶はス
レッシュホ−ルドがないため、本発明のC/TFTに示す如
く、明確なスレッシュホ−ルド電圧が規定されるC/TFT
型とすることにより大きなコントラスト実現することと
クロスト−ク(隣の画素との悪干渉)を除くことができ
た。
は、偏光板も不用のため、反射型としても、また透過型
としても光量を大きくすることができる。その液晶はス
レッシュホ−ルドがないため、本発明のC/TFTに示す如
く、明確なスレッシュホ−ルド電圧が規定されるC/TFT
型とすることにより大きなコントラスト実現することと
クロスト−ク(隣の画素との悪干渉)を除くことができ
た。
この実施例2は、C/TFTにおいてVDD側にPTFTを、Vss
側にNTFTを形成した。するとその出力はVDDまたはVssを
作るため明確なレベルを決定できる。しかしVGGに対し
ては、VLCはインバ−タ(逆相)となる。
側にNTFTを形成した。するとその出力はVDDまたはVssを
作るため明確なレベルを決定できる。しかしVGGに対し
ては、VLCはインバ−タ(逆相)となる。
このVGGとVLCとが同相(同じ向きの電圧)となる場合
の2Tr/cell方式(C/TFT方式)を以下の実施例にて示
す。
の2Tr/cell方式(C/TFT方式)を以下の実施例にて示
す。
「実施例3」 この実施例は、第3図、第4図において、VDD側に逆
にNTFT(11)を、Vss側に逆にPTFT(21)を連結したC/T
FT構成を有する。すると、その出力であるVLCはVGGと同
相(VGGが正電圧のとき正電圧の出力、負電圧の時負電
圧の出力)になり、その出力電位はVGG−VthpおよびVGG
−Vthnで与えられる。VthpとVthnとが異なる時は第3図
の液晶の他の端子(13)にオフセットバイアスを加えて
等しくすると好ましかった。かくするとVGGをVDDより大
にしなければならない欠点はあるが、ゲイト電極とVLC
との間で多少のリ−クがあってもあまり気にしなくても
よいという特長を有する。
にNTFT(11)を、Vss側に逆にPTFT(21)を連結したC/T
FT構成を有する。すると、その出力であるVLCはVGGと同
相(VGGが正電圧のとき正電圧の出力、負電圧の時負電
圧の出力)になり、その出力電位はVGG−VthpおよびVGG
−Vthnで与えられる。VthpとVthnとが異なる時は第3図
の液晶の他の端子(13)にオフセットバイアスを加えて
等しくすると好ましかった。かくするとVGGをVDDより大
にしなければならない欠点はあるが、ゲイト電極とVLC
との間で多少のリ−クがあってもあまり気にしなくても
よいという特長を有する。
かかる場合、第4図においても同様に、PTFTとNTFTと
を互いに逆に設ければよい。そのため、実施例2と第4
図における製造工程および開口率はまったく同じ値を作
ることができる。その他は実施例2と同様である。
を互いに逆に設ければよい。そのため、実施例2と第4
図における製造工程および開口率はまったく同じ値を作
ることができる。その他は実施例2と同様である。
「実施例4」 この実施例は、第2図に示した各ピクセルに、NTFTの
みを各画素等に連結して設けた1Tr/cell方式のものであ
る。するとVLCのレベルは、フロ−ティングとなりバラ
ツキがあるが、本発明に示すTFTが非感光性であるた
め、実使用の際のTFTに光が照射されることを防ぐ遮光
手段を設ける必要がなく、従来より簡単にアクティブ型
液晶表示装置を作ることができた。その他は実施例1,3
と同様である。
みを各画素等に連結して設けた1Tr/cell方式のものであ
る。するとVLCのレベルは、フロ−ティングとなりバラ
ツキがあるが、本発明に示すTFTが非感光性であるた
め、実使用の際のTFTに光が照射されることを防ぐ遮光
手段を設ける必要がなく、従来より簡単にアクティブ型
液晶表示装置を作ることができた。その他は実施例1,3
と同様である。
「発明の効果」 本発明はNTFT、PTFTに対し非感光性とすることによ
り、特にチャネル形成領域に酸素等の不純物を添加して
非感光性のセミアモルファス半導体とするとともに、ソ
−ス、ドレインにはこれらの不純物の添加をせずにドナ
−またはアクセプタのイオン化率の向上を図ることによ
り遮光手段が不用となった。さらにかかるTFT、特にC/T
FTとしてマトリックス化された各画素に連結することに
より、 1)遮蔽手段が不要となった液晶表示装置を作ることが
できる 2)ソ−ス、ドレインのシ−ト抵抗の低下による高速化 3)酸素をPI、NIよりもソ−ス、ドレイン側にわたらせ
ることにより、ドレイン耐圧を3〜10Vも向上せしめた という多くの特長を有する。
り、特にチャネル形成領域に酸素等の不純物を添加して
非感光性のセミアモルファス半導体とするとともに、ソ
−ス、ドレインにはこれらの不純物の添加をせずにドナ
−またはアクセプタのイオン化率の向上を図ることによ
り遮光手段が不用となった。さらにかかるTFT、特にC/T
FTとしてマトリックス化された各画素に連結することに
より、 1)遮蔽手段が不要となった液晶表示装置を作ることが
できる 2)ソ−ス、ドレインのシ−ト抵抗の低下による高速化 3)酸素をPI、NIよりもソ−ス、ドレイン側にわたらせ
ることにより、ドレイン耐圧を3〜10Vも向上せしめた という多くの特長を有する。
本発明は非感光性のTFTを作り、その応用として液晶
表示装置に用いた例を示した。しかしその他の半導体装
置、例えばイメ−ジセンサ、モノリシック型集積回路に
おける負荷または三次元素子として用いることも可能で
ある。
表示装置に用いた例を示した。しかしその他の半導体装
置、例えばイメ−ジセンサ、モノリシック型集積回路に
おける負荷または三次元素子として用いることも可能で
ある。
本発明においてかかるC/TFTに対し、半導体として非
感光性のセミアモルファスまたはセミクリスタル構造の
シリコンを主成分とする材料を用いた。しかし同じ目的
のために可能であるならば他の結晶構造の半導体を用い
てもよい。またセルフアライン型のC/TFTによることに
より高速処理を行った。しかしイオン注入法を用いずに
非セルフアライン方式によりTFTを作ってもよいことは
いうまでもない。
感光性のセミアモルファスまたはセミクリスタル構造の
シリコンを主成分とする材料を用いた。しかし同じ目的
のために可能であるならば他の結晶構造の半導体を用い
てもよい。またセルフアライン型のC/TFTによることに
より高速処理を行った。しかしイオン注入法を用いずに
非セルフアライン方式によりTFTを作ってもよいことは
いうまでもない。
第1図は本発明のPチャネル型およびNチャネル型のTF
Tの作製方法を示す。 第2図は1Tr/cell方式のアクティブ型TFTを用いた液晶
表示装置を示す。 第3図は本発明の相補型TFTを用いた2Tr/cell方式アク
ティブ型液晶装置の回路図を示す。 第4図は第3図に対応した液晶表示装置の一方の基板の
平面図(A)、縦断面図(B),(C)を示す。 (1)……ガラス基板 (2),(2′)……半導体薄膜 (3)……ゲイト絶縁膜 (4),(4′)……ゲイト電極 (5),(5′)……ソ−ス (6),(6′)……ドレイン (7),(7′)……チャネル形成領域 (10)……液晶電位(VLC) (11)……Nチャネル型薄膜トランジスタ(NTFT) (12)……液晶 (14),(15)……リ−クをさせる抵抗 (16),(17)……周辺回路 (18),(18′)……Vss(X線の1つ) (19),(19′)……VDD(X線の1つ) (21)……Pチャネル型薄膜トランジスタ(PTFT) (22),(23)……VGG、VGG′(Y線) (31),(31′)……フォトレジスト (38)……ブロッキング層 (33),(34)……透明電極 〜……フォトマスクを用いたプロセス
Tの作製方法を示す。 第2図は1Tr/cell方式のアクティブ型TFTを用いた液晶
表示装置を示す。 第3図は本発明の相補型TFTを用いた2Tr/cell方式アク
ティブ型液晶装置の回路図を示す。 第4図は第3図に対応した液晶表示装置の一方の基板の
平面図(A)、縦断面図(B),(C)を示す。 (1)……ガラス基板 (2),(2′)……半導体薄膜 (3)……ゲイト絶縁膜 (4),(4′)……ゲイト電極 (5),(5′)……ソ−ス (6),(6′)……ドレイン (7),(7′)……チャネル形成領域 (10)……液晶電位(VLC) (11)……Nチャネル型薄膜トランジスタ(NTFT) (12)……液晶 (14),(15)……リ−クをさせる抵抗 (16),(17)……周辺回路 (18),(18′)……Vss(X線の1つ) (19),(19′)……VDD(X線の1つ) (21)……Pチャネル型薄膜トランジスタ(PTFT) (22),(23)……VGG、VGG′(Y線) (31),(31′)……フォトレジスト (38)……ブロッキング層 (33),(34)……透明電極 〜……フォトマスクを用いたプロセス
Claims (5)
- 【請求項1】薄膜トランジスタを用いた液晶表示装置で
あって、 前記薄膜トランジスタはチャネル形成領域と、前記チャ
ネル形成領域に接するソース領域及びドレイン領域とを
含む半導体膜を有し、 前記半導体膜は結晶性を有しており、 前記チャネル形成領域には酸素、炭素または窒素が添加
されており、 前記酸素、炭素または窒素の総量は1×1020cm-3〜20原
子%であることを特徴とする液晶表示装置。 - 【請求項2】薄膜トランジスタを用いた液晶表示装置で
あって、 前記薄膜トランジスタはガラス基板の上に設けられ、 前記薄膜トランジスタはチャネル形成領域と、前記チャ
ネル形成領域に接するソース領域及びドレイン領域とを
含む半導体膜を有し、 前記半導体膜は結晶性を有しており、 前記チャネル形成領域には酸素、炭素または窒素が添加
されており、 前記酸素、炭素または窒素の総量は1×1020cm-3〜20原
子%であることを特徴とする液晶表示装置。 - 【請求項3】薄膜トランジスタを用いた液晶表示装置で
あって、 前記薄膜トランジスタはガラス基板の上に設けられ、 前記薄膜トランジスタはチャネル形成領域と、前記チャ
ネル形成領域に接するソース領域及びドレイン領域とを
含む半導体膜を有し、 前記半導体膜は結晶性を有しており、 前記チャネル形成領域には酸素、炭素または窒素が添加
されており、 前記酸素、炭素または窒素の総量は1×1020cm-3〜20原
子%であって、 前記薄膜トランジスタの移動度は5cm2/Vsec以上である
ことを特徴とする液晶表示装置。 - 【請求項4】請求項1乃至請求項3のいずれか1項にお
いて、前記液晶表示装置は前記薄膜トランジスタを複数
有しており、前記薄膜トランジスタは、Pチャネル型薄
膜トランジスタまたはNチャネル型薄膜トランジスタで
あることを特徴とする液晶表示装置。 - 【請求項5】請求項1乃至請求項4のいずれか1項にお
いて、前記半導体膜中の酸素、炭素または窒素は、イオ
ン注入法によって添加されることを特徴とする液晶表示
装置。
Priority Applications (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31659890A JP3029289B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
KR1019910020771A KR950013784B1 (ko) | 1990-11-20 | 1991-11-20 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US08/293,201 US5614732A (en) | 1990-11-20 | 1994-08-19 | Gate insulated field effect transistors and method of manufacturing the same |
US08/479,392 US5514879A (en) | 1990-11-20 | 1995-06-07 | Gate insulated field effect transistors and method of manufacturing the same |
US08/799,369 US5859445A (en) | 1990-11-20 | 1997-02-14 | Electro-optical device including thin film transistors having spoiling impurities added thereto |
US08/854,037 US6252249B1 (en) | 1990-11-20 | 1997-05-09 | Semiconductor device having crystalline silicon clusters |
US08/962,600 US6306213B1 (en) | 1990-11-20 | 1997-10-31 | Electro-optical device and method for manufacturing the same |
US09/149,290 US6011277A (en) | 1990-11-20 | 1998-09-09 | Gate insulated field effect transistors and method of manufacturing the same |
US09/149,291 US6281520B1 (en) | 1990-11-20 | 1998-09-09 | Gate insulated field effect transistors and method of manufacturing the same |
US09/499,619 US7115902B1 (en) | 1990-11-20 | 2000-02-07 | Electro-optical device and method for manufacturing the same |
US09/832,844 US7067844B2 (en) | 1990-11-20 | 2001-04-12 | Electro-optical device |
US09/901,026 US6737676B2 (en) | 1990-11-20 | 2001-07-10 | Gate insulated field effect transistor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31659890A JP3029289B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22499599A Division JP3234201B2 (ja) | 1999-08-09 | 1999-08-09 | 半導体装置 |
JP22499299A Division JP3253936B2 (ja) | 1999-08-09 | 1999-08-09 | 薄膜トランジスタ及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04186775A JPH04186775A (ja) | 1992-07-03 |
JP3029289B2 true JP3029289B2 (ja) | 2000-04-04 |
Family
ID=18078862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31659890A Expired - Fee Related JP3029289B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3029289B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737676B2 (en) | 1990-11-20 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistor and method of manufacturing the same |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TW232751B (en) | 1992-10-09 | 1994-10-21 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for forming the same |
US5576556A (en) * | 1993-08-20 | 1996-11-19 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device with gate metal oxide and sidewall spacer |
-
1990
- 1990-11-20 JP JP31659890A patent/JP3029289B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6737676B2 (en) | 1990-11-20 | 2004-05-18 | Semiconductor Energy Laboratory Co., Ltd. | Gate insulated field effect transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JPH04186775A (ja) | 1992-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2999271B2 (ja) | 表示装置 | |
US6281520B1 (en) | Gate insulated field effect transistors and method of manufacturing the same | |
US5514879A (en) | Gate insulated field effect transistors and method of manufacturing the same | |
KR100289755B1 (ko) | 전기광학장치제작방법 | |
JPH0627484A (ja) | 液晶電気光学装置 | |
JP2767495B2 (ja) | 半導体装置および表示装置 | |
JP3029288B2 (ja) | 液晶表示装置 | |
JP3029289B2 (ja) | 液晶表示装置 | |
JP2916606B2 (ja) | 表示装置 | |
JP3297674B2 (ja) | 表示装置 | |
JP3234201B2 (ja) | 半導体装置 | |
JP3013259B2 (ja) | 液晶表示装置 | |
JP3229304B2 (ja) | 絶縁ゲート型電界効果トランジスタおよび半導体装置 | |
JP2852919B2 (ja) | 液晶表示装置 | |
JP3253936B2 (ja) | 薄膜トランジスタ及び半導体装置 | |
JP3229303B2 (ja) | 半導体装置 | |
JP2739149B2 (ja) | 液晶表示装置 | |
JP2742725B2 (ja) | 表示装置 | |
JP3422781B2 (ja) | 半導体装置 | |
JP3422782B2 (ja) | 半導体装置 | |
JP3651731B2 (ja) | 表示装置 | |
JP3350528B2 (ja) | アクティブマトリクス型表示装置 | |
JP3220092B2 (ja) | 表示装置 | |
JP3330910B2 (ja) | 電気光学装置 | |
JP3476763B2 (ja) | アクティブマトリクス装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |