JP3585952B2 - 光結合装置 - Google Patents

光結合装置 Download PDF

Info

Publication number
JP3585952B2
JP3585952B2 JP14742194A JP14742194A JP3585952B2 JP 3585952 B2 JP3585952 B2 JP 3585952B2 JP 14742194 A JP14742194 A JP 14742194A JP 14742194 A JP14742194 A JP 14742194A JP 3585952 B2 JP3585952 B2 JP 3585952B2
Authority
JP
Japan
Prior art keywords
chip
light
insulating film
light receiving
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14742194A
Other languages
English (en)
Other versions
JPH0818096A (ja
Inventor
恭二 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP14742194A priority Critical patent/JP3585952B2/ja
Publication of JPH0818096A publication Critical patent/JPH0818096A/ja
Application granted granted Critical
Publication of JP3585952B2 publication Critical patent/JP3585952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、入出力を光で伝達する光結合装置に関し、特にフィルムキャリア型光結合装置に関する。
【0002】
【従来の技術】
近年、光結合装置(フォトカプラ)に対する市場の要望は著しく、特にリードフレームを使用し、透光性樹脂および遮光性樹脂により二重モールドするデュアルインラインパッケージ(DIP)型光結合装置の普及率は上昇の一途であるが、電子部品の小型化、薄型化が進むにつれて、面実装(SMD)タイプの需要も加わり、小型の面実装タイプが開発され普及しつつある。
【0003】
しかしながら、前述した小型化、薄型化のパッケージの要望は現行品のレベルにとどまらずさらに進行している。しかし、従来のリードフレームを利用したトランスファーモールドタイプの光結合装置では、リードフレームを有しているため、その強度および絶縁耐圧等を考慮すると寸法をある程度確保しなければならず、光結合装置の小型化、薄型化も限界に達している。
【0004】
この流れに対して、リードレスカプラも開発途上にあるが、薄型化をさらに進めたフィルムキャリア方式によるパッケージが望まれている。
【0005】
このフィルムキャリア方式を採用した光結合装置の一つに、フィルムの同一平面上に、赤外発光ダイオード等からなる発光チップとフォトトランジスタ等からなる受光チップとをそれぞれ搭載する方式がある。
【0006】
その一例としては、図10の如く、絶縁フィルム1内に光路をとって発光チップ2と受光チップ3とを光学的に結合させるものであって、絶縁フィルム1の上面に発光側導体パターン4および受光側導体パターン5が形成され、前記発光チップ2は、その発光面が前記絶縁フィルム1の上面に対面するよう発光側導体パターン4に搭載され、前記受光チップ3は、その受光面が前記絶縁フィルム1の上面に対面するよう受光側導体パターン5に搭載されており、前記発光チップ2および受光チップ3は遮光性樹脂6にて封止されて構成されている。なお、7は反射膜であり、該反射膜7は発光チップ2にて発する光を受光チップ3側へ反射させるものである。
【0007】
上記発光チップ2は、通常、上部電極(アノードまたはカソード)と裏面電極(カソードまたはアノード)であるため、面実装において各電極を絶縁フィルム1とは垂直方向にレイアウトし、両電極共Agペースト等で上記発光側導体パターン4に電気的機械的接続を行う。受光チップ3は、二つの電極が受光面である一面にのみ形成されており、該電極にはバンプ処理(図示せず)が施されており、該バンプ形成面を上記受光側導体パターン5に面ボンディングして電気的機械的接続が行われる。前記バンプには、Auや半田を用いる。
【0008】
前記絶縁フィルム1の材質には、ポリイミド、ポリエステル、ガラスエポキシ等の樹脂材料を用いる。この絶縁フィルム1上に形成される導体パターン4,5の材料には銅箔または圧延銅が用いられ、該導体パターン4,5は、絶縁フィルム1の穴抜き後、これにラミネートしエッチング処理にてパターンニングを行ってなるものである。
【0009】
前記遮光性樹脂6は、集積回路(IC)のアッセンブリー工程で使用されるエポキシ樹脂製の樹脂塊(Eペレット)等であり、熱で溶かしてモールディングする。もしくは、薄型における寸法精度を向上させるために、トランスファーモールド技術を用いてモールドする方法もある。
【0010】
【発明が解決しようとする課題】
しかしながら、従来の光結合装置では、受光チップ3を絶縁フィルム1の受光側導体パターン5に搭載する方式として、面ボンディングを採用しているため、受光チップ3に前処理としてバンプ処理を施さなければならず、また、二つの電極を受光面の一面より取り出す構造であるため、チップ面積が大きくなりコストアップの要因となっていた。
【0011】
また、発光チップ2からの光は、絶縁フィルム1を通り反射膜7によって反射し、受光チップ3に受光されるので、光が減衰し光効率が低下するという欠点があった。
【0012】
上記問題点を解決するものとして、特願平5−309983号(1993年12月10日出願)にて提案したフィルムキャリア型光結合装置(以下、単に「光結合装置」と称す。)がある。
【0013】
該光結合装置は、図11の如く、絶縁フィルム1の上面に発光側導体パターン4および受光側導体パターン5が形成され、前記発光側導体パターン4および受光側導体パターン5にそれぞれ発光チップ2およびバンプ処理を施さない受光チップ3を搭載してなるものであって、その搭載方式として、発光チップ2にて発する光を受光チップ5が直接受光できるよう絶縁フィルム1に対して垂直に両チップ2,3をAgペースト8にて搭載し、前記受発光チップ2,3間の絶縁フィルム1上に光パス路となる光路用フィルム9を設け、該光路用フィルム9、発光チップ2および受光チップ3を遮光性樹脂6にて封止してなるものである。
【0014】
前記受光チップ3の構造は、図12に示すように、直方体形状からなり、上面には電極10と受光面11とを備え、底面には他の電極10′を備えている。該受光チップ3は、図12(b)に示すように、チップの厚み方向を絶縁フィルム1に接触させて搭載され、各電極10,10′が受光側導体パターン5に電気的機械的に接続される。
【0015】
このような光結合装置によれば、発光チップ2とバンプ処理を施さない受光チップ3とを直接対向するような方式とし、その両チップ2,3間を光透過性物質9にて光パス路を形成した構成なので、従来の反射方式に比べて優れた光効率が得られる、また、受光チップ3を面ボンディング方式(水平搭載方式)より絶縁フィルム1に対して垂直搭載方式としたため、受光チップ3へのバンプ処理が不要となりコストダウンが図れるといった効果を有する。
【0016】
しかしながら、該光結合装置には新たな問題が生じている。
【0017】
上述した光結合装置は、受光チップ3が、図12の如く、受光チップ3の厚みに対してその幅が2倍程度あり、該受光チップ3を図12(b)の如く、絶縁フィルム1に対して垂直搭載すると、受光チップ3の絶縁フィルム1に搭載する面に対して高さが大きくなり、チップ搭載時の安定性が非常に悪く、チップ転倒等を生じるといった問題が生じていた。該チップ転倒が生じると、ボンディング後に手直し工程を追加しなければならず、製造工程および信頼性に問題を生じていた。
【0018】
また、薄型化という点では、受光チップ3を立てて搭載しているため、従来例で示した光結合装置よりも、0.2〜0.3mm程度厚いパッケージとならざるを得なかった。
【0019】
本発明は、上記課題に鑑み、薄型化、受光チップ搭載時にチップ転倒を防止するための構成を備えた光結合装置の提供を目的とするものである。
【0020】
【課題を解決するための手段】
本発明よりなる光結合装置は、一方の面に発光側導体パターンおよび受光側導体パターンを有する絶縁フィルムと、該絶縁フィルムのそれぞれの導体パターンに搭載され、互いが光学的に結合するよう対向配置される発光チップおよび受光チップと、該両チップを封止する遮光性樹脂とを備えてなる光結合装置であって、前記絶縁フィルムは、他方の面より各導体パターンの表面まで貫通する孔を有し、該孔内にそれぞれのチップが配置されてなることを特徴とするものである。
【0021】
前記各チップは、前記各孔内にチップの厚み方向を寝かせて配置されており、前記の大きさは、それぞれのチップの厚みの大きさより0.2〜0.3mm程度大きく形成されており、且つ前記絶縁フィルムの厚みは、搭載時の受光チップの高さの1/2〜1倍の厚みに形成されていることを特徴とするものである。
【0022】
【作用】
上記構成によれば、本発明の光結合装置は、絶縁フィルムに他方の面より各導体パターンの表面まで貫通する孔を有し、該孔内にそれぞれのチップが配置されてなる構成なので、各チップのダイボンドの際のチップ倒れを前記孔によって保持でき、チップ転倒を低減することができる。また、孔内に各チップを配置した分パッケージの薄型化が可能であり、さらに、該孔はチップの位置決めを容易とすることができる。
【0023】
前記各チップを前記各孔内にチップの厚み方向を寝かせて配置する場合において、前記の大きさは、それぞれのチップの厚みの大きさより0.2〜0.3mm程度大きく形成されており、且つ前記絶縁フィルムの厚みは、搭載時の受光チップの高さの1/2〜1倍の厚みに形成されているので、チップが完全に倒れることなく保持できるとともに、チップ倒れによる傾きを低減することができる。
【0024】
【実施例】
図1は、本発明よりなる光結合装置の一実施例を示す図であり、(a)は上面側からの透視図であり、(b)は側面断面図である。図2は、打ち抜き加工後の絶縁フィルムを示す平面図である。図3は、絶縁フィルムに導体パターンが形成された状態を絶縁フィルム裏面側から見た平面図である。図4は、絶縁フィルムに受発光チップが搭載された状態を示す図であり、(a)は平面図であり、(b)はその断面図である。図5は、絶縁フィルムの樹脂封止領域および最終形状領域を示す図であり、(a)は平面図であり、(b)はその断面図である。図6は、発光チップの構成図であり、(a)は平面図であり、(b)はその縦断面図である。図7は、受光チップの構成図であり、(a)は平面図であり、(b)はその縦断面図である。図8は、製造フローを説明するための図である。
【0025】
図1の如く、本実施例の光結合装置は、一方の面に発光側導体パターン4および受光側導体パターン5を有し、且つ他方の面より各導体パターン3、4の表面まで貫通する孔12、12′が設けられた絶縁フィルム1と、該絶縁フィルム1に設けられた孔12、12′よりそれぞれの導体パターン4、5に搭載され、互いが光学的に結合するよう対向配置される発光チップ2および受光チップ3と、該両チップ2、3を封止する遮光性樹脂6とを備えてなるものである。
【0026】
前記絶縁フィルム1は、図2の如く、透光性でかつ耐熱性に優れたポリイミド、ポリエステル、ガラスエポキシ等の樹脂材料が使用され、複数のデバイス用のものが帯状に連なった状態で製造工程に給せられる。また、絶縁フィルム1の外周部には、外乱光が絶縁フィルム1の厚み方向を伝って受発光間の光路に進入するのを防止するためのスリット13が穿設されている。該スリット13は、絶縁フィルム1の光路形成領域Laの周囲がパンチング抜きされたものである。ただし、スリット13を穿設した後で、絶縁フィルム1の光路形成領域Laが絶縁フィルム1のその他の領域Lbからばらばらになって離脱しないよう、両領域La、Lbが連結部14により連結されている。なお、該連結部14を設けることにより、該連結部14から光路形成領域La内に外乱光が進入する恐れがある。そこで、連結部14の外側にも切欠15を形成し、外部からの直進光が連結部14を伝って光路形成領域Laに進入するのを防止している。さらに、絶縁フィルム1の光路形成領域の所定部分には、受発光チップ2、3をそれぞれ配置する孔12、12′が形成されている。該孔12、12′は、パンチング抜きされてなるものである。
【0027】
該孔12、12′は、前記発光チップ2または受光チップ3を配置して各導体パターン4、5に接続する載置孔であり、該孔12、12′の大きさは、各チップの厚み方向を寝かせて配置するため、少なくとも各チップ2、3の厚みの大きさに0.2〜0.3mm程度の許容度をもたせた大きさとする。この範囲よりも小さな数値であると、機械的な位置決め制度に問題が生じ、また範囲よりも大きな数値であると、チップ2、3が転倒するまたはチップ倒れの際の傾斜角度が大きくなるといった不都合を生じる。
【0028】
さらに、前記絶縁フィルム1は、その厚みが受光チップ3の載置時の高さの1/2〜1倍程度の厚みとする。この範囲よりも小さな厚みであれば、チップ倒れの際の傾斜角度が大きくなり、また、その範囲よりも大きな厚みであれば、チップ搭載に問題が生じる。
【0029】
したがって、前記孔12、12′の大きさを各チップ2、3の厚みに0.2〜0.3mm程度の許容度をもたせた大きさとし、且つ絶縁フィルム1の厚みを受光チップ3の載置時の高さの1/2〜1倍程度の厚みとすることが望ましい。
【0030】
ここで本実施例の一例としての具体的数値を述べると、前記孔12、12′の大きさはそれぞれ各チップ2、3の厚みに0.2mmすなわち片側当たり0.1mmの許容度をもたせた大きさとしている。また前記絶縁フィルム1の厚みは、従来例(図10、図12)では0.1mmであったのを、本実施例では、0.2mmとしている。これは、前記受光チップ3の縦幅(載置した際の高さ)が0.4mmあり、該チップ3を立てた際の中間位置に対応するようにしており、従来の0.1mmであれば絶縁フィルム1上で倒れる可能性があるが、0.2mmとすることで、それを防止することが可能である。これは、チップの重心によるものである。
【0031】
前記発光チップ2は、赤外発光ダイオード等が使用され、図6の如く、チップの上底面に電極(アノードまたはカソード)16、16′を有する構成である。本実施例では、発光チップ2の上面を受光チップ3と対向配置させるため、上面より光を発するようその中心部分には形成されておらず、その周囲のみ電極が形成されている。
【0032】
前記受光チップ3は、フォトトランジスタ等が使用され、図7の如く、チップの上面に二つの電極17、17′有し、その他の部分を受光部としてなる構成である。
【0033】
前記両チップ2、3は、図1の如く、上述した絶縁フィルム1の孔12、12′内を通ってそれぞれの導体パターン4、5に電気的機械的に接続される。そして、両チップ2、3は、絶縁フィルム1と各チップ2、3との隙間を埋めるため、透光性シリコーン樹脂18にて被覆(プリコート)される。図1中、19はAgペーストを示している。
【0034】
前記発光側導体パターン4および受光側導体パターン5は、図3の如く、それぞれ銅箔等の導電性材料を用いて、前記絶縁フィルム1の裏面にのみ所望の回路設計に基づき形成されている。該両導体パターン4、5の先端部は各チップ2、3の各電極16,16′、17,17′に接続するよう形成されており、前記発光側導体パターン4は、その先端部が略L字形に形成されている。
【0035】
前記遮光性樹脂6は、光吸収性を有する一般的な黒色エポキシ樹脂等が用いられ、図1の如く、トランスファーモールド方式にて、発光チップ2、受光チップ3および光路形成領域Laを被覆してなるものである。
【0036】
上記構成の光結合装置の製造方法を1乃至5に従って説明する。また、製造フローを図8に示す。
【0037】
まず、一枚のフィルムキャリアテープ状の絶縁フィルム1について、パンチング金型にてスリット13、切欠15および孔12,12′の抜きを行い、図2の形状にする。
【0038】
その後、銅箔をこの絶縁フィルム1の裏面側に一様にラミネートした後、図3の如く、エッチングにより必要な銅箔を残し、発光側導体パターン4および受光側導体パターン5を形成する。
【0039】
このようにして作成された絶縁フィルム1に、図4の如く、発光チップ2である発光ダイオードチップを、発光側導体パターン4に対して垂直方向に載置し、Agペースト19で発光チップ2の表面および裏面電極16、16′と発光側導体パターン4の電気的機械的接続を行う。
【0040】
次に、受光チップ3であるフォトトランジスタチップをその受光面が発光チップ2側に向くよう、且つ受光側導体パターン5に対して垂直方向に載置し、Agペースト19で受光面側に設けられた二つの電極17、17′と受光側導体パターン5との電気的機械的接続を行う。
【0041】
その後、Agペースト19の硬化のため、高温放置を行う。この状態で、発光チップ2と受光チップ3の受光面とは対向型となっている。
【0042】
次に、絶縁フィルム1と各チップ2、3との隙間を埋めるため、透光性樹脂17にて被覆される。その後、遮光性樹脂6を使用し、薄型化を目的として寸法精度の良いトランスファーモールドにて樹脂モールドを行う。
【0043】
その後、テーピング状態で連結して電極取り出しパターンにハンダメッキを施した後、金型により単品抜きをして図1に示すような形状の光結合装置が完成する。
【0044】
このように、本実施例の光結合装置によれば、絶縁フィルム1に他方の面より各導体パターン4、5の表面まで貫通する孔12、12′を有し、該孔12、12′内にそれぞれのチップ2、3が配置されてなる構成なので、各チップ2、3のダイボンドの際のチップ倒れを前記孔12、12′によって保持でき、チップ転倒を低減することができる。また、孔12、12′内に各チップ2、3を配置した分パッケージの薄型化が可能であり、さらに、該孔12、12′はチップ2、3の位置決めを容易とするも可能である。
【0045】
前記孔12、12′は、それぞれのチップ2、3の厚みに0.2〜0.3mmの許容度を設けた大きさからなり、且つ前記絶縁フィルム1の厚みは、搭載時の受光チップ3の高さの1/2〜1倍の厚みよりなる構成なので、チップ2、3が完全に倒れることなく保持できるとともに、チップ倒れによる傾きを低減することができる。
【0046】
このように、チップ倒れを防止することにより、各チップ2、3を接着する接着剤19の硬化による収縮性によって幾分修正することができる。特にチップの傾きが少ないほど修正によって正確なダイボンドが可能となる。
【0047】
上記実施例では受光チップ3として、図7に示す一方の面に二つの電極17、17′および受光部を形成してなつ受光チップを用いたが、図12に示す一方の面に電極10および受光部11を、他方の面に他の電極を形成してなる受光チップを用いたても良い。この場合の受光側導体パターン5の先端形状としては、発光側導体パターン4の先端形状と同様、略L字形とする。受光チップ3を該構造とすることにより、チップ自身を小さくすることが可能となり、小型化、薄型化が図れる。
【0048】
また、絶縁フィルム1の裏面側、すなわち導体パターン側のみ遮光性樹脂(モールド)に変わって、遮光膜または反射膜とすることにより、さらに、小型化、薄型化が図れる。
【0049】
図9は、本発明の他の実施例を示す側面断面図である。本実施例について、上記実施例と相違する点のみ説明する。
【0050】
本実施例に使用される絶縁フィルム1′は、透光性のオレンジ色ポリイミド1′aと遮光性の黒色ポリイミド1′bを張り合わせてなるものであって、前記オレンジ色ポリイミド1′aは上記実施例の絶縁フィルム1と同等の構成からなり、該オレンジ色ポリイミド1′aの導体パターン形成面に黒色ポリイミド1′bが張り合わされている。前記黒色ポリイミド1′bの外表面には入出力パターン20、20′が形成されており、該入出力パターン20、20′と各導体パターン4、5とは黒色ポリイミド1′aに形成されたスルーホール21にて接続されている。
【0051】
該構成によれば、面実装型のフィルムキャリア型光結合装置として容易に対応できる。
【0052】
【発明の効果】
以上のように、本発明の光結合装置によれば、絶縁フィルムに他方の面より各導体パターンの表面まで貫通する孔を有し、該孔内にそれぞれのチップが配置されてなる構成なので、各チップのダイボンドの際のチップ倒れを前記孔によって保持でき、チップ転倒を低減する。また、孔内に各チップを配置した分パッケージの薄型化となり、さらに、該孔はチップの位置決めを容易とする。
【0053】
前記各チップを前記各孔内にチップの厚み方向を寝かせて配置する場合において、前記の大きさは、それぞれのチップの厚みの大きさより0.2〜0.3mm程度大きく形成されており、且つ前記絶縁フィルムの厚みは、搭載時の受光チップの高さの1/2〜1倍の厚みに形成されているので、チップが完全に倒れることなく保持され、チップ倒れによる傾きが低減される。したがって、各チップを接着する接着剤の硬化による収縮性によって完全に修正することが可能となる。
【図面の簡単な説明】
【図1】本発明よりなる光結合装置の一実施例を示す図であり、(a)は側面断面図であり、(b)は上面側からの透視図である。
【図2】加工後の絶縁フィルムを示す平面図である。
【図3】絶縁フィルムに導体パターンが形成された状態を絶縁フィルム裏面側から見た平面図である。
【図4】絶縁フィルムに受発光チップが搭載された状態を示す図であり、(a)は平面図であり、(b)はその断面図である。
【図5】絶縁フィルムの樹脂封止領域および最終形状領域を示す図であり、(a)は平面図であり、(b)はその断面図である。
【図6】発光チップの構成図であり、(a)は平面図であり、(b)はその縦断面図である。
【図7】受光チップの構成図であり、(a)は平面図であり、(b)はその縦断面図である。
【図8】製造フローを説明するための図である。
【図9】本発明の他の実施例を示す側面断面図である。
【図10】従来例を示す側面断面図である。
【図11】先願の提案例を示す構成図であり、(a)は平面図であり、(b)は側面断面図である。
【図12】(a)は図11に示す光結合装置に使用される受光チップの構成図であり、(b)は該受光チップの搭載図である。
【符号の説明】
1 絶縁フィルム
2 発光チップ
3 受光チップ
4 発光側導体パターン
5 受光側導体パターン
6 遮光性樹脂
12、12′ 孔
18 透光性樹脂

Claims (2)

  1. 一方の面に発光側導体パターンおよび受光側導体パターンを有する絶縁フィルムと、該絶縁フィルムのそれぞれの導体パターンに搭載され、互いが光学的に結合するよう対向配置される発光チップおよび受光チップと、該両チップを封止する遮光性樹脂とを備えてなる光結合装置であって、
    前記絶縁フィルムは、他方の面より各導体パターンの表面まで貫通する孔を有し、該孔内にそれぞれのチップが配置されてなることを特徴とする光結合装置。
  2. 前記各チップは、前記各孔内にチップの厚み方向を寝かせて配置されており、前記の大きさは、それぞれのチップの厚みの大きさより0.2〜0.3mm程度大きく形成されており、且つ前記絶縁フィルムの厚みは、搭載時の受光チップの高さの1/2〜1倍の厚みに形成されていることを特徴とする請求項1記載の光結合装置。
JP14742194A 1994-06-29 1994-06-29 光結合装置 Expired - Fee Related JP3585952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14742194A JP3585952B2 (ja) 1994-06-29 1994-06-29 光結合装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14742194A JP3585952B2 (ja) 1994-06-29 1994-06-29 光結合装置

Publications (2)

Publication Number Publication Date
JPH0818096A JPH0818096A (ja) 1996-01-19
JP3585952B2 true JP3585952B2 (ja) 2004-11-10

Family

ID=15429939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14742194A Expired - Fee Related JP3585952B2 (ja) 1994-06-29 1994-06-29 光結合装置

Country Status (1)

Country Link
JP (1) JP3585952B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5140413B2 (ja) * 2007-12-28 2013-02-06 株式会社日立製作所 実装基板、及びこの実装基板を備えるled光源装置
JP6345532B2 (ja) * 2014-08-07 2018-06-20 ルネサスエレクトロニクス株式会社 光結合装置の製造方法、光結合装置、および電力変換システム

Also Published As

Publication number Publication date
JPH0818096A (ja) 1996-01-19

Similar Documents

Publication Publication Date Title
US8017436B1 (en) Thin substrate fabrication method and structure
KR100298162B1 (ko) 수지봉지형반도체장치
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
US20020180022A1 (en) Semiconductor device
JP3930710B2 (ja) チップ型発光ダイオード及びその製造方法
US20070108561A1 (en) Image sensor chip package
JPH08148603A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH09252065A (ja) 半導体装置及びその製造方法及び基板フレーム
CN106298699A (zh) 封装结构以及封装方法
JP3502305B2 (ja) 光半導体装置
JP3585952B2 (ja) 光結合装置
JP3786227B2 (ja) 赤外線データ通信モジュール及びその製造方法
CN111509052B (zh) 芯片封装结构及芯片封装方法
JP2001044452A (ja) 光通信用モジュール
JPH11131283A (ja) 赤外線リモートコントロール受光ユニット及びその製造方法
JPH11351863A (ja) チルトセンサー及びその製造方法
US6548759B1 (en) Pre-drilled image sensor package
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2981371B2 (ja) 光結合装置
JP2601426Y2 (ja) 光結合装置
JPH0697510A (ja) 小型光半導体装置
JPH03109760A (ja) 半導体装置
CN103915461B (zh) Cmos图像传感器封装方法
JP3172630B2 (ja) フィルムキャリア型光結合装置およびその製造方法
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070813

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080813

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090813

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees