JP3575402B2 - 電気光学装置の製造方法、電気光学装置及び電子機器 - Google Patents
電気光学装置の製造方法、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP3575402B2 JP3575402B2 JP2000207079A JP2000207079A JP3575402B2 JP 3575402 B2 JP3575402 B2 JP 3575402B2 JP 2000207079 A JP2000207079 A JP 2000207079A JP 2000207079 A JP2000207079 A JP 2000207079A JP 3575402 B2 JP3575402 B2 JP 3575402B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding layer
- layer
- region
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 192
- 239000004973 liquid crystal related substance Substances 0.000 claims description 88
- 239000012212 insulator Substances 0.000 claims description 74
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 57
- 230000002093 peripheral effect Effects 0.000 claims description 52
- 238000005498 polishing Methods 0.000 claims description 22
- 239000003566 sealing material Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 7
- 239000010453 quartz Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 218
- 239000010408 film Substances 0.000 description 188
- 239000003990 capacitor Substances 0.000 description 43
- 239000004065 semiconductor Substances 0.000 description 39
- 238000003860 storage Methods 0.000 description 32
- 239000011229 interlayer Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 29
- 108091006146 Channels Proteins 0.000 description 24
- 238000005530 etching Methods 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 18
- 230000004907 flux Effects 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000005368 silicate glass Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229910021478 group 5 element Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- -1 hydrogen ions Chemical class 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光透過性基板と単結晶シリコン層とを貼り合わせた電気光学装置の製造方法、電気光学装置及び電子機器に関する。特に、光透過性基板上に遮光層を形成した電気光学装置の製造方法、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
絶縁基体上にシリコン薄膜を形成し、そのシリコン薄膜に半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有することから、例えば液晶装置等の電気光学装置に好適である。
【０００３】
このような電気光学装置にＳＯＩ技術を適用する場合、光透過性基板に単結晶シリコン基板を貼り合わせて研磨等により薄膜の単結晶シリコン層を形成し、単結晶シリコン層を例えば液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子に形成している。
【０００４】
ところで、例えば液晶装置を使ったプロジェクタ等の投射型表示装置では、通常光透過性基板の表面から光が照射されるため、これが基板上に形成されたＭＯＳＦＥＴのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにＭＯＳＦＥＴ上に遮光層を設ける構造とするのが一般的である。
【０００５】
しかしながら、ＭＯＳＦＥＴ上部に遮光層を設けても、支持基板が光透過性である場合は、表面から入射した光が基板裏面側の界面で反射してＭＯＳＦＥＴのチャネル部に戻り光として入射することがある。この戻り光は、表面から照射される光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、この基板裏面からの戻り光は素子のスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。なお、ここでは単結晶シリコン層の形成された面を基板の表面とし、反対側を裏面としている。
【０００６】
特開平１０−２９３３２０号公報には、トランジスタ素子領域に対応する基板表面に遮光層を形成する技術が提唱されている。かかる技術は、基板表面に上記の如く遮光層をパターンニングし、その上を絶縁体層で覆って研磨により平坦化し、その平坦面に単結晶シリコン基板を貼り合わせるものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような液晶装置では、基板上にトランジスタ素子領域が密集する部分と密集しない部分が存在することから、これに対応する遮光層も基板上で同様に分布し、研磨前の絶縁体層表面の凹凸も密集する部分と密集しない部分が存在する。このため、絶縁体層表面を平坦化するための研磨の工程において、凹凸が密集する部分と密集しない部分とで研磨の度合いのばらつきを生じ、凹凸が密集する部分では絶縁体層が厚くなり、凹凸が密集しない部分では絶縁体層が薄くなり、研磨後の絶縁体層表面にうねりを生じる、という課題がある。
【０００８】
そして、絶縁体層表面にこのようなうねりを生じると、次のような問題がある。第１に、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じ、このボイドの存在する領域に形成されるＭＯＳＦＥＴの特性を劣化あるいは完全に不良状態にさせる。第２に、絶縁体層と単結晶シリコン層との貼り合わせ強度が弱くなり、単結晶シリコン層形成後のＭＯＳＦＥＴ形成プロセスにおいて膜剥がれ等の不良を発生させる原因となり製品の歩留まりを低下させる。
【０００９】
本発明は、かかる課題を解決するためになされたもので、単結晶シリコン層が貼り合わされる絶縁体層表面を平坦化することができる電気光学装置の製造方法、電気光学装置及び電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置の製造方法は、光透過性基板の一方面に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記パターニングされた遮光層が、前記トランジスタ素子に対向する領域及び前記トランジスタ素子の周辺領域に設けられていることを特徴とする。
【００１１】
本発明のかかる製造方法によれば、光透過性基板の一方面に形成した遮光層パターンはトランジスタ素子の形成される領域だけでなく、その周辺領域にも存在するため、遮光層による基板の凹凸分布のばらつきが少なくなり、例えば研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。従って、かかる絶縁体層の平坦化工程において光透過性基板の表面をうねり等もなく極めて平坦に処理することができる。よって、この絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることはなくなり、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強くなり、更にトランジスタ素子の特性にばらつきや欠陥を生じることもなくなる。
【００１２】
また、本発明において、前記光透過性基板は対向基板とシール材により貼り合わされてなり、前記周辺領域は、前記シール材に対向する領域からなることを特徴とする。かかる構成によれば、シール材に対向する領域にも遮光層を有しているため、周辺領域を均一に平坦化することができ、単結晶シリコン層を良好に貼り合わせることができる。
【００１３】
従って、本発明の電気光学装置の製造方法において、前記光透過性基板の一方面を平坦化する工程では、化学的機械研磨法により絶縁体層を平坦化することが好ましい。
【００１４】
本発明の電気光学装置は、光透過性基板の一方面に形成され，パターニングが施された遮光層と、前記パターニングされた遮光層上に形成され，平坦化処理された絶縁体層と、前記平坦化された絶縁体層上に形成されたスイッチング素子とを具備し、前記パターニングされた遮光層が、前記トランジスタ素子に対向する領域及び前記トランジスタ素子の周辺領域に設けられていることを特徴とする。
【００１５】
本発明のかかる構成によれば、絶縁体層の表面が平坦化しているので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることはなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、更にトランジスタ素子の特性にばらつきや欠陥を生じることがない、電気光学装置を実現できる。
【００１６】
本発明の電気光学装置において、前記トランジスタ素子の形成されない領域に設けられた遮光層パターンは前記トランジスタ素子の設けられた領域に形成されたパターンを２次元方向に繰り返し展開されて成ることを特徴とする。
【００１７】
本発明のかかる構成によれば、トランジスタ素子非形成領域の絶縁体層表面の平坦化処理前の凹凸状態は、トランジスタ形成領域の凹凸状態ときわめて近い形状を呈するため、研磨レートなどの均一性を向上させることができ、平坦化処理における表面のうねりを低減でき、単結晶シリコン層との貼り合わせた境界面にボイドを生じることはなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、更にトランジスタ素子の特性にばらつきや欠陥を生じることがない、電気光学装置を実現できる。
【００１８】
本発明の電気光学装置において、前記光透過性基板が石英からなり、前記遮光層が高融点金属または高融点金属の珪素化合物からなることを特徴とする。これにより、遮光層上のトランジスタ形成工程において、素子特性を向上させるため１０００度を超える高温の熱処理が可能となる。
【００１９】
本発明の電気光学装置の製造方法は、透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、前記透明基板上に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、前記周辺領域においては前記遮光層は前記駆動回路に対向してする配置されてなることを特徴とする。
【００２０】
本発明のかかる製造方法によれば、透明基板の遮光層パターンは表示領域のトランジスタが形成される領域だけでなく、その周辺にも存在するため、遮光層による基板の凹凸分布のばらつきが少なく、例えば研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。特に、平坦化の際には周辺が研磨されやすいため、周辺に遮光層が形成されていることにより、基板の凹凸分布のばらつきを少なくすることができる。よって、この絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強くなり、さらにトランジスタの特性にばらつきや欠陥を生じることもなくなる。さらに、駆動回路に対向する領域に配置することにより、駆動回路への光の侵入を防ぐことができ、駆動回路に形成されるトランジスタの誤動作を防ぐことができる。
【００２１】
本発明の電気光学装置の製造方法は、前記パターニングされた遮光層は、前記外部回路接続端子に対向する領域に配置されてなることを特徴とする。
【００２２】
本発明のかかる製造方法によれば、外部回路接続端子に対向する領域にも遮光層が配置されているため、絶縁体層の平坦化の際の凹凸を防ぐことができる。
【００２３】
本発明の電気光学装置の製造方法は、透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、前記透明基板上に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、前記周辺領域における遮光層は、前記駆動回路及び前記外部回路接続端子の周辺には配置されてなり、前記駆動回路に対向する領域には配置されていないことを特徴とする。
【００２４】
本発明のかかる製造方法によれば、遮光層は駆動回路及び外部回路接続端子の周辺に形成されているためその上の絶縁体層の凹凸分布のばらつきを少なくすることができる。また、駆動回路及び外部回路接続端子に対向する領域には配置されていないため、遮光層による電気的影響を抑えることができる。
【００２５】
本発明の電気光学装置の製造方法は、前記絶縁体層を平坦化する工程は、化学的研磨法を用いることを特徴とする。
【００２６】
本発明のかかる製造方法によれば、表示領域及び周辺領域に遮光層が形成され、その上に絶縁体層が形成されているため、周辺領域も凹凸が少なく平坦な研磨を行うことができる。
【００２７】
本発明の電気光学装置の製造方法は、前記トランジスタに対向する領域に配置された遮光層の形状と、前記駆動回路に対向する領域に配置された遮光層の形状は、ほぼ同じ形状であることを特徴とする。
【００２８】
本発明のかかる製造方法によれば、トランジスタに対向する領域に配置された遮光層の形状と、前記駆動回路に対向する領域に配置された遮光層の形状は、ほぼ同じ形状であるため、遮光層と遮光層の間隔がほぼ均一となり、その上の絶縁体層の平坦化を行う際の凹凸分布をさらに少なくすることができる。
【００２９】
本発明の電気光学装置は、前記光透過性基板の単結晶シリコン層が形成された面と対向するように配置された他の光透過性基板と、これら２枚の光透過性基板の間に挟持され、前記トランジスタ素子領域に形成されたトランジスタ素子により駆動される液晶とを更に具備することを特徴とする。
【００３０】
本発明の電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す、上記に記載の電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３２】
（電気光学装置の基本構造）
図１は本発明の一実施形態に係る電気光学装置の基本構造を示す断面図である。
【００３３】
図１に示すように、電気光学装置２０１では、光透過性基板（透明基板）２０２上に遮光層２０４が形成されている。そして、この光透過性基板２０２上に絶縁体層２０５及び単結晶シリコン層２０６が順次形成されている。なお、単結晶シリコン層２０６のうち遮光層２０４に対応する位置にトランジスタ素子領域（（図示を省略））が形成されるようになっている。
【００３４】
（製造プロセス）
図２乃至図４に基づいて、上記電気光学装置の製造プロセスを説明する。
【００３５】
まず、図２（ａ）に示すように、例えば透明の光透過性基板２０２上の全面に遮光層２０４を形成する。ここで、光透過性基板２０２として例えば厚さ１．２ｍｍの石英を用いる。遮光層２０４は、例えばモリブデンをスパッタ法により１００〜２５０ｎｍ程度の厚さ、より好ましくは２００ｎｍの厚さに堆積することにより得る。なお、この遮光層２０４の材料は本実施形態に限定されるものではなく、製造するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもタングステン、タンタルなどの高融点金属や多結晶シリコン、さらにはタングステンシリサイド、モリブデンシリサイド等のシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。
【００３６】
次に、図２（ｂ）に示すように、フォトレジストパターン２０７を形成する。このフォトレジストパターン２０７は、トランジスタ素子形成領域に対応する位置のほか、トランジスタ素子の非形成領域（トランジスタ素子の周辺領域）にも同様に形成する。ここで、トランジスタ素子の非形成領域とは、具体的には、トランジスタ素子形成領域の周辺領域に存在する、対向基板貼り合わせのためのシール材を塗布するシール領域や、データ線、走査線を駆動するための駆動回路の周辺部、入出力信号線を接続するための接続端子を形成する端子パッド領域等を指す。
【００３７】
次に、図３（ｃ）に示すように、フォトレジストパターン２０７をマスクとして遮光層２０４のエッチングを行い、光透過性基板２０２上に遮光層２０４のパターンを形成する。その後、フォトレジストパターン２０７を剥離する。
【００３８】
次に、図３（ｄ）に示すように、例えば酸化シリコン膜からなる絶縁体層２０５を堆積する。この酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により、例えば１０００ｎｍ程度堆積させる。なお、絶縁体層２０５の材料としては、上記の酸化シリコン膜の他に、例えばＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、窒化シリコン膜等を用いることができる。
【００３９】
次に、図３（ｅ）に示すように、絶縁体層２０５の表面を、遮光層２０４上に所定の膜厚を残す条件でグローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００４０】
次に、図３（ｆ）に示すように、光透過性基板２０２と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ３００μｍ程度あり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化して酸化膜層２０６ｂを形成しておく。これは貼り合わせ後に形成される単結晶シリコン層２０６と酸化膜層２０６ｂの界面を熱酸化で形成し、電気特性の良い界面を確保するためである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英基板と単結晶シリコン基板の熱膨張係数には大きな違いがあるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、基板品質が劣化してしまう。このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板をウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚さが１５０μｍなるようエッチングを行い、この後貼り合わせた基板を４５０℃にて再び熱処理し、貼り合わせ強度を高めるのが好適である。
【００４１】
さらに図４（ｇ）に示すように、この貼り合わせ基板を研磨して、単結晶シリコン層２０６の厚さを３〜５μｍとする。
【００４２】
このようにして薄膜化した貼り合わせ基板は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってシリコン層２０６の膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる。このＰＡＣＥ処理によって単結晶シリコン層２０６は、例えば膜厚１００ｎｍに対しその均一性は１０％以内のものが得られる。
【００４３】
なお、薄膜化した単結晶シリコン層を得るための手法としては、ここで述べたＰＡＣＥ処理の他にも、水素イオンを注入した単結晶シリコン基板を貼り合わせ後に熱処理によってスプリットする方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法を用いることができる。
【００４４】
以上のように、本実施形態の製造プロセスによれば、光透過性基板２０２に遮光層２０４を形成し、トランジスタ素子を形成する領域だけでなくその周辺領域にも遮光層パターンを設けているので、遮光層による基板の凹凸分布のばらつきが少なくなり、研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。
【００４５】
従って、図３（ｅ）に示した研磨工程において、絶縁体層２０５の表面は平坦化されたものとなり、絶縁体層２０５と単結晶シリコン層２０６とを貼り合わせた境界面にボイドを生じることはなくなり、また絶縁体層２０５と単結晶シリコン層２０６との貼り合わせ強度が強くなり、更にトランジスタ素子の特性にばらつきや欠陥を生じることもなくなる。
【００４６】
（本実施形態のプロセスを用いた電気光学装置の構成）
図５は電気光学装置としての液晶装置の画像形成領域（画素部）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図６は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図、図７乃至図９は、ＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。また、図１０は、図６のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
図５において、本実施形態による液晶装置の画像表示領域（画素部）を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００４８】
次に、図６に基づいて、ＴＦＴアレイ基板の画素部（画像表示領域）内の平面構造について詳細に説明する。図６に示すように、液晶装置のＴＦＴアレイ基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００４９】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００５０】
そして、図中右上がりの斜線で示した領域には、図１に示した遮光層２０４に対応する複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第１遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第１遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００５１】
本実施形態において、画素電極９ａ及びＴＦＴは画素部内にのみ設けられているが、第１遮光膜１１ａは、画素部内のみならず、遮光を必要としない画素部の外側の領域（画素部の周辺領域）、すなわち対向電極基板を貼り合わせるためのシール材を塗布するシール領域や、入出力信号線を接続するための外部回路接続端子が形成された端子パッド領域等にも同様のパターンを２次元的に展開する形で形成されている。これによって、第１遮光膜１１ａの上に形成する絶縁体層を研磨して平坦化する際に、画素部内と画素部の周辺領域の凹凸状態がほぼ同じとなるため、均一に平坦化することができ、単結晶シリコン層を良好な状態で貼り合わせることができる。
【００５２】
図７乃至図９に基づいて、ＴＦＴアレイ基板の、画素部の周辺領域の平面構造について詳細に説明する。図７は、後述する図１７において符号３００で示す領域を拡大した概略平面図であって、後述するシール材５２のコーナー部の周辺部を示す図である。また、図８は図７の第１遮光膜１１ａのみを取り出して示す概略平面図である。これはすなわち半導体層や配線を形成する前の基板の状態と考えても良い。また、図９は後述する図１７において符号４００で示す領域を拡大した概略平面図であって、後述する外部回路接続端子１０２が形成された端子パッド領域を示す図である。
【００５３】
なお、図７乃至図９においては、図面上の簡略化のため、第１遮光膜１１ａを格子状に記載しているが、実際は完全な格子状ではなく、図６において右上がりの斜線で示したようなパターンで設けられている。また、図７、図８において、符号１０はＴＦＴアレイ基板を示している。
【００５４】
図７に示すように、後述するシール材５２の内側に位置する画素部には、図６に示したように、画素電極９ａ、データ線６ａ、走査線３ａ等が設けられており、各画素電極９ａの周りには、図６に右上がりの斜線で示したように、第１遮光膜１１ａが設けられている。
【００５５】
図７に示すように、画素部内に設けられたデータ線６ａの一方の端部は、画素部よりも外側（図７においては下側）に延出形成されており、後述するデータ線駆動回路１０１を構成するサンプルホールド回路１０１Ａとデータ線側シフトレジスタ１０１Ｂとに電気的に接続されている。一方、画素部内に設けられた走査線３ａの一方の端部は、画素部よりも外側（図７においては左側）に延出形成されており、後述する走査線駆動回路１０４を構成する走査線側シフトレジスタ１０４Ｂに電気的に接続されている。
【００５６】
図７、図８に示すように、本実施形態において、第１遮光膜１１ａは、画素部内のみならず、画素部の周辺領域、すなわちシール材５２を塗布するシール領域及びシール領域の外側の領域に、画素部内と同じパターンで設けられている。
【００５７】
また、図９に示すように、ＴＦＴアレイ基板１０において、外部回路接続端子１０２が形成された端子パッド領域にも画素部内と同じパターンの第１遮光膜１１ａが形成されている。
【００５８】
ただし、図７乃至図９に示すように、データ線駆動回路１０１（サンプルホールド回路１０１Ａ、データ線側シフトレジスタ１０１Ｂ）、走査線駆動回路１０４（走査線側シフトレジスタ１０４Ｂ）、及び外部回路接続端子１０２の直下には、第１遮光膜１１ａを設けないことが以下の理由により望ましい。導電性を有する第１遮光膜１１ａが駆動回路１０１、１０４又は外部回路接続端子１０２の直下に形成された場合には、第１遮光膜１１ａと駆動回路１０１、１０４又は外部回路接続端子１０２との間に絶縁体層を介在させても、駆動回路１０１、１０４又は外部回路接続端子１０２が第１遮光膜１１ａから電気的な影響を受ける恐れがあるためである。
【００５９】
なお、データ線駆動回路１０１、走査線駆動回路１０４、外部回路接続端子１０２の直下に第１遮光膜１１ａを形成しない場合には、これらの領域にも第１遮光膜１１ａを形成する場合に比較して、第１遮光膜１１ａの上に形成する絶縁体層の凹凸分布は若干大きくなるが、データ線駆動回路１０１、走査線駆動回路１０４、外部回路接続端子１０２の占有面積は、ＴＦＴアレイ基板１０の全面積に対して非常に小さいものであるため、問題にならない程度である。
【００６０】
ただし、第１遮光膜１１ａを駆動回路１０１、１０４又は外部回路接続端子１０２の直下に形成した場合においても、第１遮光膜１１ａから駆動回路１０１、１０４又は外部回路接続端子１０２への電気的な影響が無視できる程度に小さい場合には、駆動回路１０１、１０４及び外部回路接続端子１０２の直下にも第１遮光膜１１ａを形成することが望ましく、この場合には駆動回路１０１、１０４、外部回路接続端子１０２の直下に第１遮光膜１１ａを形成しない場合に比較して、第１遮光膜１１ａの上に形成する絶縁体層の凹凸分布をより低減することができる。
【００６１】
なお、本実施形態において、画素部の周辺領域として、図１７の符号３００、４００に示す領域の拡大平面構造のみを示したが、画素部の周辺領域のその他の領域についても、図７乃至図９に示したものと同様の構造を有している。
【００６２】
次に、図１０に基づいて、液晶装置の画素部内の断面構造について説明する。図１０に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６３】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６４】
ＴＦＴアレイ基板１０には、図１０に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６５】
対向基板２０には、更に図１０に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００６６】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００６７】
図１０に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００６８】
このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。本実施形態においては、ＴＦＴアレイ基板１０に第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００６９】
また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶縁体層）１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、第１遮光膜１１ａパターンの段差を解消するために表面を研磨し、平坦化処理を施してある。
【００７０】
第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７１】
本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００７２】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００７３】
更に、蓄積容量７０においては、図６及び図１０から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図１０の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００７４】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００７５】
本実施形態では特に、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａ及び容量線３ｂを定電位にできる。
【００７６】
また、図６及び図１０に示したように、本実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００７７】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００７８】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００７９】
更に、図６に示したように、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
【００８０】
尚、図６では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能を発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００８１】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００８２】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００８３】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００８４】
再び、図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的接続するようにしてもよい。
【００８５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８６】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８７】
ここで、一般には、半導体層１ａのチャネル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００８８】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００８９】
（本実施形態のプロセスを用いた電気光学装置の製造方法）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図１１から図１５を参照して説明する。
【００９０】
尚、図１１から図１５は各工程におけるＴＦＴアレイ基板側の各層を、図１０と同様に、図６のＡ−Ａ’断面に対応させて示す工程図である。
【００９１】
図１１の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００９２】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光層１１を形成する。
【００９３】
次に、工程（２）に示すように、フォトリソグラフィにより第１遮光膜１１ａのパターン（図６参照）に対応するレジストマスク２０７を形成する。この時、第１遮光膜１１ａのパターンは、図７乃至図９に示したように、画素部のトランジスタ素子形成領域だけでなく、シール領域、端子パッド領域等、画素部の周辺領域にも形成される。
【００９４】
次に、工程（３）に示すように、該レジストマスク２０７を介して遮光層１１に対しエッチングを行うことにより、図６、図７乃至図９に示したようなパターンの第１遮光膜１１ａが形成される。
【００９５】
次に、工程（４）に示すように、該第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約４００〜１０００ｎｍとする。より好ましくは８００ｎｍ程度とする。
【００９６】
本実施形態においては、第１遮光膜１１ａが、トランジスタ素子形成領域だけでなく、シール領域や端子パッド領域といったトランジスタ素子の非形成領域にも形成されているため、第１層間絶縁膜１２を形成した後の基板表面（第１層間絶縁膜１２の表面）の凹凸状態は基板全面にわたってほぼ同じとなっている。
【００９７】
次に、工程（５）に示すように、層間絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。この工程において、第１層間絶縁膜１２の表面の凹凸状態が基板全面にわたってほぼ同じとなっているため、研磨レートの面内均一性が向上し、平坦性に優れた表面が得られる。
【００９８】
次に、工程（６）に示すように、基板１０と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ６００μｍあり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると共に、水素イオン（Ｈ＋）を例えば加速電圧１００ｋｅＶ、ドーズ量１０ｅ１６／ｃｍ２にて注入したものである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【００９９】
次に、工程（７）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板１０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、基板１０上に貼り合わされる単結晶シリコン層２０６は、前に述べた単結晶シリコン基板２０６ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【０１００】
次に、工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等により、図６に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１０１】
次に、工程（９）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１０２】
次に、図１２の工程（１０）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ２のドーズ量にて）ドープする。
【０１０３】
次に、工程（１１）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのＩＩＩ族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ２のドーズ量にて）ドープする。
【０１０４】
次に、工程（１２）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、端部３０４にＰチャネルについて工程（１０）の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて工程（１１）の約１〜１０倍のドーズ量のＢなどのＩＩＩ族元素のドーパント３０６をドープする。
【０１０５】
次に、工程（１３）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１０の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ２のドーズ量にて）ドープする。
【０１０６】
次に、図１３の工程（１４）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる
次に、工程（１５）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１０７】
次に、工程（１６）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図６に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【０１０８】
次に、工程（１７）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのＩＩＩ族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３ｅ１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０９】
続いて、工程（１８）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのＩＩＩ族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ２のドーズ量にて）ドープする。
【０１１０】
次に、図１４の工程（１９）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１１１】
続いて、工程（２０）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ１５／ｃｍ２のドーズ量にて）ドープする。
【０１１２】
次に、工程（２１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１３】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１１４】
次に、工程（２２）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１５】
次に、図１５の工程（２３）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１６】
次に、工程（２５）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１７】
次に、図１６の工程（２６）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１８】
次に、工程（２７）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２８）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図１０参照）が形成される。
【０１２０】
他方、図１０に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の周辺見切りとしての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１２１】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図１０参照）が形成される。
【０１２２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１２３】
（液晶装置の全体構成）
以上のように構成された本実施形態の液晶装置の全体構成を図１７及び図１８を参照して説明する。尚、図１７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１８は、対向基板２０を含めて示す図１７のＨ−Ｈ’断面図である。
【０１２４】
図１７において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１８に示すように、図１７に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２５】
以上の液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１２６】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１２７】
以上説明した実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、上記の実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、上記実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１２８】
（電子機器）
上記の実施形態の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１９を参照して説明する。図１９において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１２９】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１３０】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１３１】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１３２】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１３３】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１３４】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１３５】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１３６】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１３７】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１３８】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１９に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１３９】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の基本構造を示す断面図である。
【図２】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図３】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図４】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図５】液晶装置の一実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図６】液晶装置の一実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図７】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図８】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図９】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図１０】図６のＡ−Ａ’断面図である。
【図１１】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その１）である。
【図１２】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図１３】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図１４】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その４）である。
【図１５】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その５）である。
【図１６】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その６）である。
【図１７】液晶装置の一実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１８】図１６のＨ−Ｈ’断面図である。
【図１９】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０２…光透過性基板
２０４…遮光層
２０５…絶縁体層
２０６…単結晶シリコン層
【発明の属する技術分野】
本発明は、光透過性基板と単結晶シリコン層とを貼り合わせた電気光学装置の製造方法、電気光学装置及び電子機器に関する。特に、光透過性基板上に遮光層を形成した電気光学装置の製造方法、電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】
絶縁基体上にシリコン薄膜を形成し、そのシリコン薄膜に半導体デバイスを形成するＳＯＩ技術は、素子の高速化や低消費電力化、高集積化等の利点を有することから、例えば液晶装置等の電気光学装置に好適である。
【０００３】
このような電気光学装置にＳＯＩ技術を適用する場合、光透過性基板に単結晶シリコン基板を貼り合わせて研磨等により薄膜の単結晶シリコン層を形成し、単結晶シリコン層を例えば液晶駆動用のＭＯＳＦＥＴ等のトランジスタ素子に形成している。
【０００４】
ところで、例えば液晶装置を使ったプロジェクタ等の投射型表示装置では、通常光透過性基板の表面から光が照射されるため、これが基板上に形成されたＭＯＳＦＥＴのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにＭＯＳＦＥＴ上に遮光層を設ける構造とするのが一般的である。
【０００５】
しかしながら、ＭＯＳＦＥＴ上部に遮光層を設けても、支持基板が光透過性である場合は、表面から入射した光が基板裏面側の界面で反射してＭＯＳＦＥＴのチャネル部に戻り光として入射することがある。この戻り光は、表面から照射される光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、この基板裏面からの戻り光は素子のスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。なお、ここでは単結晶シリコン層の形成された面を基板の表面とし、反対側を裏面としている。
【０００６】
特開平１０−２９３３２０号公報には、トランジスタ素子領域に対応する基板表面に遮光層を形成する技術が提唱されている。かかる技術は、基板表面に上記の如く遮光層をパターンニングし、その上を絶縁体層で覆って研磨により平坦化し、その平坦面に単結晶シリコン基板を貼り合わせるものである。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような液晶装置では、基板上にトランジスタ素子領域が密集する部分と密集しない部分が存在することから、これに対応する遮光層も基板上で同様に分布し、研磨前の絶縁体層表面の凹凸も密集する部分と密集しない部分が存在する。このため、絶縁体層表面を平坦化するための研磨の工程において、凹凸が密集する部分と密集しない部分とで研磨の度合いのばらつきを生じ、凹凸が密集する部分では絶縁体層が厚くなり、凹凸が密集しない部分では絶縁体層が薄くなり、研磨後の絶縁体層表面にうねりを生じる、という課題がある。
【０００８】
そして、絶縁体層表面にこのようなうねりを生じると、次のような問題がある。第１に、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じ、このボイドの存在する領域に形成されるＭＯＳＦＥＴの特性を劣化あるいは完全に不良状態にさせる。第２に、絶縁体層と単結晶シリコン層との貼り合わせ強度が弱くなり、単結晶シリコン層形成後のＭＯＳＦＥＴ形成プロセスにおいて膜剥がれ等の不良を発生させる原因となり製品の歩留まりを低下させる。
【０００９】
本発明は、かかる課題を解決するためになされたもので、単結晶シリコン層が貼り合わされる絶縁体層表面を平坦化することができる電気光学装置の製造方法、電気光学装置及び電子機器を提供することを目的としている。
【００１０】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置の製造方法は、光透過性基板の一方面に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層によりトランジスタ素子を形成する工程とを具備し、前記パターニングされた遮光層が、前記トランジスタ素子に対向する領域及び前記トランジスタ素子の周辺領域に設けられていることを特徴とする。
【００１１】
本発明のかかる製造方法によれば、光透過性基板の一方面に形成した遮光層パターンはトランジスタ素子の形成される領域だけでなく、その周辺領域にも存在するため、遮光層による基板の凹凸分布のばらつきが少なくなり、例えば研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。従って、かかる絶縁体層の平坦化工程において光透過性基板の表面をうねり等もなく極めて平坦に処理することができる。よって、この絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることはなくなり、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強くなり、更にトランジスタ素子の特性にばらつきや欠陥を生じることもなくなる。
【００１２】
また、本発明において、前記光透過性基板は対向基板とシール材により貼り合わされてなり、前記周辺領域は、前記シール材に対向する領域からなることを特徴とする。かかる構成によれば、シール材に対向する領域にも遮光層を有しているため、周辺領域を均一に平坦化することができ、単結晶シリコン層を良好に貼り合わせることができる。
【００１３】
従って、本発明の電気光学装置の製造方法において、前記光透過性基板の一方面を平坦化する工程では、化学的機械研磨法により絶縁体層を平坦化することが好ましい。
【００１４】
本発明の電気光学装置は、光透過性基板の一方面に形成され，パターニングが施された遮光層と、前記パターニングされた遮光層上に形成され，平坦化処理された絶縁体層と、前記平坦化された絶縁体層上に形成されたスイッチング素子とを具備し、前記パターニングされた遮光層が、前記トランジスタ素子に対向する領域及び前記トランジスタ素子の周辺領域に設けられていることを特徴とする。
【００１５】
本発明のかかる構成によれば、絶縁体層の表面が平坦化しているので、絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることはなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、更にトランジスタ素子の特性にばらつきや欠陥を生じることがない、電気光学装置を実現できる。
【００１６】
本発明の電気光学装置において、前記トランジスタ素子の形成されない領域に設けられた遮光層パターンは前記トランジスタ素子の設けられた領域に形成されたパターンを２次元方向に繰り返し展開されて成ることを特徴とする。
【００１７】
本発明のかかる構成によれば、トランジスタ素子非形成領域の絶縁体層表面の平坦化処理前の凹凸状態は、トランジスタ形成領域の凹凸状態ときわめて近い形状を呈するため、研磨レートなどの均一性を向上させることができ、平坦化処理における表面のうねりを低減でき、単結晶シリコン層との貼り合わせた境界面にボイドを生じることはなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強く、更にトランジスタ素子の特性にばらつきや欠陥を生じることがない、電気光学装置を実現できる。
【００１８】
本発明の電気光学装置において、前記光透過性基板が石英からなり、前記遮光層が高融点金属または高融点金属の珪素化合物からなることを特徴とする。これにより、遮光層上のトランジスタ形成工程において、素子特性を向上させるため１０００度を超える高温の熱処理が可能となる。
【００１９】
本発明の電気光学装置の製造方法は、透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、前記透明基板上に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、前記周辺領域においては前記遮光層は前記駆動回路に対向してする配置されてなることを特徴とする。
【００２０】
本発明のかかる製造方法によれば、透明基板の遮光層パターンは表示領域のトランジスタが形成される領域だけでなく、その周辺にも存在するため、遮光層による基板の凹凸分布のばらつきが少なく、例えば研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。特に、平坦化の際には周辺が研磨されやすいため、周辺に遮光層が形成されていることにより、基板の凹凸分布のばらつきを少なくすることができる。よって、この絶縁体層と単結晶シリコン層とを貼り合わせた境界面にボイドを生じることなく、また絶縁体層と単結晶シリコン層との貼り合わせ強度が強くなり、さらにトランジスタの特性にばらつきや欠陥を生じることもなくなる。さらに、駆動回路に対向する領域に配置することにより、駆動回路への光の侵入を防ぐことができ、駆動回路に形成されるトランジスタの誤動作を防ぐことができる。
【００２１】
本発明の電気光学装置の製造方法は、前記パターニングされた遮光層は、前記外部回路接続端子に対向する領域に配置されてなることを特徴とする。
【００２２】
本発明のかかる製造方法によれば、外部回路接続端子に対向する領域にも遮光層が配置されているため、絶縁体層の平坦化の際の凹凸を防ぐことができる。
【００２３】
本発明の電気光学装置の製造方法は、透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、前記透明基板上に遮光層を形成する工程と、前記遮光層をパターニングする工程と、前記パターニングされた遮光層上に絶縁体層を形成する工程と、前記絶縁体層を平坦化する工程と、前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、前記周辺領域における遮光層は、前記駆動回路及び前記外部回路接続端子の周辺には配置されてなり、前記駆動回路に対向する領域には配置されていないことを特徴とする。
【００２４】
本発明のかかる製造方法によれば、遮光層は駆動回路及び外部回路接続端子の周辺に形成されているためその上の絶縁体層の凹凸分布のばらつきを少なくすることができる。また、駆動回路及び外部回路接続端子に対向する領域には配置されていないため、遮光層による電気的影響を抑えることができる。
【００２５】
本発明の電気光学装置の製造方法は、前記絶縁体層を平坦化する工程は、化学的研磨法を用いることを特徴とする。
【００２６】
本発明のかかる製造方法によれば、表示領域及び周辺領域に遮光層が形成され、その上に絶縁体層が形成されているため、周辺領域も凹凸が少なく平坦な研磨を行うことができる。
【００２７】
本発明の電気光学装置の製造方法は、前記トランジスタに対向する領域に配置された遮光層の形状と、前記駆動回路に対向する領域に配置された遮光層の形状は、ほぼ同じ形状であることを特徴とする。
【００２８】
本発明のかかる製造方法によれば、トランジスタに対向する領域に配置された遮光層の形状と、前記駆動回路に対向する領域に配置された遮光層の形状は、ほぼ同じ形状であるため、遮光層と遮光層の間隔がほぼ均一となり、その上の絶縁体層の平坦化を行う際の凹凸分布をさらに少なくすることができる。
【００２９】
本発明の電気光学装置は、前記光透過性基板の単結晶シリコン層が形成された面と対向するように配置された他の光透過性基板と、これら２枚の光透過性基板の間に挟持され、前記トランジスタ素子領域に形成されたトランジスタ素子により駆動される液晶とを更に具備することを特徴とする。
【００３０】
本発明の電子機器は、光源と、前記光源から出射される光が入射されて画像情報に対応した変調を施す、上記に記載の電気光学装置と、前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３２】
（電気光学装置の基本構造）
図１は本発明の一実施形態に係る電気光学装置の基本構造を示す断面図である。
【００３３】
図１に示すように、電気光学装置２０１では、光透過性基板（透明基板）２０２上に遮光層２０４が形成されている。そして、この光透過性基板２０２上に絶縁体層２０５及び単結晶シリコン層２０６が順次形成されている。なお、単結晶シリコン層２０６のうち遮光層２０４に対応する位置にトランジスタ素子領域（（図示を省略））が形成されるようになっている。
【００３４】
（製造プロセス）
図２乃至図４に基づいて、上記電気光学装置の製造プロセスを説明する。
【００３５】
まず、図２（ａ）に示すように、例えば透明の光透過性基板２０２上の全面に遮光層２０４を形成する。ここで、光透過性基板２０２として例えば厚さ１．２ｍｍの石英を用いる。遮光層２０４は、例えばモリブデンをスパッタ法により１００〜２５０ｎｍ程度の厚さ、より好ましくは２００ｎｍの厚さに堆積することにより得る。なお、この遮光層２０４の材料は本実施形態に限定されるものではなく、製造するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもタングステン、タンタルなどの高融点金属や多結晶シリコン、さらにはタングステンシリサイド、モリブデンシリサイド等のシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。
【００３６】
次に、図２（ｂ）に示すように、フォトレジストパターン２０７を形成する。このフォトレジストパターン２０７は、トランジスタ素子形成領域に対応する位置のほか、トランジスタ素子の非形成領域（トランジスタ素子の周辺領域）にも同様に形成する。ここで、トランジスタ素子の非形成領域とは、具体的には、トランジスタ素子形成領域の周辺領域に存在する、対向基板貼り合わせのためのシール材を塗布するシール領域や、データ線、走査線を駆動するための駆動回路の周辺部、入出力信号線を接続するための接続端子を形成する端子パッド領域等を指す。
【００３７】
次に、図３（ｃ）に示すように、フォトレジストパターン２０７をマスクとして遮光層２０４のエッチングを行い、光透過性基板２０２上に遮光層２０４のパターンを形成する。その後、フォトレジストパターン２０７を剥離する。
【００３８】
次に、図３（ｄ）に示すように、例えば酸化シリコン膜からなる絶縁体層２０５を堆積する。この酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により、例えば１０００ｎｍ程度堆積させる。なお、絶縁体層２０５の材料としては、上記の酸化シリコン膜の他に、例えばＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、窒化シリコン膜等を用いることができる。
【００３９】
次に、図３（ｅ）に示すように、絶縁体層２０５の表面を、遮光層２０４上に所定の膜厚を残す条件でグローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００４０】
次に、図３（ｆ）に示すように、光透過性基板２０２と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ３００μｍ程度あり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化して酸化膜層２０６ｂを形成しておく。これは貼り合わせ後に形成される単結晶シリコン層２０６と酸化膜層２０６ｂの界面を熱酸化で形成し、電気特性の良い界面を確保するためである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英基板と単結晶シリコン基板の熱膨張係数には大きな違いがあるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、基板品質が劣化してしまう。このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板をウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚さが１５０μｍなるようエッチングを行い、この後貼り合わせた基板を４５０℃にて再び熱処理し、貼り合わせ強度を高めるのが好適である。
【００４１】
さらに図４（ｇ）に示すように、この貼り合わせ基板を研磨して、単結晶シリコン層２０６の厚さを３〜５μｍとする。
【００４２】
このようにして薄膜化した貼り合わせ基板は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってシリコン層２０６の膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる。このＰＡＣＥ処理によって単結晶シリコン層２０６は、例えば膜厚１００ｎｍに対しその均一性は１０％以内のものが得られる。
【００４３】
なお、薄膜化した単結晶シリコン層を得るための手法としては、ここで述べたＰＡＣＥ処理の他にも、水素イオンを注入した単結晶シリコン基板を貼り合わせ後に熱処理によってスプリットする方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ基板上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）法を用いることができる。
【００４４】
以上のように、本実施形態の製造プロセスによれば、光透過性基板２０２に遮光層２０４を形成し、トランジスタ素子を形成する領域だけでなくその周辺領域にも遮光層パターンを設けているので、遮光層による基板の凹凸分布のばらつきが少なくなり、研磨等により遮光層上の絶縁体層を平坦化する際に研磨レートの基板面内均一性が格段に向上することになる。
【００４５】
従って、図３（ｅ）に示した研磨工程において、絶縁体層２０５の表面は平坦化されたものとなり、絶縁体層２０５と単結晶シリコン層２０６とを貼り合わせた境界面にボイドを生じることはなくなり、また絶縁体層２０５と単結晶シリコン層２０６との貼り合わせ強度が強くなり、更にトランジスタ素子の特性にばらつきや欠陥を生じることもなくなる。
【００４６】
（本実施形態のプロセスを用いた電気光学装置の構成）
図５は電気光学装置としての液晶装置の画像形成領域（画素部）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図６は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図、図７乃至図９は、ＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。また、図１０は、図６のＡ−Ａ’断面図である。尚、図１０においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
図５において、本実施形態による液晶装置の画像表示領域（画素部）を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００４８】
次に、図６に基づいて、ＴＦＴアレイ基板の画素部（画像表示領域）内の平面構造について詳細に説明する。図６に示すように、液晶装置のＴＦＴアレイ基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域（図中右上りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００４９】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００５０】
そして、図中右上がりの斜線で示した領域には、図１に示した遮光層２０４に対応する複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第１遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第１遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００５１】
本実施形態において、画素電極９ａ及びＴＦＴは画素部内にのみ設けられているが、第１遮光膜１１ａは、画素部内のみならず、遮光を必要としない画素部の外側の領域（画素部の周辺領域）、すなわち対向電極基板を貼り合わせるためのシール材を塗布するシール領域や、入出力信号線を接続するための外部回路接続端子が形成された端子パッド領域等にも同様のパターンを２次元的に展開する形で形成されている。これによって、第１遮光膜１１ａの上に形成する絶縁体層を研磨して平坦化する際に、画素部内と画素部の周辺領域の凹凸状態がほぼ同じとなるため、均一に平坦化することができ、単結晶シリコン層を良好な状態で貼り合わせることができる。
【００５２】
図７乃至図９に基づいて、ＴＦＴアレイ基板の、画素部の周辺領域の平面構造について詳細に説明する。図７は、後述する図１７において符号３００で示す領域を拡大した概略平面図であって、後述するシール材５２のコーナー部の周辺部を示す図である。また、図８は図７の第１遮光膜１１ａのみを取り出して示す概略平面図である。これはすなわち半導体層や配線を形成する前の基板の状態と考えても良い。また、図９は後述する図１７において符号４００で示す領域を拡大した概略平面図であって、後述する外部回路接続端子１０２が形成された端子パッド領域を示す図である。
【００５３】
なお、図７乃至図９においては、図面上の簡略化のため、第１遮光膜１１ａを格子状に記載しているが、実際は完全な格子状ではなく、図６において右上がりの斜線で示したようなパターンで設けられている。また、図７、図８において、符号１０はＴＦＴアレイ基板を示している。
【００５４】
図７に示すように、後述するシール材５２の内側に位置する画素部には、図６に示したように、画素電極９ａ、データ線６ａ、走査線３ａ等が設けられており、各画素電極９ａの周りには、図６に右上がりの斜線で示したように、第１遮光膜１１ａが設けられている。
【００５５】
図７に示すように、画素部内に設けられたデータ線６ａの一方の端部は、画素部よりも外側（図７においては下側）に延出形成されており、後述するデータ線駆動回路１０１を構成するサンプルホールド回路１０１Ａとデータ線側シフトレジスタ１０１Ｂとに電気的に接続されている。一方、画素部内に設けられた走査線３ａの一方の端部は、画素部よりも外側（図７においては左側）に延出形成されており、後述する走査線駆動回路１０４を構成する走査線側シフトレジスタ１０４Ｂに電気的に接続されている。
【００５６】
図７、図８に示すように、本実施形態において、第１遮光膜１１ａは、画素部内のみならず、画素部の周辺領域、すなわちシール材５２を塗布するシール領域及びシール領域の外側の領域に、画素部内と同じパターンで設けられている。
【００５７】
また、図９に示すように、ＴＦＴアレイ基板１０において、外部回路接続端子１０２が形成された端子パッド領域にも画素部内と同じパターンの第１遮光膜１１ａが形成されている。
【００５８】
ただし、図７乃至図９に示すように、データ線駆動回路１０１（サンプルホールド回路１０１Ａ、データ線側シフトレジスタ１０１Ｂ）、走査線駆動回路１０４（走査線側シフトレジスタ１０４Ｂ）、及び外部回路接続端子１０２の直下には、第１遮光膜１１ａを設けないことが以下の理由により望ましい。導電性を有する第１遮光膜１１ａが駆動回路１０１、１０４又は外部回路接続端子１０２の直下に形成された場合には、第１遮光膜１１ａと駆動回路１０１、１０４又は外部回路接続端子１０２との間に絶縁体層を介在させても、駆動回路１０１、１０４又は外部回路接続端子１０２が第１遮光膜１１ａから電気的な影響を受ける恐れがあるためである。
【００５９】
なお、データ線駆動回路１０１、走査線駆動回路１０４、外部回路接続端子１０２の直下に第１遮光膜１１ａを形成しない場合には、これらの領域にも第１遮光膜１１ａを形成する場合に比較して、第１遮光膜１１ａの上に形成する絶縁体層の凹凸分布は若干大きくなるが、データ線駆動回路１０１、走査線駆動回路１０４、外部回路接続端子１０２の占有面積は、ＴＦＴアレイ基板１０の全面積に対して非常に小さいものであるため、問題にならない程度である。
【００６０】
ただし、第１遮光膜１１ａを駆動回路１０１、１０４又は外部回路接続端子１０２の直下に形成した場合においても、第１遮光膜１１ａから駆動回路１０１、１０４又は外部回路接続端子１０２への電気的な影響が無視できる程度に小さい場合には、駆動回路１０１、１０４及び外部回路接続端子１０２の直下にも第１遮光膜１１ａを形成することが望ましく、この場合には駆動回路１０１、１０４、外部回路接続端子１０２の直下に第１遮光膜１１ａを形成しない場合に比較して、第１遮光膜１１ａの上に形成する絶縁体層の凹凸分布をより低減することができる。
【００６１】
なお、本実施形態において、画素部の周辺領域として、図１７の符号３００、４００に示す領域の拡大平面構造のみを示したが、画素部の周辺領域のその他の領域についても、図７乃至図９に示したものと同様の構造を有している。
【００６２】
次に、図１０に基づいて、液晶装置の画素部内の断面構造について説明する。図１０に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００６３】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００６４】
ＴＦＴアレイ基板１０には、図１０に示すように、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００６５】
対向基板２０には、更に図１０に示すように、各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１ｂ及び１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、色材の混色防止などの機能を有する。
【００６６】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００６７】
図１０に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００６８】
このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。本実施形態においては、ＴＦＴアレイ基板１０に第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００６９】
また、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶縁体層）１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、第１遮光膜１１ａパターンの段差を解消するために表面を研磨し、平坦化処理を施してある。
【００７０】
第１層間絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。第１層間絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００７１】
本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。
【００７２】
より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００７３】
更に、蓄積容量７０においては、図６及び図１０から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図１０の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００７４】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００７５】
本実施形態では特に、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａ及び容量線３ｂを定電位にできる。
【００７６】
また、図６及び図１０に示したように、本実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００７７】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【００７８】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００７９】
更に、図６に示したように、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
【００８０】
尚、図６では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能を発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００８１】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００８２】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００８３】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００８４】
再び、図１０において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的接続するようにしてもよい。
【００８５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００８６】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００８７】
ここで、一般には、半導体層１ａのチャネル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００８８】
尚、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００８９】
（本実施形態のプロセスを用いた電気光学装置の製造方法）
次に、以上のような構成を持つ液晶装置の製造プロセスについて、図１１から図１５を参照して説明する。
【００９０】
尚、図１１から図１５は各工程におけるＴＦＴアレイ基板側の各層を、図１０と同様に、図６のＡ−Ａ’断面に対応させて示す工程図である。
【００９１】
図１１の工程（１）に示すように、石英基板、ハードガラス等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気下、約８５０〜１３００℃、より好ましくは１０００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００９２】
このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタにより、１００〜５００ｎｍ程度の層厚、好ましくは約２００ｎｍの層厚の遮光層１１を形成する。
【００９３】
次に、工程（２）に示すように、フォトリソグラフィにより第１遮光膜１１ａのパターン（図６参照）に対応するレジストマスク２０７を形成する。この時、第１遮光膜１１ａのパターンは、図７乃至図９に示したように、画素部のトランジスタ素子形成領域だけでなく、シール領域、端子パッド領域等、画素部の周辺領域にも形成される。
【００９４】
次に、工程（３）に示すように、該レジストマスク２０７を介して遮光層１１に対しエッチングを行うことにより、図６、図７乃至図９に示したようなパターンの第１遮光膜１１ａが形成される。
【００９５】
次に、工程（４）に示すように、該第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１２を形成する。この第１層間絶縁膜１２の層厚は、例えば、約４００〜１０００ｎｍとする。より好ましくは８００ｎｍ程度とする。
【００９６】
本実施形態においては、第１遮光膜１１ａが、トランジスタ素子形成領域だけでなく、シール領域や端子パッド領域といったトランジスタ素子の非形成領域にも形成されているため、第１層間絶縁膜１２を形成した後の基板表面（第１層間絶縁膜１２の表面）の凹凸状態は基板全面にわたってほぼ同じとなっている。
【００９７】
次に、工程（５）に示すように、層間絶縁膜１２の表面を、グローバルに研磨して平坦化する。研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。この工程において、第１層間絶縁膜１２の表面の凹凸状態が基板全面にわたってほぼ同じとなっているため、研磨レートの面内均一性が向上し、平坦性に優れた表面が得られる。
【００９８】
次に、工程（６）に示すように、基板１０と単結晶シリコン基板２０６ａとの貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２０６ａは、厚さ６００μｍあり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると共に、水素イオン（Ｈ＋）を例えば加速電圧１００ｋｅＶ、ドーズ量１０ｅ１６／ｃｍ２にて注入したものである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【００９９】
次に、工程（７）に示すように、貼り合わせた単結晶シリコン基板２０６ａの貼り合わせ面側の酸化膜２０６ｂと単結晶シリコン層２０６を残したまま、単結晶シリコン基板２０６ａを基板１０から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。例えば、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱することにより行うことができる。この熱処理によって、貼り合わせた単結晶シリコン基板２０６ａが基板１０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程度の単結晶シリコン層２０６が形成される。なお、基板１０上に貼り合わされる単結晶シリコン層２０６は、前に述べた単結晶シリコン基板２０６ａに対して行われる水素イオン注入の加速電圧を変えることによって５０ｎｍ〜３０００ｎｍまで任意の膜厚で形成することが可能である。
【０１００】
次に、工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等により、図６に示した如き所定パターンの半導体層１ａを形成する。即ち、特にデータ線６ａ下で容量線３ｂが形成される領域及び走査線３ａに沿って容量線３ｂが形成される領域には、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａから延設された第１蓄積容量電極１ｆを形成する。
【０１０１】
次に、工程（９）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好ましくは約１０００℃の温度で７２分程度熱酸化することにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に容量形成用のゲート絶縁膜２を形成する。この結果、半導体層１ａ及び第１蓄積容量電極１ｆの厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さは、約６０ｎｍの厚さとなる。
【０１０２】
次に、図１２の工程（１０）に示すように、Ｎチャネルの半導体層１ａに対応する位置にレジスト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のドーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ２のドーズ量にて）ドープする。
【０１０３】
次に、工程（１１）に示すように、図示を省略するＰチャネルの半導体層１ａに対応する位置にレジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなどのＩＩＩ族元素のドーパント３０３を低濃度で（例えば、Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ２のドーズ量にて）ドープする。
【０１０４】
次に、工程（１２）に示すように、Ｐチャネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１ａ’の端部を除く基板１０の表面にレジスト膜３０５を形成し、端部３０４にＰチャネルについて工程（１０）の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパント３０６、Ｎチャネルについて工程（１１）の約１〜１０倍のドーズ量のＢなどのＩＩＩ族元素のドーパント３０６をドープする。
【０１０５】
次に、工程（１３）に示すように、半導体膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化するため、基板１０の表面の走査線３ａ（ゲート電極）に対応する部分にレジスト膜３０７（走査線３ａよりも幅が広い）を形成し、これをマスクとしてその上からＰなどのＶ族元素のドーパント３０８を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ２のドーズ量にて）ドープする。
【０１０６】
次に、図１３の工程（１４）に示すように、第１層間絶縁膜１２に第１遮光膜１１ａに至るコンタクトホール１３を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール１３等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール１３等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる
次に、工程（１５）に示すように、減圧ＣＶＤ法等によりポリシリコン層３を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層３の導電性を高めることができる。
【０１０７】
次に、工程（１６）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図６に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。尚、この後、基板１０の裏面に残存するポリシリコンを基板１０の表面をレジスト膜で覆ってエッチングにより除去する。
【０１０８】
次に、工程（１７）に示すように、半導体層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆い（図はＮチャネルの半導体層１ａを示している。）、走査線３ａ（ゲート電極）を拡散マスクとして、まずＢなどのＩＩＩ族元素のドーパント３１０を低濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、３ｅ１３／ｃｍ２のドーズ量にて）ドープし、Ｐチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１０９】
続いて、工程（１８）に示すように、半導体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、Ｎチャネルの半導体層１ａに対応する位置をレジスト膜３０９で覆った状態で、かつ、図示はしていないが走査線３ａよりも幅の広いマスクでレジスト層をＰチャネルに対応する走査線３ａ上に形成した状態、同じくＢなどのＩＩＩ族元素のドーパント３１１を高濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ２のドーズ量にて）ドープする。
【０１１０】
次に、図１４の工程（１９）に示すように、半導体層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐチャネルの半導体層１ａに対応する位置をレジスト膜（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散マスクとして、ＰなどのＶ族元素のドーパント６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６ｅ１２／ｃｍ２のドーズ量にて）ドープし、Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成する。
【０１１１】
続いて、工程（２０）に示すように、半導体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６２をＮチャネルに対応する走査線３ａ上に形成した後、同じくＰなどのＶ族元素のドーパント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、４ｅ１５／ｃｍ２のドーズ量にて）ドープする。
【０１１２】
次に、工程（２１）に示すように、画素スイッチング用ＴＦＴ３０における走査線３ａと共に容量線３ｂ及び走査線３ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１３】
この後、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約８５０℃のアニール処理を２０分程度行う。
【０１１４】
次に、工程（２２）に示すように、データ線３１に対するコンタクトホール５を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線３ａや容量線３ｂを図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第２層間絶縁膜４に開孔する。
【０１１５】
次に、図１５の工程（２３）に示すように、第２層間絶縁膜４の上に、スパッタ処理等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜７００ｎｍの厚さ、好ましくは約３５０ｎｍに堆積し、更に工程（２４）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【０１１６】
次に、工程（２５）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜７を形成する。第３層間絶縁膜７の層厚は、約５００〜１５００ｎｍが好ましく、更に８００ｎｍがより好ましい。
【０１１７】
次に、図１６の工程（２６）に示すように、画素スイッチング用ＴＦＴ３０において、画素電極９ａと高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【０１１８】
次に、工程（２７）に示すように、第３層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２８）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１１９】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図１０参照）が形成される。
【０１２０】
他方、図１０に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び後述の周辺見切りとしての第２遮光膜が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。
【０１２１】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図１０参照）が形成される。
【０１２２】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材５２により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１２３】
（液晶装置の全体構成）
以上のように構成された本実施形態の液晶装置の全体構成を図１７及び図１８を参照して説明する。尚、図１７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１８は、対向基板２０を含めて示す図１７のＨ−Ｈ’断面図である。
【０１２４】
図１７において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１８に示すように、図１７に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２５】
以上の液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【０１２６】
以上説明した液晶装置は、例えばカラー液晶プロジェクタ（投射型表示装置）に適用される場合には、３枚の液晶装置がＲＧＢ用のライトバルブとして各々用いられ、各パネルには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。更に、対向基板２０上に１画素１個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【０１２７】
以上説明した実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配置したり、ＡＲフィルムを貼り付ける必要があった。しかし、上記の実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光手段やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、上記実施形態によれば、材料コストを削減でき、また偏光手段の貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【０１２８】
（電子機器）
上記の実施形態の液晶装置を用いた電子機器の一例として、投射型表示装置の構成について、図１９を参照して説明する。図１９において、投射型表示装置１１００は、上述した液晶装置を３個用意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９６２Ｂとして用いた投射型液晶装置の光学系の概略構成図を示す。本例の投射型表示装置の光学系には、前述した光源装置９２０と、均一照明光学系９２３が採用されている。そして、投射型表示装置は、この均一照明光学系９２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、変調された後の色光束を再合成する色合成手段としての色合成プリズム９１０と、合成された光束を投射面１００の表面に拡大投射する投射手段としての投射レンズユニット９０６を備えている。また、青色光束Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７をも備えている。
【０１２９】
均一照明光学系９２３は、２つのレンズ板９２１、９２２と反射ミラー９３１を備えており、反射ミラー９３１を挟んで２つのレンズ板９２１、９２２が直交する状態に配置されている。均一照明光学系９２３の２つのレンズ板９２１、９２２は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置９２０から出射された光束は、第１のレンズ板９２１の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第２のレンズ板９２２の矩形レンズによって３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光学系９２３を用いることにより、光源装置９２０が出射光束の断面内で不均一な照度分布を有している場合でも、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを均一な照明光で照明することが可能となる。
【０１３０】
各色分離光学系９２４は、青緑反射ダイクロイックミラー９４１と、緑反射ダイクロイックミラー９４２と、反射ミラー９４３から構成される。まず、青緑反射ダイクロイックミラー９４１において、光束Ｗに含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射され、緑反射ダイクロイックミラー９４２の側に向かう。赤色光束Ｒはこのミラー９４１を通過して、後方の反射ミラー９４３で直角に反射されて、赤色光束Ｒの出射部９４４からプリズムユニット９１０の側に出射される。
【０１３１】
次に、緑反射ダイクロイックミラー９４２において、青緑反射ダイクロイックミラー９４１において反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇのみが直角に反射されて、緑色光束Ｇの出射部９４５から色合成光学系の側に出射される。緑反射ダイクロイックミラー９４２を通過した青色光束Ｂは、青色光束Ｂの出射部９４６から導光系９２７の側に出射される。本例では、均一照明光学素子の光束Ｗの出射部から、色分離光学系９２４における各色光束の出射部９４４、９４５、９４６までの距離がほぼ等しくなるように設定されている。
【０１３２】
色分離光学系９２４の赤色、緑色光束Ｒ、Ｇの出射部９４４、９４５の出射側には、それぞれ集光レンズ９５１、９５２が配置されている。したがって、各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これらの集光レンズ９５１、９５２に入射して平行化される。
【０１３３】
このように平行化された赤色、緑色光束Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、不図示の駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Ｂは、導光系９２７を介して対応するライトバルブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる液晶ライトバルブである。
【０１３４】
導光系９２７は、青色光束Ｂの出射部９４６の出射側に配置した集光レンズ９５４と、入射側反射ミラー９７１と、出射側反射ミラー９７２と、これらの反射ミラーの間に配置した中間レンズ９７３と、ライトバルブ９２５Ｂの手前側に配置した集光レンズ９５３とから構成されている。集光レンズ９４６から出射された青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂに導かれて変調される。各色光束の光路長、すなわち、光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂまでの距離は青色光束Ｂが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系９２７を介在させることにより、光量損失を抑制することができる。
【０１３５】
各ライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成プリズム９１０に入射され、ここで合成される。そして、この色合成プリズム９１０によって合成された光が投射レンズユニット９０６を介して所定の位置にある投射面１００の表面に拡大投射されるようになっている。
【０１３６】
本例では、液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けられているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂからの投射光に基づく液晶プロジェクタ内の投射光学系による反射光、投射光が通過する際のＴＦＴアレイ基板の表面からの反射光、他の液晶装置から出射した後に投射光学系を突き抜けてくる投射光の一部等が、戻り光としてＴＦＴアレイ基板の側から入射しても、画素電極のスイッチング用のＴＦＴのチャネルに対する遮光を十分に行うことができる。
【０１３７】
このため、小型化に適したプリズムユニットを投射光学系に用いても、各液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとプリズムユニットとの間において、戻り光防止用のフィルムを別途配置したり、偏光手段に戻り光防止処理を施したりすることが不要となるので、構成を小型且つ簡易化する上で大変有利である。
【０１３８】
また、本実施形態では、戻り光によるＴＦＴのチャネル領域への影響を抑えることができるため、液晶装置に直接戻り光防止処理を施した偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこで、図１９に示されるように、偏光手段を液晶装置から離して形成、より具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５３、９４５、９４４に貼り付けることが可能である。このように、偏光手段をプリズムユニットあるいは集光レンズに貼り付けることにより、偏光手段の熱は、プリズムユニットあるいは集光レンズで吸収されるため、液晶装置の温度上昇を防止することができる。
【０１３９】
また、図示を省略するが、液晶装置と偏光手段とを離間形成することにより、液晶装置と偏光手段との間には空気層ができるため、冷却手段を設け、液晶装置と偏光手段との間に冷風等の送風を送り込むことにより、液晶装置の温度上昇をさらに防ぐことができ、液晶装置の温度上昇による誤動作を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の電気光学装置の基本構造を示す断面図である。
【図２】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図３】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図４】図１に示した電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図５】液晶装置の一実施形態における画像形成領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図６】液晶装置の一実施形態におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図７】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図８】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図９】液晶装置の一実施形態におけるＴＦＴアレイ基板において、画素部の周辺領域の構造を示す平面図である。
【図１０】図６のＡ−Ａ’断面図である。
【図１１】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その１）である。
【図１２】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その２）である。
【図１３】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その３）である。
【図１４】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その４）である。
【図１５】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その５）である。
【図１６】液晶装置の一実施形態の製造プロセスを順を追って示す工程図（その６）である。
【図１７】液晶装置の一実施形態におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１８】図１６のＨ−Ｈ’断面図である。
【図１９】液晶装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域（ソース側ＬＤＤ領域）
１ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域）
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１０…ＴＦＴアレイ基板
１１ａ…第１遮光膜
１２…第１層間絶縁膜
２０２…光透過性基板
２０４…遮光層
２０５…絶縁体層
２０６…単結晶シリコン層
Claims (18)
- 光透過性基板の一方面に遮光層を形成する工程と、
前記遮光層をパターニングする工程と、
前記パターニングされた遮光層上に絶縁体層を形成する工程と、
前記絶縁体層を平坦化する工程と、
前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層によりトランジスタを形成する工程とを具備する電気光学装置の製造方法であって、
前記光透過性基板は対向基板とシール材により貼り合わされてなり、
前記パターニングされた遮光層は、前記トランジスタに対向する領域及び前記トランジスタの周辺領域に配置されてなり、
前記周辺領域における遮光層は前記シール材に対向する領域に配置されてなることを特徴とする電気光学装置の製造方法。 - 前記光透過性基板上に形成された絶縁体層を平坦化する工程では、化学的機械研磨法を用いることを特徴とする請求項１に記載の電気光学装置の製造方法。
- 光透過性基板の一方面に形成され，パターニングが施された遮光層と、
前記パターニングされた遮光層上に形成され、平坦化処理された絶縁体層と、
前記平坦化された絶縁体層上に形成されたトランジスタとを具備する電気光学装置において、
前記光透過性基板は対向基板とシール材により貼り合わされてなり、
前記パターニングされた遮光層が、前記トランジスタに対向する領域及び前記トランジスタの周辺領域に設けられ、
前記周辺領域における遮光層は前記シール材に対向する領域に配置されていることを特徴とする電気光学装置。 - 前記トランジスタの形成されない領域に設けられた遮光層パターンは、前記トランジスタの設けられた領域に形成されたパターンを２次元方向に繰り返し展開されて成ることを特徴とする請求項３に記載の電気光学装置。
- 前記光透過性基板が石英からなり、前記遮光層が高融点金属または高融点金属の珪素化合物からなることを特徴とする請求項３または４に記載の電気光学装置。
- 透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路とを有する電気光学装置の製造方法であって、
前記透明基板上に遮光層を形成する工程と、
前記遮光層をパターニングする工程と、
前記パターニングされた遮光層上に絶縁体層を形成する工程と、
前記絶縁体層を平坦化する工程と、
前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は前記駆動回路に対向して配置されてなることを特徴とする電気光学装置の製造方法。 - 前記パターニングされた遮光層は、外部回路から信号を入力するために設けられた外部回路接続端子に対向する領域に配置されてなることを特徴とする請求項 ６に記載の電気光学装置の製造方法。
- 透明基板上に、パターニングされた遮光層と、該パターニングされた遮光層上に形成された絶縁体層と、該絶縁体層上において画素電極と該画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路とを有する電気光学装置であって、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は前記駆動回路に対向して配置されてなることを特徴とする電気光学装置。 - 前記パターニングされた遮光層は、外部回路から信号を入力するために設けられた外部回路接続端子に対向する領域に配置されてなることを特徴とする請求項８に記載の電気光学装置。
- 透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、
前記透明基板上に遮光層を形成する工程と、
前記遮光層をパターニングする工程と、
前記パターニングされた遮光層上に絶縁体層を形成する工程と、
前記絶縁体層を平坦化する工程と、
前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は、前記駆動回路及び前記外部回路接続端子の周辺には配置されてなり、前記駆動回路に対向する領域には配置されていないことを特徴とする電気光学装置の製造方法。 - 透明基板上に、パターニングされた遮光層と、該パターニングされた遮光層上に形成された絶縁体層と、該絶縁体層上において画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された駆動回路及び外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置であって、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は、前記駆動回路及び前記外部回路接続端子の周辺には配置されてなり、前記駆動回路に対向する領域には配置されていないことを特徴とする電気光学装置。 - 透明基板上に、画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置の製造方法であって、
前記透明基板上に遮光層を形成する工程と、
前記遮光層をパターニングする工程と、
前記パターニングされた遮光層上に絶縁体層を形成する工程と、
前記絶縁体層を平坦化する工程と、
前記平坦化された絶縁体層表面に単結晶シリコン層を貼り合わせる工程と、
前記単結晶シリコン層により前記トランジスタを形成する工程とを有し、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は、前記外部回路接続端子の周辺に配置されてなることを特徴とする電気光学装置の製造方法。 - 透明基板上に、パターニングされた遮光層と、該パターニングされた遮光層上に形成された絶縁体層と、該絶縁体層上において画素電極と前記画素電極に接続されたトランジスタとがマトリクス状に形成された表示領域と、前記表示領域の周辺領域に配置された外部回路から信号を入力するための外部回路接続端子とを有する電気光学装置であって、
前記パターニングされた遮光層は、前記トランジスタ及び前記周辺領域に配置されてなり、
前記周辺領域における遮光層は、前記外部回路接続端子の周辺に配置されてなることを特徴とする電気光学装置。 - 前記絶縁体層を平坦化する工程は、化学的機械研磨法を用いることを特徴とする請求項６，７，１０，１２のいずれかに記載の電気光学装置の製造方法。
- 前記トランジスタに対向する領域に配置された遮光層の形状と、前記表示領域の周辺に配置された遮光層の形状は、ほぼ同じ形状であることを特徴とする請求項６，７，１０，１２，１４のいずれかに記載の電気光学装置の製造方法。
- 前記トランジスタに対向する領域に配置された遮光層の形状と、前記表示領域の周辺に配置された遮光層の形状は、ほぼ同じ形状であることを特徴とする請求項８，９，１１，１３のいずれかに記載の電気光学装置。
- 前記光透過性基板の単結晶シリコン層が形成された面と対向するように配置された他の光透過性基板と、
これら２枚の光透過性基板の間に挟持され、前記トランジスタ領域に形成されたトランジスタにより駆動される液晶とを更に具備することを特徴とする請求項３，４，５，８，９，１１，１３，１６のいずれかに記載の電気光学装置。 - 光源と、
前記光源から出射される光が入射されて画像情報に対応した変調を施す、請求項１７に記載の電気光学装置と、
前記電気光学装置により変調された光を投射する投射手段とを具備することを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/610,879 US6358759B1 (en) | 1999-07-16 | 2000-07-06 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
| TW089113779A TW502448B (en) | 1999-07-16 | 2000-07-11 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| CNB001318942A CN100359673C (zh) | 1999-07-16 | 2000-07-15 | 电光学装置的制造方法，电光学装置及电子机器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-203636 | 1999-07-16 | ||
| JP20363699 | 1999-07-16 | ||
| JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092372A JP2001092372A (ja) | 2001-04-06 |
| JP3575402B2 true JP3575402B2 (ja) | 2004-10-13 |
Family
ID=26514037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207079A Expired - Fee Related JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6358759B1 (ja) |
| JP (1) | JP3575402B2 (ja) |
| CN (1) | CN100359673C (ja) |
| TW (1) | TW502448B (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367845B1 (ko) * | 2000-06-07 | 2003-01-10 | 삼성전자 주식회사 | 액정표시장치의 조명 방법, 이를 구현시키기 위한액정표시장치의 백라이트 어셈블리 및 이를 채용한액정표시장치 |
| US6509616B2 (en) | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP3909583B2 (ja) * | 2001-08-27 | 2007-04-25 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US7232714B2 (en) * | 2001-11-30 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| JP5337344B2 (ja) * | 2003-11-05 | 2013-11-06 | イー インク コーポレイション | 電気光学ディスプレイ |
| JP4603310B2 (ja) * | 2004-07-15 | 2010-12-22 | オプトレックス株式会社 | 液晶表示素子 |
| CN100388490C (zh) * | 2004-10-22 | 2008-05-14 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| JP4486043B2 (ja) * | 2004-12-30 | 2010-06-23 | 東部エレクトロニクス株式会社 | Ｃｍｏｓイメージセンサー及びその製造方法 |
| CN101022085B (zh) * | 2007-03-12 | 2010-10-27 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| US8633051B2 (en) * | 2009-08-24 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TWI440926B (zh) | 2010-12-31 | 2014-06-11 | Hongda Liu | 液晶顯示裝置 |
| GB2517489A (en) * | 2013-08-23 | 2015-02-25 | Plastic Logic Ltd | Planarisation Layers |
| KR102049793B1 (ko) * | 2013-11-15 | 2020-01-08 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| CN103995395B (zh) * | 2014-05-16 | 2018-03-09 | 深圳莱宝高科技股份有限公司 | 一种液晶显示屏及制造方法 |
| CN104035218B (zh) * | 2014-05-21 | 2017-04-19 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
| CN105510999B (zh) * | 2016-01-28 | 2019-05-28 | 京东方科技集团股份有限公司 | 减反射结构及其制造方法、显示器及其制造方法 |
| KR102464900B1 (ko) * | 2016-05-11 | 2022-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN107507853B (zh) * | 2017-08-31 | 2021-10-26 | 上海天马微电子有限公司 | 一种有机发光显示面板、其制作方法及显示装置 |
| US10374034B1 (en) | 2018-05-21 | 2019-08-06 | International Business Machines Corporation | Undercut control in isotropic wet etch processes |
| US11036069B2 (en) * | 2019-03-18 | 2021-06-15 | Cisco Technology, Inc. | Optical modulator using monocrystalline and polycrystalline silicon |
| CN112786618B (zh) * | 2019-11-06 | 2023-06-13 | 群创光电股份有限公司 | 半导体装置 |
| US11488985B2 (en) * | 2019-11-06 | 2022-11-01 | Innolux Corporation | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| JP4553991B2 (ja) * | 1997-12-09 | 2010-09-29 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
-
2000
- 2000-07-06 US US09/610,879 patent/US6358759B1/en not_active Expired - Lifetime
- 2000-07-07 JP JP2000207079A patent/JP3575402B2/ja not_active Expired - Fee Related
- 2000-07-11 TW TW089113779A patent/TW502448B/zh not_active IP Right Cessation
- 2000-07-15 CN CNB001318942A patent/CN100359673C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001092372A (ja) | 2001-04-06 |
| TW502448B (en) | 2002-09-11 |
| CN100359673C (zh) | 2008-01-02 |
| US6358759B1 (en) | 2002-03-19 |
| CN1295343A (zh) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| US6330044B1 (en) | Apparatus for providing light shielding in a liquid crystal display | |
| JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR100499204B1 (ko) | 전기 광학 장치 및 전자 기기 | |
| JP2003152193A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| US7192812B2 (en) | Method for manufacturing electro-optical substrate | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JPH11183934A (ja) | 液晶パネル及びその製造方法並びに電子機器 | |
| JP2002217417A (ja) | 電気光学装置用基板、電気光学装置及び電子機器 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |