KR100766493B1 - 박막트랜지스터 액정표시장치 - Google Patents

박막트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR100766493B1
KR100766493B1 KR1020010006820A KR20010006820A KR100766493B1 KR 100766493 B1 KR100766493 B1 KR 100766493B1 KR 1020010006820 A KR1020010006820 A KR 1020010006820A KR 20010006820 A KR20010006820 A KR 20010006820A KR 100766493 B1 KR100766493 B1 KR 100766493B1
Authority
KR
South Korea
Prior art keywords
layer
drain electrode
thin film
film transistor
film
Prior art date
Application number
KR1020010006820A
Other languages
English (en)
Other versions
KR20020066574A (ko
Inventor
정우석
황장원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010006820A priority Critical patent/KR100766493B1/ko
Priority to JP2001153606A priority patent/JP4707263B2/ja
Priority to US09/911,613 priority patent/US6836299B2/en
Priority to TW090127318A priority patent/TWI240839B/zh
Publication of KR20020066574A publication Critical patent/KR20020066574A/ko
Priority to US11/433,903 priority patent/USRE41927E1/en
Application granted granted Critical
Publication of KR100766493B1 publication Critical patent/KR100766493B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/02—Function characteristic reflective
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반사막을 가지는 박막트랜지스터 액정표시장치가 개시된다. 개시된 장치에 따르면, 기판에 적어도 하나 형성되는 화소의 박막트랜지스터, 소오스/드레인 전극 및 배선들, 박막트랜지스터, 소오스/드레인 전극 및 배선들 위로 기판 전면에 걸쳐 적층되며 상기 드레인 전극 일부를 드러내는 콘택 홀을 가지는 절연막, 절연막 위로 형성되며 상기 콘택 홀을 통해 상기 드레인 전극과 연결되며 상기 박막트랜지스터와 대응관계에 있는 반사형 화소전극을 가지는 박막트랜지스터 액정표시장치에 있어서, 화소전극이 화소전극 전면에 걸쳐서 다중 도전금속막으로 형성되는 것을 특징으로 한다. 이때, 드레인 전극은 상층막이 크롬층 혹은 텅스텐 몰리브덴층 가운데 하나로 이루어지는 복층으로 형성되고, 다중 도전금속막은 하층이 드레인 전극 상층막과 같은 재질로 이루어지고, 상층은 알미늄 함유 금속으로 형성된 이중층으로 이루어지는 것이 바람직하다.

Description

박막트랜지스터 액정표시장치{TFT LCD}
도1 및 도2는 종래의 반사형 박막트랜지스터 액정표시장치에서 반사형 화소전극에 전압인가를 방해하는 문제점들을 설명하기 위한 측단면도들,
도3 내지 도4는 본 발명의 일 실시예의 화소부를 나타내는 평면도 및 단면도,
도5 내지 도8은 도4의 실시예를 형성하기 위한 중요 공정 단계를 나타내는 공정 단면도들이다.
본 발명은 박막트랜지스터 액정표시장치에 관한 것으로서, 보다 상세하게는 절연막을 사이에 두고 하부의 드레인 전극과 접속하는 화소전극으로 반사막을 가지는 반사형 혹은 반사투과형 박막트랜지스터 액정표시장치에 관한 것이다.
박막트랜지스터 액정표시장치는 화소전극의 반사 및 투명도 여부에 따라 반사형과 투과형으로 크게 나뉘며, 부분적으로 반사 영역과 투과 영역을 가지는 반투과형을 이룰 수도 있다. 화소전극에 액정의 배열을 조절할 전압을 인가하기 위해 화소전극은 어떤 형태이건 화소마다 형성되는 박막트랜지스터의 드레인 전극과 연결된다. 통상 화소전극은 박막트랜지스터의 드레인 전극과 층간 절연막에 형성된 비아(via)라 불리는 콘택을 통해 연결된다.
그런데, 액정표시장치의 특성상 투과형의 경우 화소전극은 투명전극인 인듐 산화물을 사용하는데 이 물질은 배선금속으로 많이 사용되는 알미늄과 접하면 알미늄을 산화시켜 계면에 절연성 산화막을 만들고, 화소전극에 전압을 인가하는 데 문제를 일으킬 수 있다. 따라서 투과형 액정표시장치에서는 드레인 전극을 형성할 때 알미늄 함유 금속 위에 산화에 강한 텅스텐 몰리브덴, 크롬 등을 부가한 이중층으로 만들거나 크롬 등의 단일층으로 만들게 된다.
한편, 반사형의 경우에 화소전극으로 알미늄, 알미늄 네드뮴(AlNd)을 가장 많이 사용하게 되는데, 이 경우에도 드레인 전극의 사용범위가 제한된다. 도1을 참조하면, 소오스/드레인 전극(21, 21')으로 알미늄과 같은 산화되기 쉬운 금속을 사용할 경우가 도시되어 있다. 소오스/드레인 전극 위에 보호막(주로, 감광성 유기 절연막:23)을 적층하고 화소전극(27)과의 연결을 위한 비아 홀을 형성한다. 이때, 비아 홀 형성을 위한 현상 과정 및 세정 과정에서 비아 홀을 통해 드러난 소오스/드레인 전극(21, 21')의 알미늄 표면에 산화막(25)이 생긴다. 이 산화막(25)은 소오스/드레인 전극(21, 21')과 화소전극(27) 사이에서 콘택 저항을 높이는 문제를 발생시킨다.
이런 문제를 방지하기 위해 도2와 같이 드레인 전극 상부(212')를 텅스텐 몰리브덴 등의 산화내성이 강한 금속을 사용하는 경우, 화소전극(27)을 이루는 알미늄 함유 반사막과 드레인 전극 상부(212')의 금속 사이에 전기 음성도의 차이에 의해 화학전지에서와 유사한 반응(battery effect)이 일어날 수 있다. 가령, 실리콘과 알미늄 계면에서 발생하는 스파이크(spike) 현상과 유사하게, 계면에 공극(29)이 생길 수 있다. 또한, 계면에 발생한 공극(29)으로 주변의 알미늄층이 함몰되면서 계면 주위의 단차진 부분에 알미늄 함유 반사막에 크랙(31)이 발생하거나 기타 알미늄 함유 반사막이 훼손되는 현상이 나타날 수 있다. 이들 공극(29)이나 크랙(31)은 모두 화소전극(27)과 드레인 전극(21') 사이의 콘택 저항을 높이는 역할을 하여 문제가 발생하게 된다. 이때 문제가 되는 바테리 효과(battery effect)는 두 금속 사이의 전기 음성도 차이에 비례하는 외에 접촉하는 두 금속의 표면적의 차이에 비례하는 특징이 있다. 통상 드레인 전극은 화소전극에 비해 표면적이 매우 작으므로 바테리 효과는 더욱 확대되고 콘택 저항이 매우 높아진다.
그러나, 반사판 또는 화소전극으로 텅스텐 몰리브덴이나 크롬을 사용하는 것은 반사도와 도전성을 떨어뜨리는 문제가 있으므로 바람직하지 못하다. 따라서, 반사판의 반사도와 도전성을 높게 유지하면서 바테리 효과나 드레인 전극의 표면 산화로 인한 화소전극과 드레인 전극 계면의 콘택 저항 증가를 억제할 수 있는 박막트랜지스터 액정표시장치가 요청되고 있다.
본 발명은 상술한 종래의 문제점을 해결하기 위한 것으로, 반사판의 반사도와 도전성을 높게 유지하면서, 화소전극과 드레인 전극 계면의 바테리 효과를 억제할 수 있는 박막트랜지스터 액정표시 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명은 반사판의 반사도와 도전성을 높게 유지하면서, 화소전극과 드레인 전극 계면에 절연성 산화막이 발생하는 것을 방지할 수 있는 박막트랜지스터 액정표시 장치를 제공하는 것을 목적으로 한다.
결국, 본 발명은 반사판의 반사도와 도전성을 높게 유지하면서, 화소전극과 드레인 전극 계면의 콘택 저항 증가를 효과적으로 방지할 수 있는 박막트랜지스터 액정표시 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 액정표시장치는 반사막을 가지는 박막트랜지스터 액정표시장치에 있어서, 화소전극 전면에 걸쳐 화소전극을 이루는 반사막을 다중 도전막으로 형성함을 특징으로 한다. 바람직하게는, 드레인 전극의 상부에 산화도가 낮은 금속을 사용하고, 상기 금속과 닿는 반사막 하부에 상기 금속과 전기 음성도 차이가 낮은 금속을 사용하며, 반사막 상부에 알미늄 함유 금속을 사용하는 것을 특징으로 한다.
본 발명에서, 반사막 하층의 금속은 드레인 전극 상부의 금속과 동일한 금속을 사용하는 것이 보다 바람직하며, 통상 텅스텐 몰리브덴, 크롬 등을 사용할 수 있다. 알미늄 함유 금속은 순수 알미늄이나 알미늄 내디뮴을 통상 사용한다. 반사막은 따라서 드레인 전극 상부에 사용된 금속을 적층하고 바로 알미늄 등의 반사금속을 적층한 다음 이들을 연속적으로 패터닝하는 방법으로 형성하게 될 것이다. 그러나 반사막이 반드시 2중층으로 한정된 것은 아니다. 즉, 바테리 효과를 보다 효과적으로 억제하기 위해 필요한 경우, 드레인 전극 상부에 사용된 금속을 먼저 적층하고, 중간 금속층을 다시 적층한 뒤에 알미늄 등의 반사금속층을 적층하고 패터닝 할 수 있다.
그리고, 드레인 금속은 통상 소오스 전극 및 소오스 전극에 이어지는 데이타 라인과 동일한 도전층으로 형성되는데 데이타 라인의 저항에 따른 신호 전압 강하를 방지하기 위해 도전성이 클 것이 요구된다. 따라서, 드레인 금속은 도전성을 높이기 위한 알미늄층 위에 산화 방지를 위한 크롬이나 텅스텐 몰리브덴을 부가하여 사용하거나, 활성 영역의 실리콘과의 접촉에 의한 스파이크 현상을 방지하기 위해 알미늄층 아래 크롬이나 텅스텐 몰리브덴을 더 부가하는 3중층으로 형성하는 것이 바람직하다. 또한, 드레인 전극을 데이타 라인과 함께 3중층으로 형성할 경우, 패터닝 과정에서 알미늄 함유층과 함께 패터닝하기 용이하다는 측면에서 크롬 보다는 텅스텐 몰리브덴을 이용하는 것이 보다 바람직하다.
본 발명에 따르면, 드레인 전극 상부와 화소전극의 반사막 하부가 동일한 금속 혹은 전기 음성도의 차이가 낮은 금속으로 이루어지므로 이들 사이의 바테리 효과를 무시할 수 있다. 또한, 2중층을 갖는 반사막에서 하부 금속층과 상부 금속층이 동일한 패터닝공정을 통해 동일한 면적을 가지도록 동시에 형성되므로 비록 두 금속층 사이에 전기 음성도의 차이는 있지만 면적의 차이에 의한 바테리 효과를 방지할 수 있다. 결과적으로 드레인 전극과 반사막 사이의 바테리 효과는 많은 부분이 억제되고, 콘택 계면의 스파이크 현상이나 계면 주변의 크랙은 방지될 수 있다.
또한, 드레인 전극 상부의 금속으로 산화에 대한 내성이 강한 금속을 사용하므로써 드레인 전극 표면이 산화성 있는 세정액 및 현상액 기타 산화성 환경에 노출되는 경우에도 표면에 절연성 산화막이 생겨 콘택 저항을 높이는 것을 막을 수 있다.
이하 도면을 참조하면서 실시예를 통해 본 발명을 상세히 설명하기로 한다.
도3은 본 발명의 한 예로써 탑 게이트 폴리실리콘형 박막트랜지스터 액정표시장치의 개별 화소부 구성요소의 레이아웃을 나타내는 평면도이다. 도3을 참조하면, 본 발명의 액정표시장치의 개별 화소부는 평면상으로 볼 때 통상의 반사형 혹은 투과형 박막트랜지스터 액정표시장치와 동일하게 이루어짐을 알 수 있다. 즉, 반도체층 활성영역 패턴(13), 활성영역 패턴(13) 위에 형성된 게이트 절연막(미도시), 게이트 절연막 위로 형성되며, 활성영역 패턴(13)을 가로질러 두 부분으로 분할하는 게이트 전극을 포함하는 게이트 배선(17)을 가지는 박막트랜지스터가 구비된다.
게이트 전극은 행 방향으로 형성되는 게이트 배선(17)의 일부를 이루며, 게이트 배선(17) 위로 형성되는 층간 절연막(도4의 19)이 덮인다. 층간 절연막에는 콘택 홀(22)이 형성되어 활성 영역 패턴(13)이 게이트 전극에 의해 분할된 두 부분 각각이 연결되도록, 도전층을 적층 패터닝하여 형성된 소오스/드레인 전극(121, 121')이 있다. 통상, 소오스/드레인 전극(121, 121')과 같은 도전층으로, 상기 소오스/드레인 전극(121, 121') 가운데 소오스측과 연결되는 데이타 배선(210)이 형성된다. 데이타 배선(210)은 게이트 배선(17)과 수직 방향인 열 방향으로 형성되어 있다.
소오스/드레인 전극(121, 121') 및 데이타 배선(210) 위로 소오스/드레인 전극(121, 121') 가운데 드레인측의 일부를 드러내는 비아홀(24)을 가지는 보호막(도4의 23)이 형성되어 있다. 보호막 위로, 비아홀(24)을 통해 드레인 전극과 접속되는 화소전극(127)이 도전층 적층 패터닝을 통해 형성된다. 게이트 배선(17)과 나란히 달리는 것은 정전용량을 보충하기 위해 형성되는 스토리지 라인(53)이다.
이상의 구성은 본 발명이 종래의 기술에 비해 평면적으로 나타나는 새로운 구성 요소를 도입한 것이 아니고, 기존의 구성 요소인 화소전극을 단일층에서 복합층으로 전환시키는 것임을 고려하면 당연한 것이다.
도4는 도3의 ⅠⅠ절단선에 따라 절개한 측단면을 나타낸다. 기판(10)에 탑 게이트 폴리실리콘형 박막트랜지스터가 형성되어 있고, 층간 절연막(19)에 형성된 콘택 홀(22)에 의해 층간 절연막(19) 위에 형성되는 소오스/드레인 전극(121, 121')이 박막트랜지스터의 소오스/드레인 영역과 접속되어 있다. 소오스/드레인 전극(121,121')은 텅스텐 몰리브덴층이 상하층(122,124)을 이루고 있고, 중간층(123)이 알미늄 내디뮴층으로 이루어진 3중막으로 이루어져 있다. 소오스/드레인 전극(121,121') 위에는 감광성 유기 절연막으로 된 보호막(23)이 수 um 두께로 적층되어 있다. 보호막(23)은 드레인 전극(121') 위에서 제거되어 비아 홀을 이루고 있으며, 비아 홀을 통해 보호막(23) 위에 적층 패터닝된 화소전극(127)이 드레인 전극(121')과 닿아 있다. 화소전극 하부(271)는 텅스텐 몰리브덴층으로 이루어지고, 화소전극 상부(272)는 알미늄 내디뮴층으로 이루어져 있다.
이하 도5 내지 도8은 도4의 구성을 이루는 과정을 나타내는 공정 단면도들이다.
도5를 참조하면, 먼저 기판(10)에 박막트랜지스터 구조를 형성한다. 박막트랜지스터 구조를 형성하기 위해서 먼저 기판에 아몰퍼스 실리콘층을 형성하고 레이져 어닐링을 통해 폴리실리콘층으로 변화시킨다. 통상, 아몰퍼스 실리콘층을 형성하기 전에 블로킹층(blocking layer:11)로 실리콘 산화막을 수백 내지 1000 옹스트롬 적층한다. 그리고, 폴리실리콘층을 패터닝하여 활성 영역 패턴(13)을 형성한다. 활성 영역 패턴(13) 위로 게이트 절연막(15)을 적층한다. 게이트 절연막(15)은 실리콘 산화막 혹은 실리콘 질화막을 CVD 방법으로 백 내지 수백 옹스트롬 정도 적층하여 형성한다. 게이트 절연막(15) 위로 게이트 배선(17)을 형성한다. 게이트 배선(17)과 함께 스토리지 배선(53)도 형성된다. 게이트 배선(17)은 알미늄 함유 금속의 단일층 혹은 알미늄 함유 금속에 텅스텐 몰리브덴이나 크롬층을 적층한 복수의 금속층으로 이루어진다. 게이트 배선(17)은 화소의 게이트 전극과 게이트 패드를 포함하는 개념이다. 게이트 전극을 이온주입 마스크로 활성 영역 패턴에 이온주입을 실시하여 소오스/드레인 영역과 채널 영역을 구분하게 된다.
도시되지 않지만, 폴리실리콘형 액정표시장치는 주변부에 n형 트랜지스터와 p형 트랜지스터가 함께 형성되는 것이 일반적이므로 이런 이온주입 공정은 각 불순물 타입에 걸쳐 2번 이루어지며, 각각에 대해 이온주입 마스크를 형성하게 된다.
도6을 참조하면, 게이트 배선(17) 위로 주로 실리콘 질화막이나 실리콘 산화막을 CVD로 적층하여 층간 절연막(19)을 형성한다. 소오스 드레인 영역에서 층간 절연막(19)과 게이트 절연막(15)을 제거하여 활성 영역 패턴(13)의 일부를 드러내는 콘택 홀을 형성한다. 그리고, 텅스텐 몰리브덴, 알미늄 내디뮴, 텅스텐 몰리브덴으로 하층(122), 중층(123), 상층(124)의 3중층을 스퍼터링 방법으로 기판 전체에 적층한다. 또한, 동일한 식각 마스크를 이용하여 이들 3중층을 연속적으로 패터닝하여 소오스/드레인 전극(121,121')과 도시되지 않은 데이타 라인을 형성한다.
이상의 예는 활성 영역을 폴리 실리콘으로 형성하는 저온 다결정 실리콘 박막트랜지스터 액정표시장치의 경우를 나타내고 있으나, 아몰퍼스 실리콘 형성 후 레이져 어닐링을 거치지 않는 활성 영역, 즉 아몰퍼스 실리콘으로 활성 영역을 형성하는 아몰퍼스 실리콘형 박막트랜지스터 액정표시장치에서도 본 발명의 적용은 가능하다. 또한, 아몰퍼스 실리콘형 박막트랜지스터는 본 예와 같이 탑 게이트형일 수 있고, 바텀 게이트 구조를 가지는 것도 무방하다.
도7을 참조하면, 감광성 유기 절연막을 보호막(23)으로 박막트랜지스터가 형성된 기판 전면에 형성한다. 감광성 유기 절연막은 별도의 식각 없이 패터닝을 할 수 있으므로 다른 절연막에 비해 편리한 점이 있다. 그리고 노광 및 현상을 통해 드레인 전극의 일부를 드러내는 비아 홀을 형성한다. 현상 과정에서 드레인 전극 영역의 일부 보호막(23)이 제거되어 비아 홀을 만들고 이 비아 홀을 통해 산화성이 강한 현상액이 드레인 전극에 닿게 된다. 그러나, 소오스/드레인 전극 상층(124)은 산화에 강한 텅스텐 몰리브덴으로 이루어져 절연성 산화막을 형성하지 않는다. 한편, 보호막(23) 상면에 대해 노광을 조절함으로써 올록볼록한 작은 돌기들을 형성할 수 있다. 이들 돌기들은 집합적으로 마이크로 렌즈를 형성하여 화소전극을 이루는 반사판의 집광효율을 높일 수 있다.
도8을 참조하면, 스퍼터링 공정을 통해 얇은 텅스텐 몰리브덴막과 알미늄 내디뮴막을 화소전극 상하부(271,272)로서 차례로 적층한다. 그리고 포토레지스트로 화소전극 패턴을 형성하고 이를 식각 마스크로 알미늄 내디뮴막과 텅스텐 몰리브덴 막을 차례로 식각하여 이중층 반사판, 즉, 이중층 화소전극(127)을 형성한다. 텅스텐 몰리브덴은 알미늄 내디뮴막과 함께 연속으로 식각할 수 있으므로 크롬막을 사용하는 것에 비해 편리한 점이 있다. 텅스텐 몰리브덴막과 알미늄 내디뮴막 사이에 다른 도전금속을 적층하는 것도 가능하다. 가령, 반사판을 이루는 화소전극의 상부와 하부 금속층 사이의 전기 음성도가 큰 경우 재질의 차이에서 오는 바테리 효과가 커질 수 있으므로 이를 줄이기 위해 하부(271) 금속층과 상부(272) 반사금속층의 중간 정도의 전기음성도를 가지는 버퍼 금속층을 상하부 금속층 사이에 개재시켜 사용하는 것을 생각할 수 있다.
한편, 이상의 예에서는 화소전극으로 반사막만을 가진 반사형 액정표시장치의 경우를 살펴보았으나, 본 발명은 반사형 액정표시장치에 한정된 것은 아니다. 즉, 반사막을 사용하는 화소전극은 반사형뿐만 아니라 반사투과형도 있을 수 있다. 반사투과형의 한 예를 들면, 드레인 전극 일부를 드러내는 보호막을 형성한 후에 화소영역에 투명전극으로 이루어진 화소전극 패턴을 형성한다. 그리고 투명한 화소전극 패턴이 형성된 기판에 크롬막과 알미늄막을 차례로 적층하고 함께 패터닝하여 화소영역 일부에 창을 가진 반사막 화소전극 패턴을 이룬다. 드레인 전극은 텅스텐 몰리브덴 상하층과 알미늄 중간층을 가진 3층막으로 한다. 이런 예에서 비록 드레인 전극 상층과 화소전극의 하층이 동일한 막으로 이루어지지는 않지만 화소전극의 알미늄층이 드레인 전극 상층과 바로 접하여 발생하는 문제점을 상당부분 경감할 수 있다.
본 발명에 따르면, 알미늄 함유 금속으로 이루어진 단일층 반사판으로 박막트랜지스터 액정표시장치를 형성하는 경우에 비해 공정에 부정적인 영향을 끼치는 바테리 효과 등의 전기화학적 효과를 방지할 수 있다. 따라서, 반사전극의 훼손을 막고 반사율을 높여 보다 높은 화질을 구현할 수 있다.
삭제

Claims (8)

  1. 기판,
    상기 기판에 적어도 하나 형성되는 박막트랜지스터, 소오스/드레인 전극 및 배선들
    상기 박막트랜지스터, 소오스/드레인 전극 및 배선들 위로 적층되며 상기 드레인 전극 일부를 드러내는 콘택 홀을 가지는 절연막,
    상기 절연막 위로 형성되며 상기 콘택 홀을 통해 상기 드레인 전극과 연결되며 상기 박막트랜지스터와 연결된 반사막을 가지는 박막트랜지스터 액정표시장치에 있어서,
    상기 반사막은 다중 도전막으로 형성되고, 상기 반사막의 최하층은 상기 드레인 전극과 동일한 물질로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  2. 제 1 항에 있어서,
    상기 드레인 전극은 복수의 층으로 이루어지고, 상기 복수의 층 가운데 최상층막은 크롬층 혹은 텅스텐 몰리브덴층 가운데 하나로 이루어지는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  3. 제 2 항에 있어서,
    상기 다중 도전막은 2중층으로 이루어지며, 상기 다중 반사막의 최하층은 상기 드레인 전극의 최상층막과 동일하게 크롬층 혹은 텅스텐 몰리브덴층 가운데 하나로 이루어지고, 상기 다중 반사막의 최상층은 알미늄 함유 금속으로 형성되는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  4. 제 2 항에 있어서,
    상기 다중 도전막은 3중층으로 이루어지며, 상기 다중 반사막의 최하층은 상기 드레인 전극의 최상층막과 동일하게 크롬층 혹은 텅스텐 몰리브덴층 가운데 하나로 이루어지고, 상기 다중 반사막의 최상층은 알미늄 함유 금속으로 이루어지며, 상기 다중 반사막의 중간층은 최하층과 최상층의 중간 전기음성도를 갖는 도전막으로 이루어진 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  5. 제 2 항에 있어서,
    상기 드레인 전극은 3중층으로 이루어지고, 상기 드레인 전극의 최하층막과 최상층막은 텅스텐 몰리브덴층으로 이루어지고, 상기 최하층막과 상기 최상층막 사이의 중간층은 알미늄 함유 금속층으로 이루어진 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  6. 제 1 항에 있어서,
    상기 박막트랜지스터는 탑 게이트 폴리실리콘형 박막트랜지스터인 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  7. 제 1 항에 있어서,
    상기 절연막은 감광성 유기 절연막으로 이루어진 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  8. 제 7 항에 있어서,
    상기 절연막 상면에 마이크로 렌즈의 역할을 할 수 있는 작은 돌기들이 형성된 것을 특징으로 하는 박막트랜지스터 액정표시장치.
KR1020010006820A 2001-02-12 2001-02-12 박막트랜지스터 액정표시장치 KR100766493B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020010006820A KR100766493B1 (ko) 2001-02-12 2001-02-12 박막트랜지스터 액정표시장치
JP2001153606A JP4707263B2 (ja) 2001-02-12 2001-05-23 薄膜トランジスタ液晶表示装置
US09/911,613 US6836299B2 (en) 2001-02-12 2001-07-25 TFT LCD device having multi-layered pixel electrodes
TW090127318A TWI240839B (en) 2001-02-12 2001-11-02 TFT LCD device having multi-layered pixel electrodes
US11/433,903 USRE41927E1 (en) 2001-02-12 2006-05-11 TFT LCD device having multi-layered pixel electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010006820A KR100766493B1 (ko) 2001-02-12 2001-02-12 박막트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
KR20020066574A KR20020066574A (ko) 2002-08-19
KR100766493B1 true KR100766493B1 (ko) 2007-10-15

Family

ID=19705643

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010006820A KR100766493B1 (ko) 2001-02-12 2001-02-12 박막트랜지스터 액정표시장치

Country Status (4)

Country Link
US (2) US6836299B2 (ko)
JP (1) JP4707263B2 (ko)
KR (1) KR100766493B1 (ko)
TW (1) TWI240839B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288962B2 (en) 2010-12-10 2019-05-14 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100467944B1 (ko) 2002-07-15 2005-01-24 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치 및 그의 제조방법
KR100886268B1 (ko) * 2002-10-18 2009-03-04 하이디스 테크놀로지 주식회사 액정표시장치 및 그 제조방법
KR100872470B1 (ko) * 2002-10-21 2008-12-05 삼성전자주식회사 어레이 기판 및 이의 제조 방법
TWI366054B (en) * 2003-06-27 2012-06-11 Samsung Electronics Co Ltd Contact structure of conductive films and thin film transistor array panel including the same
JP4552407B2 (ja) * 2003-09-17 2010-09-29 カシオ計算機株式会社 薄膜トランジスタ
KR100752214B1 (ko) * 2003-10-16 2007-08-28 엘지.필립스 엘시디 주식회사 반투과형 액정표시소자의 제조방법
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
CN100353244C (zh) * 2004-01-17 2007-12-05 统宝光电股份有限公司 液晶显示器及其制作方法及其晶体管数组基板及制作方法
KR100741966B1 (ko) * 2004-01-27 2007-07-23 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그의 제조방법
KR100603336B1 (ko) * 2004-04-07 2006-07-20 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100626008B1 (ko) * 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 및 이를 구비한 평판표시장치
KR100696471B1 (ko) * 2004-07-02 2007-03-19 삼성에스디아이 주식회사 전자 발광 소자
KR100731733B1 (ko) * 2004-11-24 2007-06-22 삼성에스디아이 주식회사 액정표시장치 및 그 제조방법
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US8218120B2 (en) * 2005-03-31 2012-07-10 Lg Display Co., Ltd. Array substrate for in-plane switching liquid crystal display device and method of fabricating the same
KR20060104708A (ko) * 2005-03-31 2006-10-09 엘지.필립스 엘시디 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
TW200710471A (en) * 2005-07-20 2007-03-16 Samsung Electronics Co Ltd Array substrate for display device
KR20070114533A (ko) * 2006-05-29 2007-12-04 삼성전자주식회사 반투과 표시 장치 및 그 제조 방법
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5128091B2 (ja) 2006-08-04 2013-01-23 三菱電機株式会社 表示装置及びその製造方法
JP5007171B2 (ja) * 2007-02-13 2012-08-22 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
WO2008156312A2 (en) 2007-06-19 2008-12-24 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5269254B2 (ja) * 2010-08-03 2013-08-21 シャープ株式会社 薄膜トランジスタ基板
JP5906132B2 (ja) * 2012-05-09 2016-04-20 株式会社ジャパンディスプレイ 表示装置
KR20140094188A (ko) * 2013-01-21 2014-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN106229260A (zh) 2016-08-31 2016-12-14 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法
CA3133711A1 (en) * 2019-04-09 2020-10-15 3DM Biomedical Pty Ltd Electropolishing method
CN113707559B (zh) * 2021-08-02 2023-12-01 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH08328041A (ja) * 1995-05-30 1996-12-13 Xerox Corp 活性マトリックス液晶装置を製造する方法
JPH10173191A (ja) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH11218751A (ja) * 1997-11-25 1999-08-10 Sharp Corp 反射型液晶表示装置およびその製造方法
KR20000020863A (ko) * 1998-09-24 2000-04-15 윤종용 박막 트랜지스터 액정 표시 장치

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5650537A (en) * 1979-10-01 1981-05-07 Mitsubishi Electric Corp Formation of multilayered wiring for semiconductor device
JPS5742021A (en) * 1980-08-28 1982-03-09 Toshiba Corp Liquid crystal display device
JPH0582768A (ja) * 1991-06-24 1993-04-02 Hitachi Ltd 密着型イメージセンサ
JPH05216069A (ja) * 1991-12-09 1993-08-27 Oki Electric Ind Co Ltd アクティブマトリックス液晶ディスプレイの下基板の製造方法
JPH06236893A (ja) * 1992-12-15 1994-08-23 Matsushita Electric Ind Co Ltd Ｔｆｔ液晶表示装置の製造方法
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
EP1450412A3 (en) * 1996-05-15 2005-03-09 Seiko Epson Corporation Thin film device and method for making
JP3149793B2 (ja) * 1996-07-22 2001-03-26 日本電気株式会社 反射型液晶表示装置及びその製造方法
JPH1090719A (ja) * 1996-09-13 1998-04-10 Toshiba Corp 液晶表示装置
JP3721682B2 (ja) * 1996-12-26 2005-11-30 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
JPH1187716A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板
JP4044187B2 (ja) * 1997-10-20 2008-02-06 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
KR100269521B1 (ko) * 1997-11-01 2000-10-16 구본준 박막트랜지스터 및 그의 제조방법
JP3372882B2 (ja) * 1998-01-30 2003-02-04 シャープ株式会社 反射型液晶表示装置における基板の製造方法
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
US6323490B1 (en) * 1998-03-20 2001-11-27 Kabushiki Kaisha Toshiba X-ray semiconductor detector
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP2000029053A (ja) * 1998-07-14 2000-01-28 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JP4366732B2 (ja) * 1998-09-30 2009-11-18 ソニー株式会社 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
JP2000148042A (ja) * 1998-11-12 2000-05-26 Sharp Corp 電極配線基板の製造方法及び液晶表示装置の製造方法
JP3517363B2 (ja) * 1998-11-27 2004-04-12 シャープ株式会社 液晶表示装置の製造方法
JP2000199899A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd 液晶表示素子及びそれを用いた液晶表示装置
JP2000199912A (ja) * 1999-01-06 2000-07-18 Hitachi Ltd アクティブマトリクス型液晶表示装置およびその製造方法
JP2000267140A (ja) * 1999-03-16 2000-09-29 Fujitsu Ltd 液晶表示装置の製造方法
US6358759B1 (en) * 1999-07-16 2002-03-19 Seiko Epson Corporation Method for manufacturing electro-optical device, electro-optical device, and electronic equipment
KR100685296B1 (ko) * 1999-12-31 2007-02-22 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조방법
JP3670577B2 (ja) * 2000-01-26 2005-07-13 シャープ株式会社 液晶表示装置およびその製造方法
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
TW494382B (en) * 2000-03-22 2002-07-11 Toshiba Corp Display apparatus and driving method of display apparatus
JP2001332741A (ja) * 2000-05-25 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
JP4815659B2 (ja) * 2000-06-09 2011-11-16 ソニー株式会社 液晶表示装置
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253342A (ja) * 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JPH08328041A (ja) * 1995-05-30 1996-12-13 Xerox Corp 活性マトリックス液晶装置を製造する方法
JPH10173191A (ja) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH11218751A (ja) * 1997-11-25 1999-08-10 Sharp Corp 反射型液晶表示装置およびその製造方法
KR20000020863A (ko) * 1998-09-24 2000-04-15 윤종용 박막 트랜지스터 액정 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288962B2 (en) 2010-12-10 2019-05-14 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
US20020109797A1 (en) 2002-08-15
JP2002258325A (ja) 2002-09-11
US6836299B2 (en) 2004-12-28
TWI240839B (en) 2005-10-01
JP4707263B2 (ja) 2011-06-22
KR20020066574A (ko) 2002-08-19
USRE41927E1 (en) 2010-11-16

Similar Documents

Publication Publication Date Title
KR100766493B1 (ko) 박막트랜지스터 액정표시장치
JP4796011B2 (ja) 半導体装置の絶縁膜形成方法及び有機電界発光表示装置の製造方法
KR100617031B1 (ko) 반사투과형 액정표시장치 및 그 제조방법
KR102281846B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JPH10307305A (ja) アレイ基板、液晶表示装置及びそれらの製造方法
US6998640B2 (en) Thin film transistor structure
KR100885022B1 (ko) 접촉부를 지닌 반도체 소자 및 그 제조 방법과 표시장치용 박막 트랜지스터 표시판 및 그 제조 방법
US20070153170A1 (en) Method of fabricating pixel structure
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100623982B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100764050B1 (ko) 반사투과 복합형 액정표시장치 및 그 형성방법
JP4605438B2 (ja) 液晶表示装置およびその製造方法
KR100495793B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
KR100655276B1 (ko) 박막트랜지스터 액정표시장치 및 그 제조 방법
JP4463075B2 (ja) 半透過型液晶表示装置および半透過型液晶表示装置の製造方法、ならびにｔｆｔ基板およびｔｆｔ基板の製造方法
KR100591749B1 (ko) 액정표시장치의 박막트랜지스터 및 그 형성방법
KR100766494B1 (ko) 다결정 실리콘 박막 트랜지스터 액정표시장치 및 그 제조방법
KR100750920B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100560639B1 (ko) 반사형 액정표시장치의 박막트랜지스터 및 그 형성방법
KR100200349B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법
KR20070072114A (ko) 액정표시소자 및 그 제조방법
JP4455827B2 (ja) 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
KR100767376B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판
KR100878230B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 13