JP2001092372A - 電気光学装置の製造方法、電気光学装置及び電子機器 - Google Patents
電気光学装置の製造方法、電気光学装置及び電子機器Info
- Publication number
- JP2001092372A JP2001092372A JP2000207079A JP2000207079A JP2001092372A JP 2001092372 A JP2001092372 A JP 2001092372A JP 2000207079 A JP2000207079 A JP 2000207079A JP 2000207079 A JP2000207079 A JP 2000207079A JP 2001092372 A JP2001092372 A JP 2001092372A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- region
- electro
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 183
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 claims description 86
- 239000012212 insulator Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000005498 polishing Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000003566 sealing material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000010453 quartz Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 215
- 239000010408 film Substances 0.000 description 188
- 239000003990 capacitor Substances 0.000 description 48
- 239000004065 semiconductor Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 33
- 238000003860 storage Methods 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 29
- 108091006146 Channels Proteins 0.000 description 27
- 238000005530 etching Methods 0.000 description 17
- 230000004907 flux Effects 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 16
- 239000010409 thin film Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000005368 silicate glass Substances 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910021478 group 5 element Inorganic materials 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000617550 Dictyostelium discoideum Presenilin-A Proteins 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
表面を平坦化すること。 【解決手段】 電気光学装置201では、光透過性基板
202上に遮光層204が形成されている。この遮光層
は、トランジスタ素子形成領域(画素部)だけでなく、
その周辺領域まで含めて形成されているため、遮光層上
に堆積した絶縁体層を平坦化して単結晶シリコン層を貼
り合わせる際に、貼り合わせ界面の品質を向上させるこ
とができる。
Description
結晶シリコン層とを貼り合わせた電気光学装置の製造方
法、電気光学装置及び電子機器に関する。特に、光透過
性基板上に遮光層を形成した電気光学装置の製造方法、
電気光学装置及び電子機器に関する。
のシリコン薄膜に半導体デバイスを形成するSOI技術
は、素子の高速化や低消費電力化、高集積化等の利点を
有することから、例えば液晶装置等の電気光学装置に好
適である。
用する場合、光透過性基板に単結晶シリコン基板を貼り
合わせて研磨等により薄膜の単結晶シリコン層を形成
し、単結晶シリコン層を例えば液晶駆動用のMOSFE
T等のトランジスタ素子に形成している。
ェクタ等の投射型表示装置では、通常光透過性基板の表
面から光が照射されるため、これが基板上に形成された
MOSFETのチャネル領域に入射して光リーク電流を
生ずるのを防ぐためにMOSFET上に遮光層を設ける
構造とするのが一般的である。
を設けても、支持基板が光透過性である場合は、表面か
ら入射した光が基板裏面側の界面で反射してMOSFE
Tのチャネル部に戻り光として入射することがある。こ
の戻り光は、表面から照射される光量に対する割合とし
ては僅かであるが、プロジェクタなどの非常に強力な光
源を用いる装置においては充分に光リーク電流を生じう
る。すなわち、この基板裏面からの戻り光は素子のスイ
ッチング特性に影響を及ぼしデバイスの特性を劣化させ
る。なお、ここでは単結晶シリコン層の形成された面を
基板の表面とし、反対側を裏面としている。
ランジスタ素子領域に対応する基板表面に遮光層を形成
する技術が提唱されている。かかる技術は、基板表面に
上記の如く遮光層をパターンニングし、その上を絶縁体
層で覆って研磨により平坦化し、その平坦面に単結晶シ
リコン基板を貼り合わせるものである。
うな液晶装置では、基板上にトランジスタ素子領域が密
集する部分と密集しない部分が存在することから、これ
に対応する遮光層も基板上で同様に分布し、研磨前の絶
縁体層表面の凹凸も密集する部分と密集しない部分が存
在する。このため、絶縁体層表面を平坦化するための研
磨の工程において、凹凸が密集する部分と密集しない部
分とで研磨の度合いのばらつきを生じ、凹凸が密集する
部分では絶縁体層が厚くなり、凹凸が密集しない部分で
は絶縁体層が薄くなり、研磨後の絶縁体層表面にうねり
を生じる、という課題がある。
を生じると、次のような問題がある。第1に、絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じ、このボイドの存在する領域に形成されるMOSF
ETの特性を劣化あるいは完全に不良状態にさせる。第
2に、絶縁体層と単結晶シリコン層との貼り合わせ強度
が弱くなり、単結晶シリコン層形成後のMOSFET形
成プロセスにおいて膜剥がれ等の不良を発生させる原因
となり製品の歩留まりを低下させる。
されたもので、単結晶シリコン層が貼り合わされる絶縁
体層表面を平坦化することができる電気光学装置の製造
方法、電気光学装置及び電子機器を提供することを目的
としている。
め、本発明の電気光学装置の製造方法は、光透過性基板
の一方面に遮光層を形成する工程と、前記遮光層をパタ
ーニングする工程と、前記パターニングされた遮光層上
に絶縁体層を形成する工程と、前記絶縁体層を平坦化す
る工程と、前記平坦化された絶縁体層表面に単結晶シリ
コン層を貼り合わせる工程と、前記単結晶シリコン層に
よりトランジスタ素子を形成する工程とを具備し、前記
パターニングされた遮光層が、前記トランジスタ素子に
対向する領域及び前記トランジスタ素子の周辺領域に設
けられていることを特徴とする。
性基板の一方面に形成した遮光層パターンはトランジス
タ素子の形成される領域だけでなく、その周辺領域にも
存在するため、遮光層による基板の凹凸分布のばらつき
が少なくなり、例えば研磨等により遮光層上の絶縁体層
を平坦化する際に研磨レートの基板面内均一性が格段に
向上することになる。従って、かかる絶縁体層の平坦化
工程において光透過性基板の表面をうねり等もなく極め
て平坦に処理することができる。よって、この絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じることはなくなり、また絶縁体層と単結晶シリコン
層との貼り合わせ強度が強くなり、更にトランジスタ素
子の特性にばらつきや欠陥を生じることもなくなる。
は対向基板とシール材により貼り合わされてなり、前記
周辺領域は、前記シール材に対向する領域からなること
を特徴とする。かかる構成によれば、シール材に対向す
る領域にも遮光層を有しているため、周辺領域を均一に
平坦化することができ、単結晶シリコン層を良好に貼り
合わせることができる。
において、前記光透過性基板の一方面を平坦化する工程
では、化学的機械研磨法により絶縁体層を平坦化するこ
とが好ましい。
一方面に形成され,パターニングが施された遮光層と、
前記パターニングされた遮光層上に形成され,平坦化処
理された絶縁体層と、前記平坦化された絶縁体層上に形
成されたスイッチング素子とを具備し、前記パターニン
グされた遮光層が、前記トランジスタ素子に対向する領
域及び前記トランジスタ素子の周辺領域に設けられてい
ることを特徴とする。
表面が平坦化しているので、絶縁体層と単結晶シリコン
層とを貼り合わせた境界面にボイドを生じることはな
く、また絶縁体層と単結晶シリコン層との貼り合わせ強
度が強く、更にトランジスタ素子の特性にばらつきや欠
陥を生じることがない、電気光学装置を実現できる。
ンジスタ素子の形成されない領域に設けられた遮光層パ
ターンは前記トランジスタ素子の設けられた領域に形成
されたパターンを2次元方向に繰り返し展開されて成る
ことを特徴とする。
タ素子非形成領域の絶縁体層表面の平坦化処理前の凹凸
状態は、トランジスタ形成領域の凹凸状態ときわめて近
い形状を呈するため、研磨レートなどの均一性を向上さ
せることができ、平坦化処理における表面のうねりを低
減でき、単結晶シリコン層との貼り合わせた境界面にボ
イドを生じることはなく、また絶縁体層と単結晶シリコ
ン層との貼り合わせ強度が強く、更にトランジスタ素子
の特性にばらつきや欠陥を生じることがない、電気光学
装置を実現できる。
過性基板が石英からなり、前記遮光層が高融点金属また
は高融点金属の珪素化合物からなることを特徴とする。
これにより、遮光層上のトランジスタ形成工程におい
て、素子特性を向上させるため1000度を超える高温
の熱処理が可能となる。
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域においては前記遮光層は前
記駆動回路に対向してする配置されてなることを特徴と
する。
板の遮光層パターンは表示領域のトランジスタが形成さ
れる領域だけでなく、その周辺にも存在するため、遮光
層による基板の凹凸分布のばらつきが少なく、例えば研
磨等により遮光層上の絶縁体層を平坦化する際に研磨レ
ートの基板面内均一性が格段に向上することになる。特
に、平坦化の際には周辺が研磨されやすいため、周辺に
遮光層が形成されていることにより、基板の凹凸分布の
ばらつきを少なくすることができる。よって、この絶縁
体層と単結晶シリコン層とを貼り合わせた境界面にボイ
ドを生じることなく、また絶縁体層と単結晶シリコン層
との貼り合わせ強度が強くなり、さらにトランジスタの
特性にばらつきや欠陥を生じることもなくなる。さら
に、駆動回路に対向する領域に配置することにより、駆
動回路への光の侵入を防ぐことができ、駆動回路に形成
されるトランジスタの誤動作を防ぐことができる。
パターニングされた遮光層は、前記外部回路接続端子に
対向する領域に配置されてなることを特徴とする。
路接続端子に対向する領域にも遮光層が配置されている
ため、絶縁体層の平坦化の際の凹凸を防ぐことができ
る。
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域における遮光層は、前記駆
動回路及び前記外部回路接続端子の周辺には配置されて
なり、前記駆動回路に対向する領域には配置されていな
いことを特徴とする。
は駆動回路及び外部回路接続端子の周辺に形成されてい
るためその上の絶縁体層の凹凸分布のばらつきを少なく
することができる。また、駆動回路及び外部回路接続端
子に対向する領域には配置されていないため、遮光層に
よる電気的影響を抑えることができる。
絶縁体層を平坦化する工程は、化学的研磨法を用いるこ
とを特徴とする。
域及び周辺領域に遮光層が形成され、その上に絶縁体層
が形成されているため、周辺領域も凹凸が少なく平坦な
研磨を行うことができる。
トランジスタに対向する領域に配置された遮光層の形状
と、前記駆動回路に対向する領域に配置された遮光層の
形状は、ほぼ同じ形状であることを特徴とする。
ジスタに対向する領域に配置された遮光層の形状と、前
記駆動回路に対向する領域に配置された遮光層の形状
は、ほぼ同じ形状であるため、遮光層と遮光層の間隔が
ほぼ均一となり、その上の絶縁体層の平坦化を行う際の
凹凸分布をさらに少なくすることができる。
板の単結晶シリコン層が形成された面と対向するように
配置された他の光透過性基板と、これら2枚の光透過性
基板の間に挟持され、前記トランジスタ素子領域に形成
されたトランジスタ素子により駆動される液晶とを更に
具備することを特徴とする。
ら出射される光が入射されて画像情報に対応した変調を
施す、上記に記載の電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴とする。
に基づいて説明する。
の一実施形態に係る電気光学装置の基本構造を示す断面
図である。
は、光透過性基板(透明基板)202上に遮光層204
が形成されている。そして、この光透過性基板202上
に絶縁体層205及び単結晶シリコン層206が順次形
成されている。なお、単結晶シリコン層206のうち遮
光層204に対応する位置にトランジスタ素子領域
((図示を省略))が形成されるようになっている。
て、上記電気光学装置の製造プロセスを説明する。
明の光透過性基板202上の全面に遮光層204を形成
する。ここで、光透過性基板202として例えば厚さ
1.2mmの石英を用いる。遮光層204は、例えばモ
リブデンをスパッタ法により100〜250nm程度の
厚さ、より好ましくは200nmの厚さに堆積すること
により得る。なお、この遮光層204の材料は本実施形
態に限定されるものではなく、製造するデバイスの熱プ
ロセス最高温度に対して安定な材料であればどのような
材料を用いても問題はない。例えば他にもタングステ
ン、タンタルなどの高融点金属や多結晶シリコン、さら
にはタングステンシリサイド、モリブデンシリサイド等
のシリサイドが好ましい材料として用いられ、形成法も
スパッタ法の他、CVD法、電子ビーム加熱蒸着法など
を用いることができる。
ジストパターン207を形成する。このフォトレジスト
パターン207は、トランジスタ素子形成領域に対応す
る位置のほか、トランジスタ素子の非形成領域(トラン
ジスタ素子の周辺領域)にも同様に形成する。ここで、
トランジスタ素子の非形成領域とは、具体的には、トラ
ンジスタ素子形成領域の周辺領域に存在する、対向基板
貼り合わせのためのシール材を塗布するシール領域や、
データ線、走査線を駆動するための駆動回路の周辺部、
入出力信号線を接続するための接続端子を形成する端子
パッド領域等を指す。
ジストパターン207をマスクとして遮光層204のエ
ッチングを行い、光透過性基板202上に遮光層204
のパターンを形成する。その後、フォトレジストパター
ン207を剥離する。
化シリコン膜からなる絶縁体層205を堆積する。この
酸化シリコン膜は、例えばスパッタ法、あるいはTEO
S(テトラエチルオルソシリケート)を用いたプラズマ
CVD法により、例えば1000nm程度堆積させる。
なお、絶縁体層205の材料としては、上記の酸化シリ
コン膜の他に、例えばNSG(ノンドープトシリケート
ガラス)、PSG(リンシリケートガラス)、BSG
(ボロンシリケートガラス)、BPSG(ボロンリンシ
リケートガラス)などの高絶縁性ガラス又は、窒化シリ
コン膜等を用いることができる。
205の表面を、遮光層204上に所定の膜厚を残す条
件でグローバルに研磨して平坦化する。研磨による平坦
化の手法としては、例えばCMP(化学的機械研磨)法
を用いることができる。
基板202と単結晶シリコン基板206aとの貼り合わ
せを行う。貼り合わせに用いる単結晶シリコン基板20
6aは、厚さ300μm程度あり、その表面をあらかじ
め0.05〜0.8μm程度酸化して酸化膜層206b
を形成しておく。これは貼り合わせ後に形成される単結
晶シリコン層206と酸化膜層206bの界面を熱酸化
で形成し、電気特性の良い界面を確保するためである。
貼り合わせ工程は、例えば300℃で2時間の熱処理に
よって2枚の基板を直接貼り合わせる方法が採用でき
る。貼り合わせ強度をさらに高めるためには、さらに熱
処理温度を上げて450℃程度にする必要があるが、石
英基板と単結晶シリコン基板の熱膨張係数には大きな違
いがあるため、このまま加熱すると単結晶シリコン層に
クラックなどの欠陥が発生し、基板品質が劣化してしま
う。このようなクラックなどの欠陥の発生を抑制するた
めには、一度300℃にて貼り合わせのための熱処理を
行った単結晶シリコン基板をウエットエッチングまたは
CMPによって100〜150μm程度まで薄くした後
に、さらに高温の熱処理を行うことが望ましい。例えば
80℃のKOH水溶液を用い、単結晶シリコン基板の厚
さが150μmなるようエッチングを行い、この後貼り
合わせた基板を450℃にて再び熱処理し、貼り合わせ
強度を高めるのが好適である。
合わせ基板を研磨して、単結晶シリコン層206の厚さ
を3〜5μmとする。
は、最後にPACE(PlasmaAssisted
Chemical Etching)法によってシリコ
ン層206の膜厚を0.05〜0.8μm程度までエッ
チングして仕上げる。このPACE処理によって単結晶
シリコン層206は、例えば膜厚100nmに対しその
均一性は10%以内のものが得られる。
ための手法としては、ここで述べたPACE処理の他に
も、水素イオンを注入した単結晶シリコン基板を貼り合
わせ後に熱処理によってスプリットする方法や、多孔質
シリコン上に形成したエピタキシャルシリコン層を多孔
質シリコン層の選択エッチングによって貼り合わせ基板
上に転写するELTRAN(Epitaxial La
yer Transfer)法を用いることができる。
によれば、光透過性基板202に遮光層204を形成
し、トランジスタ素子を形成する領域だけでなくその周
辺領域にも遮光層パターンを設けているので、遮光層に
よる基板の凹凸分布のばらつきが少なくなり、研磨等に
より遮光層上の絶縁体層を平坦化する際に研磨レートの
基板面内均一性が格段に向上することになる。
いて、絶縁体層205の表面は平坦化されたものとな
り、絶縁体層205と単結晶シリコン層206とを貼り
合わせた境界面にボイドを生じることはなくなり、また
絶縁体層205と単結晶シリコン層206との貼り合わ
せ強度が強くなり、更にトランジスタ素子の特性にばら
つきや欠陥を生じることもなくなる。
装置の構成)図5は電気光学装置としての液晶装置の画
像形成領域(画素部)を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。また、図6は、データ線、走査線、画素電極、遮
光膜等が形成されたTFTアレイ基板の相隣接する複数
の画素群を拡大して示す平面図、図7乃至図9は、TF
Tアレイ基板において、画素部の周辺領域の構造を示す
平面図である。また、図10は、図6のA−A’断面図
である。尚、図10においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
の画像表示領域(画素部)を構成するマトリクス状に形
成された複数の画素は、マトリクス状に複数形成された
画素電極9aと画素電極9aを制御するためのTFT
(トランジスタ素子)30とからなり、画像信号が供給
されるデータ線6aが当該TFT30のソースに電気的
に接続されている。データ線6aに書き込む画像信号S
1、S2、…、Snは、この順に線順次に供給しても構
わないし、相隣接する複数のデータ線6a同士に対し
て、グループ毎に供給するようにしても良い。また、T
FT30のゲートに走査線3aが電気的に接続されてお
り、所定のタイミングで、走査線3aにパルス的に走査
信号G1、G2、…、Gmを、この順に線順次で印加す
るように構成されている。画素電極9aは、TFT30
のドレインに電気的に接続されており、スイッチング素
子であるTFT30を一定期間だけそのスイッチを閉じ
ることにより、データ線6aから供給される画像信号S
1、S2、…、Snを所定のタイミングで書き込む。画
素電極9aを介して液晶に書き込まれた所定レベルの画
像信号S1、S2、…、Snは、対向基板(後述する)
に形成された対向電極(後述する)との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過不可能とされ、ノーマリーブラックモードであれば、
印加された電圧に応じて入射光がこの液晶部分を通過可
能とされ、全体として液晶装置からは画像信号に応じた
コントラストを持つ光が出射する。ここで、保持された
画像信号がリークするのを防ぐために、画素電極9aと
対向電極との間に形成される液晶容量と並列に蓄積容量
70を付加する。例えば、画素電極9aの電圧は、デー
タ線に電圧が印加された時間よりも3桁も長い時間だけ
蓄積容量70により保持される。これにより、保持特性
は更に改善され、コントラスト比の高い液晶装置が実現
できる。本実施形態では特に、このような蓄積容量70
を形成するために、後述の如く走査線と同層、もしくは
導電性の遮光膜を利用して低抵抗化された容量線3bを
設けている。
の画素部(画像表示領域)内の平面構造について詳細に
説明する。図6に示すように、液晶装置のTFTアレイ
基板上の画素部内には、マトリクス状に複数の透明な画
素電極9a(点線部9a’により輪郭が示されている)
が設けられており、画素電極9aの縦横の境界に各々沿
ってデータ線6a、走査線3a及び容量線3bが設けら
れている。データ線6aは、コンタクトホール5を介し
て単結晶シリコン層の半導体層1aのうち後述のソース
領域に電気的接続されており、画素電極9aは、コンタ
クトホール8を介して半導体層1aのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層1aの
うちチャネル領域(図中右上りの斜線の領域)に対向す
るように走査線3aが配置されており、走査線3aはゲ
ート電極として機能する。
線状に伸びる本線部(即ち、平面的に見て、走査線3a
に沿って形成された第1領域)と、データ線6aと交差
する箇所からデータ線6aに沿って前段側(図中、上向
き)に突出した突出部(即ち、平面的に見て、データ線
6aに沿って延設された第2領域)とを有する。
には、図1に示した遮光層204に対応する複数の第1
遮光膜11aが設けられている。より具体的には、第1
遮光膜11aは夫々、画素部において半導体層1aのチ
ャネル領域を含むTFTをTFTアレイ基板の側から見
て覆う位置に設けられており、更に、容量線3bの本線
部に対向して走査線3aに沿って直線状に伸びる本線部
と、データ線6aと交差する箇所からデータ線6aに沿
って隣接する段側(即ち、図中下向き)に突出した突出
部とを有する。第1遮光膜11aの各段(画素行)にお
ける下向きの突出部の先端は、データ線6a下において
次段における容量線3bの上向きの突出部の先端と重ね
られている。この重なった箇所には、第1遮光膜11a
と容量線3bとを相互に電気的接続するコンタクトホー
ル13が設けられている。即ち、本実施形態では、第1
遮光膜11aは、コンタクトホール13により前段ある
いは後段の容量線3bに電気的接続されている。
FTは画素部内にのみ設けられているが、第1遮光膜1
1aは、画素部内のみならず、遮光を必要としない画素
部の外側の領域(画素部の周辺領域)、すなわち対向電
極基板を貼り合わせるためのシール材を塗布するシール
領域や、入出力信号線を接続するための外部回路接続端
子が形成された端子パッド領域等にも同様のパターンを
2次元的に展開する形で形成されている。これによっ
て、第1遮光膜11aの上に形成する絶縁体層を研磨し
て平坦化する際に、画素部内と画素部の周辺領域の凹凸
状態がほぼ同じとなるため、均一に平坦化することがで
き、単結晶シリコン層を良好な状態で貼り合わせること
ができる。
板の、画素部の周辺領域の平面構造について詳細に説明
する。図7は、後述する図17において符号300で示
す領域を拡大した概略平面図であって、後述するシール
材52のコーナー部の周辺部を示す図である。また、図
8は図7の第1遮光膜11aのみを取り出して示す概略
平面図である。これはすなわち半導体層や配線を形成す
る前の基板の状態と考えても良い。また、図9は後述す
る図17において符号400で示す領域を拡大した概略
平面図であって、後述する外部回路接続端子102が形
成された端子パッド領域を示す図である。
簡略化のため、第1遮光膜11aを格子状に記載してい
るが、実際は完全な格子状ではなく、図6において右上
がりの斜線で示したようなパターンで設けられている。
また、図7、図8において、符号10はTFTアレイ基
板を示している。
の内側に位置する画素部には、図6に示したように、画
素電極9a、データ線6a、走査線3a等が設けられて
おり、各画素電極9aの周りには、図6に右上がりの斜
線で示したように、第1遮光膜11aが設けられてい
る。
データ線6aの一方の端部は、画素部よりも外側(図7
においては下側)に延出形成されており、後述するデー
タ線駆動回路101を構成するサンプルホールド回路1
01Aとデータ線側シフトレジスタ101Bとに電気的
に接続されている。一方、画素部内に設けられた走査線
3aの一方の端部は、画素部よりも外側(図7において
は左側)に延出形成されており、後述する走査線駆動回
路104を構成する走査線側シフトレジスタ104Bに
電気的に接続されている。
いて、第1遮光膜11aは、画素部内のみならず、画素
部の周辺領域、すなわちシール材52を塗布するシール
領域及びシール領域の外側の領域に、画素部内と同じパ
ターンで設けられている。
板10において、外部回路接続端子102が形成された
端子パッド領域にも画素部内と同じパターンの第1遮光
膜11aが形成されている。
タ線駆動回路101(サンプルホールド回路101A、
データ線側シフトレジスタ101B)、走査線駆動回路
104(走査線側シフトレジスタ104B)、及び外部
回路接続端子102の直下には、第1遮光膜11aを設
けないことが以下の理由により望ましい。導電性を有す
る第1遮光膜11aが駆動回路101、104又は外部
回路接続端子102の直下に形成された場合には、第1
遮光膜11aと駆動回路101、104又は外部回路接
続端子102との間に絶縁体層を介在させても、駆動回
路101、104又は外部回路接続端子102が第1遮
光膜11aから電気的な影響を受ける恐れがあるためで
ある。
動回路104、外部回路接続端子102の直下に第1遮
光膜11aを形成しない場合には、これらの領域にも第
1遮光膜11aを形成する場合に比較して、第1遮光膜
11aの上に形成する絶縁体層の凹凸分布は若干大きく
なるが、データ線駆動回路101、走査線駆動回路10
4、外部回路接続端子102の占有面積は、TFTアレ
イ基板10の全面積に対して非常に小さいものであるた
め、問題にならない程度である。
1、104又は外部回路接続端子102の直下に形成し
た場合においても、第1遮光膜11aから駆動回路10
1、104又は外部回路接続端子102への電気的な影
響が無視できる程度に小さい場合には、駆動回路10
1、104及び外部回路接続端子102の直下にも第1
遮光膜11aを形成することが望ましく、この場合には
駆動回路101、104、外部回路接続端子102の直
下に第1遮光膜11aを形成しない場合に比較して、第
1遮光膜11aの上に形成する絶縁体層の凹凸分布をよ
り低減することができる。
領域として、図17の符号300、400に示す領域の
拡大平面構造のみを示したが、画素部の周辺領域のその
他の領域についても、図7乃至図9に示したものと同様
の構造を有している。
部内の断面構造について説明する。図10に示すよう
に、液晶装置は、光透過性基板の一例を構成するTFT
アレイ基板10と、これに対向配置される透明な対向基
板20とを備えている。TFTアレイ基板10は、例え
ば石英基板からなり、対向基板20は、例えばガラス基
板や石英基板からなる。TFTアレイ基板10には、画
素電極9aが設けられており、その上側には、ラビング
処理等の所定の配向処理が施された配向膜16が設けら
れている。画素電極9aは例えば、ITO膜(インジウ
ム・ティン・オキサイド膜)などの透明導電性薄膜から
なる。また配向膜16は例えば、ポリイミド薄膜などの
有機薄膜からなる。
て対向電極(共通電極)21が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜22が設けられている。対向電極21は例えば、I
TO膜などの透明導電性薄膜からなる。また配向膜22
は、ポリイミド薄膜などの有機薄膜からなる。
ように、各画素電極9aに隣接する位置に、各画素電極
9aをスイッチング制御する画素スイッチング用TFT
30が設けられている。
に、各画素部の開口領域以外の領域に第2遮光膜23が
設けられている。このため、対向基板20の側から入射
光が画素スイッチング用TFT30の半導体層1aのチ
ャネル領域1a’やLDD(Lightly Doped Drain)領
域1b及び1cに侵入することはない。更に、第2遮光
膜23は、コントラストの向上、色材の混色防止などの
機能を有する。
電極21とが対面するように配置されたTFTアレイ基
板10と対向基板20との間には、シール材(図示を省
略)により囲まれた空間に液晶が封入され、液晶層50
が形成される。液晶層50は、画素電極9aからの電界
が印加されていない状態で配向膜16及び22により所
定の配向状態を採る。液晶層50は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板10及び20をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。
TFT30に各々対向する位置においてTFTアレイ基
板10表面の各画素スイッチング用TFT30に対応す
る位置には第1遮光膜11aが各々設けられている。こ
こで、第1遮光膜11aは、好ましくは不透明な高融点
金属であるTi、Cr、W、Ta、Mo及びPbのうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド等から構成される。
レイ基板10上の第1遮光膜11aの形成工程の後に行
われる画素スイッチング用TFT30の形成工程におけ
る高温処理により、第1遮光膜11aが破壊されたり溶
融しないようにできる。本実施形態においては、TFT
アレイ基板10に第1遮光膜11aが形成されているの
で、TFTアレイ基板10の側からの戻り光等が画素ス
イッチング用TFT30のチャネル領域1a’やLDD
領域1b、1cに入射する事態を未然に防ぐことがで
き、光電流の発生によりトランジスタ素子としての画素
スイッチング用TFT30の特性が劣化することはな
い。
ッチング用TFT30との間には、第1層間絶縁膜(絶
縁体層)12が設けられている。第1層間絶縁膜12
は、画素スイッチング用TFT30を構成する半導体層
1aを第1遮光膜11aから電気的絶縁するために設け
られるものである。更に、第1層間絶縁膜12は、TF
Tアレイ基板10の全面に形成されており、第1遮光膜
11aパターンの段差を解消するために表面を研磨し、
平坦化処理を施してある。
(ノンドープトシリケートガラス)、PSG(リンシリ
ケートガラス)、BSG(ボロンシリケートガラス)、
BPSG(ボロンリンシリケートガラス)などの高絶縁
性ガラス又は、酸化シリコン膜、窒化シリコン膜等から
なる。第1層間絶縁膜12により、第1遮光膜11aが
画素スイッチング用TFT30等を汚染する事態を未然
に防ぐこともできる。
3aに対向する位置から延設して誘電体膜として用い、
半導体膜1aを延設して第1蓄積容量電極1fとし、更
にこれらに対向する容量線3bの一部を第2蓄積容量電
極とすることにより、蓄積容量70が構成されている。
イン領域1eが、データ線6a及び走査線3aの下に延
設されて、同じくデータ線6a及び走査線3aに沿って
伸びる容量線3b部分に絶縁膜2を介して対向配置され
て、第1蓄積容量電極(半導体層)1fとされている。
特に蓄積容量70の誘電体としての絶縁膜2は、高温酸
化により単結晶シリコン層上に形成されるTFT30の
ゲート絶縁膜2に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、蓄積容量70は比較的小面積で
大容量の蓄積容量として構成できる。
図10から分かるように、第1遮光膜11aは、第2蓄
積容量電極としての容量線3bの反対側において第1蓄
積容量電極1fに第1層間絶縁膜12を介して第3蓄積
容量電極として対向配置されることにより(図10の右
側の蓄積容量70参照)、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第1蓄積
容量電極1fを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。よって、当該液晶装置が持つ、表示画像における
フリッカや焼き付きを防止する機能が向上する。
走査線3aに沿って液晶のディスクリネーションが発生
する領域(即ち、容量線3bが形成された領域)という
開口領域を外れたスペースを有効に利用して、画素電極
9aの蓄積容量を増やすことが出来る。
(及びこれに電気的接続された容量線3b)は定電位源
に電気的接続されており、第1遮光膜11a及び容量線
3bは、定電位とされる。従って、第1遮光膜11aに
対向配置される画素スイッチング用TFT30に対し第
1遮光膜11aの電位変動が悪影響を及ぼすことはな
い。また、容量線3bは、蓄積容量70の第2蓄積容量
電極として良好に機能し得る。この場合、定電位源とし
ては、当該液晶装置を駆動するための周辺回路(例え
ば、走査線駆動回路、データ線駆動回路等)に供給され
る負電源、正電源等の定電位源、接地電源、対向電極2
1に供給される定電位源等が挙げられる。このように周
辺回路等の電源を利用すれば、専用の電位配線や外部入
力端子を設ける必要なく、第1遮光膜11a及び容量線
3bを定電位にできる。
実施形態では、TFTアレイ基板10に第1遮光膜11
aを設けるのに加えて、コンタクトホール13を介して
第1遮光膜11aは、前段あるいは後段の容量線3bに
電気的接続するように構成されている。従って、各第1
遮光膜11aが、自段の容量線に電気的接続される場合
と比較して、画素部の開口領域の縁に沿って、データ線
6aに重ねて容量線3b及び第1遮光膜11aが形成さ
れる領域の他の領域に対する段差が少なくて済む。この
ように画素部の開口領域の縁に沿った段差が少ないと、
当該段差に応じて引き起こされる液晶のディスクリネー
ション(配向不良)を低減できるので、画素部の開口領
域を広げることが可能となる。
直線状に伸びる本線部から突出した突出部にコンタクト
ホール13が開孔されている。ここで、コンタクトホー
ル13の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール13を開孔するかに
応じて(好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて)、製造プロセス中に第1遮光膜11a
にかかる応力が緩和されて、より効果的にクラックを防
止し得、歩留まりを向上させることが可能となる。
のポリシリコン膜からなり、蓄積容量70の誘電体膜と
TFT30のゲート絶縁膜2とは、同一の高温酸化膜か
らなり、第1蓄積容量電極1fと、TFT30のチャネ
ル形成領域1aおよびソース領域1d、ドレイン領域1
e等とは、同一の半導体層1aからなる。このため、T
FTアレイ基板10上に形成される積層構造を単純化で
き、更に、後述の液晶装置の製造方法において、同一の
薄膜形成工程で容量線3b及び走査線3aを同時に形成
でき、蓄積容量70の誘電体膜及びゲート絶縁膜2を同
時に形成できる。
1aは、走査線3aに沿って夫々伸延しており、しか
も、データ線6aに沿った方向に対し複数の縞状に分断
されている。このため、例えば各画素部の開口領域の周
りに一体的に形成された格子状の遮光膜を配設した場合
と比較して、第1遮光膜11a、走査線3a及び容量線
3bを形成するポリシリコン膜、データ線6aを形成す
る金属膜、層間絶縁膜等からなる当該液晶装置の積層構
造において、各膜の物性の違いに起因した製造プロセス
中の加熱冷却に伴い発生するストレスが格段に緩和され
る。このため、第1遮光膜11a等におけるクラックの
発生防止や歩留まりの向上が図られる。
直線状の本線部分は、容量線3bの直線状の本線部分に
ほぼ重ねられるように形成されているが、第1遮光膜1
1aが、TFT30のチャネル領域を覆う位置に設けら
れており且つコンタクトホール13を形成可能なように
容量線3bと何れかの箇所で重ねられていれば、TFT
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線3aと
容量線3bとの間にある走査線に沿った長手状の間隙領
域や、走査線3aと若干重なる位置にまでも、当該第1
遮光膜11aを設けてもよい。
層間絶縁膜12に開孔されたコンタクトホール13を介
して確実に且つ高い信頼性を持って、両者は電気的接続
されているが、このようなコンタクトホール13は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
場合には、第1遮光膜11aによる容量線3bの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール13を複数の画
素からなる画素グループ毎に(例えば2画素毎に或いは
3画素毎に)開孔した場合には、容量線3bや第1遮光
膜11aのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第1遮光膜11aによる容量線3bの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール13を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。
プ毎に設けられるコンタクトホール13は、対向基板2
0の側から見てデータ線6aの下に開孔されている。こ
のため、コンタクトホール13は、画素部の開口領域か
ら外れており、しかもTFT30や第1蓄積容量電極1
fが形成されていない第1層間絶縁膜12の部分に設け
られているので、画素部の有効利用を図りつつ、コンタ
クトホール13の形成によるTFT30や他の配線等の
不良化を防ぐことができる。
用TFT30は、LDD(LightlyDoped Drain)構造を
有しており、走査線3a、該走査線3aからの電界によ
りチャネルが形成される半導体層1aのチャネル領域1
a’、走査線3aと半導体層1aとを絶縁するゲート絶
縁膜2、データ線6a、半導体層1aの低濃度ソース領
域(ソース側LDD領域)1b及び低濃度ドレイン領域
(ドレイン側LDD領域)1c、半導体層1aの高濃度
ソース領域1d並びに高濃度ドレイン領域1eを備えて
いる。高濃度ドレイン領域1eには、複数の画素電極9
aのうちの対応する一つが接続されている。ソース領域
1b及び1d並びにドレイン領域1c及び1eは後述の
ように、半導体層1aに対し、n型又はp型のチャネル
を形成するかに応じて所定濃度のn型用又はp型用のド
ーパントをドープすることにより形成されている。n型
チャネルのTFTは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
TFT30として用いられることが多い。データ線6a
は、Al等の金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線3a、
ゲート絶縁膜2及び第1層間絶縁膜12の上には、高濃
度ソース領域1dへ通じるコンタクトホール5及び高濃
度ドレイン領域1eへ通じるコンタクトホール8が各々
形成された第2層間絶縁膜4が形成されている。このソ
ース領域1bへのコンタクトホール5を介して、データ
線6aは高濃度ソース領域1dに電気的接続されてい
る。更に、データ線6a及び第2層間絶縁膜4の上に
は、高濃度ドレイン領域1eへのコンタクトホール8が
形成された第3層間絶縁膜7が形成されている。この高
濃度ドレイン領域1eへのコンタクトホール8を介し
て、画素電極9aは高濃度ドレイン領域1eに電気的接
続されている。前述の画素電極9aは、このように構成
された第3層間絶縁膜7の上面に設けられている。尚、
画素電極9aと高濃度ドレイン領域1eとは、データ線
6aと同一のAl膜や走査線3bと同一のポリシリコン
膜を中継して電気的接続するようにしてもよい。
くは上述のようにLDD構造を持つが、低濃度ソース領
域1b及び低濃度ドレイン領域1cに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極3aをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のTFTであってもよい。
ート電極(走査線3a)をソース−ドレイン領域1b及
び1e間に1個のみ配置したシングルゲート構造とした
が、これらの間に2個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でTFTを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも1個をLDD構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ル領域1a’低濃度ソース領域1b及び低濃度ドレイン
領域1c等の単結晶シリコン層は、光が入射するとシリ
コンが有する光電変換効果により光電流が発生してしま
い画素スイッチング用TFT30のトランジスタ特性が
劣化するが、本実施形態では、走査線3aを上側から覆
うようにデータ線6aがAl等の遮光性の金属薄膜から
形成されているので、少なくとも半導体層1aのチャネ
ル領域1a’及びLDD領域1b、1cへの入射光の入
射を効果的に防ぐことが出来る。また、前述のように、
画素スイッチング用TFT30の下側には、第1遮光膜
11aが設けられているので、少なくとも半導体層1a
のチャネル領域1a’及びLDD領域1b、1cへの戻
り光の入射を効果的に防ぐことが出来る。
るいは後段の画素に設けられた容量線3bと第1遮光膜
11aとを接続しているため、最上段あるいは最下段の
画素に対して第1遮光膜11aに定電位を供給するため
の容量線3bが必要となる。そこで、容量線3bの数を
垂直画素数に対して1本余分に設けておくようにすると
良い。
装置の製造方法)次に、以上のような構成を持つ液晶装
置の製造プロセスについて、図11から図15を参照し
て説明する。
FTアレイ基板側の各層を、図10と同様に、図6のA
−A’断面に対応させて示す工程図である。
板、ハードガラス等のTFTアレイ基板10を用意す
る。ここで、好ましくはN2(窒素)等の不活性ガス雰
囲気下、約850〜1300℃、より好ましくは100
0℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるTFTアレイ基板10に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にT
FTアレイ基板10を同じ温度かそれ以上の温度で熱処
理しておく。
0の全面に、Ti、Cr、W、Ta、Mo及びPd等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、100〜500nm程度の層厚、好ましくは約20
0nmの層厚の遮光層11を形成する。
ソグラフィにより第1遮光膜11aのパターン(図6参
照)に対応するレジストマスク207を形成する。この
時、第1遮光膜11aのパターンは、図7乃至図9に示
したように、画素部のトランジスタ素子形成領域だけで
なく、シール領域、端子パッド領域等、画素部の周辺領
域にも形成される。
トマスク207を介して遮光層11に対しエッチングを
行うことにより、図6、図7乃至図9に示したようなパ
ターンの第1遮光膜11aが形成される。
光膜11aの上に、例えば、常圧又は減圧CVD法等に
よりTEOS(テトラ・エチル・オルソ・シリケート)
ガス、TEB(テトラ・エチル・ボートレート)ガス、
TMOP(テトラ・メチル・オキシ・フォスレート)ガ
ス等を用いて、NSG、PSG、BSG、BPSGなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第1層間絶縁膜12を形成する。この第1
層間絶縁膜12の層厚は、例えば、約400〜1000
nmとする。より好ましくは800nm程度とする。
が、トランジスタ素子形成領域だけでなく、シール領域
や端子パッド領域といったトランジスタ素子の非形成領
域にも形成されているため、第1層間絶縁膜12を形成
した後の基板表面(第1層間絶縁膜12の表面)の凹凸
状態は基板全面にわたってほぼ同じとなっている。
膜12の表面を、グローバルに研磨して平坦化する。研
磨による平坦化の手法としては、例えばCMP(化学的
機械研磨)法を用いることができる。この工程におい
て、第1層間絶縁膜12の表面の凹凸状態が基板全面に
わたってほぼ同じとなっているため、研磨レートの面内
均一性が向上し、平坦性に優れた表面が得られる。
と単結晶シリコン基板206aとの貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板206aは、厚
さ600μmあり、その表面をあらかじめ0.05〜
0.8μm程度酸化し、酸化膜層206bを形成すると
共に、水素イオン(H+)を例えば加速電圧100ke
V、ドーズ量10e16/cm2にて注入したものであ
る。貼り合わせ工程は、例えば300℃で2時間の熱処
理によって2枚の基板を直接貼り合わせる方法が採用で
きる。
せた単結晶シリコン基板206aの貼り合わせ面側の酸
化膜206bと単結晶シリコン層206を残したまま、
単結晶シリコン基板206aを基板10から剥離するた
めの熱処理を行う。この基板の剥離現象は、単結晶シリ
コン基板中に導入された水素イオンによって、単結晶シ
リコン基板の表面近傍のある層でシリコンの結合が分断
されるために生じるものである。例えば、貼り合わせた
2枚の基板を毎分20℃の昇温速度にて600℃まで加
熱することにより行うことができる。この熱処理によっ
て、貼り合わせた単結晶シリコン基板206aが基板1
0と分離し、基板10表面には約200nm±5nm程
度の単結晶シリコン層206が形成される。なお、基板
10上に貼り合わされる単結晶シリコン層206は、前
に述べた単結晶シリコン基板206aに対して行われる
水素イオン注入の加速電圧を変えることによって50n
m〜3000nmまで任意の膜厚で形成することが可能
である。
ソグラフィ工程、エッチング工程等により、図6に示し
た如き所定パターンの半導体層1aを形成する。即ち、
特にデータ線6a下で容量線3bが形成される領域及び
走査線3aに沿って容量線3bが形成される領域には、
画素スイッチング用TFT30を構成する半導体層1a
から延設された第1蓄積容量電極1fを形成する。
ッチング用TFT30を構成する半導体層1aと共に第
1蓄積容量電極1fを約850〜1300℃の温度、好
ましくは約1000℃の温度で72分程度熱酸化するこ
とにより、約60nmの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用TFT30のゲート
絶縁膜2と共に容量形成用のゲート絶縁膜2を形成す
る。この結果、半導体層1a及び第1蓄積容量電極1f
の厚さは、約30〜170nmの厚さ、ゲート絶縁膜2
の厚さは、約60nmの厚さとなる。
に、Nチャネルの半導体層1aに対応する位置にレジス
ト膜301を形成し、Pチャネルの半導体層1aにPな
どのV族元素のドーパント302を低濃度で(例えば、
Pイオンを70keVの加速電圧、2e11/cm2の
ドーズ量にて)ドープする。
省略するPチャネルの半導体層1aに対応する位置にレ
ジスト膜を形成し、Nチャネルの半導体層1aにBなど
のIII族元素のドーパント303を低濃度で(例えば、
Bイオンを35keVの加速電圧、1e12/cm2の
ドーズ量にて)ドープする。
ネル、Nチャネル毎に各半導体層1aのチャネル領域1
a’の端部を除く基板10の表面にレジスト膜305を
形成し、端部304にPチャネルについて工程(10)
の約1〜10倍のドーズ量のPなどのV族元素のドーパ
ント306、Nチャネルについて工程(11)の約1〜
10倍のドーズ量のBなどのIII族元素のドーパント3
06をドープする。
膜1aを延設してなる第1蓄積容量電極1fを低抵抗化
するため、基板10の表面の走査線3a(ゲート電極)
に対応する部分にレジスト膜307(走査線3aよりも
幅が広い)を形成し、これをマスクとしてその上からP
などのV族元素のドーパント308を低濃度で(例え
ば、Pイオンを70keVの加速電圧、3e14/cm
2のドーズ量にて)ドープする。
に、第1層間絶縁膜12に第1遮光膜11aに至るコン
タクトホール13を反応性エッチング、反応性イオンビ
ームエッチング等のドライエッチングにより或いはウエ
ットエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール13等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール13等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる次に、工程(15)
に示すように、減圧CVD法等によりポリシリコン層3
を350nm程度の厚さで堆積した後、リン(P)を熱
拡散し、ポリシリコン膜3を導電化する。又は、Pイオ
ンをポリシリコン膜3の成膜と同時に導入したドープト
シリコン膜を用いてもよい。これにより、ポリシリコン
層3の導電性を高めることができる。
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図6に示した如き所定パターンの走査線
3aと共に容量線3bを形成する。尚、この後、基板1
0の裏面に残存するポリシリコンを基板10の表面をレ
ジスト膜で覆ってエッチングにより除去する。
層1aにPチャネルのLDD領域を形成するために、N
チャネルの半導体層1aに対応する位置をレジスト膜3
09で覆い(図はNチャネルの半導体層1aを示してい
る。)、走査線3a(ゲート電極)を拡散マスクとし
て、まずBなどのIII族元素のドーパント310を低濃
度で(例えば、BF2イオンを90keVの加速電圧、
3e13/cm2のドーズ量にて)ドープし、Pチャネ
ルの低濃度ソース領域1b及び低濃度ドレイン領域1c
を形成する。
体層1aにPチャネルの高濃度ソース領域1d及び高濃
度ドレイン領域1eを形成するために、Nチャネルの半
導体層1aに対応する位置をレジスト膜309で覆った
状態で、かつ、図示はしていないが走査線3aよりも幅
の広いマスクでレジスト層をPチャネルに対応する走査
線3a上に形成した状態、同じくBなどのIII族元素の
ドーパント311を高濃度で(例えば、BF2イオンを
90keVの加速電圧、2e15/cm2のドーズ量に
て)ドープする。
に、半導体層1aにNチャネルのLDD領域を形成する
ために、Pチャネルの半導体層1aに対応する位置をレ
ジスト膜(図示せず)で覆い、走査線3a(ゲート電
極)を拡散マスクとして、PなどのV族元素のドーパン
ト60を低濃度で(例えば、Pイオンを70keVの加
速電圧、6e12/cm2のドーズ量にて)ドープし、
Nチャネルの低濃度ソース領域1b及び低濃度ドレイン
領域1cを形成する。
体層1aにNチャネルの高濃度ソース領域1d及び高濃
度ドレイン領域1eを形成するために、走査線3aより
も幅の広いマスクでレジスト層62をNチャネルに対応
する走査線3a上に形成した後、同じくPなどのV族元
素のドーパント61を高濃度で(例えば、Pイオンを7
0keVの加速電圧、4e15/cm2のドーズ量に
て)ドープする。
イッチング用TFT30における走査線3aと共に容量
線3b及び走査線3aを覆うように、例えば、常圧又は
減圧CVD法やTEOSガス等を用いて、NSG、PS
G、BSG、BPSGなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第2層間絶縁膜
4を形成する。第2層間絶縁膜4の層厚は、約500〜
1500nmが好ましく、更に800nmがより好まし
い。
ドレイン領域1eを活性化するために約850℃のアニ
ール処理を20分程度行う。
線31に対するコンタクトホール5を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線3aや容量線3bを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール5と同
一の工程により第2層間絶縁膜4に開孔する。
に、第2層間絶縁膜4の上に、スパッタ処理等により、
遮光性のAl等の低抵抗金属や金属シリサイド等を金属
膜6として、約100〜700nmの厚さ、好ましくは
約350nmに堆積し、更に工程(24)に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線6aを形成する。
線6a上を覆うように、例えば、常圧又は減圧CVD法
やTEOSガス等を用いて、NSG、PSG、BSG、
BPSGなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第3層間絶縁膜7を形成す
る。第3層間絶縁膜7の層厚は、約500〜1500n
mが好ましく、更に800nmがより好ましい。
に、画素スイッチング用TFT30において、画素電極
9aと高濃度ドレイン領域1eとを電気的接続するため
のコンタクトホール8を、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。
間絶縁膜7の上に、スパッタ処理等により、ITO膜等
の透明導電性薄膜9を、約50〜200nmの厚さに堆
積し、更に工程(28)に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極9aを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Al等の反射率の高い不透明な材料から画素
電極9aを形成してもよい。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜16(図10参照)が形成される。
ては、ガラス基板等が先ず用意され、第2遮光膜23及
び後述の周辺見切りとしての第2遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第2遮光
膜は、Cr、Ni、Alなどの金属材料の他、カーボン
やTiをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
理等により、ITO等の透明導電性薄膜を、約50〜2
00nmの厚さに堆積することにより、対向電極21を
形成する。更に、対向電極21の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜22(図10参照)が形成される。
FTアレイ基板10と対向基板20とは、配向膜16及
び22が対面するようにシール材52により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層50が形成される。
された本実施形態の液晶装置の全体構成を図17及び図
18を参照して説明する。尚、図17は、TFTアレイ
基板10をその上に形成された各構成要素と共に対向基
板20の側から見た平面図であり、図18は、対向基板
20を含めて示す図17のH−H’断面図である。
上には、シール材52がその縁に沿って設けられてお
り、その内側に並行して、例えば第2遮光膜23と同じ
或いは異なる材料から成る周辺見切りとしての第2遮光
膜53が設けられている。シール材52の外側の領域に
は、データ線駆動回路101及び外部回路接続端子10
2がTFTアレイ基板10の一辺に沿って設けられてお
り、走査線駆動回路104が、この一辺に隣接する2辺
に沿って設けられている。走査線3aに供給される走査
信号遅延が問題にならない場合には、走査線駆動回路1
04は片側だけでも良いことは言うまでもない。また、
データ線駆動回路101を画面表示領域の辺に沿って両
側に配列してもよい。例えば奇数列のデータ線6aは画
面表示領域の一方の辺に沿って配設されたデータ線駆動
回路から画像信号を供給し、偶数列のデータ線は前記画
面表示領域の反対側の辺に沿って配設されたデータ線駆
動回路から画像信号を供給するようにしてもよい。この
様にデータ線6aを櫛歯状に駆動するようにすれば、デ
ータ線駆動回路の占有面積を拡張することができるた
め、複雑な回路を構成することが可能となる。更にTF
Tアレイ基板10の残る一辺には、画面表示領域の両側
に設けられた走査線駆動回路104間をつなぐための複
数の配線105が設けられており、更に、周辺見切りと
しての第2遮光膜53の下に隠れてプリチャージ回路を
設けてもよい。また、対向基板20のコーナー部の少な
くとも1箇所においては、TFTアレイ基板10と対向
基板20との間で電気的導通をとるための導通材106
が設けられている。そして、図18に示すように、図1
7に示したシール材52とほぼ同じ輪郭を持つ対向基板
20が当該シール材52によりTFTアレイ基板10に
固着されている。
には更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、データ線駆動回路101及び走査線駆動回路104
をTFTアレイ基板10の上に設ける代わりに、例えば
TAB(テープオートメイテッドボンディング基板)上
に実装された駆動用LSIに、TFTアレイ基板10の
周辺領域に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。また、対向
基板20の投射光が入射する側及びTFTアレイ基板1
0の出射光が出射する側には各々、例えば、TN(ツイ
ステッドネマティック)モード、STN(スーパーT
N)モード、D−STN(デュアルスキャン−STN)
モード等の動作モードや、ノーマリーホワイトモード/
ノーマリーブラックモードの別に応じて、偏光フィル
ム、位相差フィルム、偏光手段などが所定の方向で配置
される。
晶プロジェクタ(投射型表示装置)に適用される場合に
は、3枚の液晶装置がRGB用のライトバルブとして各
々用いられ、各パネルには各々RGB色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板20に、カラー
フィルタは設けられていない。しかしながら、第2遮光
膜23の形成されていない画素電極9aに対向する所定
領域にRGBのカラーフィルタをその保護膜と共に、対
向基板20上に形成してもよい。このようにすれば、液
晶プロジェクタ以外の直視型や反射型のカラー液晶テレ
ビなどのカラー液晶装置に、上記実施形態の液晶装置を
適用することができる。更に、対向基板20上に1画素
1個対応するようにマイクロレンズを形成してもよい。
このようにすれば、入射光の集光効率を向上すること
で、明るい液晶装置が実現できる。更にまた、対向基板
20上に、何層もの屈折率の相違する干渉層を堆積する
ことで、光の干渉を利用して、RGB色を作り出すダイ
クロイックフィルタを形成してもよい。このダイクロイ
ックフィルタ付き対向基板によれば、より明るいカラー
液晶装置が実現できる。
は、従来と同様に入射光を対向基板20の側から入射す
ることとしたが、TFTアレイ基板10に第1遮光膜1
1aを設けているので、TFTアレイ基板10の側から
入射光を入射し、対向基板20の側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層1aのチャネル領域1
a’及びLDD領域1b、1cに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、TFTアレイ基板10の裏面側で
の反射を防止するために、反射防止用のAR(Anti
−reflection)被膜された偏光手段を別途配
置したり、ARフィルムを貼り付ける必要があった。し
かし、上記の実施形態では、TFTアレイ基板10の表
面と半導体層1aの少なくともチャネル領域1a’及び
LDD領域1b、1cとの間に第1遮光膜11aが形成
されているため、このようなAR被膜された偏光手段や
ARフィルムを用いたり、TFTアレイ基板10そのも
のをAR処理した基板を使用する必要が無くなる。従っ
て、上記実施形態によれば、材料コストを削減でき、ま
た偏光手段の貼り付け時に、ごみ、傷等により、歩留ま
りを落とすことがなく大変有利である。また、耐光性が
優れているため、明るい光源を使用したり、偏光ビーム
スプリッタにより偏光変換して、光利用効率を向上させ
ても、光によるクロストーク等の画質劣化を生じない。
用いた電子機器の一例として、投射型表示装置の構成に
ついて、図19を参照して説明する。図19において、
投射型表示装置1100は、上述した液晶装置を3個用
意し、夫々RGB用の液晶装置962R、962G及び
962Bとして用いた投射型液晶装置の光学系の概略構
成図を示す。本例の投射型表示装置の光学系には、前述
した光源装置920と、均一照明光学系923が採用さ
れている。そして、投射型表示装置は、この均一照明光
学系923から出射される光束Wを赤(R)、緑
(G)、青(B)に分離する色分離手段としての色分離
光学系924と、各色光束R、G、Bを変調する変調手
段としての3つのライトバルブ925R、925G、9
25Bと、変調された後の色光束を再合成する色合成手
段としての色合成プリズム910と、合成された光束を
投射面100の表面に拡大投射する投射手段としての投
射レンズユニット906を備えている。また、青色光束
Bを対応するライトバルブ925Bに導く導光系927
をも備えている。
921、922と反射ミラー931を備えており、反射
ミラー931を挟んで2つのレンズ板921、922が
直交する状態に配置されている。均一照明光学系923
の2つのレンズ板921、922は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置920から出射された光束は、第1のレンズ板92
1の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第2のレンズ板922の
矩形レンズによって3つのライトバルブ925R、92
5G、925B付近で重畳される。従って、均一照明光
学系923を用いることにより、光源装置920が出射
光束の断面内で不均一な照度分布を有している場合で
も、3つのライトバルブ925R、925G、925B
を均一な照明光で照明することが可能となる。
ロイックミラー941と、緑反射ダイクロイックミラー
942と、反射ミラー943から構成される。まず、青
緑反射ダイクロイックミラー941において、光束Wに
含まれている青色光束Bおよび緑色光束Gが直角に反射
され、緑反射ダイクロイックミラー942の側に向か
う。赤色光束Rはこのミラー941を通過して、後方の
反射ミラー943で直角に反射されて、赤色光束Rの出
射部944からプリズムユニット910の側に出射され
る。
において、青緑反射ダイクロイックミラー941におい
て反射された青色、緑色光束B、Gのうち、緑色光束G
のみが直角に反射されて、緑色光束Gの出射部945か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー942を通過した青色光束Bは、青色光束Bの
出射部946から導光系927の側に出射される。本例
では、均一照明光学素子の光束Wの出射部から、色分離
光学系924における各色光束の出射部944、94
5、946までの距離がほぼ等しくなるように設定され
ている。
Gの出射部944、945の出射側には、それぞれ集光
レンズ951、952が配置されている。したがって、
各出射部から出射した赤色、緑色光束R、Gは、これら
の集光レンズ951、952に入射して平行化される。
R、Gは、ライトバルブ925R、925Gに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Bは、導光系927を介して対応するライトバル
ブ925Bに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ925
R、925G、925Bは、それぞれさらに入射側偏光
手段960R、960G、960Bと、出射側偏光手段
961R、961G、961Bと、これらの間に配置さ
れた液晶装置962R、962G、962Bとからなる
液晶ライトバルブである。
6の出射側に配置した集光レンズ954と、入射側反射
ミラー971と、出射側反射ミラー972と、これらの
反射ミラーの間に配置した中間レンズ973と、ライト
バルブ925Bの手前側に配置した集光レンズ953と
から構成されている。集光レンズ946から出射された
青色光束Bは、導光系927を介して液晶装置962B
に導かれて変調される。各色光束の光路長、すなわち、
光束Wの出射部から各液晶装置962R、962G、9
62Bまでの距離は青色光束Bが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系927を介在させることにより、光量損失を抑制す
ることができる。
5Bを通って変調された各色光束R、G、Bは、色合成
プリズム910に入射され、ここで合成される。そし
て、この色合成プリズム910によって合成された光が
投射レンズユニット906を介して所定の位置にある投
射面100の表面に拡大投射されるようになっている。
962Bには、TFTの下側に遮光層が設けられている
ため、当該液晶装置962R、962G、962Bから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のTFTアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
TFTアレイ基板の側から入射しても、画素電極のスイ
ッチング用のTFTのチャネルに対する遮光を十分に行
うことができる。
トを投射光学系に用いても、各液晶装置962R、96
2G、962Bとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
Tのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段961
R、961G、961Bを貼り付けなくてもよい。そこ
で、図19に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段961
R、961G、961Bはプリズムユニット910に貼
り付け、他方の偏光手段960R、960G、960B
は集光レンズ953、945、944に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。
である。
を追って示す工程図(その1)である。
を追って示す工程図(その2)である。
を追って示す工程図(その3)である。
構成するマトリクス状の複数の画素に設けられた各種素
子、配線等の等価回路図である。
線、画素電極、遮光膜等が形成されたTFTアレイ基板
の相隣接する複数の画素群の平面図である。
板において、画素部の周辺領域の構造を示す平面図であ
る。
板において、画素部の周辺領域の構造を示す平面図であ
る。
板において、画素部の周辺領域の構造を示す平面図であ
る。
追って示す工程図(その1)である。
追って示す工程図(その2)である。
追って示す工程図(その3)である。
追って示す工程図(その4)である。
追って示す工程図(その5)である。
追って示す工程図(その6)である。
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。
型表示装置の構成図である。
Claims (13)
- 【請求項1】 光透過性基板の一方面に遮光層を形成す
る工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層によりトランジスタ素子を形成す
る工程とを具備する電気光学装置の製造方法であって、 前記パターニングされた遮光層は、前記トランジスタ素
子に対向する領域及び前記トランジスタ素子の周辺領域
に配置されてなることを特徴とする電気光学装置の製造
方法。 - 【請求項2】 前記光透過性基板は対向基板とシール材
により貼り合わされてなり、前記周辺領域は、前記シー
ル材に対向する領域であることを特徴とする請求項1に
記載の電気光学装置の製造方法。 - 【請求項3】 前記光透過性基板上に形成された絶縁体
層を平坦化する工程では、化学的機械研磨法を用いるこ
とを特徴とする請求項1又は2に記載の電気光学装置の
製造方法。 - 【請求項4】 光透過性基板の一方面に形成され,パタ
ーニングが施された遮光層と、 前記パターニングされた遮光層上に形成され、平坦化処
理された絶縁体層と、前記平坦化された絶縁体層上に形
成されたスイッチング素子とを具備する電気光学装置に
おいて、 前記パターニングされた遮光層が、前記トランジスタ素
子に対向する領域及び前記トランジスタ素子の周辺領域
に設けられていることを特徴とする電気光学装置。 - 【請求項5】 前記トランジスタ素子の形成されない領
域に設けられた遮光層パターンは、前記トランジスタ素
子の設けられた領域に形成されたパターンを2次元方向
に繰り返し展開されて成ることを特徴とする請求項4に
記載の電気光学装置。 - 【請求項6】 前記光透過性基板が石英からなり、前記
遮光層が高融点金属または高融点金属の珪素化合物から
なることを特徴とする請求項4または5に記載の電気光
学装置。 - 【請求項7】 透明基板上に、画素電極と前記画素電極
に接続されたトランジスタとがマトリクス状に形成され
た表示領域と、前記表示領域の周辺領域に配置された駆
動回路及び外部回路から信号を入力するための外部回路
接続端子とを有する電気光学装置の製造方法であって、 前記透明基板上に遮光層を形成する工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層により前記トランジスタを形成す
る工程とを有し、 前記パターニングされた遮光層は、前記トランジスタ及
び前記周辺領域に配置されてなり、 前記周辺領域における遮光層は前記駆動回路に対向して
する配置されてなることを特徴とする電気光学装置の製
造方法。 - 【請求項8】 前記パターニングされた遮光層は、前記
外部回路接続端子に対向する領域に配置されてなること
を特徴とする請求項7に記載の電気光学装置の製造方
法。 - 【請求項9】 透明基板上に、画素電極と前記画素電極
に接続されたトランジスタとがマトリクス状に形成され
た表示領域と、前記表示領域の周辺領域に配置された駆
動回路及び外部回路から信号を入力するための外部回路
接続端子とを有する電気光学装置の製造方法であって、 前記透明基板上に遮光層を形成する工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層により前記トランジスタを形成す
る工程とを有し、 前記パターニングされた遮光層は、前記トランジスタ及
び前記周辺領域に配置されてなり、前記周辺領域におけ
る遮光層は、前記駆動回路及び前記外部回路接続端子の
周辺には配置されてなり、前記駆動回路に対向する領域
には配置されていないことを特徴とする電気光学装置の
製造方法。 - 【請求項10】 前記絶縁体層を平坦化する工程は、化
学的機会研磨法を用いることを特徴とする請求項7乃至
請求項9のいずれかに記載の電気光学装置の製造方法。 - 【請求項11】 前記トランジスタに対向する領域に配
置された遮光層の形状と、前記表示領域の周辺に配置さ
れた遮光層の形状は、ほぼ同じ形状であることを特徴と
する請求項7に記載の電気光学装置の製造方法。 - 【請求項12】 前記光透過性基板の単結晶シリコン層
が形成された面と対向するように配置された他の光透過
性基板と、 これら2枚の光透過性基板の間に挟持され、前記トラン
ジスタ素子領域に形成されたスイッチング素子により駆
動される液晶とを更に具備することを特徴とする請求項
4、5または6に記載の電気光学装置。 - 【請求項13】 光源と、 前記光源から出射される光が入射されて画像情報に対応
した変調を施す、請求項12に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
段とを具備することを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/610,879 US6358759B1 (en) | 1999-07-16 | 2000-07-06 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
TW089113779A TW502448B (en) | 1999-07-16 | 2000-07-11 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
CNB001318942A CN100359673C (zh) | 1999-07-16 | 2000-07-15 | 电光学装置的制造方法,电光学装置及电子机器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-203636 | 1999-07-16 | ||
JP20363699 | 1999-07-16 | ||
JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001092372A true JP2001092372A (ja) | 2001-04-06 |
JP3575402B2 JP3575402B2 (ja) | 2004-10-13 |
Family
ID=26514037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000207079A Expired - Fee Related JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6358759B1 (ja) |
JP (1) | JP3575402B2 (ja) |
CN (1) | CN100359673C (ja) |
TW (1) | TW502448B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1288703A2 (en) | 2001-08-27 | 2003-03-05 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
JP2006053169A (ja) * | 2004-07-15 | 2006-02-23 | Optrex Corp | 液晶表示素子 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100367845B1 (ko) * | 2000-06-07 | 2003-01-10 | 삼성전자 주식회사 | 액정표시장치의 조명 방법, 이를 구현시키기 위한액정표시장치의 백라이트 어셈블리 및 이를 채용한액정표시장치 |
US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
US7232714B2 (en) * | 2001-11-30 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
ES2666643T3 (es) * | 2003-11-05 | 2018-05-07 | E Ink Corporation | Medio electroforético para pantallas electro-ópticas |
CN100388490C (zh) * | 2004-10-22 | 2008-05-14 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
JP4486043B2 (ja) * | 2004-12-30 | 2010-06-23 | 東部エレクトロニクス株式会社 | Cmosイメージセンサー及びその製造方法 |
CN101022085B (zh) * | 2007-03-12 | 2010-10-27 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
US8633051B2 (en) * | 2009-08-24 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
TWI440926B (zh) | 2010-12-31 | 2014-06-11 | Hongda Liu | 液晶顯示裝置 |
GB2517489A (en) * | 2013-08-23 | 2015-02-25 | Plastic Logic Ltd | Planarisation Layers |
KR102049793B1 (ko) * | 2013-11-15 | 2020-01-08 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
CN103995395B (zh) * | 2014-05-16 | 2018-03-09 | 深圳莱宝高科技股份有限公司 | 一种液晶显示屏及制造方法 |
CN104035218B (zh) * | 2014-05-21 | 2017-04-19 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
CN105510999B (zh) * | 2016-01-28 | 2019-05-28 | 京东方科技集团股份有限公司 | 减反射结构及其制造方法、显示器及其制造方法 |
KR102464900B1 (ko) * | 2016-05-11 | 2022-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
CN107507853B (zh) * | 2017-08-31 | 2021-10-26 | 上海天马微电子有限公司 | 一种有机发光显示面板、其制作方法及显示装置 |
US10374034B1 (en) | 2018-05-21 | 2019-08-06 | International Business Machines Corporation | Undercut control in isotropic wet etch processes |
US11036069B2 (en) * | 2019-03-18 | 2021-06-15 | Cisco Technology, Inc. | Optical modulator using monocrystalline and polycrystalline silicon |
CN112786618B (zh) * | 2019-11-06 | 2023-06-13 | 群创光电股份有限公司 | 半导体装置 |
US11488985B2 (en) * | 2019-11-06 | 2022-11-01 | Innolux Corporation | Semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Soi基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
DE69836216T2 (de) * | 1997-12-09 | 2007-08-30 | Seiko Epson Corp. | Herstellungsverfahren einer elektrooptischen Vorrichtung |
US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
-
2000
- 2000-07-06 US US09/610,879 patent/US6358759B1/en not_active Expired - Lifetime
- 2000-07-07 JP JP2000207079A patent/JP3575402B2/ja not_active Expired - Fee Related
- 2000-07-11 TW TW089113779A patent/TW502448B/zh not_active IP Right Cessation
- 2000-07-15 CN CNB001318942A patent/CN100359673C/zh not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
EP1288703A2 (en) | 2001-08-27 | 2003-03-05 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
EP1288703A3 (en) * | 2001-08-27 | 2004-01-28 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
US6900861B2 (en) | 2001-08-27 | 2005-05-31 | Seiko Epson Corporation | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
JP2006053169A (ja) * | 2004-07-15 | 2006-02-23 | Optrex Corp | 液晶表示素子 |
JP4603310B2 (ja) * | 2004-07-15 | 2010-12-22 | オプトレックス株式会社 | 液晶表示素子 |
Also Published As
Publication number | Publication date |
---|---|
US6358759B1 (en) | 2002-03-19 |
CN1295343A (zh) | 2001-05-16 |
CN100359673C (zh) | 2008-01-02 |
TW502448B (en) | 2002-09-11 |
JP3575402B2 (ja) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP3684578B2 (ja) | 液晶装置および電子機器 | |
JP3909583B2 (ja) | 電気光学装置の製造方法 | |
JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
JP3767204B2 (ja) | 電気光学装置 | |
JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
JP2004102256A (ja) | 電気光学装置及び電子機器 | |
JP2002353464A (ja) | 電気光学装置、その製造方法及び電子機器 | |
JP4222323B2 (ja) | 液晶装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040213 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |