JP2001092372A - 電気光学装置の製造方法、電気光学装置及び電子機器 - Google Patents
電気光学装置の製造方法、電気光学装置及び電子機器Info
- Publication number
- JP2001092372A JP2001092372A JP2000207079A JP2000207079A JP2001092372A JP 2001092372 A JP2001092372 A JP 2001092372A JP 2000207079 A JP2000207079 A JP 2000207079A JP 2000207079 A JP2000207079 A JP 2000207079A JP 2001092372 A JP2001092372 A JP 2001092372A
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- region
- electro
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 183
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 62
- 239000004973 liquid crystal related substance Substances 0.000 claims description 86
- 239000012212 insulator Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 53
- 230000002093 peripheral effect Effects 0.000 claims description 44
- 238000005498 polishing Methods 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 239000003566 sealing material Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000010453 quartz Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 5
- 230000008018 melting Effects 0.000 claims description 5
- 150000003377 silicon compounds Chemical class 0.000 claims description 2
- 238000003475 lamination Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 215
- 239000010408 film Substances 0.000 description 188
- 239000003990 capacitor Substances 0.000 description 48
- 239000004065 semiconductor Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 33
- 238000003860 storage Methods 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 29
- 108091006146 Channels Proteins 0.000 description 27
- 238000005530 etching Methods 0.000 description 17
- 230000004907 flux Effects 0.000 description 16
- 230000003287 optical effect Effects 0.000 description 16
- 239000010409 thin film Substances 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 239000005368 silicate glass Substances 0.000 description 11
- 239000002019 doping agent Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910021478 group 5 element Inorganic materials 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000617550 Dictyostelium discoideum Presenilin-A Proteins 0.000 description 1
- 244000126211 Hericium coralloides Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 125000003698 tetramethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14645—Colour imagers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 単結晶シリコン層が貼り合わされる絶縁体層
表面を平坦化すること。 【解決手段】 電気光学装置２０１では、光透過性基板
２０２上に遮光層２０４が形成されている。この遮光層
は、トランジスタ素子形成領域（画素部）だけでなく、
その周辺領域まで含めて形成されているため、遮光層上
に堆積した絶縁体層を平坦化して単結晶シリコン層を貼
り合わせる際に、貼り合わせ界面の品質を向上させるこ
とができる。
表面を平坦化すること。 【解決手段】 電気光学装置２０１では、光透過性基板
２０２上に遮光層２０４が形成されている。この遮光層
は、トランジスタ素子形成領域（画素部）だけでなく、
その周辺領域まで含めて形成されているため、遮光層上
に堆積した絶縁体層を平坦化して単結晶シリコン層を貼
り合わせる際に、貼り合わせ界面の品質を向上させるこ
とができる。
Description
【０００１】
【発明の属する技術分野】本発明は、光透過性基板と単
結晶シリコン層とを貼り合わせた電気光学装置の製造方
法、電気光学装置及び電子機器に関する。特に、光透過
性基板上に遮光層を形成した電気光学装置の製造方法、
電気光学装置及び電子機器に関する。
結晶シリコン層とを貼り合わせた電気光学装置の製造方
法、電気光学装置及び電子機器に関する。特に、光透過
性基板上に遮光層を形成した電気光学装置の製造方法、
電気光学装置及び電子機器に関する。
【０００２】
【従来の技術】絶縁基体上にシリコン薄膜を形成し、そ
のシリコン薄膜に半導体デバイスを形成するＳＯＩ技術
は、素子の高速化や低消費電力化、高集積化等の利点を
有することから、例えば液晶装置等の電気光学装置に好
適である。
のシリコン薄膜に半導体デバイスを形成するＳＯＩ技術
は、素子の高速化や低消費電力化、高集積化等の利点を
有することから、例えば液晶装置等の電気光学装置に好
適である。
【０００３】このような電気光学装置にＳＯＩ技術を適
用する場合、光透過性基板に単結晶シリコン基板を貼り
合わせて研磨等により薄膜の単結晶シリコン層を形成
し、単結晶シリコン層を例えば液晶駆動用のＭＯＳＦＥ
Ｔ等のトランジスタ素子に形成している。
用する場合、光透過性基板に単結晶シリコン基板を貼り
合わせて研磨等により薄膜の単結晶シリコン層を形成
し、単結晶シリコン層を例えば液晶駆動用のＭＯＳＦＥ
Ｔ等のトランジスタ素子に形成している。
【０００４】ところで、例えば液晶装置を使ったプロジ
ェクタ等の投射型表示装置では、通常光透過性基板の表
面から光が照射されるため、これが基板上に形成された
ＭＯＳＦＥＴのチャネル領域に入射して光リーク電流を
生ずるのを防ぐためにＭＯＳＦＥＴ上に遮光層を設ける
構造とするのが一般的である。
ェクタ等の投射型表示装置では、通常光透過性基板の表
面から光が照射されるため、これが基板上に形成された
ＭＯＳＦＥＴのチャネル領域に入射して光リーク電流を
生ずるのを防ぐためにＭＯＳＦＥＴ上に遮光層を設ける
構造とするのが一般的である。
【０００５】しかしながら、ＭＯＳＦＥＴ上部に遮光層
を設けても、支持基板が光透過性である場合は、表面か
ら入射した光が基板裏面側の界面で反射してＭＯＳＦＥ
Ｔのチャネル部に戻り光として入射することがある。こ
の戻り光は、表面から照射される光量に対する割合とし
ては僅かであるが、プロジェクタなどの非常に強力な光
源を用いる装置においては充分に光リーク電流を生じう
る。すなわち、この基板裏面からの戻り光は素子のスイ
ッチング特性に影響を及ぼしデバイスの特性を劣化させ
る。なお、ここでは単結晶シリコン層の形成された面を
基板の表面とし、反対側を裏面としている。
を設けても、支持基板が光透過性である場合は、表面か
ら入射した光が基板裏面側の界面で反射してＭＯＳＦＥ
Ｔのチャネル部に戻り光として入射することがある。こ
の戻り光は、表面から照射される光量に対する割合とし
ては僅かであるが、プロジェクタなどの非常に強力な光
源を用いる装置においては充分に光リーク電流を生じう
る。すなわち、この基板裏面からの戻り光は素子のスイ
ッチング特性に影響を及ぼしデバイスの特性を劣化させ
る。なお、ここでは単結晶シリコン層の形成された面を
基板の表面とし、反対側を裏面としている。
【０００６】特開平１０−２９３３２０号公報には、ト
ランジスタ素子領域に対応する基板表面に遮光層を形成
する技術が提唱されている。かかる技術は、基板表面に
上記の如く遮光層をパターンニングし、その上を絶縁体
層で覆って研磨により平坦化し、その平坦面に単結晶シ
リコン基板を貼り合わせるものである。
ランジスタ素子領域に対応する基板表面に遮光層を形成
する技術が提唱されている。かかる技術は、基板表面に
上記の如く遮光層をパターンニングし、その上を絶縁体
層で覆って研磨により平坦化し、その平坦面に単結晶シ
リコン基板を貼り合わせるものである。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな液晶装置では、基板上にトランジスタ素子領域が密
集する部分と密集しない部分が存在することから、これ
に対応する遮光層も基板上で同様に分布し、研磨前の絶
縁体層表面の凹凸も密集する部分と密集しない部分が存
在する。このため、絶縁体層表面を平坦化するための研
磨の工程において、凹凸が密集する部分と密集しない部
分とで研磨の度合いのばらつきを生じ、凹凸が密集する
部分では絶縁体層が厚くなり、凹凸が密集しない部分で
は絶縁体層が薄くなり、研磨後の絶縁体層表面にうねり
を生じる、という課題がある。
うな液晶装置では、基板上にトランジスタ素子領域が密
集する部分と密集しない部分が存在することから、これ
に対応する遮光層も基板上で同様に分布し、研磨前の絶
縁体層表面の凹凸も密集する部分と密集しない部分が存
在する。このため、絶縁体層表面を平坦化するための研
磨の工程において、凹凸が密集する部分と密集しない部
分とで研磨の度合いのばらつきを生じ、凹凸が密集する
部分では絶縁体層が厚くなり、凹凸が密集しない部分で
は絶縁体層が薄くなり、研磨後の絶縁体層表面にうねり
を生じる、という課題がある。
【０００８】そして、絶縁体層表面にこのようなうねり
を生じると、次のような問題がある。第１に、絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じ、このボイドの存在する領域に形成されるＭＯＳＦ
ＥＴの特性を劣化あるいは完全に不良状態にさせる。第
２に、絶縁体層と単結晶シリコン層との貼り合わせ強度
が弱くなり、単結晶シリコン層形成後のＭＯＳＦＥＴ形
成プロセスにおいて膜剥がれ等の不良を発生させる原因
となり製品の歩留まりを低下させる。
を生じると、次のような問題がある。第１に、絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じ、このボイドの存在する領域に形成されるＭＯＳＦ
ＥＴの特性を劣化あるいは完全に不良状態にさせる。第
２に、絶縁体層と単結晶シリコン層との貼り合わせ強度
が弱くなり、単結晶シリコン層形成後のＭＯＳＦＥＴ形
成プロセスにおいて膜剥がれ等の不良を発生させる原因
となり製品の歩留まりを低下させる。
【０００９】本発明は、かかる課題を解決するためにな
されたもので、単結晶シリコン層が貼り合わされる絶縁
体層表面を平坦化することができる電気光学装置の製造
方法、電気光学装置及び電子機器を提供することを目的
としている。
されたもので、単結晶シリコン層が貼り合わされる絶縁
体層表面を平坦化することができる電気光学装置の製造
方法、電気光学装置及び電子機器を提供することを目的
としている。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
め、本発明の電気光学装置の製造方法は、光透過性基板
の一方面に遮光層を形成する工程と、前記遮光層をパタ
ーニングする工程と、前記パターニングされた遮光層上
に絶縁体層を形成する工程と、前記絶縁体層を平坦化す
る工程と、前記平坦化された絶縁体層表面に単結晶シリ
コン層を貼り合わせる工程と、前記単結晶シリコン層に
よりトランジスタ素子を形成する工程とを具備し、前記
パターニングされた遮光層が、前記トランジスタ素子に
対向する領域及び前記トランジスタ素子の周辺領域に設
けられていることを特徴とする。
め、本発明の電気光学装置の製造方法は、光透過性基板
の一方面に遮光層を形成する工程と、前記遮光層をパタ
ーニングする工程と、前記パターニングされた遮光層上
に絶縁体層を形成する工程と、前記絶縁体層を平坦化す
る工程と、前記平坦化された絶縁体層表面に単結晶シリ
コン層を貼り合わせる工程と、前記単結晶シリコン層に
よりトランジスタ素子を形成する工程とを具備し、前記
パターニングされた遮光層が、前記トランジスタ素子に
対向する領域及び前記トランジスタ素子の周辺領域に設
けられていることを特徴とする。
【００１１】本発明のかかる製造方法によれば、光透過
性基板の一方面に形成した遮光層パターンはトランジス
タ素子の形成される領域だけでなく、その周辺領域にも
存在するため、遮光層による基板の凹凸分布のばらつき
が少なくなり、例えば研磨等により遮光層上の絶縁体層
を平坦化する際に研磨レートの基板面内均一性が格段に
向上することになる。従って、かかる絶縁体層の平坦化
工程において光透過性基板の表面をうねり等もなく極め
て平坦に処理することができる。よって、この絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じることはなくなり、また絶縁体層と単結晶シリコン
層との貼り合わせ強度が強くなり、更にトランジスタ素
子の特性にばらつきや欠陥を生じることもなくなる。
性基板の一方面に形成した遮光層パターンはトランジス
タ素子の形成される領域だけでなく、その周辺領域にも
存在するため、遮光層による基板の凹凸分布のばらつき
が少なくなり、例えば研磨等により遮光層上の絶縁体層
を平坦化する際に研磨レートの基板面内均一性が格段に
向上することになる。従って、かかる絶縁体層の平坦化
工程において光透過性基板の表面をうねり等もなく極め
て平坦に処理することができる。よって、この絶縁体層
と単結晶シリコン層とを貼り合わせた境界面にボイドを
生じることはなくなり、また絶縁体層と単結晶シリコン
層との貼り合わせ強度が強くなり、更にトランジスタ素
子の特性にばらつきや欠陥を生じることもなくなる。
【００１２】また、本発明において、前記光透過性基板
は対向基板とシール材により貼り合わされてなり、前記
周辺領域は、前記シール材に対向する領域からなること
を特徴とする。かかる構成によれば、シール材に対向す
る領域にも遮光層を有しているため、周辺領域を均一に
平坦化することができ、単結晶シリコン層を良好に貼り
合わせることができる。
は対向基板とシール材により貼り合わされてなり、前記
周辺領域は、前記シール材に対向する領域からなること
を特徴とする。かかる構成によれば、シール材に対向す
る領域にも遮光層を有しているため、周辺領域を均一に
平坦化することができ、単結晶シリコン層を良好に貼り
合わせることができる。
【００１３】従って、本発明の電気光学装置の製造方法
において、前記光透過性基板の一方面を平坦化する工程
では、化学的機械研磨法により絶縁体層を平坦化するこ
とが好ましい。
において、前記光透過性基板の一方面を平坦化する工程
では、化学的機械研磨法により絶縁体層を平坦化するこ
とが好ましい。
【００１４】本発明の電気光学装置は、光透過性基板の
一方面に形成され，パターニングが施された遮光層と、
前記パターニングされた遮光層上に形成され，平坦化処
理された絶縁体層と、前記平坦化された絶縁体層上に形
成されたスイッチング素子とを具備し、前記パターニン
グされた遮光層が、前記トランジスタ素子に対向する領
域及び前記トランジスタ素子の周辺領域に設けられてい
ることを特徴とする。
一方面に形成され，パターニングが施された遮光層と、
前記パターニングされた遮光層上に形成され，平坦化処
理された絶縁体層と、前記平坦化された絶縁体層上に形
成されたスイッチング素子とを具備し、前記パターニン
グされた遮光層が、前記トランジスタ素子に対向する領
域及び前記トランジスタ素子の周辺領域に設けられてい
ることを特徴とする。
【００１５】本発明のかかる構成によれば、絶縁体層の
表面が平坦化しているので、絶縁体層と単結晶シリコン
層とを貼り合わせた境界面にボイドを生じることはな
く、また絶縁体層と単結晶シリコン層との貼り合わせ強
度が強く、更にトランジスタ素子の特性にばらつきや欠
陥を生じることがない、電気光学装置を実現できる。
表面が平坦化しているので、絶縁体層と単結晶シリコン
層とを貼り合わせた境界面にボイドを生じることはな
く、また絶縁体層と単結晶シリコン層との貼り合わせ強
度が強く、更にトランジスタ素子の特性にばらつきや欠
陥を生じることがない、電気光学装置を実現できる。
【００１６】本発明の電気光学装置において、前記トラ
ンジスタ素子の形成されない領域に設けられた遮光層パ
ターンは前記トランジスタ素子の設けられた領域に形成
されたパターンを２次元方向に繰り返し展開されて成る
ことを特徴とする。
ンジスタ素子の形成されない領域に設けられた遮光層パ
ターンは前記トランジスタ素子の設けられた領域に形成
されたパターンを２次元方向に繰り返し展開されて成る
ことを特徴とする。
【００１７】本発明のかかる構成によれば、トランジス
タ素子非形成領域の絶縁体層表面の平坦化処理前の凹凸
状態は、トランジスタ形成領域の凹凸状態ときわめて近
い形状を呈するため、研磨レートなどの均一性を向上さ
せることができ、平坦化処理における表面のうねりを低
減でき、単結晶シリコン層との貼り合わせた境界面にボ
イドを生じることはなく、また絶縁体層と単結晶シリコ
ン層との貼り合わせ強度が強く、更にトランジスタ素子
の特性にばらつきや欠陥を生じることがない、電気光学
装置を実現できる。
タ素子非形成領域の絶縁体層表面の平坦化処理前の凹凸
状態は、トランジスタ形成領域の凹凸状態ときわめて近
い形状を呈するため、研磨レートなどの均一性を向上さ
せることができ、平坦化処理における表面のうねりを低
減でき、単結晶シリコン層との貼り合わせた境界面にボ
イドを生じることはなく、また絶縁体層と単結晶シリコ
ン層との貼り合わせ強度が強く、更にトランジスタ素子
の特性にばらつきや欠陥を生じることがない、電気光学
装置を実現できる。
【００１８】本発明の電気光学装置において、前記光透
過性基板が石英からなり、前記遮光層が高融点金属また
は高融点金属の珪素化合物からなることを特徴とする。
これにより、遮光層上のトランジスタ形成工程におい
て、素子特性を向上させるため１０００度を超える高温
の熱処理が可能となる。
過性基板が石英からなり、前記遮光層が高融点金属また
は高融点金属の珪素化合物からなることを特徴とする。
これにより、遮光層上のトランジスタ形成工程におい
て、素子特性を向上させるため１０００度を超える高温
の熱処理が可能となる。
【００１９】本発明の電気光学装置の製造方法は、透明
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域においては前記遮光層は前
記駆動回路に対向してする配置されてなることを特徴と
する。
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域においては前記遮光層は前
記駆動回路に対向してする配置されてなることを特徴と
する。
【００２０】本発明のかかる製造方法によれば、透明基
板の遮光層パターンは表示領域のトランジスタが形成さ
れる領域だけでなく、その周辺にも存在するため、遮光
層による基板の凹凸分布のばらつきが少なく、例えば研
磨等により遮光層上の絶縁体層を平坦化する際に研磨レ
ートの基板面内均一性が格段に向上することになる。特
に、平坦化の際には周辺が研磨されやすいため、周辺に
遮光層が形成されていることにより、基板の凹凸分布の
ばらつきを少なくすることができる。よって、この絶縁
体層と単結晶シリコン層とを貼り合わせた境界面にボイ
ドを生じることなく、また絶縁体層と単結晶シリコン層
との貼り合わせ強度が強くなり、さらにトランジスタの
特性にばらつきや欠陥を生じることもなくなる。さら
に、駆動回路に対向する領域に配置することにより、駆
動回路への光の侵入を防ぐことができ、駆動回路に形成
されるトランジスタの誤動作を防ぐことができる。
板の遮光層パターンは表示領域のトランジスタが形成さ
れる領域だけでなく、その周辺にも存在するため、遮光
層による基板の凹凸分布のばらつきが少なく、例えば研
磨等により遮光層上の絶縁体層を平坦化する際に研磨レ
ートの基板面内均一性が格段に向上することになる。特
に、平坦化の際には周辺が研磨されやすいため、周辺に
遮光層が形成されていることにより、基板の凹凸分布の
ばらつきを少なくすることができる。よって、この絶縁
体層と単結晶シリコン層とを貼り合わせた境界面にボイ
ドを生じることなく、また絶縁体層と単結晶シリコン層
との貼り合わせ強度が強くなり、さらにトランジスタの
特性にばらつきや欠陥を生じることもなくなる。さら
に、駆動回路に対向する領域に配置することにより、駆
動回路への光の侵入を防ぐことができ、駆動回路に形成
されるトランジスタの誤動作を防ぐことができる。
【００２１】本発明の電気光学装置の製造方法は、前記
パターニングされた遮光層は、前記外部回路接続端子に
対向する領域に配置されてなることを特徴とする。
パターニングされた遮光層は、前記外部回路接続端子に
対向する領域に配置されてなることを特徴とする。
【００２２】本発明のかかる製造方法によれば、外部回
路接続端子に対向する領域にも遮光層が配置されている
ため、絶縁体層の平坦化の際の凹凸を防ぐことができ
る。
路接続端子に対向する領域にも遮光層が配置されている
ため、絶縁体層の平坦化の際の凹凸を防ぐことができ
る。
【００２３】本発明の電気光学装置の製造方法は、透明
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域における遮光層は、前記駆
動回路及び前記外部回路接続端子の周辺には配置されて
なり、前記駆動回路に対向する領域には配置されていな
いことを特徴とする。
基板上に、画素電極と前記画素電極に接続されたトラン
ジスタとがマトリクス状に形成された表示領域と、前記
表示領域の周辺領域に配置された駆動回路及び外部回路
から信号を入力するための外部回路接続端子とを有する
電気光学装置の製造方法であって、前記透明基板上に遮
光層を形成する工程と、前記遮光層をパターニングする
工程と、前記パターニングされた遮光層上に絶縁体層を
形成する工程と、前記絶縁体層を平坦化する工程と、前
記平坦化された絶縁体層表面に単結晶シリコン層を貼り
合わせる工程と、前記単結晶シリコン層により前記トラ
ンジスタを形成する工程とを有し、前記パターニングさ
れた遮光層は、前記トランジスタ及び前記周辺領域に配
置されてなり、前記周辺領域における遮光層は、前記駆
動回路及び前記外部回路接続端子の周辺には配置されて
なり、前記駆動回路に対向する領域には配置されていな
いことを特徴とする。
【００２４】本発明のかかる製造方法によれば、遮光層
は駆動回路及び外部回路接続端子の周辺に形成されてい
るためその上の絶縁体層の凹凸分布のばらつきを少なく
することができる。また、駆動回路及び外部回路接続端
子に対向する領域には配置されていないため、遮光層に
よる電気的影響を抑えることができる。
は駆動回路及び外部回路接続端子の周辺に形成されてい
るためその上の絶縁体層の凹凸分布のばらつきを少なく
することができる。また、駆動回路及び外部回路接続端
子に対向する領域には配置されていないため、遮光層に
よる電気的影響を抑えることができる。
【００２５】本発明の電気光学装置の製造方法は、前記
絶縁体層を平坦化する工程は、化学的研磨法を用いるこ
とを特徴とする。
絶縁体層を平坦化する工程は、化学的研磨法を用いるこ
とを特徴とする。
【００２６】本発明のかかる製造方法によれば、表示領
域及び周辺領域に遮光層が形成され、その上に絶縁体層
が形成されているため、周辺領域も凹凸が少なく平坦な
研磨を行うことができる。
域及び周辺領域に遮光層が形成され、その上に絶縁体層
が形成されているため、周辺領域も凹凸が少なく平坦な
研磨を行うことができる。
【００２７】本発明の電気光学装置の製造方法は、前記
トランジスタに対向する領域に配置された遮光層の形状
と、前記駆動回路に対向する領域に配置された遮光層の
形状は、ほぼ同じ形状であることを特徴とする。
トランジスタに対向する領域に配置された遮光層の形状
と、前記駆動回路に対向する領域に配置された遮光層の
形状は、ほぼ同じ形状であることを特徴とする。
【００２８】本発明のかかる製造方法によれば、トラン
ジスタに対向する領域に配置された遮光層の形状と、前
記駆動回路に対向する領域に配置された遮光層の形状
は、ほぼ同じ形状であるため、遮光層と遮光層の間隔が
ほぼ均一となり、その上の絶縁体層の平坦化を行う際の
凹凸分布をさらに少なくすることができる。
ジスタに対向する領域に配置された遮光層の形状と、前
記駆動回路に対向する領域に配置された遮光層の形状
は、ほぼ同じ形状であるため、遮光層と遮光層の間隔が
ほぼ均一となり、その上の絶縁体層の平坦化を行う際の
凹凸分布をさらに少なくすることができる。
【００２９】本発明の電気光学装置は、前記光透過性基
板の単結晶シリコン層が形成された面と対向するように
配置された他の光透過性基板と、これら２枚の光透過性
基板の間に挟持され、前記トランジスタ素子領域に形成
されたトランジスタ素子により駆動される液晶とを更に
具備することを特徴とする。
板の単結晶シリコン層が形成された面と対向するように
配置された他の光透過性基板と、これら２枚の光透過性
基板の間に挟持され、前記トランジスタ素子領域に形成
されたトランジスタ素子により駆動される液晶とを更に
具備することを特徴とする。
【００３０】本発明の電子機器は、光源と、前記光源か
ら出射される光が入射されて画像情報に対応した変調を
施す、上記に記載の電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴とする。
ら出射される光が入射されて画像情報に対応した変調を
施す、上記に記載の電気光学装置と、前記電気光学装置
により変調された光を投射する投射手段とを具備するこ
とを特徴とする。
【００３１】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００３２】（電気光学装置の基本構造）図１は本発明
の一実施形態に係る電気光学装置の基本構造を示す断面
図である。
の一実施形態に係る電気光学装置の基本構造を示す断面
図である。
【００３３】図１に示すように、電気光学装置２０１で
は、光透過性基板（透明基板）２０２上に遮光層２０４
が形成されている。そして、この光透過性基板２０２上
に絶縁体層２０５及び単結晶シリコン層２０６が順次形
成されている。なお、単結晶シリコン層２０６のうち遮
光層２０４に対応する位置にトランジスタ素子領域
（（図示を省略））が形成されるようになっている。
は、光透過性基板（透明基板）２０２上に遮光層２０４
が形成されている。そして、この光透過性基板２０２上
に絶縁体層２０５及び単結晶シリコン層２０６が順次形
成されている。なお、単結晶シリコン層２０６のうち遮
光層２０４に対応する位置にトランジスタ素子領域
（（図示を省略））が形成されるようになっている。
【００３４】（製造プロセス）図２乃至図４に基づい
て、上記電気光学装置の製造プロセスを説明する。
て、上記電気光学装置の製造プロセスを説明する。
【００３５】まず、図２（ａ）に示すように、例えば透
明の光透過性基板２０２上の全面に遮光層２０４を形成
する。ここで、光透過性基板２０２として例えば厚さ
１．２ｍｍの石英を用いる。遮光層２０４は、例えばモ
リブデンをスパッタ法により１００〜２５０ｎｍ程度の
厚さ、より好ましくは２００ｎｍの厚さに堆積すること
により得る。なお、この遮光層２０４の材料は本実施形
態に限定されるものではなく、製造するデバイスの熱プ
ロセス最高温度に対して安定な材料であればどのような
材料を用いても問題はない。例えば他にもタングステ
ン、タンタルなどの高融点金属や多結晶シリコン、さら
にはタングステンシリサイド、モリブデンシリサイド等
のシリサイドが好ましい材料として用いられ、形成法も
スパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法など
を用いることができる。
明の光透過性基板２０２上の全面に遮光層２０４を形成
する。ここで、光透過性基板２０２として例えば厚さ
１．２ｍｍの石英を用いる。遮光層２０４は、例えばモ
リブデンをスパッタ法により１００〜２５０ｎｍ程度の
厚さ、より好ましくは２００ｎｍの厚さに堆積すること
により得る。なお、この遮光層２０４の材料は本実施形
態に限定されるものではなく、製造するデバイスの熱プ
ロセス最高温度に対して安定な材料であればどのような
材料を用いても問題はない。例えば他にもタングステ
ン、タンタルなどの高融点金属や多結晶シリコン、さら
にはタングステンシリサイド、モリブデンシリサイド等
のシリサイドが好ましい材料として用いられ、形成法も
スパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法など
を用いることができる。
【００３６】次に、図２（ｂ）に示すように、フォトレ
ジストパターン２０７を形成する。このフォトレジスト
パターン２０７は、トランジスタ素子形成領域に対応す
る位置のほか、トランジスタ素子の非形成領域（トラン
ジスタ素子の周辺領域）にも同様に形成する。ここで、
トランジスタ素子の非形成領域とは、具体的には、トラ
ンジスタ素子形成領域の周辺領域に存在する、対向基板
貼り合わせのためのシール材を塗布するシール領域や、
データ線、走査線を駆動するための駆動回路の周辺部、
入出力信号線を接続するための接続端子を形成する端子
パッド領域等を指す。
ジストパターン２０７を形成する。このフォトレジスト
パターン２０７は、トランジスタ素子形成領域に対応す
る位置のほか、トランジスタ素子の非形成領域（トラン
ジスタ素子の周辺領域）にも同様に形成する。ここで、
トランジスタ素子の非形成領域とは、具体的には、トラ
ンジスタ素子形成領域の周辺領域に存在する、対向基板
貼り合わせのためのシール材を塗布するシール領域や、
データ線、走査線を駆動するための駆動回路の周辺部、
入出力信号線を接続するための接続端子を形成する端子
パッド領域等を指す。
【００３７】次に、図３（ｃ）に示すように、フォトレ
ジストパターン２０７をマスクとして遮光層２０４のエ
ッチングを行い、光透過性基板２０２上に遮光層２０４
のパターンを形成する。その後、フォトレジストパター
ン２０７を剥離する。
ジストパターン２０７をマスクとして遮光層２０４のエ
ッチングを行い、光透過性基板２０２上に遮光層２０４
のパターンを形成する。その後、フォトレジストパター
ン２０７を剥離する。
【００３８】次に、図３（ｄ）に示すように、例えば酸
化シリコン膜からなる絶縁体層２０５を堆積する。この
酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯ
Ｓ（テトラエチルオルソシリケート）を用いたプラズマ
ＣＶＤ法により、例えば１０００ｎｍ程度堆積させる。
なお、絶縁体層２０５の材料としては、上記の酸化シリ
コン膜の他に、例えばＮＳＧ（ノンドープトシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの高絶縁性ガラス又は、窒化シリ
コン膜等を用いることができる。
化シリコン膜からなる絶縁体層２０５を堆積する。この
酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯ
Ｓ（テトラエチルオルソシリケート）を用いたプラズマ
ＣＶＤ法により、例えば１０００ｎｍ程度堆積させる。
なお、絶縁体層２０５の材料としては、上記の酸化シリ
コン膜の他に、例えばＮＳＧ（ノンドープトシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などの高絶縁性ガラス又は、窒化シリ
コン膜等を用いることができる。
【００３９】次に、図３（ｅ）に示すように、絶縁体層
２０５の表面を、遮光層２０４上に所定の膜厚を残す条
件でグローバルに研磨して平坦化する。研磨による平坦
化の手法としては、例えばＣＭＰ（化学的機械研磨）法
を用いることができる。
２０５の表面を、遮光層２０４上に所定の膜厚を残す条
件でグローバルに研磨して平坦化する。研磨による平坦
化の手法としては、例えばＣＭＰ（化学的機械研磨）法
を用いることができる。
【００４０】次に、図３（ｆ）に示すように、光透過性
基板２０２と単結晶シリコン基板２０６ａとの貼り合わ
せを行う。貼り合わせに用いる単結晶シリコン基板２０
６ａは、厚さ３００μｍ程度あり、その表面をあらかじ
め０．０５〜０．８μｍ程度酸化して酸化膜層２０６ｂ
を形成しておく。これは貼り合わせ後に形成される単結
晶シリコン層２０６と酸化膜層２０６ｂの界面を熱酸化
で形成し、電気特性の良い界面を確保するためである。
貼り合わせ工程は、例えば３００℃で２時間の熱処理に
よって２枚の基板を直接貼り合わせる方法が採用でき
る。貼り合わせ強度をさらに高めるためには、さらに熱
処理温度を上げて４５０℃程度にする必要があるが、石
英基板と単結晶シリコン基板の熱膨張係数には大きな違
いがあるため、このまま加熱すると単結晶シリコン層に
クラックなどの欠陥が発生し、基板品質が劣化してしま
う。このようなクラックなどの欠陥の発生を抑制するた
めには、一度３００℃にて貼り合わせのための熱処理を
行った単結晶シリコン基板をウエットエッチングまたは
ＣＭＰによって１００〜１５０μｍ程度まで薄くした後
に、さらに高温の熱処理を行うことが望ましい。例えば
８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚
さが１５０μｍなるようエッチングを行い、この後貼り
合わせた基板を４５０℃にて再び熱処理し、貼り合わせ
強度を高めるのが好適である。
基板２０２と単結晶シリコン基板２０６ａとの貼り合わ
せを行う。貼り合わせに用いる単結晶シリコン基板２０
６ａは、厚さ３００μｍ程度あり、その表面をあらかじ
め０．０５〜０．８μｍ程度酸化して酸化膜層２０６ｂ
を形成しておく。これは貼り合わせ後に形成される単結
晶シリコン層２０６と酸化膜層２０６ｂの界面を熱酸化
で形成し、電気特性の良い界面を確保するためである。
貼り合わせ工程は、例えば３００℃で２時間の熱処理に
よって２枚の基板を直接貼り合わせる方法が採用でき
る。貼り合わせ強度をさらに高めるためには、さらに熱
処理温度を上げて４５０℃程度にする必要があるが、石
英基板と単結晶シリコン基板の熱膨張係数には大きな違
いがあるため、このまま加熱すると単結晶シリコン層に
クラックなどの欠陥が発生し、基板品質が劣化してしま
う。このようなクラックなどの欠陥の発生を抑制するた
めには、一度３００℃にて貼り合わせのための熱処理を
行った単結晶シリコン基板をウエットエッチングまたは
ＣＭＰによって１００〜１５０μｍ程度まで薄くした後
に、さらに高温の熱処理を行うことが望ましい。例えば
８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚
さが１５０μｍなるようエッチングを行い、この後貼り
合わせた基板を４５０℃にて再び熱処理し、貼り合わせ
強度を高めるのが好適である。
【００４１】さらに図４（ｇ）に示すように、この貼り
合わせ基板を研磨して、単結晶シリコン層２０６の厚さ
を３〜５μｍとする。
合わせ基板を研磨して、単結晶シリコン層２０６の厚さ
を３〜５μｍとする。
【００４２】このようにして薄膜化した貼り合わせ基板
は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ
Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってシリコ
ン層２０６の膜厚を０．０５〜０．８μｍ程度までエッ
チングして仕上げる。このＰＡＣＥ処理によって単結晶
シリコン層２０６は、例えば膜厚１００ｎｍに対しその
均一性は１０％以内のものが得られる。
は、最後にＰＡＣＥ（ＰｌａｓｍａＡｓｓｉｓｔｅｄ
Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法によってシリコ
ン層２０６の膜厚を０．０５〜０．８μｍ程度までエッ
チングして仕上げる。このＰＡＣＥ処理によって単結晶
シリコン層２０６は、例えば膜厚１００ｎｍに対しその
均一性は１０％以内のものが得られる。
【００４３】なお、薄膜化した単結晶シリコン層を得る
ための手法としては、ここで述べたＰＡＣＥ処理の他に
も、水素イオンを注入した単結晶シリコン基板を貼り合
わせ後に熱処理によってスプリットする方法や、多孔質
シリコン上に形成したエピタキシャルシリコン層を多孔
質シリコン層の選択エッチングによって貼り合わせ基板
上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａ
ｙｅｒ Ｔｒａｎｓｆｅｒ）法を用いることができる。
ための手法としては、ここで述べたＰＡＣＥ処理の他に
も、水素イオンを注入した単結晶シリコン基板を貼り合
わせ後に熱処理によってスプリットする方法や、多孔質
シリコン上に形成したエピタキシャルシリコン層を多孔
質シリコン層の選択エッチングによって貼り合わせ基板
上に転写するＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａ
ｙｅｒ Ｔｒａｎｓｆｅｒ）法を用いることができる。
【００４４】以上のように、本実施形態の製造プロセス
によれば、光透過性基板２０２に遮光層２０４を形成
し、トランジスタ素子を形成する領域だけでなくその周
辺領域にも遮光層パターンを設けているので、遮光層に
よる基板の凹凸分布のばらつきが少なくなり、研磨等に
より遮光層上の絶縁体層を平坦化する際に研磨レートの
基板面内均一性が格段に向上することになる。
によれば、光透過性基板２０２に遮光層２０４を形成
し、トランジスタ素子を形成する領域だけでなくその周
辺領域にも遮光層パターンを設けているので、遮光層に
よる基板の凹凸分布のばらつきが少なくなり、研磨等に
より遮光層上の絶縁体層を平坦化する際に研磨レートの
基板面内均一性が格段に向上することになる。
【００４５】従って、図３（ｅ）に示した研磨工程にお
いて、絶縁体層２０５の表面は平坦化されたものとな
り、絶縁体層２０５と単結晶シリコン層２０６とを貼り
合わせた境界面にボイドを生じることはなくなり、また
絶縁体層２０５と単結晶シリコン層２０６との貼り合わ
せ強度が強くなり、更にトランジスタ素子の特性にばら
つきや欠陥を生じることもなくなる。
いて、絶縁体層２０５の表面は平坦化されたものとな
り、絶縁体層２０５と単結晶シリコン層２０６とを貼り
合わせた境界面にボイドを生じることはなくなり、また
絶縁体層２０５と単結晶シリコン層２０６との貼り合わ
せ強度が強くなり、更にトランジスタ素子の特性にばら
つきや欠陥を生じることもなくなる。
【００４６】（本実施形態のプロセスを用いた電気光学
装置の構成）図５は電気光学装置としての液晶装置の画
像形成領域（画素部）を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。また、図６は、データ線、走査線、画素電極、遮
光膜等が形成されたＴＦＴアレイ基板の相隣接する複数
の画素群を拡大して示す平面図、図７乃至図９は、ＴＦ
Ｔアレイ基板において、画素部の周辺領域の構造を示す
平面図である。また、図１０は、図６のＡ−Ａ’断面図
である。尚、図１０においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
装置の構成）図５は電気光学装置としての液晶装置の画
像形成領域（画素部）を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。また、図６は、データ線、走査線、画素電極、遮
光膜等が形成されたＴＦＴアレイ基板の相隣接する複数
の画素群を拡大して示す平面図、図７乃至図９は、ＴＦ
Ｔアレイ基板において、画素部の周辺領域の構造を示す
平面図である。また、図１０は、図６のＡ−Ａ’断面図
である。尚、図１０においては、各層や各部材を図面上
で認識可能な程度の大きさとするため、各層や各部材毎
に縮尺を異ならしめてある。
【００４７】図５において、本実施形態による液晶装置
の画像表示領域（画素部）を構成するマトリクス状に形
成された複数の画素は、マトリクス状に複数形成された
画素電極９ａと画素電極９ａを制御するためのＴＦＴ
（トランジスタ素子）３０とからなり、画像信号が供給
されるデータ線６ａが当該ＴＦＴ３０のソースに電気的
に接続されている。データ線６ａに書き込む画像信号Ｓ
１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構
わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して液晶に書き込まれた所定レベルの画
像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）
に形成された対向電極（後述する）との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過不可能とされ、ノーマリーブラックモードであれば、
印加された電圧に応じて入射光がこの液晶部分を通過可
能とされ、全体として液晶装置からは画像信号に応じた
コントラストを持つ光が出射する。ここで、保持された
画像信号がリークするのを防ぐために、画素電極９ａと
対向電極との間に形成される液晶容量と並列に蓄積容量
７０を付加する。例えば、画素電極９ａの電圧は、デー
タ線に電圧が印加された時間よりも３桁も長い時間だけ
蓄積容量７０により保持される。これにより、保持特性
は更に改善され、コントラスト比の高い液晶装置が実現
できる。本実施形態では特に、このような蓄積容量７０
を形成するために、後述の如く走査線と同層、もしくは
導電性の遮光膜を利用して低抵抗化された容量線３ｂを
設けている。
の画像表示領域（画素部）を構成するマトリクス状に形
成された複数の画素は、マトリクス状に複数形成された
画素電極９ａと画素電極９ａを制御するためのＴＦＴ
（トランジスタ素子）３０とからなり、画像信号が供給
されるデータ線６ａが当該ＴＦＴ３０のソースに電気的
に接続されている。データ線６ａに書き込む画像信号Ｓ
１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構
わないし、相隣接する複数のデータ線６ａ同士に対し
て、グループ毎に供給するようにしても良い。また、Ｔ
ＦＴ３０のゲートに走査線３ａが電気的に接続されてお
り、所定のタイミングで、走査線３ａにパルス的に走査
信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加す
るように構成されている。画素電極９ａは、ＴＦＴ３０
のドレインに電気的に接続されており、スイッチング素
子であるＴＦＴ３０を一定期間だけそのスイッチを閉じ
ることにより、データ線６ａから供給される画像信号Ｓ
１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画
素電極９ａを介して液晶に書き込まれた所定レベルの画
像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）
に形成された対向電極（後述する）との間で一定期間保
持される。液晶は、印加される電圧レベルにより分子集
合の配向や秩序が変化することにより、光を変調し、階
調表示を可能にする。ノーマリーホワイトモードであれ
ば、印加された電圧に応じて入射光がこの液晶部分を通
過不可能とされ、ノーマリーブラックモードであれば、
印加された電圧に応じて入射光がこの液晶部分を通過可
能とされ、全体として液晶装置からは画像信号に応じた
コントラストを持つ光が出射する。ここで、保持された
画像信号がリークするのを防ぐために、画素電極９ａと
対向電極との間に形成される液晶容量と並列に蓄積容量
７０を付加する。例えば、画素電極９ａの電圧は、デー
タ線に電圧が印加された時間よりも３桁も長い時間だけ
蓄積容量７０により保持される。これにより、保持特性
は更に改善され、コントラスト比の高い液晶装置が実現
できる。本実施形態では特に、このような蓄積容量７０
を形成するために、後述の如く走査線と同層、もしくは
導電性の遮光膜を利用して低抵抗化された容量線３ｂを
設けている。
【００４８】次に、図６に基づいて、ＴＦＴアレイ基板
の画素部（画像表示領域）内の平面構造について詳細に
説明する。図６に示すように、液晶装置のＴＦＴアレイ
基板上の画素部内には、マトリクス状に複数の透明な画
素電極９ａ（点線部９ａ’により輪郭が示されている）
が設けられており、画素電極９ａの縦横の境界に各々沿
ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けら
れている。データ線６ａは、コンタクトホール５を介し
て単結晶シリコン層の半導体層１ａのうち後述のソース
領域に電気的接続されており、画素電極９ａは、コンタ
クトホール８を介して半導体層１ａのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層１ａの
うちチャネル領域（図中右上りの斜線の領域）に対向す
るように走査線３ａが配置されており、走査線３ａはゲ
ート電極として機能する。
の画素部（画像表示領域）内の平面構造について詳細に
説明する。図６に示すように、液晶装置のＴＦＴアレイ
基板上の画素部内には、マトリクス状に複数の透明な画
素電極９ａ（点線部９ａ’により輪郭が示されている）
が設けられており、画素電極９ａの縦横の境界に各々沿
ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けら
れている。データ線６ａは、コンタクトホール５を介し
て単結晶シリコン層の半導体層１ａのうち後述のソース
領域に電気的接続されており、画素電極９ａは、コンタ
クトホール８を介して半導体層１ａのうち後述のドレイ
ン領域に電気的接続されている。また、半導体層１ａの
うちチャネル領域（図中右上りの斜線の領域）に対向す
るように走査線３ａが配置されており、走査線３ａはゲ
ート電極として機能する。
【００４９】容量線３ｂは、走査線３ａに沿ってほぼ直
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。
線状に伸びる本線部（即ち、平面的に見て、走査線３ａ
に沿って形成された第1領域）と、データ線６ａと交差
する箇所からデータ線６ａに沿って前段側（図中、上向
き）に突出した突出部（即ち、平面的に見て、データ線
６ａに沿って延設された第２領域）とを有する。
【００５０】そして、図中右上がりの斜線で示した領域
には、図１に示した遮光層２０４に対応する複数の第１
遮光膜１１ａが設けられている。より具体的には、第１
遮光膜１１ａは夫々、画素部において半導体層１ａのチ
ャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見
て覆う位置に設けられており、更に、容量線３ｂの本線
部に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。第１遮光膜１１ａの各段（画素行）にお
ける下向きの突出部の先端は、データ線６ａ下において
次段における容量線３ｂの上向きの突出部の先端と重ね
られている。この重なった箇所には、第1遮光膜１１ａ
と容量線３ｂとを相互に電気的接続するコンタクトホー
ル１３が設けられている。即ち、本実施形態では、第1
遮光膜１１ａは、コンタクトホール１３により前段ある
いは後段の容量線３ｂに電気的接続されている。
には、図１に示した遮光層２０４に対応する複数の第１
遮光膜１１ａが設けられている。より具体的には、第１
遮光膜１１ａは夫々、画素部において半導体層１ａのチ
ャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見
て覆う位置に設けられており、更に、容量線３ｂの本線
部に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。第１遮光膜１１ａの各段（画素行）にお
ける下向きの突出部の先端は、データ線６ａ下において
次段における容量線３ｂの上向きの突出部の先端と重ね
られている。この重なった箇所には、第1遮光膜１１ａ
と容量線３ｂとを相互に電気的接続するコンタクトホー
ル１３が設けられている。即ち、本実施形態では、第1
遮光膜１１ａは、コンタクトホール１３により前段ある
いは後段の容量線３ｂに電気的接続されている。
【００５１】本実施形態において、画素電極９ａ及びＴ
ＦＴは画素部内にのみ設けられているが、第１遮光膜１
１ａは、画素部内のみならず、遮光を必要としない画素
部の外側の領域（画素部の周辺領域）、すなわち対向電
極基板を貼り合わせるためのシール材を塗布するシール
領域や、入出力信号線を接続するための外部回路接続端
子が形成された端子パッド領域等にも同様のパターンを
２次元的に展開する形で形成されている。これによっ
て、第１遮光膜１１ａの上に形成する絶縁体層を研磨し
て平坦化する際に、画素部内と画素部の周辺領域の凹凸
状態がほぼ同じとなるため、均一に平坦化することがで
き、単結晶シリコン層を良好な状態で貼り合わせること
ができる。
ＦＴは画素部内にのみ設けられているが、第１遮光膜１
１ａは、画素部内のみならず、遮光を必要としない画素
部の外側の領域（画素部の周辺領域）、すなわち対向電
極基板を貼り合わせるためのシール材を塗布するシール
領域や、入出力信号線を接続するための外部回路接続端
子が形成された端子パッド領域等にも同様のパターンを
２次元的に展開する形で形成されている。これによっ
て、第１遮光膜１１ａの上に形成する絶縁体層を研磨し
て平坦化する際に、画素部内と画素部の周辺領域の凹凸
状態がほぼ同じとなるため、均一に平坦化することがで
き、単結晶シリコン層を良好な状態で貼り合わせること
ができる。
【００５２】図７乃至図９に基づいて、ＴＦＴアレイ基
板の、画素部の周辺領域の平面構造について詳細に説明
する。図７は、後述する図１７において符号３００で示
す領域を拡大した概略平面図であって、後述するシール
材５２のコーナー部の周辺部を示す図である。また、図
８は図７の第１遮光膜１１ａのみを取り出して示す概略
平面図である。これはすなわち半導体層や配線を形成す
る前の基板の状態と考えても良い。また、図９は後述す
る図１７において符号４００で示す領域を拡大した概略
平面図であって、後述する外部回路接続端子１０２が形
成された端子パッド領域を示す図である。
板の、画素部の周辺領域の平面構造について詳細に説明
する。図７は、後述する図１７において符号３００で示
す領域を拡大した概略平面図であって、後述するシール
材５２のコーナー部の周辺部を示す図である。また、図
８は図７の第１遮光膜１１ａのみを取り出して示す概略
平面図である。これはすなわち半導体層や配線を形成す
る前の基板の状態と考えても良い。また、図９は後述す
る図１７において符号４００で示す領域を拡大した概略
平面図であって、後述する外部回路接続端子１０２が形
成された端子パッド領域を示す図である。
【００５３】なお、図７乃至図９においては、図面上の
簡略化のため、第１遮光膜１１ａを格子状に記載してい
るが、実際は完全な格子状ではなく、図６において右上
がりの斜線で示したようなパターンで設けられている。
また、図７、図８において、符号１０はＴＦＴアレイ基
板を示している。
簡略化のため、第１遮光膜１１ａを格子状に記載してい
るが、実際は完全な格子状ではなく、図６において右上
がりの斜線で示したようなパターンで設けられている。
また、図７、図８において、符号１０はＴＦＴアレイ基
板を示している。
【００５４】図７に示すように、後述するシール材５２
の内側に位置する画素部には、図６に示したように、画
素電極９ａ、データ線６ａ、走査線３ａ等が設けられて
おり、各画素電極９ａの周りには、図６に右上がりの斜
線で示したように、第１遮光膜１１ａが設けられてい
る。
の内側に位置する画素部には、図６に示したように、画
素電極９ａ、データ線６ａ、走査線３ａ等が設けられて
おり、各画素電極９ａの周りには、図６に右上がりの斜
線で示したように、第１遮光膜１１ａが設けられてい
る。
【００５５】図７に示すように、画素部内に設けられた
データ線６ａの一方の端部は、画素部よりも外側（図７
においては下側）に延出形成されており、後述するデー
タ線駆動回路１０１を構成するサンプルホールド回路１
０１Ａとデータ線側シフトレジスタ１０１Ｂとに電気的
に接続されている。一方、画素部内に設けられた走査線
３ａの一方の端部は、画素部よりも外側（図７において
は左側）に延出形成されており、後述する走査線駆動回
路１０４を構成する走査線側シフトレジスタ１０４Ｂに
電気的に接続されている。
データ線６ａの一方の端部は、画素部よりも外側（図７
においては下側）に延出形成されており、後述するデー
タ線駆動回路１０１を構成するサンプルホールド回路１
０１Ａとデータ線側シフトレジスタ１０１Ｂとに電気的
に接続されている。一方、画素部内に設けられた走査線
３ａの一方の端部は、画素部よりも外側（図７において
は左側）に延出形成されており、後述する走査線駆動回
路１０４を構成する走査線側シフトレジスタ１０４Ｂに
電気的に接続されている。
【００５６】図７、図８に示すように、本実施形態にお
いて、第１遮光膜１１ａは、画素部内のみならず、画素
部の周辺領域、すなわちシール材５２を塗布するシール
領域及びシール領域の外側の領域に、画素部内と同じパ
ターンで設けられている。
いて、第１遮光膜１１ａは、画素部内のみならず、画素
部の周辺領域、すなわちシール材５２を塗布するシール
領域及びシール領域の外側の領域に、画素部内と同じパ
ターンで設けられている。
【００５７】また、図９に示すように、ＴＦＴアレイ基
板１０において、外部回路接続端子１０２が形成された
端子パッド領域にも画素部内と同じパターンの第１遮光
膜１１ａが形成されている。
板１０において、外部回路接続端子１０２が形成された
端子パッド領域にも画素部内と同じパターンの第１遮光
膜１１ａが形成されている。
【００５８】ただし、図７乃至図９に示すように、デー
タ線駆動回路１０１（サンプルホールド回路１０１Ａ、
データ線側シフトレジスタ１０１Ｂ）、走査線駆動回路
１０４（走査線側シフトレジスタ１０４Ｂ）、及び外部
回路接続端子１０２の直下には、第１遮光膜１１ａを設
けないことが以下の理由により望ましい。導電性を有す
る第１遮光膜１１ａが駆動回路１０１、１０４又は外部
回路接続端子１０２の直下に形成された場合には、第１
遮光膜１１ａと駆動回路１０１、１０４又は外部回路接
続端子１０２との間に絶縁体層を介在させても、駆動回
路１０１、１０４又は外部回路接続端子１０２が第１遮
光膜１１ａから電気的な影響を受ける恐れがあるためで
ある。
タ線駆動回路１０１（サンプルホールド回路１０１Ａ、
データ線側シフトレジスタ１０１Ｂ）、走査線駆動回路
１０４（走査線側シフトレジスタ１０４Ｂ）、及び外部
回路接続端子１０２の直下には、第１遮光膜１１ａを設
けないことが以下の理由により望ましい。導電性を有す
る第１遮光膜１１ａが駆動回路１０１、１０４又は外部
回路接続端子１０２の直下に形成された場合には、第１
遮光膜１１ａと駆動回路１０１、１０４又は外部回路接
続端子１０２との間に絶縁体層を介在させても、駆動回
路１０１、１０４又は外部回路接続端子１０２が第１遮
光膜１１ａから電気的な影響を受ける恐れがあるためで
ある。
【００５９】なお、データ線駆動回路１０１、走査線駆
動回路１０４、外部回路接続端子１０２の直下に第１遮
光膜１１ａを形成しない場合には、これらの領域にも第
１遮光膜１１ａを形成する場合に比較して、第１遮光膜
１１ａの上に形成する絶縁体層の凹凸分布は若干大きく
なるが、データ線駆動回路１０１、走査線駆動回路１０
４、外部回路接続端子１０２の占有面積は、ＴＦＴアレ
イ基板１０の全面積に対して非常に小さいものであるた
め、問題にならない程度である。
動回路１０４、外部回路接続端子１０２の直下に第１遮
光膜１１ａを形成しない場合には、これらの領域にも第
１遮光膜１１ａを形成する場合に比較して、第１遮光膜
１１ａの上に形成する絶縁体層の凹凸分布は若干大きく
なるが、データ線駆動回路１０１、走査線駆動回路１０
４、外部回路接続端子１０２の占有面積は、ＴＦＴアレ
イ基板１０の全面積に対して非常に小さいものであるた
め、問題にならない程度である。
【００６０】ただし、第１遮光膜１１ａを駆動回路１０
１、１０４又は外部回路接続端子１０２の直下に形成し
た場合においても、第１遮光膜１１ａから駆動回路１０
１、１０４又は外部回路接続端子１０２への電気的な影
響が無視できる程度に小さい場合には、駆動回路１０
１、１０４及び外部回路接続端子１０２の直下にも第１
遮光膜１１ａを形成することが望ましく、この場合には
駆動回路１０１、１０４、外部回路接続端子１０２の直
下に第１遮光膜１１ａを形成しない場合に比較して、第
１遮光膜１１ａの上に形成する絶縁体層の凹凸分布をよ
り低減することができる。
１、１０４又は外部回路接続端子１０２の直下に形成し
た場合においても、第１遮光膜１１ａから駆動回路１０
１、１０４又は外部回路接続端子１０２への電気的な影
響が無視できる程度に小さい場合には、駆動回路１０
１、１０４及び外部回路接続端子１０２の直下にも第１
遮光膜１１ａを形成することが望ましく、この場合には
駆動回路１０１、１０４、外部回路接続端子１０２の直
下に第１遮光膜１１ａを形成しない場合に比較して、第
１遮光膜１１ａの上に形成する絶縁体層の凹凸分布をよ
り低減することができる。
【００６１】なお、本実施形態において、画素部の周辺
領域として、図１７の符号３００、４００に示す領域の
拡大平面構造のみを示したが、画素部の周辺領域のその
他の領域についても、図７乃至図９に示したものと同様
の構造を有している。
領域として、図１７の符号３００、４００に示す領域の
拡大平面構造のみを示したが、画素部の周辺領域のその
他の領域についても、図７乃至図９に示したものと同様
の構造を有している。
【００６２】次に、図１０に基づいて、液晶装置の画素
部内の断面構造について説明する。図１０に示すよう
に、液晶装置は、光透過性基板の一例を構成するＴＦＴ
アレイ基板１０と、これに対向配置される透明な対向基
板２０とを備えている。ＴＦＴアレイ基板１０は、例え
ば石英基板からなり、対向基板２０は、例えばガラス基
板や石英基板からなる。ＴＦＴアレイ基板１０には、画
素電極９ａが設けられており、その上側には、ラビング
処理等の所定の配向処理が施された配向膜１６が設けら
れている。画素電極９ａは例えば、ＩＴＯ膜（インジウ
ム・ティン・オキサイド膜）などの透明導電性薄膜から
なる。また配向膜１６は例えば、ポリイミド薄膜などの
有機薄膜からなる。
部内の断面構造について説明する。図１０に示すよう
に、液晶装置は、光透過性基板の一例を構成するＴＦＴ
アレイ基板１０と、これに対向配置される透明な対向基
板２０とを備えている。ＴＦＴアレイ基板１０は、例え
ば石英基板からなり、対向基板２０は、例えばガラス基
板や石英基板からなる。ＴＦＴアレイ基板１０には、画
素電極９ａが設けられており、その上側には、ラビング
処理等の所定の配向処理が施された配向膜１６が設けら
れている。画素電極９ａは例えば、ＩＴＯ膜（インジウ
ム・ティン・オキサイド膜）などの透明導電性薄膜から
なる。また配向膜１６は例えば、ポリイミド薄膜などの
有機薄膜からなる。
【００６３】他方、対向基板２０には、その全面に渡っ
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。
て対向電極（共通電極）２１が設けられており、その下
側には、ラビング処理等の所定の配向処理が施された配
向膜２２が設けられている。対向電極２１は例えば、Ｉ
ＴＯ膜などの透明導電性薄膜からなる。また配向膜２２
は、ポリイミド薄膜などの有機薄膜からなる。
【００６４】ＴＦＴアレイ基板１０には、図１０に示す
ように、各画素電極９ａに隣接する位置に、各画素電極
９ａをスイッチング制御する画素スイッチング用ＴＦＴ
３０が設けられている。
ように、各画素電極９ａに隣接する位置に、各画素電極
９ａをスイッチング制御する画素スイッチング用ＴＦＴ
３０が設けられている。
【００６５】対向基板２０には、更に図１０に示すよう
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。
に、各画素部の開口領域以外の領域に第２遮光膜２３が
設けられている。このため、対向基板２０の側から入射
光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチ
ャネル領域１ａ’やＬＤＤ（Lightly Doped Drain）領
域１ｂ及び１ｃに侵入することはない。更に、第２遮光
膜２３は、コントラストの向上、色材の混色防止などの
機能を有する。
【００６６】このように構成され、画素電極９ａと対向
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２により所
定の配向状態を採る。液晶層５０は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板１０及び２０をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。
電極２１とが対面するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、シール材（図示を省
略）により囲まれた空間に液晶が封入され、液晶層５０
が形成される。液晶層５０は、画素電極９ａからの電界
が印加されていない状態で配向膜１６及び２２により所
定の配向状態を採る。液晶層５０は、例えば一種又は数
種類のネマティック液晶を混合した液晶からなる。シー
ル材は、二つの基板１０及び２０をそれらの周辺で貼り
合わせるための、例えば光硬化性樹脂や熱硬化性樹脂か
らなる接着剤であり、両基板間の距離を所定値とするた
めのグラスファイバー或いはガラスビーズ等のスペーサ
が混入されている。
【００６７】図１０に示すように、画素スイッチング用
ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基
板１０表面の各画素スイッチング用ＴＦＴ３０に対応す
る位置には第１遮光膜１１ａが各々設けられている。こ
こで、第１遮光膜１１ａは、好ましくは不透明な高融点
金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド等から構成される。
ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基
板１０表面の各画素スイッチング用ＴＦＴ３０に対応す
る位置には第１遮光膜１１ａが各々設けられている。こ
こで、第１遮光膜１１ａは、好ましくは不透明な高融点
金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうち
の少なくとも一つを含む、金属単体、合金、金属シリサ
イド等から構成される。
【００６８】このような材料から構成すれば、ＴＦＴア
レイ基板１０上の第１遮光膜１１ａの形成工程の後に行
われる画素スイッチング用ＴＦＴ３０の形成工程におけ
る高温処理により、第１遮光膜１１ａが破壊されたり溶
融しないようにできる。本実施形態においては、ＴＦＴ
アレイ基板１０に第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの戻り光等が画素ス
イッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ
領域１ｂ、１ｃに入射する事態を未然に防ぐことがで
き、光電流の発生によりトランジスタ素子としての画素
スイッチング用ＴＦＴ３０の特性が劣化することはな
い。
レイ基板１０上の第１遮光膜１１ａの形成工程の後に行
われる画素スイッチング用ＴＦＴ３０の形成工程におけ
る高温処理により、第１遮光膜１１ａが破壊されたり溶
融しないようにできる。本実施形態においては、ＴＦＴ
アレイ基板１０に第１遮光膜１１ａが形成されているの
で、ＴＦＴアレイ基板１０の側からの戻り光等が画素ス
イッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ
領域１ｂ、１ｃに入射する事態を未然に防ぐことがで
き、光電流の発生によりトランジスタ素子としての画素
スイッチング用ＴＦＴ３０の特性が劣化することはな
い。
【００６９】また、第１遮光膜１１ａと複数の画素スイ
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶
縁体層）１２が設けられている。第１層間絶縁膜１２
は、画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａを第１遮光膜１１ａから電気的絶縁するために設け
られるものである。更に、第１層間絶縁膜１２は、ＴＦ
Ｔアレイ基板１０の全面に形成されており、第１遮光膜
１１ａパターンの段差を解消するために表面を研磨し、
平坦化処理を施してある。
ッチング用ＴＦＴ３０との間には、第１層間絶縁膜（絶
縁体層）１２が設けられている。第１層間絶縁膜１２
は、画素スイッチング用ＴＦＴ３０を構成する半導体層
１ａを第１遮光膜１１ａから電気的絶縁するために設け
られるものである。更に、第１層間絶縁膜１２は、ＴＦ
Ｔアレイ基板１０の全面に形成されており、第１遮光膜
１１ａパターンの段差を解消するために表面を研磨し、
平坦化処理を施してある。
【００７０】第１層間絶縁膜１２は、例えば、ＮＳＧ
（ノンドープトシリケートガラス）、ＰＳＧ（リンシリ
ケートガラス）、ＢＳＧ（ボロンシリケートガラス）、
ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁
性ガラス又は、酸化シリコン膜、窒化シリコン膜等から
なる。第１層間絶縁膜１２により、第１遮光膜１１ａが
画素スイッチング用ＴＦＴ３０等を汚染する事態を未然
に防ぐこともできる。
（ノンドープトシリケートガラス）、ＰＳＧ（リンシリ
ケートガラス）、ＢＳＧ（ボロンシリケートガラス）、
ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁
性ガラス又は、酸化シリコン膜、窒化シリコン膜等から
なる。第１層間絶縁膜１２により、第１遮光膜１１ａが
画素スイッチング用ＴＦＴ３０等を汚染する事態を未然
に防ぐこともできる。
【００７１】本実施形態では、ゲート絶縁膜２を走査線
３ａに対向する位置から延設して誘電体膜として用い、
半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更
にこれらに対向する容量線３ｂの一部を第２蓄積容量電
極とすることにより、蓄積容量７０が構成されている。
３ａに対向する位置から延設して誘電体膜として用い、
半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更
にこれらに対向する容量線３ｂの一部を第２蓄積容量電
極とすることにより、蓄積容量７０が構成されている。
【００７２】より詳細には、半導体層１ａの高濃度ドレ
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶シリコン層上に形成されるＴＦＴ３０の
ゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、蓄積容量７０は比較的小面積で
大容量の蓄積容量として構成できる。
イン領域１ｅが、データ線６ａ及び走査線３ａの下に延
設されて、同じくデータ線６ａ及び走査線３ａに沿って
伸びる容量線３ｂ部分に絶縁膜２を介して対向配置され
て、第１蓄積容量電極（半導体層）１ｆとされている。
特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸
化により単結晶シリコン層上に形成されるＴＦＴ３０の
ゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶
縁膜とすることができ、蓄積容量７０は比較的小面積で
大容量の蓄積容量として構成できる。
【００７３】更に、蓄積容量７０においては、図６及び
図１０から分かるように、第１遮光膜１１ａは、第２蓄
積容量電極としての容量線３ｂの反対側において第１蓄
積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積
容量電極として対向配置されることにより（図１０の右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。よって、当該液晶装置が持つ、表示画像における
フリッカや焼き付きを防止する機能が向上する。
図１０から分かるように、第１遮光膜１１ａは、第２蓄
積容量電極としての容量線３ｂの反対側において第１蓄
積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積
容量電極として対向配置されることにより（図１０の右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。即ち、本実施形態では、第１蓄積
容量電極１ｆを挟んで両側に蓄積容量が付与されるダブ
ル蓄積容量構造が構築されており、蓄積容量がより増加
する。よって、当該液晶装置が持つ、表示画像における
フリッカや焼き付きを防止する機能が向上する。
【００７４】これらの結果、データ線６ａ下の領域及び
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
走査線３ａに沿って液晶のディスクリネーションが発生
する領域（即ち、容量線３ｂが形成された領域）という
開口領域を外れたスペースを有効に利用して、画素電極
９ａの蓄積容量を増やすことが出来る。
【００７５】本実施形態では特に、第１遮光膜１１ａ
（及びこれに電気的接続された容量線３ｂ）は定電位源
に電気的接続されており、第１遮光膜１１ａ及び容量線
３ｂは、定電位とされる。従って、第１遮光膜１１ａに
対向配置される画素スイッチング用ＴＦＴ３０に対し第
１遮光膜１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。この場合、定電位源とし
ては、当該液晶装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等が挙げられる。このように周
辺回路等の電源を利用すれば、専用の電位配線や外部入
力端子を設ける必要なく、第１遮光膜１１ａ及び容量線
３ｂを定電位にできる。
（及びこれに電気的接続された容量線３ｂ）は定電位源
に電気的接続されており、第１遮光膜１１ａ及び容量線
３ｂは、定電位とされる。従って、第１遮光膜１１ａに
対向配置される画素スイッチング用ＴＦＴ３０に対し第
１遮光膜１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。この場合、定電位源とし
ては、当該液晶装置を駆動するための周辺回路（例え
ば、走査線駆動回路、データ線駆動回路等）に供給され
る負電源、正電源等の定電位源、接地電源、対向電極２
１に供給される定電位源等が挙げられる。このように周
辺回路等の電源を利用すれば、専用の電位配線や外部入
力端子を設ける必要なく、第１遮光膜１１ａ及び容量線
３ｂを定電位にできる。
【００７６】また、図６及び図１０に示したように、本
実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１
ａを設けるのに加えて、コンタクトホール１３を介して
第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに
電気的接続するように構成されている。従って、各第１
遮光膜１１ａが、自段の容量線に電気的接続される場合
と比較して、画素部の開口領域の縁に沿って、データ線
６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成さ
れる領域の他の領域に対する段差が少なくて済む。この
ように画素部の開口領域の縁に沿った段差が少ないと、
当該段差に応じて引き起こされる液晶のディスクリネー
ション（配向不良）を低減できるので、画素部の開口領
域を広げることが可能となる。
実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１
ａを設けるのに加えて、コンタクトホール１３を介して
第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに
電気的接続するように構成されている。従って、各第１
遮光膜１１ａが、自段の容量線に電気的接続される場合
と比較して、画素部の開口領域の縁に沿って、データ線
６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成さ
れる領域の他の領域に対する段差が少なくて済む。この
ように画素部の開口領域の縁に沿った段差が少ないと、
当該段差に応じて引き起こされる液晶のディスクリネー
ション（配向不良）を低減できるので、画素部の開口領
域を広げることが可能となる。
【００７７】また、第１遮光膜１１ａは、前述のように
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止し得、歩留まりを向上させることが可能となる。
直線状に伸びる本線部から突出した突出部にコンタクト
ホール１３が開孔されている。ここで、コンタクトホー
ル１３の開孔箇所としては、縁に近い程、ストレスが縁
から発散される等の理由により、クラックが生じ難いこ
とが判明されている。従ってこの場合、どれだけ突出部
の先端に近づけてコンタクトホール１３を開孔するかに
応じて（好ましくは、マージンぎりぎりまで先端に近づ
けるかに応じて）、製造プロセス中に第１遮光膜１１ａ
にかかる応力が緩和されて、より効果的にクラックを防
止し得、歩留まりを向上させることが可能となる。
【００７８】また、容量線３ｂと走査線３ａとは、同一
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａおよびソース領域１ｄ、ドレイン領域１
ｅ等とは、同一の半導体層１ａからなる。このため、Ｔ
ＦＴアレイ基板１０上に形成される積層構造を単純化で
き、更に、後述の液晶装置の製造方法において、同一の
薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成
でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同
時に形成できる。
のポリシリコン膜からなり、蓄積容量７０の誘電体膜と
ＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜か
らなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネ
ル形成領域１ａおよびソース領域１ｄ、ドレイン領域１
ｅ等とは、同一の半導体層１ａからなる。このため、Ｔ
ＦＴアレイ基板１０上に形成される積層構造を単純化で
き、更に、後述の液晶装置の製造方法において、同一の
薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成
でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同
時に形成できる。
【００７９】更に、図６に示したように、第１遮光膜１
１ａは、走査線３ａに沿って夫々伸延しており、しか
も、データ線６ａに沿った方向に対し複数の縞状に分断
されている。このため、例えば各画素部の開口領域の周
りに一体的に形成された格子状の遮光膜を配設した場合
と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線
３ｂを形成するポリシリコン膜、データ線６ａを形成す
る金属膜、層間絶縁膜等からなる当該液晶装置の積層構
造において、各膜の物性の違いに起因した製造プロセス
中の加熱冷却に伴い発生するストレスが格段に緩和され
る。このため、第１遮光膜１１ａ等におけるクラックの
発生防止や歩留まりの向上が図られる。
１ａは、走査線３ａに沿って夫々伸延しており、しか
も、データ線６ａに沿った方向に対し複数の縞状に分断
されている。このため、例えば各画素部の開口領域の周
りに一体的に形成された格子状の遮光膜を配設した場合
と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線
３ｂを形成するポリシリコン膜、データ線６ａを形成す
る金属膜、層間絶縁膜等からなる当該液晶装置の積層構
造において、各膜の物性の違いに起因した製造プロセス
中の加熱冷却に伴い発生するストレスが格段に緩和され
る。このため、第１遮光膜１１ａ等におけるクラックの
発生防止や歩留まりの向上が図られる。
【００８０】尚、図６では、第１遮光膜１１ａにおける
直線状の本線部分は、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており且つコンタクトホール１３を形成可能なように
容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線３ａと
容量線３ｂとの間にある走査線に沿った長手状の間隙領
域や、走査線３ａと若干重なる位置にまでも、当該第１
遮光膜１１ａを設けてもよい。
直線状の本線部分は、容量線３ｂの直線状の本線部分に
ほぼ重ねられるように形成されているが、第１遮光膜１
１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けら
れており且つコンタクトホール１３を形成可能なように
容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴ
に対する遮光機能及び容量線に対する低抵抗化機能を発
揮可能である。従って、例えば相隣接した走査線３ａと
容量線３ｂとの間にある走査線に沿った長手状の間隙領
域や、走査線３ａと若干重なる位置にまでも、当該第１
遮光膜１１ａを設けてもよい。
【００８１】容量線３ｂと第１遮光膜１１ａとは、第１
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
層間絶縁膜１２に開孔されたコンタクトホール１３を介
して確実に且つ高い信頼性を持って、両者は電気的接続
されているが、このようなコンタクトホール１３は、画
素毎に開孔されても良く、複数の画素からなる画素グル
ープ毎に開孔されても良い。
【００８２】コンタクトホール１３を画素毎に開孔した
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎に或いは
３画素毎に）開孔した場合には、容量線３ｂや第１遮光
膜１１ａのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール１３を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。
場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗
化を促進でき、更に、両者間における冗長構造の度合い
を高められる。他方、コンタクトホール１３を複数の画
素からなる画素グループ毎に（例えば２画素毎に或いは
３画素毎に）開孔した場合には、容量線３ｂや第１遮光
膜１１ａのシート抵抗、駆動周波数、要求される仕様等
を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低
抵抗化及び冗長構造による利益と、多数のコンタクトホ
ール１３を開孔することによる製造工程の複雑化或いは
当該液晶装置の不良化等の弊害とを適度にバランスでき
るので、実践上大変有利である。
【００８３】また、このような画素毎或いは画素グルー
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素部の有効利用を図りつつ、コンタ
クトホール１３の形成によるＴＦＴ３０や他の配線等の
不良化を防ぐことができる。
プ毎に設けられるコンタクトホール１３は、対向基板２
０の側から見てデータ線６ａの下に開孔されている。こ
のため、コンタクトホール１３は、画素部の開口領域か
ら外れており、しかもＴＦＴ３０や第１蓄積容量電極１
ｆが形成されていない第１層間絶縁膜１２の部分に設け
られているので、画素部の有効利用を図りつつ、コンタ
クトホール１３の形成によるＴＦＴ３０や他の配線等の
不良化を防ぐことができる。
【００８４】再び、図１０において、画素スイッチング
用ＴＦＴ３０は、ＬＤＤ（LightlyDoped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。データ線６ａ
は、Ａｌ等の金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線３ａ、
ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８が各々
形成された第２層間絶縁膜４が形成されている。このソ
ース領域１ｂへのコンタクトホール５を介して、データ
線６ａは高濃度ソース領域１ｄに電気的接続されてい
る。更に、データ線６ａ及び第２層間絶縁膜４の上に
は、高濃度ドレイン領域１ｅへのコンタクトホール８が
形成された第３層間絶縁膜７が形成されている。この高
濃度ドレイン領域１ｅへのコンタクトホール８を介し
て、画素電極９ａは高濃度ドレイン領域１ｅに電気的接
続されている。前述の画素電極９ａは、このように構成
された第３層間絶縁膜７の上面に設けられている。尚、
画素電極９ａと高濃度ドレイン領域１ｅとは、データ線
６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン
膜を中継して電気的接続するようにしてもよい。
用ＴＦＴ３０は、ＬＤＤ（LightlyDoped Drain）構造を
有しており、走査線３ａ、該走査線３ａからの電界によ
りチャネルが形成される半導体層１ａのチャネル領域１
ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶
縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領
域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域
（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度
ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えて
いる。高濃度ドレイン領域１ｅには、複数の画素電極９
ａのうちの対応する一つが接続されている。ソース領域
１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述の
ように、半導体層１ａに対し、ｎ型又はｐ型のチャネル
を形成するかに応じて所定濃度のｎ型用又はｐ型用のド
ーパントをドープすることにより形成されている。ｎ型
チャネルのＴＦＴは、動作速度が速いという利点があ
り、画素のスイッチング素子である画素スイッチング用
ＴＦＴ３０として用いられることが多い。データ線６ａ
は、Ａｌ等の金属膜や金属シリサイド等の合金膜などの
遮光性の薄膜から構成されている。また、走査線３ａ、
ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃
度ソース領域１ｄへ通じるコンタクトホール５及び高濃
度ドレイン領域１ｅへ通じるコンタクトホール８が各々
形成された第２層間絶縁膜４が形成されている。このソ
ース領域１ｂへのコンタクトホール５を介して、データ
線６ａは高濃度ソース領域１ｄに電気的接続されてい
る。更に、データ線６ａ及び第２層間絶縁膜４の上に
は、高濃度ドレイン領域１ｅへのコンタクトホール８が
形成された第３層間絶縁膜７が形成されている。この高
濃度ドレイン領域１ｅへのコンタクトホール８を介し
て、画素電極９ａは高濃度ドレイン領域１ｅに電気的接
続されている。前述の画素電極９ａは、このように構成
された第３層間絶縁膜７の上面に設けられている。尚、
画素電極９ａと高濃度ドレイン領域１ｅとは、データ線
６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン
膜を中継して電気的接続するようにしてもよい。
【００８５】画素スイッチング用ＴＦＴ３０は、好まし
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。
くは上述のようにＬＤＤ構造を持つが、低濃度ソース領
域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打
ち込みを行わないオフセット構造を持ってよいし、ゲー
ト電極３ａをマスクとして高濃度で不純物イオンを打ち
込み、自己整合的に高濃度ソース及びドレイン領域を形
成するセルフアライン型のＴＦＴであってもよい。
【００８６】また、画素スイッチング用ＴＦＴ３０のゲ
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
ート電極（走査線３ａ）をソース−ドレイン領域１ｂ及
び１ｅ間に１個のみ配置したシングルゲート構造とした
が、これらの間に２個以上のゲート電極を配置してもよ
い。この際、各々のゲート電極には同一の信号が印加さ
れるようにする。このようにダブルゲート或いはトリプ
ルゲート以上でＴＦＴを構成すれば、チャネルとソース
−ドレイン領域接合部のリーク電流を防止でき、オフ時
の電流を低減することができる。これらのゲート電極の
少なくとも１個をＬＤＤ構造或いはオフセット構造にす
れば、更にオフ電流を低減でき、安定したスイッチング
素子を得ることができる。
【００８７】ここで、一般には、半導体層１ａのチャネ
ル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃ等の単結晶シリコン層は、光が入射するとシリ
コンが有する光電変換効果により光電流が発生してしま
い画素スイッチング用ＴＦＴ３０のトランジスタ特性が
劣化するが、本実施形態では、走査線３ａを上側から覆
うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から
形成されているので、少なくとも半導体層１ａのチャネ
ル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入
射を効果的に防ぐことが出来る。また、前述のように、
画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜
１１ａが設けられているので、少なくとも半導体層１ａ
のチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻
り光の入射を効果的に防ぐことが出来る。
ル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃ等の単結晶シリコン層は、光が入射するとシリ
コンが有する光電変換効果により光電流が発生してしま
い画素スイッチング用ＴＦＴ３０のトランジスタ特性が
劣化するが、本実施形態では、走査線３ａを上側から覆
うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から
形成されているので、少なくとも半導体層１ａのチャネ
ル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入
射を効果的に防ぐことが出来る。また、前述のように、
画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜
１１ａが設けられているので、少なくとも半導体層１ａ
のチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻
り光の入射を効果的に防ぐことが出来る。
【００８８】尚、この実施形態では、相隣接する前段あ
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。
るいは後段の画素に設けられた容量線３ｂと第１遮光膜
１１ａとを接続しているため、最上段あるいは最下段の
画素に対して第１遮光膜１１ａに定電位を供給するため
の容量線３ｂが必要となる。そこで、容量線３ｂの数を
垂直画素数に対して１本余分に設けておくようにすると
良い。
【００８９】（本実施形態のプロセスを用いた電気光学
装置の製造方法）次に、以上のような構成を持つ液晶装
置の製造プロセスについて、図１１から図１５を参照し
て説明する。
装置の製造方法）次に、以上のような構成を持つ液晶装
置の製造プロセスについて、図１１から図１５を参照し
て説明する。
【００９０】尚、図１１から図１５は各工程におけるＴ
ＦＴアレイ基板側の各層を、図１０と同様に、図６のＡ
−Ａ’断面に対応させて示す工程図である。
ＦＴアレイ基板側の各層を、図１０と同様に、図６のＡ
−Ａ’断面に対応させて示す工程図である。
【００９１】図１１の工程（１）に示すように、石英基
板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ2（窒素）等の不活性ガス雰
囲気下、約８５０〜１３００℃、より好ましくは１００
０℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるＴＦＴアレイ基板１０に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にＴ
ＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処
理しておく。
板、ハードガラス等のＴＦＴアレイ基板１０を用意す
る。ここで、好ましくはＮ2（窒素）等の不活性ガス雰
囲気下、約８５０〜１３００℃、より好ましくは１００
０℃の高温でアニール処理し、後に実施される高温プロ
セスにおけるＴＦＴアレイ基板１０に生じる歪みが少な
くなるように前処理しておく。即ち、製造プロセスにお
ける最高温で高温処理される温度に合わせて、事前にＴ
ＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処
理しておく。
【００９２】このように処理されたＴＦＴアレイ基板１
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、１００〜５００ｎｍ程度の層厚、好ましくは約２０
０ｎｍの層厚の遮光層１１を形成する。
０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の
金属や金属シリサイド等の金属合金膜を、スパッタによ
り、１００〜５００ｎｍ程度の層厚、好ましくは約２０
０ｎｍの層厚の遮光層１１を形成する。
【００９３】次に、工程（２）に示すように、フォトリ
ソグラフィにより第１遮光膜１１ａのパターン（図６参
照）に対応するレジストマスク２０７を形成する。この
時、第１遮光膜１１ａのパターンは、図７乃至図９に示
したように、画素部のトランジスタ素子形成領域だけで
なく、シール領域、端子パッド領域等、画素部の周辺領
域にも形成される。
ソグラフィにより第１遮光膜１１ａのパターン（図６参
照）に対応するレジストマスク２０７を形成する。この
時、第１遮光膜１１ａのパターンは、図７乃至図９に示
したように、画素部のトランジスタ素子形成領域だけで
なく、シール領域、端子パッド領域等、画素部の周辺領
域にも形成される。
【００９４】次に、工程（３）に示すように、該レジス
トマスク２０７を介して遮光層１１に対しエッチングを
行うことにより、図６、図７乃至図９に示したようなパ
ターンの第１遮光膜１１ａが形成される。
トマスク２０７を介して遮光層１１に対しエッチングを
行うことにより、図６、図７乃至図９に示したようなパ
ターンの第１遮光膜１１ａが形成される。
【００９５】次に、工程（４）に示すように、該第１遮
光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等に
よりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）
ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、
ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガ
ス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第１層間絶縁膜１２を形成する。この第１
層間絶縁膜１２の層厚は、例えば、約４００〜１０００
ｎｍとする。より好ましくは８００ｎｍ程度とする。
光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等に
よりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）
ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、
ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガ
ス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなど
のシリケートガラス膜、窒化シリコン膜や酸化シリコン
膜等からなる第１層間絶縁膜１２を形成する。この第１
層間絶縁膜１２の層厚は、例えば、約４００〜１０００
ｎｍとする。より好ましくは８００ｎｍ程度とする。
【００９６】本実施形態においては、第１遮光膜１１ａ
が、トランジスタ素子形成領域だけでなく、シール領域
や端子パッド領域といったトランジスタ素子の非形成領
域にも形成されているため、第１層間絶縁膜１２を形成
した後の基板表面（第１層間絶縁膜１２の表面）の凹凸
状態は基板全面にわたってほぼ同じとなっている。
が、トランジスタ素子形成領域だけでなく、シール領域
や端子パッド領域といったトランジスタ素子の非形成領
域にも形成されているため、第１層間絶縁膜１２を形成
した後の基板表面（第１層間絶縁膜１２の表面）の凹凸
状態は基板全面にわたってほぼ同じとなっている。
【００９７】次に、工程（５）に示すように、層間絶縁
膜１２の表面を、グローバルに研磨して平坦化する。研
磨による平坦化の手法としては、例えばＣＭＰ（化学的
機械研磨）法を用いることができる。この工程におい
て、第１層間絶縁膜１２の表面の凹凸状態が基板全面に
わたってほぼ同じとなっているため、研磨レートの面内
均一性が向上し、平坦性に優れた表面が得られる。
膜１２の表面を、グローバルに研磨して平坦化する。研
磨による平坦化の手法としては、例えばＣＭＰ（化学的
機械研磨）法を用いることができる。この工程におい
て、第１層間絶縁膜１２の表面の凹凸状態が基板全面に
わたってほぼ同じとなっているため、研磨レートの面内
均一性が向上し、平坦性に優れた表面が得られる。
【００９８】次に、工程（６）に示すように、基板１０
と単結晶シリコン基板２０６ａとの貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板２０６ａは、厚
さ６００μｍあり、その表面をあらかじめ０．０５〜
０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると
共に、水素イオン（Ｈ+）を例えば加速電圧１００ｋｅ
Ｖ、ドーズ量１０ｅ１６／ｃｍ2にて注入したものであ
る。貼り合わせ工程は、例えば３００℃で２時間の熱処
理によって２枚の基板を直接貼り合わせる方法が採用で
きる。
と単結晶シリコン基板２０６ａとの貼り合わせを行う。
貼り合わせに用いる単結晶シリコン基板２０６ａは、厚
さ６００μｍあり、その表面をあらかじめ０．０５〜
０．８μｍ程度酸化し、酸化膜層２０６ｂを形成すると
共に、水素イオン（Ｈ+）を例えば加速電圧１００ｋｅ
Ｖ、ドーズ量１０ｅ１６／ｃｍ2にて注入したものであ
る。貼り合わせ工程は、例えば３００℃で２時間の熱処
理によって２枚の基板を直接貼り合わせる方法が採用で
きる。
【００９９】次に、工程（７）に示すように、貼り合わ
せた単結晶シリコン基板２０６ａの貼り合わせ面側の酸
化膜２０６ｂと単結晶シリコン層２０６を残したまま、
単結晶シリコン基板２０６ａを基板１０から剥離するた
めの熱処理を行う。この基板の剥離現象は、単結晶シリ
コン基板中に導入された水素イオンによって、単結晶シ
リコン基板の表面近傍のある層でシリコンの結合が分断
されるために生じるものである。例えば、貼り合わせた
２枚の基板を毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、貼り合わせた単結晶シリコン基板２０６ａが基板１
０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程
度の単結晶シリコン層２０６が形成される。なお、基板
１０上に貼り合わされる単結晶シリコン層２０６は、前
に述べた単結晶シリコン基板２０６ａに対して行われる
水素イオン注入の加速電圧を変えることによって５０ｎ
ｍ〜３０００ｎｍまで任意の膜厚で形成することが可能
である。
せた単結晶シリコン基板２０６ａの貼り合わせ面側の酸
化膜２０６ｂと単結晶シリコン層２０６を残したまま、
単結晶シリコン基板２０６ａを基板１０から剥離するた
めの熱処理を行う。この基板の剥離現象は、単結晶シリ
コン基板中に導入された水素イオンによって、単結晶シ
リコン基板の表面近傍のある層でシリコンの結合が分断
されるために生じるものである。例えば、貼り合わせた
２枚の基板を毎分２０℃の昇温速度にて６００℃まで加
熱することにより行うことができる。この熱処理によっ
て、貼り合わせた単結晶シリコン基板２０６ａが基板１
０と分離し、基板１０表面には約２００ｎｍ±５ｎｍ程
度の単結晶シリコン層２０６が形成される。なお、基板
１０上に貼り合わされる単結晶シリコン層２０６は、前
に述べた単結晶シリコン基板２０６ａに対して行われる
水素イオン注入の加速電圧を変えることによって５０ｎ
ｍ〜３０００ｎｍまで任意の膜厚で形成することが可能
である。
【０１００】次に、工程（８）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、図６に示し
た如き所定パターンの半導体層１ａを形成する。即ち、
特にデータ線６ａ下で容量線３ｂが形成される領域及び
走査線３ａに沿って容量線３ｂが形成される領域には、
画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
から延設された第１蓄積容量電極１ｆを形成する。
ソグラフィ工程、エッチング工程等により、図６に示し
た如き所定パターンの半導体層１ａを形成する。即ち、
特にデータ線６ａ下で容量線３ｂが形成される領域及び
走査線３ａに沿って容量線３ｂが形成される領域には、
画素スイッチング用ＴＦＴ３０を構成する半導体層１ａ
から延設された第１蓄積容量電極１ｆを形成する。
【０１０１】次に、工程（９）に示すように、画素スイ
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。
ッチング用ＴＦＴ３０を構成する半導体層１ａと共に第
１蓄積容量電極１ｆを約８５０〜１３００℃の温度、好
ましくは約１０００℃の温度で７２分程度熱酸化するこ
とにより、約６０ｎｍの比較的薄い厚さの熱酸化シリコ
ン膜を形成し、画素スイッチング用ＴＦＴ３０のゲート
絶縁膜２と共に容量形成用のゲート絶縁膜２を形成す
る。この結果、半導体層１ａ及び第１蓄積容量電極１ｆ
の厚さは、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２
の厚さは、約６０ｎｍの厚さとなる。
【０１０２】次に、図１２の工程（１０）に示すよう
に、Ｎチャネルの半導体層１ａに対応する位置にレジス
ト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰな
どのＶ族元素のドーパント３０２を低濃度で（例えば、
Ｐイオンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ2の
ドーズ量にて）ドープする。
に、Ｎチャネルの半導体層１ａに対応する位置にレジス
ト膜３０１を形成し、Ｐチャネルの半導体層１ａにＰな
どのＶ族元素のドーパント３０２を低濃度で（例えば、
Ｐイオンを７０ｋｅＶの加速電圧、２ｅ１１／ｃｍ2の
ドーズ量にて）ドープする。
【０１０３】次に、工程（１１）に示すように、図示を
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ2の
ドーズ量にて）ドープする。
省略するＰチャネルの半導体層１ａに対応する位置にレ
ジスト膜を形成し、Ｎチャネルの半導体層１ａにＢなど
のIII族元素のドーパント３０３を低濃度で（例えば、
Ｂイオンを３５ｋｅＶの加速電圧、１ｅ１２／ｃｍ2の
ドーズ量にて）ドープする。
【０１０４】次に、工程（１２）に示すように、Ｐチャ
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、端部３０４にＰチャネルについて工程（１０）
の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパ
ント３０６、Ｎチャネルについて工程（１１）の約１〜
１０倍のドーズ量のＢなどのIII族元素のドーパント３
０６をドープする。
ネル、Ｎチャネル毎に各半導体層１ａのチャネル領域１
ａ’の端部を除く基板１０の表面にレジスト膜３０５を
形成し、端部３０４にＰチャネルについて工程（１０）
の約１〜１０倍のドーズ量のＰなどのＶ族元素のドーパ
ント３０６、Ｎチャネルについて工程（１１）の約１〜
１０倍のドーズ量のＢなどのIII族元素のドーパント３
０６をドープする。
【０１０５】次に、工程（１３）に示すように、半導体
膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板１０の表面の走査線３ａ（ゲート電極）
に対応する部分にレジスト膜３０７（走査線３ａよりも
幅が広い）を形成し、これをマスクとしてその上からＰ
などのＶ族元素のドーパント３０８を低濃度で（例え
ば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ
2のドーズ量にて）ドープする。
膜１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化
するため、基板１０の表面の走査線３ａ（ゲート電極）
に対応する部分にレジスト膜３０７（走査線３ａよりも
幅が広い）を形成し、これをマスクとしてその上からＰ
などのＶ族元素のドーパント３０８を低濃度で（例え
ば、Ｐイオンを７０ｋｅＶの加速電圧、３ｅ１４／ｃｍ
2のドーズ量にて）ドープする。
【０１０６】次に、図１３の工程（１４）に示すよう
に、第１層間絶縁膜１２に第１遮光膜１１ａに至るコン
タクトホール１３を反応性エッチング、反応性イオンビ
ームエッチング等のドライエッチングにより或いはウエ
ットエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール１３等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール１３等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる次に、工程（１５）
に示すように、減圧ＣＶＤ法等によりポリシリコン層３
を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱
拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオ
ンをポリシリコン膜３の成膜と同時に導入したドープト
シリコン膜を用いてもよい。これにより、ポリシリコン
層３の導電性を高めることができる。
に、第１層間絶縁膜１２に第１遮光膜１１ａに至るコン
タクトホール１３を反応性エッチング、反応性イオンビ
ームエッチング等のドライエッチングにより或いはウエ
ットエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール１３等を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、これらのコンタクトホ
ール１３等をテーパ状にできるので、配線接続時の断線
を防止できるという利点が得られる次に、工程（１５）
に示すように、減圧ＣＶＤ法等によりポリシリコン層３
を３５０ｎｍ程度の厚さで堆積した後、リン（Ｐ）を熱
拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオ
ンをポリシリコン膜３の成膜と同時に導入したドープト
シリコン膜を用いてもよい。これにより、ポリシリコン
層３の導電性を高めることができる。
【０１０７】次に、工程（１６）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図６に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板１
０の裏面に残存するポリシリコンを基板１０の表面をレ
ジスト膜で覆ってエッチングにより除去する。
トマスクを用いたフォトリソグラフィ工程、エッチング
工程等により、図６に示した如き所定パターンの走査線
３ａと共に容量線３ｂを形成する。尚、この後、基板１
０の裏面に残存するポリシリコンを基板１０の表面をレ
ジスト膜で覆ってエッチングにより除去する。
【０１０８】次に、工程（１７）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い（図はＮチャネルの半導体層１ａを示してい
る。）、走査線３ａ（ゲート電極）を拡散マスクとし
て、まずＢなどのIII族元素のドーパント３１０を低濃
度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、
３ｅ１３／ｃｍ2のドーズ量にて）ドープし、Ｐチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い（図はＮチャネルの半導体層１ａを示してい
る。）、走査線３ａ（ゲート電極）を拡散マスクとし
て、まずＢなどのIII族元素のドーパント３１０を低濃
度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電圧、
３ｅ１３／ｃｍ2のドーズ量にて）ドープし、Ｐチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。
【０１０９】続いて、工程（１８）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ２イオンを
９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ2のドーズ量に
て）ドープする。
体層１ａにＰチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、Ｎチャネルの半
導体層１ａに対応する位置をレジスト膜３０９で覆った
状態で、かつ、図示はしていないが走査線３ａよりも幅
の広いマスクでレジスト層をＰチャネルに対応する走査
線３ａ上に形成した状態、同じくＢなどのIII族元素の
ドーパント３１１を高濃度で（例えば、ＢＦ２イオンを
９０ｋｅＶの加速電圧、２ｅ１５／ｃｍ2のドーズ量に
て）ドープする。
【０１１０】次に、図１４の工程（１９）に示すよう
に、半導体層１ａにＮチャネルのＬＤＤ領域を形成する
ために、Ｐチャネルの半導体層１ａに対応する位置をレ
ジスト膜（図示せず）で覆い、走査線３ａ（ゲート電
極）を拡散マスクとして、ＰなどのＶ族元素のドーパン
ト６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加
速電圧、６ｅ１２／ｃｍ2のドーズ量にて）ドープし、
Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃを形成する。
に、半導体層１ａにＮチャネルのＬＤＤ領域を形成する
ために、Ｐチャネルの半導体層１ａに対応する位置をレ
ジスト膜（図示せず）で覆い、走査線３ａ（ゲート電
極）を拡散マスクとして、ＰなどのＶ族元素のドーパン
ト６０を低濃度で（例えば、Ｐイオンを７０ｋｅＶの加
速電圧、６ｅ１２／ｃｍ2のドーズ量にて）ドープし、
Ｎチャネルの低濃度ソース領域１ｂ及び低濃度ドレイン
領域１ｃを形成する。
【０１１１】続いて、工程（２０）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト層６２をＮチャネルに対応
する走査線３ａ上に形成した後、同じくＰなどのＶ族元
素のドーパント６１を高濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、４ｅ１５／ｃｍ2のドーズ量に
て）ドープする。
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト層６２をＮチャネルに対応
する走査線３ａ上に形成した後、同じくＰなどのＶ族元
素のドーパント６１を高濃度で（例えば、Ｐイオンを７
０ｋｅＶの加速電圧、４ｅ１５／ｃｍ2のドーズ量に
て）ドープする。
【０１１２】次に、工程（２１）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の層厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜
４を形成する。第２層間絶縁膜４の層厚は、約５００〜
１５００ｎｍが好ましく、更に８００ｎｍがより好まし
い。
【０１１３】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。
【０１１４】次に、工程（２２）に示すように、データ
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。
【０１１５】次に、図１５の工程（２３）に示すよう
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に工程（２４）に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線６ａを形成する。
に、第２層間絶縁膜４の上に、スパッタ処理等により、
遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属
膜６として、約１００〜７００ｎｍの厚さ、好ましくは
約３５０ｎｍに堆積し、更に工程（２４）に示すよう
に、フォトリソグラフィ工程、エッチング工程等によ
り、データ線６ａを形成する。
【０１１６】次に、工程（２５）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の層厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる第３層間絶縁膜７を形成す
る。第３層間絶縁膜７の層厚は、約５００〜１５００ｎ
ｍが好ましく、更に８００ｎｍがより好ましい。
【０１１７】次に、図１６の工程（２６）に示すよう
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。
に、画素スイッチング用ＴＦＴ３０において、画素電極
９ａと高濃度ドレイン領域１ｅとを電気的接続するため
のコンタクトホール８を、反応性エッチング、反応性イ
オンビームエッチング等のドライエッチングにより形成
する。
【０１１８】次に、工程（２７）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２８）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Ａｌ等の反射率の高い不透明な材料から画素
電極９ａを形成してもよい。
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等
の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆
積し、更に工程（２８）に示すように、フォトリソグラ
フィ工程、エッチング工程等により、画素電極９ａを形
成する。尚、当該液晶装置を反射型の液晶装置に用いる
場合には、Ａｌ等の反射率の高い不透明な材料から画素
電極９ａを形成してもよい。
【０１１９】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図１０参照）が形成される。
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、配向膜１６（図１０参照）が形成される。
【０１２０】他方、図１０に示した対向基板２０につい
ては、ガラス基板等が先ず用意され、第２遮光膜２３及
び後述の周辺見切りとしての第２遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２遮光
膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボン
やＴｉをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
ては、ガラス基板等が先ず用意され、第２遮光膜２３及
び後述の周辺見切りとしての第２遮光膜が、例えば金属
クロムをスパッタした後、フォトリソグラフィ工程、エ
ッチング工程を経て形成される。尚、これらの第２遮光
膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボン
やＴｉをフォトレジストに分散した樹脂ブラックなどの
材料から形成してもよい。
【０１２１】その後、対向基板２０の全面にスパッタ処
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図１０参照）が形成される。
理等により、ＩＴＯ等の透明導電性薄膜を、約５０〜２
００ｎｍの厚さに堆積することにより、対向電極２１を
形成する。更に、対向電極２１の全面にポリイミド系の
配向膜の塗布液を塗布した後、所定のプレティルト角を
持つように且つ所定方向でラビング処理を施すこと等に
より、配向膜２２（図１０参照）が形成される。
【０１２２】最後に、上述のように各層が形成されたＴ
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。
ＦＴアレイ基板１０と対向基板２０とは、配向膜１６及
び２２が対面するようにシール材５２により貼り合わさ
れ、真空吸引等により、両基板間の空間に、例えば複数
種類のネマティック液晶を混合してなる液晶が吸引され
て、所定層厚の液晶層５０が形成される。
【０１２３】（液晶装置の全体構成）以上のように構成
された本実施形態の液晶装置の全体構成を図１７及び図
１８を参照して説明する。尚、図１７は、ＴＦＴアレイ
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図１８は、対向基板
２０を含めて示す図１７のＨ−Ｈ’断面図である。
された本実施形態の液晶装置の全体構成を図１７及び図
１８を参照して説明する。尚、図１７は、ＴＦＴアレイ
基板１０をその上に形成された各構成要素と共に対向基
板２０の側から見た平面図であり、図１８は、対向基板
２０を含めて示す図１７のＨ−Ｈ’断面図である。
【０１２４】図１７において、ＴＦＴアレイ基板１０の
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第２遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び外部回路接続端子１０
２がＴＦＴアレイ基板１０の一辺に沿って設けられてお
り、走査線駆動回路１０４が、この一辺に隣接する２辺
に沿って設けられている。走査線３ａに供給される走査
信号遅延が問題にならない場合には、走査線駆動回路１
０４は片側だけでも良いことは言うまでもない。また、
データ線駆動回路１０１を画面表示領域の辺に沿って両
側に配列してもよい。例えば奇数列のデータ線６ａは画
面表示領域の一方の辺に沿って配設されたデータ線駆動
回路から画像信号を供給し、偶数列のデータ線は前記画
面表示領域の反対側の辺に沿って配設されたデータ線駆
動回路から画像信号を供給するようにしてもよい。この
様にデータ線６ａを櫛歯状に駆動するようにすれば、デ
ータ線駆動回路の占有面積を拡張することができるた
め、複雑な回路を構成することが可能となる。更にＴＦ
Ｔアレイ基板１０の残る一辺には、画面表示領域の両側
に設けられた走査線駆動回路１０４間をつなぐための複
数の配線１０５が設けられており、更に、周辺見切りと
しての第２遮光膜５３の下に隠れてプリチャージ回路を
設けてもよい。また、対向基板２０のコーナー部の少な
くとも１箇所においては、ＴＦＴアレイ基板１０と対向
基板２０との間で電気的導通をとるための導通材１０６
が設けられている。そして、図１８に示すように、図１
７に示したシール材５２とほぼ同じ輪郭を持つ対向基板
２０が当該シール材５２によりＴＦＴアレイ基板１０に
固着されている。
上には、シール材５２がその縁に沿って設けられてお
り、その内側に並行して、例えば第２遮光膜２３と同じ
或いは異なる材料から成る周辺見切りとしての第２遮光
膜５３が設けられている。シール材５２の外側の領域に
は、データ線駆動回路１０１及び外部回路接続端子１０
２がＴＦＴアレイ基板１０の一辺に沿って設けられてお
り、走査線駆動回路１０４が、この一辺に隣接する２辺
に沿って設けられている。走査線３ａに供給される走査
信号遅延が問題にならない場合には、走査線駆動回路１
０４は片側だけでも良いことは言うまでもない。また、
データ線駆動回路１０１を画面表示領域の辺に沿って両
側に配列してもよい。例えば奇数列のデータ線６ａは画
面表示領域の一方の辺に沿って配設されたデータ線駆動
回路から画像信号を供給し、偶数列のデータ線は前記画
面表示領域の反対側の辺に沿って配設されたデータ線駆
動回路から画像信号を供給するようにしてもよい。この
様にデータ線６ａを櫛歯状に駆動するようにすれば、デ
ータ線駆動回路の占有面積を拡張することができるた
め、複雑な回路を構成することが可能となる。更にＴＦ
Ｔアレイ基板１０の残る一辺には、画面表示領域の両側
に設けられた走査線駆動回路１０４間をつなぐための複
数の配線１０５が設けられており、更に、周辺見切りと
しての第２遮光膜５３の下に隠れてプリチャージ回路を
設けてもよい。また、対向基板２０のコーナー部の少な
くとも１箇所においては、ＴＦＴアレイ基板１０と対向
基板２０との間で電気的導通をとるための導通材１０６
が設けられている。そして、図１８に示すように、図１
７に示したシール材５２とほぼ同じ輪郭を持つ対向基板
２０が当該シール材５２によりＴＦＴアレイ基板１０に
固着されている。
【０１２５】以上の液晶装置のＴＦＴアレイ基板１０上
には更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、データ線駆動回路１０１及び走査線駆動回路１０４
をＴＦＴアレイ基板１０の上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺領域に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。また、対向
基板２０の投射光が入射する側及びＴＦＴアレイ基板１
０の出射光が出射する側には各々、例えば、ＴＮ（ツイ
ステッドネマティック）モード、ＳＴＮ（スーパーＴ
Ｎ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）
モード等の動作モードや、ノーマリーホワイトモード／
ノーマリーブラックモードの別に応じて、偏光フィル
ム、位相差フィルム、偏光手段などが所定の方向で配置
される。
には更に、製造途中や出荷時の当該液晶装置の品質、欠
陥等を検査するための検査回路等を形成してもよい。ま
た、データ線駆動回路１０１及び走査線駆動回路１０４
をＴＦＴアレイ基板１０の上に設ける代わりに、例えば
ＴＡＢ（テープオートメイテッドボンディング基板）上
に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の
周辺領域に設けられた異方性導電フィルムを介して電気
的及び機械的に接続するようにしてもよい。また、対向
基板２０の投射光が入射する側及びＴＦＴアレイ基板１
０の出射光が出射する側には各々、例えば、ＴＮ（ツイ
ステッドネマティック）モード、ＳＴＮ（スーパーＴ
Ｎ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）
モード等の動作モードや、ノーマリーホワイトモード／
ノーマリーブラックモードの別に応じて、偏光フィル
ム、位相差フィルム、偏光手段などが所定の方向で配置
される。
【０１２６】以上説明した液晶装置は、例えばカラー液
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板２０に、カラー
フィルタは設けられていない。しかしながら、第２遮光
膜２３の形成されていない画素電極９ａに対向する所定
領域にＲＧＢのカラーフィルタをその保護膜と共に、対
向基板２０上に形成してもよい。このようにすれば、液
晶プロジェクタ以外の直視型や反射型のカラー液晶テレ
ビなどのカラー液晶装置に、上記実施形態の液晶装置を
適用することができる。更に、対向基板２０上に１画素
1個対応するようにマイクロレンズを形成してもよい。
このようにすれば、入射光の集光効率を向上すること
で、明るい液晶装置が実現できる。更にまた、対向基板
２０上に、何層もの屈折率の相違する干渉層を堆積する
ことで、光の干渉を利用して、ＲＧＢ色を作り出すダイ
クロイックフィルタを形成してもよい。このダイクロイ
ックフィルタ付き対向基板によれば、より明るいカラー
液晶装置が実現できる。
晶プロジェクタ（投射型表示装置）に適用される場合に
は、３枚の液晶装置がＲＧＢ用のライトバルブとして各
々用いられ、各パネルには各々ＲＧＢ色分解用のダイク
ロイックミラーを介して分解された各色の光が投射光と
して各々入射されることになる。従って、その場合には
上記実施形態で示したように、対向基板２０に、カラー
フィルタは設けられていない。しかしながら、第２遮光
膜２３の形成されていない画素電極９ａに対向する所定
領域にＲＧＢのカラーフィルタをその保護膜と共に、対
向基板２０上に形成してもよい。このようにすれば、液
晶プロジェクタ以外の直視型や反射型のカラー液晶テレ
ビなどのカラー液晶装置に、上記実施形態の液晶装置を
適用することができる。更に、対向基板２０上に１画素
1個対応するようにマイクロレンズを形成してもよい。
このようにすれば、入射光の集光効率を向上すること
で、明るい液晶装置が実現できる。更にまた、対向基板
２０上に、何層もの屈折率の相違する干渉層を堆積する
ことで、光の干渉を利用して、ＲＧＢ色を作り出すダイ
クロイックフィルタを形成してもよい。このダイクロイ
ックフィルタ付き対向基板によれば、より明るいカラー
液晶装置が実現できる。
【０１２７】以上説明した実施形態における液晶装置で
は、従来と同様に入射光を対向基板２０の側から入射す
ることとしたが、ＴＦＴアレイ基板１０に第１遮光膜１
１ａを設けているので、ＴＦＴアレイ基板１０の側から
入射光を入射し、対向基板２０の側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、ＴＦＴアレイ基板１０の裏面側で
の反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ
−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配
置したり、ＡＲフィルムを貼り付ける必要があった。し
かし、上記の実施形態では、ＴＦＴアレイ基板１０の表
面と半導体層１ａの少なくともチャネル領域１ａ’及び
ＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成
されているため、このようなＡＲ被膜された偏光手段や
ＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのも
のをＡＲ処理した基板を使用する必要が無くなる。従っ
て、上記実施形態によれば、材料コストを削減でき、ま
た偏光手段の貼り付け時に、ごみ、傷等により、歩留ま
りを落とすことがなく大変有利である。また、耐光性が
優れているため、明るい光源を使用したり、偏光ビーム
スプリッタにより偏光変換して、光利用効率を向上させ
ても、光によるクロストーク等の画質劣化を生じない。
は、従来と同様に入射光を対向基板２０の側から入射す
ることとしたが、ＴＦＴアレイ基板１０に第１遮光膜１
１ａを設けているので、ＴＦＴアレイ基板１０の側から
入射光を入射し、対向基板２０の側から出射するように
しても良い。即ち、このように液晶装置を液晶プロジェ
クタに取り付けても、半導体層１ａのチャネル領域１
ａ’及びＬＤＤ領域１ｂ、１ｃに光が入射することを防
ぐことが出来、高画質の画像を表示することが可能であ
る。ここで、従来は、ＴＦＴアレイ基板１０の裏面側で
の反射を防止するために、反射防止用のＡＲ（Ａｎｔｉ
−ｒｅｆｌｅｃｔｉｏｎ）被膜された偏光手段を別途配
置したり、ＡＲフィルムを貼り付ける必要があった。し
かし、上記の実施形態では、ＴＦＴアレイ基板１０の表
面と半導体層１ａの少なくともチャネル領域１ａ’及び
ＬＤＤ領域１ｂ、１ｃとの間に第１遮光膜１１ａが形成
されているため、このようなＡＲ被膜された偏光手段や
ＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのも
のをＡＲ処理した基板を使用する必要が無くなる。従っ
て、上記実施形態によれば、材料コストを削減でき、ま
た偏光手段の貼り付け時に、ごみ、傷等により、歩留ま
りを落とすことがなく大変有利である。また、耐光性が
優れているため、明るい光源を使用したり、偏光ビーム
スプリッタにより偏光変換して、光利用効率を向上させ
ても、光によるクロストーク等の画質劣化を生じない。
【０１２８】（電子機器）上記の実施形態の液晶装置を
用いた電子機器の一例として、投射型表示装置の構成に
ついて、図１９を参照して説明する。図１９において、
投射型表示装置１１００は、上述した液晶装置を３個用
意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び
９６２Ｂとして用いた投射型液晶装置の光学系の概略構
成図を示す。本例の投射型表示装置の光学系には、前述
した光源装置９２０と、均一照明光学系９２３が採用さ
れている。そして、投射型表示装置は、この均一照明光
学系９２３から出射される光束Ｗを赤（Ｒ）、緑
（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離
光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手
段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９
２５Ｂと、変調された後の色光束を再合成する色合成手
段としての色合成プリズム９１０と、合成された光束を
投射面１００の表面に拡大投射する投射手段としての投
射レンズユニット９０６を備えている。また、青色光束
Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７
をも備えている。
用いた電子機器の一例として、投射型表示装置の構成に
ついて、図１９を参照して説明する。図１９において、
投射型表示装置１１００は、上述した液晶装置を３個用
意し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び
９６２Ｂとして用いた投射型液晶装置の光学系の概略構
成図を示す。本例の投射型表示装置の光学系には、前述
した光源装置９２０と、均一照明光学系９２３が採用さ
れている。そして、投射型表示装置は、この均一照明光
学系９２３から出射される光束Ｗを赤（Ｒ）、緑
（Ｇ）、青（Ｂ）に分離する色分離手段としての色分離
光学系９２４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手
段としての３つのライトバルブ９２５Ｒ、９２５Ｇ、９
２５Ｂと、変調された後の色光束を再合成する色合成手
段としての色合成プリズム９１０と、合成された光束を
投射面１００の表面に拡大投射する投射手段としての投
射レンズユニット９０６を備えている。また、青色光束
Ｂを対応するライトバルブ９２５Ｂに導く導光系９２７
をも備えている。
【０１２９】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。
【０１３０】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。
【０１３１】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。
【０１３２】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。
【０１３３】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。一方、青
色光束Ｂは、導光系９２７を介して対応するライトバル
ブ９２５Ｂに導かれ、ここにおいて、同様に画像情報に
応じて変調が施される。尚、本例のライトバルブ９２５
Ｒ、９２５Ｇ、９２５Ｂは、それぞれさらに入射側偏光
手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出射側偏光手段
９６１Ｒ、９６１Ｇ、９６１Ｂと、これらの間に配置さ
れた液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂとからなる
液晶ライトバルブである。
【０１３４】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。
【０１３５】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。
【０１３６】本例では、液晶装置９６２Ｒ、９６２Ｇ、
９６２Ｂには、ＴＦＴの下側に遮光層が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
ＴＦＴアレイ基板の側から入射しても、画素電極のスイ
ッチング用のＴＦＴのチャネルに対する遮光を十分に行
うことができる。
９６２Ｂには、ＴＦＴの下側に遮光層が設けられている
ため、当該液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂから
の投射光に基づく液晶プロジェクタ内の投射光学系によ
る反射光、投射光が通過する際のＴＦＴアレイ基板の表
面からの反射光、他の液晶装置から出射した後に投射光
学系を突き抜けてくる投射光の一部等が、戻り光として
ＴＦＴアレイ基板の側から入射しても、画素電極のスイ
ッチング用のＴＦＴのチャネルに対する遮光を十分に行
うことができる。
【０１３７】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。
【０１３８】また、本実施形態では、戻り光によるＴＦ
Ｔのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこ
で、図１９に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼
り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂ
は集光レンズ９５３、９４５、９４４に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
Ｔのチャネル領域への影響を抑えることができるため、
液晶装置に直接戻り光防止処理を施した偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂを貼り付けなくてもよい。そこ
で、図１９に示されるように、偏光手段を液晶装置から
離して形成、より具体的には、一方の偏光手段９６１
Ｒ、９６１Ｇ、９６１Ｂはプリズムユニット９１０に貼
り付け、他方の偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂ
は集光レンズ９５３、９４５、９４４に貼り付けること
が可能である。このように、偏光手段をプリズムユニッ
トあるいは集光レンズに貼り付けることにより、偏光手
段の熱は、プリズムユニットあるいは集光レンズで吸収
されるため、液晶装置の温度上昇を防止することができ
る。
【０１３９】また、図示を省略するが、液晶装置と偏光
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。
手段とを離間形成することにより、液晶装置と偏光手段
との間には空気層ができるため、冷却手段を設け、液晶
装置と偏光手段との間に冷風等の送風を送り込むことに
より、液晶装置の温度上昇をさらに防ぐことができ、液
晶装置の温度上昇による誤動作を防ぐことができる。
【図１】本発明の電気光学装置の基本構造を示す断面図
である。
である。
【図２】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その１）である。
を追って示す工程図（その１）である。
【図３】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その２）である。
を追って示す工程図（その２）である。
【図４】図１に示した電気光学装置の製造プロセスを順
を追って示す工程図（その３）である。
を追って示す工程図（その３）である。
【図５】液晶装置の一実施形態における画像形成領域を
構成するマトリクス状の複数の画素に設けられた各種素
子、配線等の等価回路図である。
構成するマトリクス状の複数の画素に設けられた各種素
子、配線等の等価回路図である。
【図６】液晶装置の一実施形態におけるデータ線、走査
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。
線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板
の相隣接する複数の画素群の平面図である。
【図７】液晶装置の一実施形態におけるＴＦＴアレイ基
板において、画素部の周辺領域の構造を示す平面図であ
る。
板において、画素部の周辺領域の構造を示す平面図であ
る。
【図８】液晶装置の一実施形態におけるＴＦＴアレイ基
板において、画素部の周辺領域の構造を示す平面図であ
る。
板において、画素部の周辺領域の構造を示す平面図であ
る。
【図９】液晶装置の一実施形態におけるＴＦＴアレイ基
板において、画素部の周辺領域の構造を示す平面図であ
る。
板において、画素部の周辺領域の構造を示す平面図であ
る。
【図１０】図６のＡ−Ａ’断面図である。
【図１１】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。
追って示す工程図（その１）である。
【図１２】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その２）である。
追って示す工程図（その２）である。
【図１３】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その３）である。
追って示す工程図（その３）である。
【図１４】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その４）である。
追って示す工程図（その４）である。
【図１５】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その５）である。
追って示す工程図（その５）である。
【図１６】液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その６）である。
追って示す工程図（その６）である。
【図１７】液晶装置の一実施形態におけるＴＦＴアレイ
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。
基板をその上に形成された各構成要素と共に対向基板の
側から見た平面図である。
【図１８】図１６のＨ−Ｈ’断面図である。
【図１９】液晶装置を用いた電子機器の一例である投射
型表示装置の構成図である。
型表示装置の構成図である。
１ａ…半導体層 １ａ’…チャネル領域 １ｂ…低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ…低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ…高濃度ソース領域 １ｅ…高濃度ドレイン領域 １０…ＴＦＴアレイ基板 １１ａ…第１遮光膜 １２…第１層間絶縁膜 ２０２…光透過性基板 ２０４…遮光層 ２０５…絶縁体層 ２０５…単結晶シリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１９Ｂ 21/336 ６２７Ｄ
Claims (13)
- 【請求項１】 光透過性基板の一方面に遮光層を形成す
る工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層によりトランジスタ素子を形成す
る工程とを具備する電気光学装置の製造方法であって、 前記パターニングされた遮光層は、前記トランジスタ素
子に対向する領域及び前記トランジスタ素子の周辺領域
に配置されてなることを特徴とする電気光学装置の製造
方法。 - 【請求項２】 前記光透過性基板は対向基板とシール材
により貼り合わされてなり、前記周辺領域は、前記シー
ル材に対向する領域であることを特徴とする請求項１に
記載の電気光学装置の製造方法。 - 【請求項３】 前記光透過性基板上に形成された絶縁体
層を平坦化する工程では、化学的機械研磨法を用いるこ
とを特徴とする請求項１又は２に記載の電気光学装置の
製造方法。 - 【請求項４】 光透過性基板の一方面に形成され，パタ
ーニングが施された遮光層と、 前記パターニングされた遮光層上に形成され、平坦化処
理された絶縁体層と、前記平坦化された絶縁体層上に形
成されたスイッチング素子とを具備する電気光学装置に
おいて、 前記パターニングされた遮光層が、前記トランジスタ素
子に対向する領域及び前記トランジスタ素子の周辺領域
に設けられていることを特徴とする電気光学装置。 - 【請求項５】 前記トランジスタ素子の形成されない領
域に設けられた遮光層パターンは、前記トランジスタ素
子の設けられた領域に形成されたパターンを２次元方向
に繰り返し展開されて成ることを特徴とする請求項４に
記載の電気光学装置。 - 【請求項６】 前記光透過性基板が石英からなり、前記
遮光層が高融点金属または高融点金属の珪素化合物から
なることを特徴とする請求項４または５に記載の電気光
学装置。 - 【請求項７】 透明基板上に、画素電極と前記画素電極
に接続されたトランジスタとがマトリクス状に形成され
た表示領域と、前記表示領域の周辺領域に配置された駆
動回路及び外部回路から信号を入力するための外部回路
接続端子とを有する電気光学装置の製造方法であって、 前記透明基板上に遮光層を形成する工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層により前記トランジスタを形成す
る工程とを有し、 前記パターニングされた遮光層は、前記トランジスタ及
び前記周辺領域に配置されてなり、 前記周辺領域における遮光層は前記駆動回路に対向して
する配置されてなることを特徴とする電気光学装置の製
造方法。 - 【請求項８】 前記パターニングされた遮光層は、前記
外部回路接続端子に対向する領域に配置されてなること
を特徴とする請求項７に記載の電気光学装置の製造方
法。 - 【請求項９】 透明基板上に、画素電極と前記画素電極
に接続されたトランジスタとがマトリクス状に形成され
た表示領域と、前記表示領域の周辺領域に配置された駆
動回路及び外部回路から信号を入力するための外部回路
接続端子とを有する電気光学装置の製造方法であって、 前記透明基板上に遮光層を形成する工程と、 前記遮光層をパターニングする工程と、 前記パターニングされた遮光層上に絶縁体層を形成する
工程と、 前記絶縁体層を平坦化する工程と、 前記平坦化された絶縁体層表面に単結晶シリコン層を貼
り合わせる工程と、 前記単結晶シリコン層により前記トランジスタを形成す
る工程とを有し、 前記パターニングされた遮光層は、前記トランジスタ及
び前記周辺領域に配置されてなり、前記周辺領域におけ
る遮光層は、前記駆動回路及び前記外部回路接続端子の
周辺には配置されてなり、前記駆動回路に対向する領域
には配置されていないことを特徴とする電気光学装置の
製造方法。 - 【請求項１０】 前記絶縁体層を平坦化する工程は、化
学的機会研磨法を用いることを特徴とする請求項７乃至
請求項９のいずれかに記載の電気光学装置の製造方法。 - 【請求項１１】 前記トランジスタに対向する領域に配
置された遮光層の形状と、前記表示領域の周辺に配置さ
れた遮光層の形状は、ほぼ同じ形状であることを特徴と
する請求項７に記載の電気光学装置の製造方法。 - 【請求項１２】 前記光透過性基板の単結晶シリコン層
が形成された面と対向するように配置された他の光透過
性基板と、 これら２枚の光透過性基板の間に挟持され、前記トラン
ジスタ素子領域に形成されたスイッチング素子により駆
動される液晶とを更に具備することを特徴とする請求項
４、５または６に記載の電気光学装置。 - 【請求項１３】 光源と、 前記光源から出射される光が入射されて画像情報に対応
した変調を施す、請求項１２に記載の電気光学装置と、 前記電気光学装置により変調された光を投射する投射手
段とを具備することを特徴とする電子機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/610,879 US6358759B1 (en) | 1999-07-16 | 2000-07-06 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
| TW089113779A TW502448B (en) | 1999-07-16 | 2000-07-11 | Method for manufacturing electro-optical device, electro-optical device, and electronic equipment |
| CNB001318942A CN100359673C (zh) | 1999-07-16 | 2000-07-15 | 电光学装置的制造方法，电光学装置及电子机器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-203636 | 1999-07-16 | ||
| JP20363699 | 1999-07-16 | ||
| JP2000207079A JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001092372A true JP2001092372A (ja) | 2001-04-06 |
| JP3575402B2 JP3575402B2 (ja) | 2004-10-13 |
Family
ID=26514037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207079A Expired - Fee Related JP3575402B2 (ja) | 1999-07-16 | 2000-07-07 | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6358759B1 (ja) |
| JP (1) | JP3575402B2 (ja) |
| CN (1) | CN100359673C (ja) |
| TW (1) | TW502448B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1288703A2 (en) | 2001-08-27 | 2003-03-05 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
| JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| JP2006053169A (ja) * | 2004-07-15 | 2006-02-23 | Optrex Corp | 液晶表示素子 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367845B1 (ko) * | 2000-06-07 | 2003-01-10 | 삼성전자 주식회사 | 액정표시장치의 조명 방법, 이를 구현시키기 위한액정표시장치의 백라이트 어셈블리 및 이를 채용한액정표시장치 |
| US6509616B2 (en) * | 2000-09-29 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| US7232714B2 (en) * | 2001-11-30 | 2007-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| ES2666643T3 (es) * | 2003-11-05 | 2018-05-07 | E Ink Corporation | Medio electroforético para pantallas electro-ópticas |
| CN100388490C (zh) * | 2004-10-22 | 2008-05-14 | 中华映管股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| JP4486043B2 (ja) * | 2004-12-30 | 2010-06-23 | 東部エレクトロニクス株式会社 | Ｃｍｏｓイメージセンサー及びその製造方法 |
| CN101022085B (zh) * | 2007-03-12 | 2010-10-27 | 友达光电股份有限公司 | 半导体元件及其制作方法 |
| US8633051B2 (en) * | 2009-08-24 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| TWI440926B (zh) | 2010-12-31 | 2014-06-11 | Hongda Liu | 液晶顯示裝置 |
| GB2517489A (en) * | 2013-08-23 | 2015-02-25 | Plastic Logic Ltd | Planarisation Layers |
| KR102049793B1 (ko) * | 2013-11-15 | 2020-01-08 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치 |
| CN103995395B (zh) * | 2014-05-16 | 2018-03-09 | 深圳莱宝高科技股份有限公司 | 一种液晶显示屏及制造方法 |
| CN104035218B (zh) * | 2014-05-21 | 2017-04-19 | 京东方科技集团股份有限公司 | 一种阵列基板及数据线断线的修复方法 |
| CN105510999B (zh) * | 2016-01-28 | 2019-05-28 | 京东方科技集团股份有限公司 | 减反射结构及其制造方法、显示器及其制造方法 |
| KR102464900B1 (ko) * | 2016-05-11 | 2022-11-09 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN107507853B (zh) * | 2017-08-31 | 2021-10-26 | 上海天马微电子有限公司 | 一种有机发光显示面板、其制作方法及显示装置 |
| US10374034B1 (en) | 2018-05-21 | 2019-08-06 | International Business Machines Corporation | Undercut control in isotropic wet etch processes |
| US11036069B2 (en) * | 2019-03-18 | 2021-06-15 | Cisco Technology, Inc. | Optical modulator using monocrystalline and polycrystalline silicon |
| CN112786618B (zh) * | 2019-11-06 | 2023-06-13 | 群创光电股份有限公司 | 半导体装置 |
| US11488985B2 (en) * | 2019-11-06 | 2022-11-01 | Innolux Corporation | Semiconductor device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0824193B2 (ja) * | 1990-10-16 | 1996-03-06 | 工業技術院長 | 平板型光弁駆動用半導体装置の製造方法 |
| TW214603B (en) * | 1992-05-13 | 1993-10-11 | Seiko Electron Co Ltd | Semiconductor device |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JP3531415B2 (ja) | 1997-04-22 | 2004-05-31 | セイコーエプソン株式会社 | Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル |
| DE69836216T2 (de) * | 1997-12-09 | 2007-08-30 | Seiko Epson Corp. | Herstellungsverfahren einer elektrooptischen Vorrichtung |
| US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
-
2000
- 2000-07-06 US US09/610,879 patent/US6358759B1/en not_active Expired - Lifetime
- 2000-07-07 JP JP2000207079A patent/JP3575402B2/ja not_active Expired - Fee Related
- 2000-07-11 TW TW089113779A patent/TW502448B/zh not_active IP Right Cessation
- 2000-07-15 CN CNB001318942A patent/CN100359673C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003142664A (ja) * | 2001-08-23 | 2003-05-16 | Seiko Epson Corp | 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器 |
| JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| EP1288703A2 (en) | 2001-08-27 | 2003-03-05 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
| EP1288703A3 (en) * | 2001-08-27 | 2004-01-28 | Seiko Epson Corporation | Electric optical apparatus and manufacturing of the same, projection display, and electronic instrument |
| US6900861B2 (en) | 2001-08-27 | 2005-05-31 | Seiko Epson Corporation | Electric optical apparatus using a composite substrate formed by bonding a semiconductor substrate and manufacturing method of the same, projection display, and electronic instrument |
| JP2006053169A (ja) * | 2004-07-15 | 2006-02-23 | Optrex Corp | 液晶表示素子 |
| JP4603310B2 (ja) * | 2004-07-15 | 2010-12-22 | オプトレックス株式会社 | 液晶表示素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6358759B1 (en) | 2002-03-19 |
| CN1295343A (zh) | 2001-05-16 |
| CN100359673C (zh) | 2008-01-02 |
| TW502448B (en) | 2002-09-11 |
| JP3575402B2 (ja) | 2004-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
| JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP3684578B2 (ja) | 液晶装置および電子機器 | |
| JP3909583B2 (ja) | 電気光学装置の製造方法 | |
| JP4092851B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
| KR100454515B1 (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
| JP3997682B2 (ja) | 電気光学装置の製造方法及び電気光学装置 | |
| JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
| JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
| JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
| JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
| JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP3769970B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JP3680848B2 (ja) | 薄膜トランジスタを用いた基板、液晶装置、及び電子機器 | |
| JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
| JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
| JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
| JP4792694B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置、電子機器 | |
| JP2004102256A (ja) | 電気光学装置及び電子機器 | |
| JP2002353464A (ja) | 電気光学装置、その製造方法及び電子機器 | |
| JP4222323B2 (ja) | 液晶装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040213 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |