JP4126912B2 - 電気光学装置及びその製造方法並びに電子機器 - Google Patents
電気光学装置及びその製造方法並びに電子機器 Download PDFInfo
- Publication number
- JP4126912B2 JP4126912B2 JP2002004942A JP2002004942A JP4126912B2 JP 4126912 B2 JP4126912 B2 JP 4126912B2 JP 2002004942 A JP2002004942 A JP 2002004942A JP 2002004942 A JP2002004942 A JP 2002004942A JP 4126912 B2 JP4126912 B2 JP 4126912B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- substrate
- light
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 52
- 239000000758 substrate Substances 0.000 claims description 411
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 252
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 252
- 239000010410 layer Substances 0.000 claims description 208
- 239000004065 semiconductor Substances 0.000 claims description 137
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 119
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 93
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 68
- 239000011229 interlayer Substances 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 239000003870 refractory metal Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 230000003287 optical effect Effects 0.000 claims description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000005611 electricity Effects 0.000 claims 1
- 239000012212 insulator Substances 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 description 695
- 239000004973 liquid crystal related substance Substances 0.000 description 83
- 239000003990 capacitor Substances 0.000 description 58
- 239000012535 impurity Substances 0.000 description 57
- 108091006146 Channels Proteins 0.000 description 48
- 238000005530 etching Methods 0.000 description 34
- 238000003860 storage Methods 0.000 description 32
- 230000008569 process Effects 0.000 description 30
- 238000002834 transmittance Methods 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 18
- 238000007254 oxidation reaction Methods 0.000 description 18
- 230000006866 deterioration Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 238000005070 sampling Methods 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 230000001590 oxidative effect Effects 0.000 description 12
- 239000010453 quartz Substances 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000005368 silicate glass Substances 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- -1 hydrogen ions Chemical class 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 238000005286 illumination Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004988 Nematic liquid crystal Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004040 coloring Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007888 film coating Substances 0.000 description 2
- 238000009501 film coating Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 239000000382 optic material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910021426 porous silicon Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910019142 PO4 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Projection Apparatus (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Optical Elements Other Than Lenses (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の液晶装置等の、支持基板上に画素スイッチング用のトランジスタ素子が形成されてなる電気光学装置及びその製造方法、並びにこのような電気光学装置を備えてなる電子機器の技術分野に属する。
【0002】
【背景技術】
例えば、TFTアクティブマトリクス駆動方式の電気光学装置では、各画素に設けられた画素スイッチング用の薄膜トランジスタ(以下適宜、TFT(Thin Film Transistor)と称す)のチャネル領域に入射光が照射されると、光による励起で光リーク電流が発生してTFTの特性が変化してしまう。特に、プロジェクタにおけるライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはTFTアレイ基板上においてTFTの上を通過すると共にAl(アルミニウム)等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成されている。
【0003】
そして特に、TFTアレイ基板上におけるTFTの下側にも、例えば高融点金属からなる遮光膜を設けることがある。このようにTFTの下側にも遮光膜を設ければ、TFTアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光などの戻り光が、当該電気光学装置のTFTに入射するのを未然に防ぐことができる。
【0004】
【発明が解決しようとする課題】
しかしながら、本願発明者の研究によれば、TFTの下側に形成される、高融点金属等からなる遮光膜は、製造中及び製品完成後の使用中に、経時的に酸化が進行する傾向がある。そして、係る遮光膜において、このような酸化が進行すると、酸化の度合いに応じて、光透過率が上昇することが判明しており、酸化が進むと遮光膜本来の機能を十分に発揮し得ないという問題点ある。例えば、このような高融点金属からなる遮光膜をTFTの下側に備えた形式のTFTアレイ基板に対して、酸素15%且つ水分85%の常圧酸化を行なうと、膜厚800nm程度の酸化シリコン膜からなる保護絶縁膜で覆っても膜厚200nm程度の遮光膜が完全に酸化されてしまう事例も確認されている。
【0005】
更に、本願発明者の研究によれば、このようにTFTを構成する半導体層のチャネル領域の下側に高融点金属等からなる遮光膜を配置すると、この半導体層における遮光膜によるコンタミネーション(不純物の拡散による汚染等)も問題となる。即ち、このような遮光膜を設けない場合と比べて、半導体層に浸入する不純物が増加する事例も確認されており、これによりTFTのトランジスタ特性が劣化するという問題点もある。
【0006】
本発明は上述の問題点に鑑みなされたものであり、遮光膜を用いることで耐光性に優れると共にこの遮光膜の酸化による遮光性能低下を低減可能であり、更に、この遮光膜による半導体層等へのコンタミネーションによる悪影響を低減可能であり、明るく高品位の画像表示が可能な電気光学装置及びその製造方法、並びにそのような電気光学装置を備えてなる電子機器を提供することを課題とする。
【0007】
【課題を解決するための手段】
本発明の電気光学装置は上記課題を解決するために、支持基板上に、画素電極と、該画素電極と電気的に接続されておりチャネル領域を含む半導体層を有するトランジスタ素子と、該トランジスタ素子と電気的に接続された配線と、少なくとも前記チャネル領域を前記支持基板側から覆う遮光膜と、該遮光膜と前記半導体層との間に配置されると共に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部とを備え、前記絶縁部は、層間絶縁膜を介して前記遮光膜に対向している。
【0008】
本発明の電気光学装置によれば、配線に走査信号、画像信号等を供給することで、トランジスタ素子により画素電極をスイッチング制御可能となり、アクティブマトリクス駆動が可能となる。このような動作中に、仮にトランジスタ素子を構成する半導体層のチャネル領域に前述の戻り光が入射すると光リーク電流の発生でトランジスタ特性が変化してしまうが、本発明では、半導体層のうち少なくとも光入射領域或いは画像表示領域(即ち支持基板上における、周辺領域等を除く、画像表示に関与する入射光が反射或いは透過する領域)におけるチャネル領域の下側には、遮光膜が設けられているので、このような戻り光に起因する光リーク電流の発生を効果的に防止できる。
また、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部は、例えば酸化シリコン膜等の層間絶縁膜を介して遮光膜に対向しているので、酸素や水分などの酸化種を、遮光膜から離間した位置において、ある程度遮断できる。
【0009】
そして本発明では、遮光膜と半導体層との間及び支持基板と遮光膜との間のうち少なくとも一方の間に、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部が配置されている。係る窒化シリコン膜又は窒化酸化シリコン膜は、支持基板上の積層構造内に作り込まれる層間絶縁膜の典型例である酸化シリコン膜や、支持基板上の積層構造を構成する他の各種絶縁膜、各種導電膜、各種半導体膜等と比べて、緻密に形成可能であり、酸素や水分などの酸化種の透過率を顕著に低くできる。即ち、酸素や水分などの酸化種は、絶縁部をなす緻密な窒化シリコン膜又は窒化酸化シリコン膜を透過し難いので、遮光膜に殆ど到達できなくなる。従って、支持基板におけるトランジスタ素子等が形成された表面側や支持基板上に構築された積層構造中の界面から当該電気光学装置の動作中や製造中に酸素や水分などの酸化種が浸入しても、或いは、その製造中に支持基板上に成膜される各種導電膜、各種縁膜膜、各種半導体膜等の中に酸素や水分などの酸化種が取り込まれても、当該電気光学装置の製造中や動作中に、このような酸素や水分などの酸化種の全量うち遮光膜に至る量を、係る緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部により低減できる。よって、当該電気光学装置の動作中や製造中に、遮光膜が酸化するのを効果的に阻止できる。従って、遮光膜における酸化による光透過率の上昇、即ち遮光性能の低下を回避でき、トランジスタ素子における高性能を維持可能となる。
【0010】
特に遮光膜と半導体層との間に、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を配置する構成とすれば、例えば高融点金属膜等からなる遮光膜から不純物が半導体層に拡散するコンタミネーションを効果的に阻止することも可能となる。即ち、遮光膜からの不純物は、絶縁部をなす緻密な窒化シリコン膜又は窒化酸化シリコン膜を透過し難いので、半導体層に殆ど到達できなくなる。従って、半導体層における遮光膜からのコンタミネーションによるトランジスタ素子の特性劣化を防止することも可能となる。
【0011】
以上の結果、本発明の電気光学装置よれば、最終的には、高品位の画像表示を長期に亘って行なうことが可能となる。
【0012】
加えて、酸化による遮光膜の遮光性能の低下を見込んで遮光膜の膜厚を必要以上に厚く形成する必要がなくなる。
【0013】
尚、当該電気光学装置を透過型とする場合には、支持基板として光透過性のものを用いればよい。
【0014】
本発明の電気光学装置の一態様では、前記絶縁部は、多層構造を有する。
【0015】
この態様によれば、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を多層構造にすることで、絶縁部における酸素や水分などの酸化種を遮断する能力を、より高めることも可能となる。従って、遮光膜の酸化や遮光膜によるコンタミネーションを、より効果的に防止することも可能となる。
【0016】
この態様では、前記積層構造は、前記窒化シリコン膜又は窒化酸化シリコン膜と、前記窒化シリコン膜又は窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜とを含んでなるように構成してもよい。
【0017】
このように構成すれば、窒化シリコン膜又は窒化酸化シリコン膜と、これに重ねて成膜された酸化シリコン膜との積層体により、絶縁部における酸素や水分などの酸化種を遮断する能力を、より一層高めることも可能となる。更に例えば、二つの窒化シリコン膜又は窒化酸化シリコン膜により酸化シリコン膜を挟持する積層構造や、二つの酸化シリコン膜により、窒化シリコン膜又は窒化酸化シリコン膜を挟持する積層構造など、三つ以上の膜を用いて積層構造を構築することも可能である。
【0018】
尚、絶縁部は、窒化シリコン膜のみ或いは窒化酸化シリコン膜のみというように、単一層構造を有してもよい。
【0019】
本発明の電気光学装置の一態様では、前記絶縁部は、前記遮光膜に密着している。
【0020】
この態様によれば、緻密な窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部は、遮光膜の上面、下面又は両面、或いは端や縁に密着しているので、他の層間絶縁膜等に含まれる酸素や水分などの酸化種が遮光膜に至る可能性を低減できる。
【0023】
本発明の電気光学装置の他の態様では、前記遮光膜は、所定形状の平面パターンを有しており、前記絶縁部は、前記遮光膜を完全に覆う形状の平面パターンを有すると共に前記絶縁部の縁は平面的に見て前記遮光膜の縁から離れている。
【0024】
この態様によれば、例えば、格子状、ストライプ状、島状などの所定形状の平面パターンを有する遮光膜により、半導体層の少なくともチャネル領域を下側から遮光することができる。そして、絶縁部は、係る遮光膜を完全に覆う、例えば遮光膜よりも一回り大きい格子状、ストライプ状、島状などの形状の平面パターンを有しており、絶縁部の縁は平面的に見て遮光膜の縁から離れている。従って、絶縁部は、支持基板上において上側又は下側から若しくは両側から立体的に遮光膜を覆うことが可能となり、遮光膜に酸素や水分など酸化種が至る可能性を更に低減できる。
【0025】
尚、絶縁部は、遮光膜の平面パターンとは無関係に、支持基板のほぼ一面に形成されていてもよい。また、遮光膜を完全に覆わなくても、ある程度の効果は得られる。
またこの態様では、前記絶縁部の縁と前記遮光膜の縁の距離は平面的に2μm以内であることが望ましい。これにより絶縁部の縁から遮光膜に酸素や水分など酸化種が至る可能性を低減すると同時に絶縁部における光の低下割合を大幅に減少することが可能になる。
またこの態様では、前記絶縁部の縁は平面的に見て前記遮光膜の縁と自己整合的に形成されていることが望ましい。これによって絶縁部における光の低下割合を極限まで減少することが可能になる。
【0026】
本発明の電気光学装置の他の態様では、前記半導体層は、単結晶シリコン膜からなるSOI構造を有する。
【0027】
この態様によれば、SOI技術により、結晶性に優れた単結晶シリコン薄膜を用いて、高性能な駆動用のMOSFET、画素スイッチング用のTFTなど、高速化や低消費電力化、高集積化等のトランジスタ特性に優れたトランジスタ素子を支持基板上に構築できる。
【0028】
本発明の電気光学装置の他の態様では、前記半導体層は、ポリシリコン膜又はアモルファスシリコン膜からなる。
【0029】
この態様によれば、例えばガラス基板、石英基板等の支持基板上に、ポリシリコン膜又はアモルファスシリコン膜からなる半導体層により、比較的低コストでトランジスタ素子を構築できる。
【0030】
本発明の電気光学装置の他の態様では、前記遮光膜は、高融点金属を含んでなる。
【0031】
この態様によれば、遮光膜は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pb(鉛)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の高融点金属を含む膜からなる。従って、遮光膜により高い遮光性能が得られる。
【0032】
尚、遮光膜は、光を部分的に吸収することにより遮光を行なう、シリコン膜からなってもよい。
【0033】
本発明の電気光学装置の他の態様では、前記絶縁部の窒化シリコン膜または窒化酸化シリコン膜の合計層厚は、100nm以下である。
【0034】
この態様によれば、周波数依存性のある光吸収特性を有する窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚は、100nm以下であるので、仮に絶縁部を、表示用の光が透過する構造を採用した場合にも、当該絶縁部における光吸収による表示光の着色を低減できる。例えば、表示用の光を100nm以上の膜厚の窒化シリコン膜又は窒化酸化シリコン膜を透過させると、黄色味がかることが判明しているが、このように窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を100nm以下にすることで、係る黄色味がかる現象を低減できる。特にこの態様によれば、更にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。
【0035】
本発明の電気光学装置の他の態様では、前記支持基板に対し対向配置された対向基板と、前記支持基板と前記対向基板との間に挟持された電気光学材料層とを更に備える。
【0036】
この態様によれば、一対の支持基板及び対向基板間に、例えば液晶等の電気光学材料層が挟持されてなる、例えば液晶装置等の電気光学装置が構築される。特に、上述の如き遮光膜及び絶縁部を備えるので、優れた遮光性能を保持し得、長期に亘って高品位の画像表示を行なえる。
【0037】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。
【0038】
本発明の電子機器によれば、上述した本発明の電気光学装置を備えるので、明るく高品位の画像表示が長期に亘って可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。
【0039】
本発明の一の電気光学装置の製造方法は上記課題を解決するために、支持基板上の所定領域に遮光膜を形成する工程と、該遮光膜上に、直接又は層間絶縁膜を介して窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する工程と、該絶縁部上に、層間絶縁膜を介して半導体層を形成する工程と、該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、該トランジスタ素子と電気的に接続された配線及び画素電極を形成する工程とを含む。
【0040】
この製造方法によれば、先ず、例えばガラス基板、シリコン基板、石英基板等の支持基板上の所定領域(例えば、格子状、ストライプ状、島状等の領域)に遮光膜を形成する。ここでは、例えば高融点金属のスパッタリングにより一面に遮光膜を形成後、フォトリソグラフィ及びエッチングによりパターニングすることで、遮光膜を形成する。続いてこの上に、直接又は、例えば酸化シリコン膜等の層間絶縁膜を介して窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する。ここでは例えば、酸化シリコン膜を先ず形成し、この表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化したり、CVD法で、窒化シリコン膜又は窒化酸化シリコン膜を形成すればよい。更にこの上に、直接又は層間絶縁膜を介して、例えばポリシリコン膜、アモルファスシリコン膜、単結晶シリコン膜等の半導体層を形成する。そして、少なくとも光入射領域或いは画像表示領域において、この半導体層を構成要素として遮光膜に下側から覆われる位置にチャネル領域が配置されてなる、TFT等のトランジスタ素子を形成する。そして、このトランジスタ素子に接続された配線を、導電性の金属膜やポリシリコン膜等から形成し、画素電極をITO(Indium Tin Oxide)膜等から形成する。従って、上述の如き少なくとも絶縁部を遮光膜の上側に備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【0041】
この製造方法の一態様では、前記遮光膜を形成する工程の前に、前記支持基板上に、窒化シリコン膜又は窒化酸化シリコン膜を含む他の絶縁部を形成する工程を更に含む。
【0042】
この態様によれば、支持基板上において、遮光膜の形成前に、窒化シリコン膜又は窒化酸化シリコン膜を含む他の絶縁部を形成するので、上述の如き二つの絶縁部の間に遮光膜が挟持された構造を有する態様の本発明の電気光学装置を比較的容易に製造できる。
【0043】
本発明の参考例に係る電気光学装置の製造方法は上記課題を解決するために、支持基板上に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する工程と、該絶縁部上の所定領域に直接又は層間絶縁膜を介して遮光膜を形成する工程と、該遮光膜上に、直接又は層間絶縁膜を介して半導体層を形成する工程と、該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、該トランジスタ素子に接続された配線及び画素電極を形成する工程とを含む。
【0044】
この製造方法によれば、先ず、例えばガラス基板、シリコン基板、石英基板等の支持基板上に、窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部を形成する。ここでは例えば、酸化シリコン膜を先ず形成し、この表面を一酸化二窒素若しくは一酸化窒素にて窒化若しくは酸窒化したり、CVD法で、窒化シリコン膜又は窒化酸化シリコン膜を形成すればよい。続いて、この絶縁部上の所定領域(例えば、格子状、ストライプ状、島状等の領域)に、直接又は、例えば酸化シリコン膜等の層間絶縁膜を介して、遮光膜を形成する。ここでは、例えば高融点金属のスパッタリングにより一面に遮光膜を形成後、フォトリソグラフィ及びエッチングによりパターニングすることで、遮光膜を形成する。更にこの上に、直接又は層間絶縁膜を介して、例えばポリシリコン膜、アモルファスシリコン膜、単結晶シリコン膜等の半導体層を形成する。そして、少なくとも光入射領域或いは画像表示領域において、この半導体層を構成要素として遮光膜に下側から覆われる位置にチャネル領域が配置されてなる、TFT等のトランジスタ素子を形成する。そして、このトランジスタ素子に接続された配線を、導電性の金属膜やポリシリコン膜等から形成し、画素電極をITO(IndiumTinOxide)膜等から形成する。従って、上述の如き少なくとも絶縁部を遮光膜の下側に備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【0045】
本発明の電気光学装置の製造方法の他の態様では、前記半導体層を形成する工程は、前記半導体層が形成された単結晶シリコン基板と前記遮光膜及び前記絶縁部が形成された支持基板とを貼り合せる工程と、貼り合わせ後に前記単結晶シリコン基板を薄膜化する工程とを含む。
【0046】
この態様によれば、先ず、単結晶シリコン基板上に半導体層を別途形成し、この単結晶シリコン基板と、遮光膜及び絶縁部が既に形成された支持基板とを貼り合せる。ここでは、例えば酸化シリコン膜を貼り合わせ面に形成して、この貼り合わせ面を平坦化後に両基板を密着させることで水素結合力を利用して貼り合わせ、更に熱処理によって貼り合わせ強度を高めることにより行なう。続いて、単結晶シリコン基板を薄膜化する。ここでは、例えば半導体層を支持基板側に残して、単結晶シリコン基板を支持基板側から剥がすことで、単結晶シリコン基板を薄膜化してもよい。或いは、単結晶シリコン基板に対するエッチング、研磨、研削等で、単結晶シリコン基板を薄膜化してもよい。従って、上述の如きSOI基板上に単結晶シリコン膜を半導体層とする極めて高性能なトランジスタ素子を備えた態様の本発明の電気光学装置を比較的容易に製造できる。
【0047】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【0048】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。以下の実施形態は、本発明の電気光学装置をTFTアクティブマトリクス駆動方式の液晶装置に適用したものである。
【0049】
(SOI基板)
先ず、本実施形態の電気光学装置に好適に用いられる素子基板の一例を構成するSOI基板について説明する。
【0050】
はじめに、図1に本発明の実施形態に係るSOI基板の断面構造を示し、このSOI基板200の構造について説明する。
【0051】
図1に示すように、本実施形態のSOI基板200は、シリコン、石英、ガラスなどからなる支持基板201と単結晶シリコン層202とを具備し、支持基板201と単結晶シリコン層202との間には複数の絶縁膜の積層構造からなる絶縁部205が形成されている。本実施形態において、絶縁部205は支持基板201側から、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aが順次積層されたものとなっている。
【0052】
次に、図2及び図3に基づいて、本実施形態に係るSOI基板の製造方法として、上記構造を有するSOI基板200の製造方法について説明する。図2(a)〜(e)及び図3(a)〜(c)は夫々、各工程における断面図を示している。なお、以下に記載の製造方法は一例であって、本発明は以下に記載のものに限定されるものではない。
【0053】
はじめに、図2(a)に示すように、例えば300〜900μm程度の膜厚を有する単結晶シリコン基板202Aを用意し、図2(b)に示すように、単結晶シリコン基板202Aの一方の表面をO2若しくはH2O雰囲気下、700〜1150℃で熱酸化することにより、単結晶シリコン基板202Aの一方の表面に例えば5〜400nm程度の膜厚を有する第1の酸化シリコン膜203Bを形成する。
【0054】
次に、図2(c)に示すように、第1の酸化シリコン膜203Bを形成した単結晶シリコン基板202Aの表面を一酸化二窒素若しくは一酸化窒素雰囲気下、800〜1150℃で窒化若しくは酸窒化することにより、第1の酸化シリコン膜203Bの単結晶シリコン基板202A側に窒化シリコン膜又は窒化酸化シリコン膜204を形成する。
【0055】
支持基板201が石英基板、ガラス基板等の光透過性を有する基板からなり、SOI基板200が透過型の液晶装置など、光を透過させるデバイスに適用されるものである場合には、窒化シリコン膜又は窒化酸化シリコン膜204の存在によって、光の透過率が低下することを防止するために、窒化シリコン膜又は窒化酸化シリコン膜204の膜厚を100nm以下とすることが望ましい。特にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。特に前記窒化シリコン膜又は窒化酸化シリコン膜の合計の膜厚を10nm以下とすることが望ましい。これにより透過率の低下量を数%以内に押さえることが可能になる。
【0056】
次に、図2(d)に示すように、窒化シリコン膜又は窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aの表面をO2若しくはH2O雰囲気下、700〜1150℃で熱酸化することにより、窒化シリコン膜又は窒化酸化シリコン膜204の単結晶シリコン基板202A側に、例えば5〜400nm程度の膜厚を有する第2の酸化シリコン膜203Aを形成する。以上のようにして、単結晶シリコン基板202A表面に、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aからなる絶縁部205が形成される。
【0057】
次に、図2(e)に示すように、表面に絶縁部205を形成した単結晶シリコン基板202Aの絶縁部205側の表面に水素イオン(H+)を例えば加速電圧100keV、ドーズ量10×1016/cm2にて注入する。この処理によって、単結晶シリコン基板202A中に水素イオンの高濃度層206を形成する。
【0058】
次に、図3(a)に示すように、絶縁部205表面(第1の酸化シリコン膜203B表面)を貼り合わせ面として、単結晶シリコン基板202Aと、シリコン、石英、ガラスなどからなる支持基板201との貼り合わせを、貼り合わせ面を構成する酸化シリコンの水素結合力等を利用して行う。貼り合わせ工程は、例えば300℃で2時間熱処理することによって2枚の基板を直接貼り合わせる方法を採用することができる。また、貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて450℃程度にする必要があるが、石英などからなる支持基板201と単結晶シリコン基板202Aの熱膨張係数には大きな差があるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、製造されるSOI基板200の品質が劣化する恐れがある。
【0059】
そこで、このようなクラックなどの欠陥の発生を抑制するためには、一度300℃にて貼り合わせのための熱処理を行った単結晶シリコン基板202AをウエットエッチングまたはCMP(化学的機械研磨)法によって100〜150μm程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。例えば80℃のKOH水溶液を用い、単結晶シリコン基板202Aの厚さが150μmなるようエッチングを行った後、支持基板201との貼り合わせを行い、さらに450℃にて再び熱処理し、貼り合わせ強度を高めることが望ましい。
【0060】
次に、図3(b)に示すように、貼り合わせた2枚の基板を熱処理することにより、支持基板201の表面上に薄膜の単結晶シリコン層202を残して大部分の単結晶シリコン基板202Aの剥離を行う。この基板の剥離現象は、単結晶シリコン基板202A中に導入された水素イオンによって、シリコンの結合が分断されるために生じるものである。すなわち、単結晶シリコン基板202Aにおいて、水素イオンの高濃度層206と水素イオンが注入されていない部分との境界近傍部分で、単結晶シリコン基板202Aを分断させることができる。
【0061】
単結晶シリコン基板202Aを剥離するための熱処理は例えば、貼り合わせた2枚の基板を毎分20℃の昇温速度にて600℃まで加熱することにより行なうことができる。この熱処理によって、貼り合わされた単結晶シリコン基板202Aの大部分が支持基板201から分離され、支持基板201の表面上には例えば約200nm±5nm程度の膜厚を有する単結晶シリコン層202が形成される。
なお、単結晶シリコン層202は、前に述べた単結晶シリコン基板202Aに対して行われる水素イオン注入の加速電圧を変えることによって50nm〜3000nmまで任意の膜厚で形成することが可能である。
【0062】
以上のようにして、図3(c)に示すように、SOI基板200が製造される。
【0063】
なお、単結晶シリコン基板202Aと支持基板201とを貼り合わせた後、単結晶シリコン基板202Aを薄膜化して単結晶シリコン層202を形成する方法は上述した水素イオンを用いる方法に限定されるものではなく、薄膜の単結晶シリコン層202は、単結晶シリコン基板と支持基板とを貼り合わせた後、単結晶シリコン基板の表面を研磨してその膜厚を3〜5μmとした後、さらにPACE(Plasma Assisted Chemical Etching)法によってその膜厚を0.05〜0.8μm程度までエッチングして仕上げる方法や、多孔質シリコン上に形成したエピタキシャルシリコン層を多孔質シリコン層の選択エッチングによって貼り合わせ支持基板上に転写するELTRAN(Epitaxial Layer Transfer)法によっても得ることができる。
【0064】
本実施形態のSOI基板の製造方法によれば、表面に窒化シリコン膜又は窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aと支持基板201とを貼り合わせることにより、窒化シリコン膜又は窒化酸化シリコン膜204を支持基板201と単結晶シリコン基板202Aとの貼り合わせ面よりも単結晶シリコン層202側に位置させることができるので、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することを完全に防止することができる。
【0065】
そして特に本実施形態のSOI基板の製造方法によれば、後述の如く画素スイッチング用TFTの少なくともチャネル領域を支持基板201側から覆って戻り光に対する遮光を行なう遮光膜を支持基板201上に形成した場合に、酸素や水分等の酸化種或いは不純物に対して低透過率の緻密な膜である窒化シリコン膜又は窒化酸化シリコン膜204を含む絶縁部205が、高融点金属等からなる遮光膜に酸化種が拡散するのを効果的に阻止し得、同時に、遮光膜から単結晶シリコン層202へ不純物が拡散するのを効果的に阻止し得る。
【0066】
また、CVD法などを用いて、第2の酸化シリコン膜203A、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第1の酸化シリコン膜203Bを、単結晶シリコン基板202Aの表面上に順次積層形成してもよい。ただし、この場合には、製造工程が複雑化するとともに、第2の酸化シリコン膜203A、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第1の酸化シリコン膜203Bの膜厚が不均一になる恐れがある。
【0067】
しかしながら、本実施形態では、単結晶シリコン基板202A表面を熱酸化することにより第1の酸化シリコン膜203Bを形成した後、第1の酸化シリコン膜203Bを形成した単結晶シリコン基板202A表面を窒化若しくは酸窒化することにより、第1の酸化シリコン膜203Bの単結晶シリコン基板202A側に窒化シリコン膜又は窒化酸化シリコン膜204を形成し、さらに窒化シリコン膜又は窒化酸化シリコン膜204を形成した単結晶シリコン基板202A表面を熱酸化することにより、窒化シリコン膜又は窒化酸化シリコン膜204の単結晶シリコン基板202A側に第2の酸化シリコン膜203Aを形成する方法を採用したので、均一な膜厚を有する平坦な第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aを形成することができる。 このように均一な膜厚を有するこれらの膜を形成することにより、支持基板201と単結晶シリコン基板202Aとの貼り合わせ面にボイドが発生することを防止することができ、貼り合わせ強度を向上させることができるとともに、SOI基板200を用いてトランジスタ素子などを形成する場合に、膜剥がれ等が生じることを防止できるので、製品の歩留まりを向上させることができる。
【0068】
また、この方法によれば、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aを単結晶シリコン基板202Aと一体に形成することができるので、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、第2の酸化シリコン膜203A、並びに単結晶シリコン層202の相互の密着性が高いSOI基板200を製造することができる。
【0069】
また、本実施形態によれば、窒化シリコン膜又は窒化酸化シリコン膜204の表面に第1の酸化シリコン膜203Bを形成し、第1の酸化シリコン膜203Bの表面を貼り合わせ面としたので、窒化シリコン膜又は窒化酸化シリコン膜204の表面に第1の酸化シリコン膜203Bを形成せず、窒化シリコン膜又は窒化酸化シリコン膜204の表面を貼り合わせ面とする場合よりも支持基板201と単結晶シリコン基板202Aとの密着性を向上することができ、貼り合わせ強度を向上させることができる。
【0070】
なお、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aを単結晶シリコン基板202Aと一体形成せずに、CVD法などを用いて形成しても平坦な膜を形成できる場合には、上記の製造方法で説明した以外の、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aの形成方法や、単結晶シリコン基板202Aと支持基板201との貼り合わせのパターンを例示することができる。
【0071】
また、本実施形態においては、第2の酸化シリコン膜203Aは窒化シリコン膜又は窒化酸化シリコン膜204の後に形成されているが、これは単結晶シリコン基板202A上に窒化シリコン膜又は窒化酸化シリコン膜204を直接形成したときに格子欠陥が形成される場合のみである。特に、窒化酸化シリコン膜を形成するときには格子欠陥が形成されにくいので、第2の酸化シリコン膜203Aは形成されなくても良い。
【0072】
次に、図4(a)〜(d)に基づいて、上記以外の第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aの形成方法及び貼り合わせのパターンについて簡単に説明する。図4(a)〜(d)は夫々、貼り合わせを行う支持基板201と単結晶シリコン基板202Aとを取り出して、その組み合わせを示した断面図である。
【0073】
図4(a)に示すように、CVD法により、単結晶シリコン基板202Aの表面上に第2の酸化シリコン膜203A、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第1の酸化シリコン膜203Bを順次形成した後、この単結晶シリコン基板202Aと支持基板201とを貼り合わせてもよい。
【0074】
また、第2の酸化シリコン膜203Aを単結晶シリコン基板202Aの表面を熱酸化することにより形成した後、CVD法により窒化シリコン膜又は窒化酸化シリコン膜204、並びに第1の酸化シリコン膜203Bを順次形成するなど、上記で説明した方法とCVD法とを組み合わせて形成しても良い。
【0075】
また、CVD法を用いて単結晶シリコン基板202Aの表面上に酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を形成する場合、図4(b)に示すように、単結晶シリコン基板202Aの表面上に第2の酸化シリコン膜203Aを設けずに、直接窒化シリコン膜又は窒化酸化シリコン膜204を形成してもよい。
【0076】
このような構成としても、窒化シリコン膜又は窒化酸化シリコン膜204を支持基板201と単結晶シリコン基板202Aとの貼り合わせ面よりも単結晶シリコン層202側に位置させることができるので、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することも完全に防止することができる。
【0077】
図4(a)及び(b)においては、酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を単結晶シリコン基板202A側に形成してから貼り合わせを行う場合について説明したが、本発明はこれに限定されるものではない。以下に、図4(c)及び(d)に基づいて、酸化シリコン膜並びに窒化シリコン膜又は窒化酸化シリコン膜を支持基板201側に形成してから貼り合わせを行なう場合について説明する。
【0078】
図4(c)に示すように、CVD法により支持基板201の表面上に第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aを順次形成した後、この支持基板201と単結晶シリコン基板202Aとの貼り合わせを行ってもよい。
【0079】
この場合には、熱酸化又はCVD法により単結晶シリコン基板202Aの表面上にあらかじめ酸化シリコン膜203Cを形成しておくことが望ましく、このように支持基板201及び単結晶シリコン基板202Aのいずれの基板についても貼り合わせ側の最表面を酸化シリコン膜にしておくことで、貼り合わせた後の2枚の基板の密着性を向上させることができる。
【0080】
また、支持基板201が石英基板又はガラス基板からなる場合には、支持基板201の主成分が酸化シリコンであるため、図4(d)に示すように、支持基板201の表面上に第1の酸化シリコン膜203Bを形成しなくても良く、CVD法を用いて支持基板201側に窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aを順次形成した後、この支持基板201と表面に酸化シリコン膜203Cを形成した単結晶シリコン基板202Aとを貼り合わせてもよい。
【0081】
なお、図4(c)及び(d)に示した貼り合わせのパターンでは、窒化シリコン膜又は窒化酸化シリコン膜204が貼り合わせ面よりも支持基板201側に形成されるため、支持基板201に含有された不純物が単結晶シリコン層202側に拡散することを防止することはできるが、貼り合わせ面に吸着した不純物が単結晶シリコン層202側に拡散することを防止することができない。すなわち、図4(c)及び(d)に示した貼り合わせのパターンは、支持基板201として、石英基板又はガラス基板などの不純物を含む基板を用いた場合に有効である。
【0082】
そして特に図4(c)〜(d)に示したSOI基板の製造方法によれば、図2及び図3に示した製造方法の場合と同様に、後述の如く画素スイッチング用TFTのチャネル領域を支持基板201側から覆う遮光膜を支持基板201上に形成した場合に、窒化シリコン膜又は窒化酸化シリコン膜204を含む絶縁部が、遮光膜に酸化種が拡散するのを効果的に阻止し得、同時に、遮光膜から単結晶シリコン層202へ不純物が拡散するのを効果的に阻止し得る。
【0083】
(素子基板)
次に、上述の如きSOI基板200を用いて製造されると共に本実施形態の電気光学装置に好適に用いられる素子基板について図5を参照して説明する。
【0084】
図5において、素子基板210は、SOI基板200の単結晶シリコン層202を所定のパターンに形成した後、この単結晶シリコン層を用いてTFT(トランジスタ素子)を形成することにより製造されたものである。図5において、図1と同じ構成要素については同じ符号を付し、説明は省略する。
【0085】
図5において、トランジスタ素子の一例としてのTFT220は、上述の如くSOI基板200上に製造された単結晶シリコン層202を、半導体層208として構成されている。また、図5において、支持基板201、第1の酸化シリコン膜203Bと窒化シリコン膜又は窒化酸化シリコン膜204と第2の酸化シリコン膜203Aとからなる絶縁部205、並びに単結晶シリコン層202から形成された半導体層208がSOI基板となっている。
【0086】
図5に示すように、絶縁部205の表面上には、半導体層208、ゲート絶縁膜209、ゲート電極211、ソース電極215、ドレイン電極216及び層間絶縁膜212からなるTFT220が形成されている。
【0087】
より詳細には、半導体層208を形成した支持基板201の表面上にゲート絶縁膜209が形成され、ゲート絶縁膜209の表面上にゲート電極211が形成されている。さらに、ゲート電極211を形成した支持基板201の表面上には層間絶縁膜212が設けられている。
【0088】
層間絶縁膜212及びゲート絶縁膜209には、半導体層208に形成されたソース領域及びドレイン領域(いずれも図示せず)に各々通じるコンタクトホール217及び218が形成されており、ソース電極215及びドレイン電極216が各々コンタクトホール217及び218を介して半導体層208のソース領域及びドレイン領域に電気的に接続するように形成されている。
【0089】
本実施形態の素子基板210は、上記のSOI基板200を用いて形成されたものであるので、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを完全に防止することができるので、TFT220の特性の劣化を防止することができるものとなる。
【0090】
そして特に本発明の素子基板210によれば、後述の如くTFT220を画素スイッチング用TFTとして入射光や戻り光が入射する画像表示領域に設ける場合であって、このTFT220を構成する半導体層208の少なくともチャネル領域を支持基板201側から覆って戻り光に対する遮光を行なう遮光膜を支持基板201上に作り込んだ場合に、窒化シリコン膜又は窒化酸化シリコン膜204を含む絶縁部205が、遮光膜に酸化種が拡散するのを効果的に阻止し得る。同時に、この絶縁膜205が、遮光膜から半導体層208へ不純物が拡散するのを効果的に阻止し得る。
【0091】
(電気光学装置)
次に、本発明の電気光学装置に係る実施形態として、プロジェクタ等の投射型表示装置に好適に用いられる、TFT(トランジスタ素子)をスイッチング素子として用いたアクティブマトリクス型の液晶装置を取り上げて、図18及び図19並びに、図6から図8を参照して説明する。
【0092】
なお、本実施形態の液晶装置は、基本的に上述したSOI基板(図1から図4参照)を用いて製造された素子基板(図5参照)を備えたものである。すなわち、本実施形態の電気光学装置を構成する素子基板の基本構造は、先に説明したように、支持基板に相当する基板本体の表面上に、窒化シリコン膜又は窒化酸化シリコン膜を含んでなる絶縁部が設けられ、その上方に単結晶シリコン層から形成された半導体層を具備するTFTが形成されたものとなっている。
【0093】
また、投射型表示装置では、通常、液晶装置を構成する2枚の基板のうち、素子基板と対向する側の基板側(液晶装置の表面)から光が入射するが、この光が素子基板の表面上に形成されたTFTのチャネル領域に入射して光リーク電流を生ずるのを防ぐためにTFTの光が入射する側に遮光層を設ける構造とするのが一般的である。
【0094】
しかしながら、TFTの光が入射する側に遮光層を設けても、液晶装置に入射した光が素子基板の裏面の界面で反射してTFTのチャネル部に戻り光として入射することがある。この戻り光は、液晶装置の表面から入射する光量に対する割合としては僅かであるが、プロジェクタなどの非常に強力な光源を用いる装置においては充分に光リーク電流を生じうる。すなわち、素子基板の裏面からの戻り光はTFTのスイッチング特性に影響を及ぼしデバイスの特性を劣化させる。
【0095】
そこで、本実施形態においては、このような戻り光によるTFTの特性の劣化を防止するために、支持基板に相当する基板本体の直上に各TFT(トランジスタ素子)に対応させて遮光膜を設け、更に金属等からなる遮光膜とTFTを構成する半導体層とを電気的に絶縁するために、第1の酸化シリコン膜、窒化シリコン膜又は窒化酸化シリコン膜、並びに第2の酸化シリコン膜からなる絶縁部を設ける構成としている。
【0096】
ここで先ず、本実施形態の電気光学装置におけるTFTの下側に遮光膜を作り込む構造の各種具体例について、図17(a)〜(c)及び図18(a)〜(c)及び図19(a)、(b)、図20(a)、(b)を参照して説明する。尚、図17(a)〜(c)及び図18(a)〜(c)において、図5と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
【0097】
図17(a)に示す具体例では、支持基板201の直上に各TFT(トランジスタ素子)220に対応させて第1遮光膜11aが設けられている。このような第1遮光膜11aは、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pb(鉛)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の高融点金属を含む膜からなる。或いは、第1遮光膜11aは、光を部分的に吸収することにより遮光を行なうシリコン膜等の光吸収膜からなってもよいし、高反射率のAl(アルミニウム)膜等からなってもよい。また、第1遮光膜11aの平面パターンは、格子状、ストライプ状、島状等の所定形状であってよいが、少なくとも半導体層208のチャネル領域を支持基板201側(図中、下側)から覆うように形成されている。そして、このように構成された第1遮光膜11aとTFT220との間には、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、並びに第2の酸化シリコン膜203Aからなる絶縁部205が形成されている。これにより支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを防止することができるので、TFT220の特性の劣化を防止できる。
【0098】
更に、この具体例では、半導体層208をLOCOS等で素子分離する工程が入る場合、もしくは半導体層208を薄膜化するために半導体層208を薄膜化する工程が入る場合、またゲート酸化膜209を形成する工程が入る場合においても、その酸化工程において第1遮光膜11aの上方の窒化シリコン膜又は窒化酸化シリコン膜204により酸化種が拡散することを防止し、例えば高融点金属膜等からなる第1遮光膜11aが酸化されることを防止できる。これにより第1遮光膜11aが酸化されて第1遮光膜11aの光透過率が上昇すること、即ち第1遮光膜11aの遮光機能が低下することを効果的に防止できる。加えて、例えば高融点金属膜等からなる第1遮光膜11aから不純物が半導体層208に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜204により効果的に防止でき、このような不純物の拡散によるTFT220のトランジスタ特性の劣化を防止できる。
【0099】
次に、図17(b)に示す具体例では、支持基板201の直上に各TFT220に対応させて第1遮光膜11aが設けられており、第1遮光膜11aとTFT220との間には、窒化シリコン膜又は窒化酸化シリコン膜204、並びに酸化シリコン膜203Aが形成されている。これにより支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを防止することができるので、TFT220の特性の劣化を防止することができる。
【0100】
更に、この具体例では、半導体層208をLOCOS等で素子分離する工程が入る場合、もしくは半導体層208を薄膜化するために半導体層208を酸化する工程が入る場合、またゲート酸化膜209を形成する工程が入る場合においても、その酸化工程において第1遮光膜11aの直上の窒化シリコン膜又は窒化酸化シリコン膜204により酸化種が拡散することを防止し、例えば高融点金属膜等からなる第1遮光膜11aが酸化されることを防止できる。これにより第1遮光膜11aが酸化されて第1遮光膜11aの光透過率が上昇すること、即ち第1遮光膜11aの遮光機能が低下することを防止できる。加えて、例えば高融点金属膜等からなる第1遮光膜11aから不純物が半導体層208に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜204により効果的に防止でき、このような不純物の拡散によるTFT220のトランジスタ特性の劣化を防止できる。
【0101】
次に、図17(c)に示す具体例では、上述した図17(b)の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜204が、支持基板201のほぼ一面ではなく、所定形状の平面パターンを有する第1遮光膜11aより一回り大きい平面パターンを持つように形成されている。その他の構成については上述した図17(b)の具体例の場合と同様である。従って、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを防止できる。更に、第1遮光膜11aの直上の窒化シリコン膜又は窒化酸化シリコン膜204において酸化種が拡散することを防止できる。加えて、第1遮光膜11aから不純物が半導体層208に拡散することも防止できる。
【0102】
そして特にこの具体例では、表示用の光が透過することにより表示に実際に寄与する各画素の開口領域に、殆ど又は全く、窒化シリコン膜又は窒化酸化シリコン膜204を設けないので、この窒化シリコン膜又は窒化酸化シリコン膜204により開口領域における光透過率が低下する事態を回避できる。特に、窒化シリコン膜又は窒化酸化シリコン膜204における光透過率には波長依存性があるので、窒化シリコン膜又は窒化酸化シリコン膜204の存在により、表示用の光が着色してしまう(例えば、画面全体に黄色がかる)事態を回避できるため、有利である。また本具体例では上記の利点を生かして絶縁部の膜厚を前記図17(b)に比べて増やすことが可能になり、より酸化種に対する拡散を防止できる。
この具体例では特に光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端より2μm以内であることが望ましい。これにより開口領域における前記絶縁部による光透過率の低下を数%以内に押さえることが可能になる。
次に、図19(a)に示す具体例では図17(c)に示す具体例に比べて光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端とほぼ自己整合的に形成されている。このことにより開口領域の光透過部において絶縁部のエッチング端を遮光膜のエッチング端に比べて1μm以下に押さえることが可能になるため、開口領域における前記絶縁部による光透過率の低下をさらに押さえることが可能になる。また特に本具体例では図19(b)に示す様にレジスト221を背面露光等で斜線部を残し露光、除去することにより簡便に露光を行うことが可能であり、図17(c)の具体例に比べて大幅にコストダウンをすることが可能になる。
【0103】
次に、図18(a)に示す具体例では、上述した図17(b)の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜204Aが、第1遮光膜11aの上側ではなく、下側に設けられており、その他の構成については上述した図17(b)の具体例の場合と同様である。従って、支持基板201に含有された不純物等が半導体層208(TFT220)側へ拡散することを防止できる。更に、第1遮光膜11aの直下の窒化シリコン膜又は窒化酸化シリコン膜204Aにおいて酸化種が拡散することを防止できる。
【0104】
次に、図18(b)に示す具体例では、上述した図17(b)或いは図18(a)の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜204A及び204Bが、第1遮光膜11aの上側のみ又は下側のみではなく、上下両側に設けられている。その他の構成については上述した図17(b)或いは図18(a)の具体例の場合と同様である。従って、第1遮光膜11aの直上の窒化シリコン膜又は窒化酸化シリコン膜204B及び第1遮光膜11aの直下の窒化シリコン膜又は窒化酸化シリコン膜204Aにおいて酸化種が拡散することを防止できる。加えて、第1遮光膜11aから不純物が半導体層208に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜204Bにより効果的に防止できる。
【0105】
次に、図18(c)に示す具体例では、上述した図18(b)の具体例と比べて、窒化シリコン膜又は窒化酸化シリコン膜204A及び204Bが、支持基板201のほぼ一面ではなく、所定形状の平面パターンを有する第1遮光膜11aより一回り大きい平面パターンを持つように形成されている。その他の構成については上述した図18(b)の具体例の場合と同様である。従って、支持基板201に含有された不純物、及び支持基板201と単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層208(TFT220)側へ拡散することを防止できる。更に、第1遮光膜11aの直上の窒化シリコン膜又は窒化酸化シリコン膜204B及び第1遮光膜11aの直下の窒化シリコン膜又は窒化酸化シリコン膜204Aにおいて酸化種が拡散することを防止できる。加えて、第1遮光膜11aから不純物が半導体層208に拡散することも、窒化シリコン膜又は窒化酸化シリコン膜204Bにより効果的に防止できる。
【0106】
そして特にこの具体例では、図17(c)に示した具体例の場合と同様に、各画素の開口領域に、殆ど又は全く、窒化シリコン膜又は窒化酸化シリコン膜204A及び204Bを設けないでよいので、この窒化シリコン膜又は窒化酸化シリコン膜204A又は204Bにより開口領域における光透過率が低下する事態を回避できる。特に、窒化シリコン膜又は窒化酸化シリコン膜204A及び204Bにおける光透過率は周波数依存性があるので、窒化シリコン膜又は窒化酸化シリコン膜204A及び204Bの存在により、表示用の光が着色してしまう(例えば、画面全体に黄色がかる)事態を回避できるため、有利である。
【0107】
尚、この具体例においては、窒化シリコン膜又は窒化酸化シリコン膜204Aは窒化シリコン膜又は窒化酸化シリコン膜204Bのエッチングの時に同時にエッチングされているが、窒化シリコン膜又は窒化酸化シリコン膜204Aは残していても大きな違いはない。
【0108】
本実施形態では特に、図17(a)及び(b)並びに図18(a)及び(b)に示した具体例のように、各画素の開口領域内にも窒化シリコン膜又は窒化酸化シリコン膜204、204A又は204Bが設けられる構成を採用する場合には、窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚が100nm以下とすることが望ましい。このように構成すれば、窒化シリコン膜又は窒化酸化シリコン膜の存在による各画素の開口領域における光透過率の低下や、表示用の光の着色を表示画像上で視認できない程度にまで低減できる。特にこの窒化シリコン膜又は窒化酸化シリコン膜の合計膜厚を減少させることによって係る黄色味がかる現象を低減できる。更に前記窒化シリコン膜又は窒化酸化シリコン膜の合計の膜厚を10nm以下とすることが望ましい。これにより透過率の低下量を数%以内に押さえることが可能になる。
【0109】
また特に、図17(c)及び図18(c)に示した具体例のように、絶縁部を構成する窒化シリコン膜又は窒化酸化シリコン膜は、平面的に見て第1遮光膜11aよりも一回り大きく、前者の縁が後者の縁から適当な距離だけ離れているのが好ましい。このように構成すれば、例えば、格子状、ストライプ状、島状などの所定形状の平面パターンを有する遮光膜を、絶縁部を構成する窒化シリコン膜又は窒化酸化シリコン膜によって、支持基板201上で上下左右から立体的に覆うことが可能となり、第1遮光膜11aに酸化種が至る可能性を低減でき、且つ第1遮光膜11aからの不純物拡散を低減できる。
【0110】
そして特にこの具体例では光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端より2μm以内であることが望ましい。これにより開口領域における前記絶縁部による光透過率の低下を数%以内に押さえることが可能になる。
【0111】
次に、図20(a)に示す具体例では図18(c)に示す具体例に比べて光透過部においてほぼ絶縁部のエッチング端が遮光膜のエッチング端とほぼ自己整合的に形成されている。このことにより開口領域の光透過部において絶縁部のエッチング端を遮光膜のエッチング端に比べて1μm以下に押さえることが可能になるため、開口領域における前記絶縁部による光透過率の低下を数%以内に押さえることが可能になる。特に本具体例では図20(b)に示す様にレジスト222を背面露光等で斜線部を残し露光、除去することにより簡便に露光を行うことが可能であり、図18(c)の具体例に比べて大幅にコストダウンをすることが可能になる。
【0112】
尚、以上説明した実施形態では、半導体層208は、SOI技術を利用しての単結晶シリコン膜からなるが、半導体層208は、例えばポリシリコン膜又はアモルファスシリコン膜等からなってもよい。即ち、半導体層208が、ポリシリコン膜又はアモルファスシリコン膜等からなっても、上述の如き窒化シリコン膜又は窒化酸化シリコン膜を含んでなる絶縁部により遮光膜の酸化を防止する作用効果及び窒化シリコン膜又は窒化酸化シリコン膜により遮光膜から半導体層への不純物拡散を防止する作用効果は、ほぼ同様に発揮される。そして、半導体層208をポリシリコン膜又はアモルファスシリコン膜等から構成すれば、トランジスタ特性が相対的に劣るものの、比較的低コストでTFTを構築できる。このため、装置仕様に鑑み、半導体層208をポリシリコン膜又はアモルファスシリコン膜等から構成して十分なトランジスタ特性が得られるのであれば、このように構成した方が無駄は少なく有利となる。
【0113】
次に、以上の如く構成された遮光膜、TFT及び絶縁部等を備えてなる本発明の電気光学装置の画像表示領域における構造について図6から図8を参照して説明する。
【0114】
図6は液晶装置の画素部(表示領域)を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図7は、データ線、走査線、画素電極、遮光膜等が形成された素子基板の相隣接する複数の画素群を拡大して示す平面図である。また、図8は、図7のA−A'断面図である。
【0115】
図6〜図8において、TFT30(トランジスタ素子)は、例えば単結晶シリコン層からなる半導体層1aを備えて構成されている。また、図6〜図8において、図1又は図5と同じ構成要素については同じ参照符号を付し、説明は省略する。尚、図6〜図8においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【0116】
図6において、液晶装置の画素部を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極9aと画素電極9aを制御するためのTFT30とからなり、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、...、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6aに対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、...、Gmを、この順に線順次で印加するように構成されている。
【0117】
画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、...、Snを所定のタイミングで書き込む。画素電極9aを介して液晶に書き込まれた所定レベルの画像信号S1、S2、...、Snは、後述する対向基板に形成された後述する対向電極との間で一定期間保持される。
【0118】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光に対する光透過率が減少され、ノーマリーブラックモードであれば、印加された電圧に応じて入射光に対する光透過率が増加され、全体として液晶装置から画像信号に応じたコントラストを持つ光が出射される。
【0119】
ここで、保持された画像信号がリークすることを防止するために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。例えば、画素電極9aの電圧は、データ線に電圧が印加された時間よりも3桁も長い時間だけ蓄積容量70により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置を実現することができる。本実施形態では特に、このような蓄積容量70を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線3bを設けている。
【0120】
次に、図7に基づいて、素子基板の画素部(表示領域)内の平面構造について詳細に説明する。図7に示すように、液晶装置の素子基板上の画素部内には、マトリクス状に複数の透明な画素電極9a(点線部9a'により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a及び容量線3bが設けられている。データ線6aは、コンタクトホール5を介して単結晶シリコン層の半導体層1aのうち後述のソース領域に電気的に接続されており、画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気的に接続されている。また、半導体層1aのうちチャネル領域(図中右上りの斜線の領域)に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能する。
【0121】
容量線3bは、走査線3aに沿ってほぼ直線状に伸びる本線部(即ち、平面的に見て、走査線3aに沿って形成された第1領域)と、データ線6aと交差する箇所からデータ線6aに沿って前段側(図中、上向き)に突出した突出部(即ち、平面的に見て、データ線6aに沿って延設された第2領域)とを有する。
【0122】
そして、図中右上がりの斜線で示した領域には、複数の第1遮光膜11aが設けられている。より具体的には、第1遮光膜11aは夫々、画素部において半導体層1aのチャネル領域を含むTFTを素子基板の基板本体側から見て覆う位置に設けられており、更に、容量線3bの本線部に対向して走査線3aに沿って直線状に伸びる本線部と、データ線6aと交差する箇所からデータ線6aに沿って隣接する段側(即ち、図中下向き)に突出した突出部とを有する。第1遮光膜11aの各段(画素行)における下向きの突出部の先端は、データ線6a下において次段における容量線3bの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜11aと容量線3bとを相互に電気的に接続するコンタクトホール13が設けられている。即ち、本実施形態では、第1遮光膜11aは、コンタクトホール13により前段あるいは後段の容量線3bに電気的に接続されている。 次に、図8に基づいて、液晶装置の画素部内の断面構造について説明する。図8に示すように、液晶装置において、素子基板10と、これに対向配置される対向基板20との間に液晶層(電気光学材料層)50が挟持されている。
【0123】
素子基板10は、シリコン、石英、ガラスなどの光透過性基板からなる基板本体(支持基板)10Aとその液晶層50側表面上に形成された画素電極9a、画素スイッチング用TFT(トランジスタ素子)30、配向膜16を主体として構成されており、対向基板20は透明なガラスや石英などの光透過性基板からなる基板本体20Aとその液晶層50側表面上に形成された対向電極(共通電極)21と配向膜22とを主体として構成されている。素子基板10の基板本体10Aの液晶層50側表面上には、画素電極9aが設けられており、その液晶層50側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられ、各画素電極9aに隣接する位置に、各画素電極9aをスイッチング制御する画素スイッチング用TFT30が設けられている。画素電極9aは、例えばITO(インジウム・ティン・オキサイド)などの透明導電性薄膜からなり、配向膜16は、例えばポリイミドなどの有機薄膜からなる。
【0124】
素子基板10の基板本体10Aの直上(液晶層50側表面上)には、各画素スイッチング用TFT30に対応する位置に、第1遮光膜11aが設けられている。
【0125】
本実施形態においては、このように素子基板10に第1遮光膜11aが形成されているので、素子基板10側からの戻り光等が画素スイッチング用TFT30のチャネル領域1a'やLDD領域1b、1cに入射することを防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用TFT30の特性が劣化することを防止することができる。
【0126】
また、第1遮光膜11aの表面上には基板本体10Aの表面上の全面に渡って、画素スイッチング用TFT30を構成する半導体層1aを第1遮光膜11aから電気的に絶縁するとともに、第1遮光膜11aが形成された基板本体10Aの表面を平坦化するために、NSG(ノンドープトシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)などのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1層間絶縁膜12が設けられ、第1層間絶縁膜12の表面上には、さらに、第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、第2の酸化シリコン膜203Aからなる絶縁部205が設けられ、絶縁部205の表面上に画素スイッチング用TFT30が設けられている。TFT30は、絶縁部205の表面上に設けられ、単結晶シリコン層から形成された半導体層1aを具備するものとなっている。
【0127】
なお、絶縁部205の構造については、コンタクトホール13が開孔している点を除いて、上記のSOI基板200及び素子基板210の絶縁部205の構造と同一であるので、説明を省略する。
【0128】
他方、対向基板20の基板本体20Aの液晶層50側表面上には、その全面に渡って対向電極(共通電極)21が設けられており、その液晶層50側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、例えばITOなどの透明導電性薄膜からなり、配向膜22は、例えばポリイミドなどの有機薄膜からなる。
【0129】
また、基板本体20Aの液晶層50側表面上には、更に図8に示すように、各画素部の開口領域以外の領域に第2遮光膜23が設けられている。このように対向基板20側に第2遮光膜23を設けることにより、対向基板20側から入射光が画素スイッチング用TFT30の半導体層1aのチャネル領域1a'やLDD(Lightly Doped Drain)領域1b及び1cに侵入することを防止することができるとともに、コントラストを向上させることができる。
【0130】
このように構成され、画素電極9aと対向電極21とが対向するように配置された素子基板10と対向基板20との間には、両基板の周縁部間に形成されたシール材(図示略)により囲まれた空間に液晶(電気光学材料)が封入され、液晶層(電気光学材料層)50が形成されている。
【0131】
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなっており、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態を採る。
【0132】
また、シール材は、素子基板10及び対向基板20をそれらの周縁部で貼り合わせるための、例えば光硬化性接着剤や熱硬化性接着剤等の接着剤からなり、その内部には両基板間の距離を所定値とするためのグラスファイバー、ガラスビーズ等のスペーサが混入されている。
【0133】
また、本実施形態では、ゲート絶縁膜2を走査線3aに対向する位置から延設して誘電体膜として用い、半導体膜1aを延設して第1蓄積容量電極1fとし、更にこれらに対向する容量線3bの一部を第2蓄積容量電極とすることにより、蓄積容量70が構成されている。
【0134】
より詳細には、半導体層1aの高濃度ドレイン領域1eが、データ線6a及び走査線3aの下に延設されて、同じくデータ線6a及び走査線3aに沿って伸びる容量線3b部分に絶縁膜2を介して対向配置されて、第1蓄積容量電極(半導体層)1fとされている。特に蓄積容量70の誘電体としての絶縁膜2は、高温酸化により単結晶シリコン層上に形成されるTFT30のゲート絶縁膜2に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量70は比較的小面積で大容量の蓄積容量として構成できる。
【0135】
更に、蓄積容量70においては、図7及び図8から分かるように、第1遮光膜11aを、第2蓄積容量電極としての容量線3bの反対側において第1蓄積容量電極1fに第1層間絶縁膜12を介して第3蓄積容量電極として対向配置させることにより(図8の図示右側の蓄積容量70参照)、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第1蓄積容量電極1fを挟んで両側に蓄積容量が付与されるダブル蓄積容量構造が構築されており、蓄積容量がより増加する。このような構造とすることにより、本実施形態の液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能を向上させることができる。
【0136】
これらの結果、データ線6a下の領域及び走査線3aに沿って液晶のディスクリネーションが発生する領域(即ち、容量線3bが形成された領域)という開口領域を外れたスペースを有効に利用して、画素電極9aの蓄積容量を増やすことが出来る。
【0137】
また、本実施形態では、第1遮光膜11a(及びこれに電気的に接続された容量線3b)は定電位源に電気的に接続されており、第1遮光膜11a及び容量線3bは、定電位とされている。従って、第1遮光膜11aに対向配置される画素スイッチング用TFT30に対し第1遮光膜11aの電位変動が悪影響を及ぼすことはない。また、容量線3bは、蓄積容量70の第2蓄積容量電極として良好に機能し得る。
【0138】
また、図7及び図8に示したように、本実施形態では、素子基板10に第1遮光膜11aを設けるのに加えて、コンタクトホール13を介して第1遮光膜11aは、前段あるいは後段の容量線3bに電気的に接続するように構成されている。このような構成とした場合には、各第1遮光膜11aが、自段の容量線に電気的に接続される場合と比較して、画素部の開口領域の縁に沿って、データ線6aに重ねて容量線3b及び第1遮光膜11aが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション(配向不良)を低減できるので、画素部の開口領域を広げることが可能となる。
【0139】
また、第1遮光膜11aは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール13が開孔されている。ここで、コンタクトホール13の開孔箇所としては、縁に近い程、ストレスが縁から発散されやすくなる等の理由により、クラックが発生しにくい。従って、どれだけ突出部の先端に近づけてコンタクトホール13を開孔するかに応じて(好ましくは、マージンぎりぎりまで先端に近づけるかに応じて)、製造工程中に第1遮光膜11aにかかる応力が緩和されて、より効果的にクラックを防止し得、歩留まりを向上させることが可能となる。
【0140】
また、容量線3bと走査線3aとは、同一のポリシリコン膜からなり、蓄積容量70の誘電体膜とTFT30のゲート絶縁膜2とは、同一の高温酸化膜からなり、第1蓄積容量電極1fと、TFT30のチャネル形成領域1aおよびソース領域1d、ドレイン領域1e等とは、同一の半導体層1aからなっている。このため、素子基板10の基板本体10Aの表面上に形成される積層構造を簡略化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線3b及び走査線3aを同時に形成でき、蓄積容量70の誘電体膜及びゲート絶縁膜2を同時に形成することができる。
【0141】
容量線3bと第1遮光膜11aとは、第1層間絶縁膜12に開孔されたコンタクトホール13を介して確実に且つ高い信頼性を持って、両者は電気的に接続されているが、このようなコンタクトホール13は、画素毎に開孔されていても良いし、複数の画素からなる画素グループ毎に開孔されていても良い。
【0142】
このような画素毎或いは画素グループ毎に設けられるコンタクトホール13は、対向基板20側から見てデータ線6aの下に開孔されている。このため、コンタクトホール13は、画素部の開口領域から外れており、しかもTFT30や第1蓄積容量電極1fが形成されていない第1層間絶縁膜12の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール13の形成によるTFT30や他の配線等の不良化を防ぐことができる。
【0143】
また、図3において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、走査線3a、走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a'、走査線3aと半導体層1aとを絶縁するゲート絶縁膜2、データ線6a、半導体層1aの低濃度ソース領域(ソース側LDD領域)1b及び低濃度ドレイン領域(ドレイン側LDD領域)1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。
【0144】
高濃度ドレイン領域1eには、複数の画素電極9aのうちの対応する一つが接続されている。ソース領域1b及び1d並びにドレイン領域1c及び1eは後述するように、半導体層1aに対し、N型又はP型のチャネルを形成するかに応じて所定濃度のN型用又はP型用のドーパントをドープすることにより形成されている。N型チャネルのTFTは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用TFT30として用いられることが多い。
【0145】
データ線6aは、Al等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線3a、ゲート絶縁膜2及び第1層間絶縁膜12の上には、高濃度ソース領域1dへ通じるコンタクトホール5及び高濃度ドレイン領域1eへ通じるコンタクトホール8が各々形成された第2層間絶縁膜4が形成されている。このソース領域1bへのコンタクトホール5を介して、データ線6aは高濃度ソース領域1dに電気的に接続されている。
【0146】
更に、データ線6a及び第2層間絶縁膜4の上には、高濃度ドレイン領域1eへのコンタクトホール8が形成された第3層間絶縁膜7が形成されている。この高濃度ドレイン領域1eへのコンタクトホール8を介して、画素電極9aは高濃度ドレイン領域1eに電気的に接続されている。前述の画素電極9aは、このように構成された第3層間絶縁膜7の上面に設けられている。尚、画素電極9aと高濃度ドレイン領域1eとは、データ線6aと同一のAl膜や走査線3bと同一のポリシリコン膜を中継して電気的に接続するようにしてもよい。
【0147】
画素スイッチング用TFT30は、好ましくは上述のようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物イオンの打ち込みを行わないオフセット構造を有していてもよいし、ゲート電極(走査線3a)をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。
【0148】
また、画素スイッチング用TFT30のゲート電極(走査線3a)をソース−ドレイン領域1b及び1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも1個をLDD構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【0149】
ここで、一般には、半導体層1aのチャネル領域1a'、低濃度ソース領域1b及び低濃度ドレイン領域1c等を構成する単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用TFT30のトランジスタ特性が劣化するが、本実施形態では、走査線3aを上側から覆うようにデータ線6aがAl等の遮光性の金属薄膜から形成されているので、少なくとも半導体層1aのチャネル領域1a'及びLDD領域1b、1cへの入射光の入射を防止することが出来る。
【0150】
また、前述のように、画素スイッチング用TFT30の下側(基板本体10A側)には、第1遮光膜11aが設けられているので、少なくとも半導体層1aのチャネル領域1a'及びLDD領域1b、1cへの戻り光の入射を防止することが出来る。
【0151】
尚、本実施形態においては、相隣接する前段あるいは後段の画素に設けられた容量線3bと第1遮光膜11aとを接続しているため、最上段あるいは最下段の画素に対して第1遮光膜11aに定電位を供給するための容量線3bが必要となる。そこで、容量線3bの数を垂直画素数に対して1本余分に設けておくようにすると良い。
【0152】
(電気光学装置の製造方法)
次に、上記構造を有する液晶装置の製造方法について説明する。
【0153】
はじめに、図9〜図14に基づいて、本発明に係る実施形態の素子基板の製造方法として、素子基板10の製造方法について説明する。なお、図9〜図14は各工程における素子基板の一部分を、図8と同様に、図7のA−A'断面に対応させて示す工程図である。また、図10〜図14においては、図面を簡略化するために、絶縁部205の図示を省略している。 はじめに、シリコン基板、石英基板、ガラス基板等の基板本体(支持基板)10Aを用意する。ここで、好ましくはN2(窒素)等の不活性ガス雰囲気下、約850〜1300℃、より好ましくは1000℃の高温でアニール処理し、後に実施される高温プロセスにおいて基板本体10Aに生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおいて処理される最高温に合わせて、事前に基板本体10Aを同じ温度かそれ以上の温度で熱処理しておく。
【0154】
このように処理された基板本体10Aの全面に、図9(a)に示すように、Ti、Cr、W、Ta、Mo及びPd等の金属や金属シリサイド等の金属合金膜を、スパッタリング法などにより、100〜500nm程度の膜厚、好ましくは約200nmの膜厚の遮光層11を形成する。
【0155】
次に、図9(b)に示すように、フォトリソグラフィにより第1遮光膜11aのパターン(図7参照)に対応するフォトレジスト207を形成する。
【0156】
次に、図9(c)に示すように、フォトレジスト207を介して遮光層11に対しエッチングを行うことにより、図7に示したようなパターンの第1遮光膜11aを形成する。
【0157】
次に、図9(d)に示すように、第1遮光膜11aの上に、例えば、常圧又は減圧CVD法等によりTEOS(テトラ・エチル・オルソ・シリケート)ガス、TEB(テトラ・エチル・ボートレート)ガス、TMOP(テトラ・メチル・オキシ・フォスレート)ガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第1層間絶縁膜12を形成する。この第1層間絶縁膜12の膜厚は、例えば、約400〜1000nm、より好ましくは800nm程度とする。
【0158】
次に、図9(e)に示すように、第1層間絶縁膜12の表面全体を、CMP(化学的機械研磨)法などにより研磨して平坦化する。
【0159】
次に、図9(f)に示すように、表面が平坦化された第1層間絶縁膜12を形成した図9(e)に示す基板本体10Aと、表面に第1の酸化シリコン膜203B、窒化シリコン膜又は窒化酸化シリコン膜204、第2の酸化シリコン膜203Aからなる絶縁部205を形成した単結晶シリコン基板202Aとの貼り合わせを行う。次いで、図9(g)に示すように、基板本体10Aの表面上に薄膜の単結晶シリコン層202を残して大部分の単結晶シリコン基板202Aの剥離を行う。
【0160】
なお、単結晶シリコン基板202Aの表面に絶縁部205を形成する方法、表面に絶縁部205を形成した単結晶シリコン基板202Aと基板本体10Aとの貼り合わせ方法、及び単結晶シリコン基板202Aの剥離方法については、上記のSOI基板200の製造方法において詳細に説明したので、説明を省略する。
【0161】
次に、図9(h)に示すように、単結晶シリコン層202をフォトリソグラフィ工程、エッチング工程等を経て所定のパターンに形成することにより、図7に示した如き所定パターンの半導体層1aを形成する。即ち、特にデータ線6a下で容量線3bが形成される領域及び走査線3aに沿って容量線3bが形成される領域には、画素スイッチング用TFT30を構成する半導体層1aから延設された第1蓄積容量電極1fを形成する。
【0162】
次に、図9(i)に示すように、画素スイッチング用TFT30を構成する半導体層1aと共に第1蓄積容量電極1fを約850〜1300℃の温度、好ましくは約1000℃の温度で72分程度熱酸化することにより、約60nmの比較的薄い厚さの熱酸化シリコン膜を形成し、画素スイッチング用TFT30のゲート絶縁膜2と共に容量形成用のゲート絶縁膜2を形成する。この結果、半導体層1a及び第1蓄積容量電極1fの厚さは、約30〜170nmの厚さ、ゲート絶縁膜2の厚さは、約60nmの厚さとなる。
【0163】
次に、図10(a)に示すように、Nチャネルの半導体層1aに対応する位置にレジスト膜301を形成し、Pチャネルの半導体層1aにPなどのV族元素のドーパント302を低濃度で(例えば、Pイオンを70keVの加速電圧、2×1011/cm2のドーズ量にて)ドープする。
【0164】
次に、図10(b)に示すように、図示を省略するPチャネルの半導体層1aに対応する位置にレジスト膜を形成し、Nチャネルの半導体層1aにBなどのIII族元素のドーパント303を低濃度で(例えば、Bイオンを35keVの加速電圧、1×1012/cm2のドーズ量にて)ドープする。
【0165】
次に、図10(c)に示すように、Pチャネル、Nチャネル毎に各半導体層1aのチャネル領域1a'の端部を除く基板10の表面にレジスト膜305を形成し、Pチャネルについて、図10(a)に示した工程の約1〜10倍のドーズ量のPなどのV族元素のドーパント306、Nチャネルについて図10(b)に示した工程の約1〜10倍のドーズ量のBなどのIII族元素のドーパント306をドープする。
【0166】
次に、図10(d)に示すように、半導体層1aを延設してなる第1蓄積容量電極1fを低抵抗化するため、基板本体10Aの表面の走査線3a(ゲート電極)に対応する部分にレジスト膜307(走査線3aよりも幅が広い)を形成し、これをマスクとしてその上からPなどのV族元素のドーパント308を低濃度で(例えば、Pイオンを70keVの加速電圧、3×1014/cm2のドーズ量にて)ドープする。
【0167】
次に、図11(a)に示すように、第1層間絶縁膜12及び絶縁部205(図示略)に第1遮光膜11aに至るコンタクトホール13を反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。この際、反応性エッチング、反応性イオンビームエッチングのような異方性エッチングにより、コンタクトホール13等を開孔した方が、開孔形状をマスク形状とほぼ同じにできるという利点がある。但し、ドライエッチングとウエットエッチングとを組み合わせて開孔すれば、これらのコンタクトホール13等をテーパ状にできるので、配線接続時の断線を防止できるという利点が得られる。
【0168】
次に、図11(b)に示すように、減圧CVD法等によりポリシリコン層3を350nm程度の厚さで堆積した後、リン(P)を熱拡散し、ポリシリコン膜3を導電化する。又は、Pイオンをポリシリコン膜3の成膜と同時に導入したドープトシリコン膜を用いてもよい。これにより、ポリシリコン層3の導電性を高めることができる。
【0169】
次に、図11(c)に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図7に示した如き所定パターンの走査線3aと共に容量線3bを形成する。尚、この後、基板本体10Aの裏面に残存するポリシリコンを基板本体10Aの表面をレジスト膜で覆ってエッチングにより除去する。
【0170】
次に、図11(d)に示すように、半導体層1aにPチャネルのLDD領域を形成するために、Nチャネルの半導体層1aに対応する位置をレジスト膜309で覆い、走査線3a(ゲート電極)を拡散マスクとして、まずBなどのIII族元素のドーパント310を低濃度で(例えば、BF2イオンを90keVの加速電圧、3×1013/cm2のドーズ量にて)ドープし、Pチャネルの低濃度ソース領域1b及び低濃度ドレイン領域1cを形成する。
【0171】
続いて、図11(e)に示すように、半導体層1aにPチャネルの高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、Nチャネルの半導体層1aに対応する位置をレジスト膜309で覆った状態で、かつ、図示はしていないが走査線3aよりも幅の広いマスクでレジスト層をPチャネルに対応する走査線3a上に形成した状態、同じくBなどのIII族元素のドーパント311を高濃度で(例えば、BF2イオンを90keVの加速電圧、2×1015/cm2のドーズ量にて)ドープする。
【0172】
次に、図12(a)に示すように、半導体層1aにNチャネルのLDD領域を形成するために、Pチャネルの半導体層1aに対応する位置をレジスト膜(図示せず)で覆い、走査線3a(ゲート電極)を拡散マスクとして、PなどのV族元素のドーパント60を低濃度で(例えば、Pイオンを70keVの加速電圧、6×1012/cm2のドーズ量にて)ドープし、Nチャネルの低濃度ソース領域1b及び低濃度ドレイン領域1cを形成する。
【0173】
続いて、図12(b)に示すように、半導体層1aにNチャネルの高濃度ソース領域1d及び高濃度ドレイン領域1eを形成するために、走査線3aよりも幅の広いマスクでレジスト62をNチャネルに対応する走査線3a上に形成した後、同じくPなどのV族元素のドーパント61を高濃度で(例えば、Pイオンを70keVの加速電圧、4×1015/cm2のドーズ量にて)ドープする。
【0174】
次に、図12(c)に示すように、画素スイッチング用TFT30における走査線3aと共に容量線3b及び走査線3aを覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第2層間絶縁膜4を形成する。第2層間絶縁膜4の膜厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
【0175】
この後、高濃度ソース領域1d及び高濃度ドレイン領域1eを活性化するために約850℃のアニール処理を20分程度行う。
【0176】
次に、図12(d)に示すように、データ線31に対するコンタクトホール5を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより或いはウエットエッチングにより形成する。また、走査線3aや容量線3bを図示しない配線と接続するためのコンタクトホールも、コンタクトホール5と同一の工程により第2層間絶縁膜4に開孔する。
【0177】
次に、図13(a)に示すように、第2層間絶縁膜4の上に、スパッタ処理等により、遮光性のAl等の低抵抗金属や金属シリサイド等を金属膜6として、約100〜700nmの厚さ、好ましくは約350nmに堆積し、更に図13(b)に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線6aを形成する。
【0178】
次に、図13(c)に示すように、データ線6a上を覆うように、例えば、常圧又は減圧CVD法やTEOSガス等を用いて、NSG、PSG、BSG、BPSGなどのシリケートガラス膜、窒化シリコン膜、酸化シリコン膜等からなる第3層間絶縁膜7を形成する。第3層間絶縁膜7の膜厚は、約500〜1500nmが好ましく、更に800nmがより好ましい。
【0179】
次に、図14(a)に示すように、画素スイッチング用TFT30において、画素電極9aと高濃度ドレイン領域1eとを電気的に接続するためのコンタクトホール8を、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。
【0180】
次に、図14(b)に示すように、第3層間絶縁膜7の上に、スパッタ処理等により、ITO等の透明導電性薄膜9を、約50〜200nmの厚さに堆積し、更に図14(c)に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極9aを形成する。尚、本実施形態の液晶装置が反射型液晶装置である場合には、Al等の反射率の高い不透明な材料から画素電極9aを形成してもよい。
【0181】
続いて、画素電極9aの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜16(図8参照)が形成される。
【0182】
以上のようにして、素子基板10が製造される。
【0183】
本実施形態の素子基板の製造方法によれば、表面に窒化シリコン膜又は窒化酸化シリコン膜204を形成した単結晶シリコン基板202Aと基板本体10Aとを貼り合わせることにより、窒化シリコン膜又は窒化酸化シリコン膜204を基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面よりも半導体層1a(TFT30)側に位置させることができるので、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層1a(TFT30)側に拡散することを完全に防止することができる。
【0184】
また、本実施形態の素子基板の製造方法により製造された素子基板10は、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層1a(TFT30)側へ拡散することを完全に防止することができるので、TFT30の特性の劣化を防止することができるものとなる。
【0185】
そして特に本実施形態の素子基板の製造方法により製造された素子基板10は、酸素や水分等の酸化種或いは不純物に対して低透過率の緻密な膜である窒化シリコン膜又は窒化酸化シリコン膜204が、高融点金属等からなる第1遮光膜11aに酸化種が拡散するのを効果的に阻止し得、同時に、第1遮光膜11aから半導体層1aへ不純物が拡散するのを効果的に阻止し得る。
【0186】
次に、対向基板20の製造方法及び素子基板10と対向基板20とから液晶装置を製造する方法について説明する。
【0187】
図8に示した対向基板20については、基板本体20Aとしてガラス基板等の光透過性基板を用意し、基板本体20Aの表面上に、第2遮光膜23及び後述する周辺見切りとしての第2遮光膜を形成する。第2遮光膜23及び後述する周辺見切りとしての第2遮光膜は、例えばCr、Ni、Alなどの金属材料をスパッタリングした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第2遮光膜は、上記の金属材料の他、カーボンやTiなどをフォトレジストに分散させた樹脂ブラックなどの材料から形成してもよい。
【0188】
その後、基板本体20Aの表面上の全面にスパッタリング法などにより、ITO等の透明導電性薄膜を、約50〜200nmの厚さに堆積することにより、対向電極21を形成する。更に、対向電極21の表面上の全面にポリイミドなどの配向膜の塗布液を塗布した後、所定のプレティルト角を持つように、且つ所定方向にラビング処理を施すこと等により、配向膜22(図8参照)を形成する。以上のようにして、対向基板20が製造される。
【0189】
最後に、上述のようにして製造された素子基板10と対向基板20とを、配向膜16及び22が互いに対向するようにシール材により貼り合わせ、真空吸引法などの方法により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶を吸引して、所定の厚みを有する液晶層50を形成することにより、上記構造の液晶装置が製造される。
【0190】
(液晶装置の全体構成)
上記のように構成された本実施形態の液晶装置(電気光学装置)の全体構成を図15及び図16を参照して説明する。尚、図15は、素子基板10を対向基板20側から見た平面図であり、図16は、対向基板20を含めて示す図15のH−H'断面図である。
【0191】
図15において、素子基板10の表面上には、シール材52がその縁に沿って設けられており、図16に示すように、図15に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52により素子基板10に固着されている。
【0192】
図15に示すように、対向基板20の表面上にはシール材52の内側に並行させて、例えば第2遮光膜23と同じ或いは異なる材料から成る周辺見切り或いは額縁としての第2遮光膜53が設けられている。
【0193】
また、素子基板10において、シール材52の外側の領域には、データ線駆動回路101及び実装端子102が素子基板10の一辺に沿って設けられており、走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならない場合には、走査線駆動回路104は片側だけでも良いことは言うまでもない。
【0194】
また、データ線駆動回路101を表示領域(画素部)の辺に沿って両側に配列してもよい。例えば奇数列のデータ線6aは表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線6aは表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線6aを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【0195】
更に素子基板10の残る一辺には、表示領域の両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられており、更に、周辺見切りとしての第2遮光膜53の下に隠れてプリチャージ回路を設けてもよい。また、素子基板10と対向基板20間のコーナー部の少なくとも1箇所においては、素子基板10と対向基板20との間で電気的導通をとるための導通材106が設けられている。
【0196】
また、素子基板10の表面上には更に、製造途中や出荷時の液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路101及び走査線駆動回路104を素子基板10の表面上に設ける代わりに、例えばTAB(テープオートメイテッドボンディング基板)上に実装された駆動用LSIに、素子基板10の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【0197】
また、対向基板20の光が入射する側及び素子基板10の光が出射する側には各々、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【0198】
本実施形態の液晶装置がカラー液晶プロジェクタ(投射型表示装置)に適用される場合には、3枚の液晶装置がRGB用のライトバルブとして各々用いられ、各パネルには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、その場合には上記実施形態で示したように、対向基板20に、カラーフィルタは設けられていない。
【0199】
しかしながら、対向基板20の基板本体20Aの液晶層50側表面上において、第2遮光膜23の形成されていない画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に形成してもよい。このような構成とすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に、上記実施形態の液晶装置を適用することができる。
【0200】
更に、対向基板20の表面上に1画素に1個対応するようにマイクロレンズを形成してもよい。このようにすれば、入射光の集光効率を向上することで、明るい液晶装置が実現できる。更にまた、対向基板20の表面上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー液晶装置が実現できる。
【0201】
なお、本実施形態における液晶装置では、入射光を対向基板20側から入射させることとしたが、素子基板10に第1遮光膜11aを設ける構成としているので、素子基板10側から入射光を入射させ、対向基板20側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層1aのチャネル領域1a'及びLDD領域1b、1cに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。
【0202】
また、本実施形態の液晶装置は、本実施形態の素子基板の製造方法により製造された素子基板10を備えたものであるので、基板本体10Aに含有された不純物、及び基板本体10Aと単結晶シリコン基板202Aとの貼り合わせ面に吸着した不純物が半導体層1a(TFT30)側へ拡散することを完全に防止することができるので、TFT(トランジスタ素子)30の特性の劣化を防止することができ、性能の優れたものとなる。
【0203】
そして特に本実施形態の液晶装置では、窒化シリコン膜又は窒化酸化シリコン膜204が、第1遮光膜11aに酸化種が拡散するのを効果的に阻止し得、同時に、第1遮光膜11aから半導体層1aへ不純物が拡散するのを効果的に阻止し得るので、長期に亘って戻り光に対する遮光性能を高レベルに維持でき、TFT30の特性を維持できる。
【0204】
(液晶装置の電気的構成)
次に、液晶装置(電気光学装置)の電気的構成について説明する。液晶装置は、素子基板と対向基板とを互いに電極形成面を対向して貼付した構成となっている。このうち、素子基板にあっては、図21においてX方向に沿って平行に複数本の走査線3aが配列して形成され、また、これと直交するY方向に沿って平行に複数本のデータ線6aが形成されている。これらの走査線3aとデータ線6aとの各交点においては、TFT30のゲート電極が走査線3aに接続される一方、TFT30のソース電極がデータ線6aに接続されるとともに、TFT30のドレイン電極が画素電極9aに接続されている。そして、各画素は、画素電極9aと、対向基板に形成された共通電極と、これら両電極間に挟持された液晶とによって構成される結果、走査線3aとデータ線6aとの各交点に対応して、マトリクス状に配列することとなる。なお、このほかに、各画素毎に、蓄積容量(図示省略)を、電気的にみて画素電極9aと共通電極とに挟持された液晶に対して並列に形成している。
【0205】
さて、駆動回路110は、ダミー回路120、データ線駆動回路101、サンプリング回路140および走査線駆動回路104からなり、素子基板における対向面にあって、表示領域の周辺部に形成されるものである。これらの回路の能動素子は、いずれもpチャネル型TFTおよびnチャネル型TFTの組み合わせにより形成される。駆動回路110は、画素をスイッチングするTFT30と共通の製造プロセスで形成する。これにより、集積化や、製造コスト、素子の均一性などの点において有利となる。
【0206】
ここで、駆動回路110のうち、ダミー回路120の構成は、データ線駆動回路101とサンプリング回路140の一部を模擬したものである。ダミー回路120は、画像信号VID1〜VID6とサンプリング信号S1〜Smの位相差を検出するために設けられている。
【0207】
データ線駆動回路101は、シフトレジスタを有し、タイミングジェネレータ150からのXクロック信号CLXや、その反転Xクロック信号CLXINVに基づいて、サンプリング信号S1〜Smを順次出力するものである。
【0208】
サンプリング回路140は、6本のデータ線6aを1群(以下、ブロックと称する)とし、これらのブロックに属するデータ線6aに対し、サンプリング信号S1〜Smにしたがって画像信号VID1〜VID6をそれぞれサンプリングして供給するものである。詳細には、サンプリング回路140には、nチャンネル型のTFTからなるスイッチ141が各データ線114の一端に設けられるとともに、各スイッチ141のソース電極は、画像信号VID1〜VID6のいずれかが供給される信号線に接続され、また、各スイッチ141のドレイン電極は1本のデータ線6aに接続されている。さらに、各群に属するデータ線6aに接続された各スイッチ141のゲート電極は、その群に対応してサンプリング信号S1〜Smが供給される画像信号線のいずれかに接続されている。この例では、画像信号VID1〜VID6は同時に供給され、サンプリング信号S1により同時にサンプリングされることとなる。
【0209】
ところで、TFTの応答速度は、温度や累積使用時間によって変化する。したがって、画像信号VID1〜VID6を基準としてサンプリング信号S1〜Smの位相は、進んだり遅れたりする。位相ズレが著しいと、画像信号VID1〜VID6のレベルが変化するタイミングに跨ってサンプリング信号S1〜Smがアクティブになることがある。すると、本来あるブロックに供給すべき画像信号VID1〜VID6が隣接するブロックに供給すべき画像信号に混入していまい画質劣化を引き起こす。このような不都合を防止すべく、画像信号VID1〜VID6とサンプリング信号S1〜Smとの位相関係を上述したダミー回路120を用いて検出し、検出結果に基づいて画像信号VID1〜VID6に対するサンプリング信号S1〜Smの位相を調整している。
【0210】
走査線駆動回路104は、シフトレジスタを有し、タイミングジェネレータ150からのYクロック信号CLYや、その反転Yクロック信号CLYINV、Y転送X転送開始パルスDX等に基づいて、走査信号を各走査線3aに対して順次出力するものである。なお、Y転送X転送開始パルスDXは、各フィールド期間の開始において所定時間だけアクティブとなる。
【0211】
さらに、液晶装置には、モニタ信号線が形成されている。モニタ信号線は、画像信号VID1〜VID6を供給する6本の画像信号線と平行に配線されており、その線幅は画像信号線と等しい。ところで、画像信号線は、分布抵抗と容量成分とを有するので等価的に梯子型のローパスフィルタを形成する。このため、画像信号VID1〜VID6が液晶装置の左端にある入力端子に供給されてから右端に至るまでには、遅延時間が存在する。モニタ信号線は画像信号線と同様に構成されているから、入力モニタ信号M1がモニタ信号線に供給されてからダミー回路120に至るまでの時間は、上述した遅延時間とほぼ等しい。
【0212】
(データ線駆動回路)
次に、周辺回路の一例としてデータ線駆動回路101について説明する。図22はデータ線駆動回路101の構成を示す回路図である。シフトレジスタ1350は、単位回路R1〜Rm+2をm+2(mは自然数)段縦続接続したものであり、水平走査期間の最初に供給される開始パルスDXを、Xクロック信号CLXおよび反転Xクロック信号CLXINVにしたがって、前段(左側)の単位回路から後段(右側)の単位回路へ順次シフトして出力する。なお、開始パルスDXは、各水平走査期間の開始において所定時間だけアクティブとなる。
【0213】
これら各単位回路R1〜Rm+2のうち、奇数段の単位回路R1、R3、......、Rm+2は、Xクロック信号CLXがHレベルの場合(反転Xクロック信号CLXINVがLレベルの場合)に入力信号を反転するクロックドインバータ1352と、クロックドインバータ1352による反転信号を再反転するインバータ1354と、Xクロック信号CLXがLレベルの場合(反転Yクロック信号CLYINVがHレベルの場合)に入力信号を反転するクロックドインバータ1356とを備える。
【0214】
一方、各単位回路R1〜Rm+2のうち、偶数段の単位回路R2、R4、......、Rm+1は、基本的に、奇数段の単位回路R1、R3、......、Rm+2と同様な構成であるが、クロックドインバータ1352は、Xクロック信号CLXがLレベルの場合に入力信号を反転し、クロックドインバータ1356は、Xクロック信号CLXがHレベルの場合に入力信号を反転する点において異なっている。
【0215】
次に、図23において、NAND回路1376、インバータ1378、AND回路1379は、それぞれシフトレジスタ1350の第3段から第m+2段に対応して設けられるものであり、いずれもpチャネル型TFTおよびnチャネル型TFTを組み合わせて相補型で構成されている。
【0216】
このうち、図22において、左からi番目のNAND回路1376は、シフトレジスタ1350において第i−1段に位置する単位回路の出力信号と、第i段に位置する単位回路の出力信号との論理積を反転するものである。また、各段のインバータ1378は、対応するNAND回路1378の出力信号を反転する。さらに、AND回路1379は、対応するインバータ1378の出力信号とイネーブル信号ENとの論理積を、サンプリング信号S1、S2、...、Smとして出力する構成となっている。
【0217】
(周辺回路を構成する半導体装置)
次に本発明による周辺回路を構成する半導体装置に係る実施例について、図23から図28を参照して説明する。ここに、図23及び図25から図28は夫々、半導体装置の各種具体例を示す平面図である。また、図24は、図23に示したインバータ回路におけるチャネル領域を上下から挟持するダブルゲート構造を示す断面図である。
【0218】
本実施例の半導体装置は、SOI基板上にトランジスタ素子が形成されてなる。そして、図1に示したSOI基板の場合と同様に、支持基板と単結晶シリコン層とを具備し、支持基板と単結晶シリコン層との間に、単層又は多層構造を有する絶縁部が形成されている。特にこのような構造に加えて、本実施例では、絶縁部の支持基板側(即ち、単結晶シリコン層とは反対側)に、ゲート電極又はゲート線として機能する導電部材を備える。そして、この絶縁部は、ゲート絶縁膜として機能するように構成されている。
【0219】
図23において、インバータ回路400は、立体的なダブルゲート構造を有する。インバータ回路400は、同一の導電層(例えば、アルミニウム層)から形成されている、入力線401、出力線402、VDD電位線(高電位線)403及びVSS電位線(低電位線)404を備える。更に、半導体層として、SOI構造をなす単結晶シリコン層から形成されたPチャネル領域411とNチャネル領域412とを備える。そして、Pチャネル領域411とNチャネル領域412との上側には、ゲート絶縁膜を介して上側ゲート電極421が形成されており、Pチャネル領域411とNチャネル領域412との下側には、ゲート絶縁膜を介して下側ゲート電極422が形成されている。
【0220】
即ち、図24に示すように、支持基板201上に、下側ゲート電極422が、例えばポリシリコンもしくはタングステンシリサイド等の単体もしくはこれらを積層したもの等の高融点金属を含む膜から形成されており、その上に絶縁部205を介してPチャネル領域411又はNチャネル領域412が積層されており、絶縁部205の一部がゲート絶縁膜として機能する。他方、Pチャネル領域411又はNチャネル領域412上には、ゲート絶縁膜431を介して上側ゲート電極421が、例えばタングステンシリサイドから形成されている。上側ゲート電極421と下側ゲート電極422とは、コンタクトホール441を介して共通の入力線401に接続されている。Pチャネル型TFT451のソースには、コンタクトホール442を介してVDD電位線403が接続されており、Nチャネル型TFT452のソースには、コンタクトホール443を介してVSS電位線404が接続されている。そして、Pチャネル型TFT451とNチャネル型TFT452とのドレインは夫々、コンタクトホール444を介して共通の出力線402に接続される。
【0221】
以上により、Pチャネル型TFT451とNチャネル型TFT452とを組み合わせなるインバータ回路400が構成されている。本実施例のインバータ回路400によれば、支持基板201に含有された不純物、及び支持基板201の貼り合わせ面に吸着した不純物がTFT側へ拡散することを、絶縁部205によって防止することができるので、TFTの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極422から半導体層側への不純物の拡散を、絶縁部205によって効果的に防止できる。加えて、下側ゲート電極422は、遮光膜としても機能し、TFTにおける光リーク電流の発生を効果的に防止できる。
【0222】
図25において、NAND回路500は、例えば、同一のAl層から形成されている、入力線501a及び501b、出力線502、VDD電位線503及びVSS電位線504を備える。NAND回路500における積層構造は、図24に示したインバータ回路400と同様に、支持基板上に、絶縁部を介して半導体層が積層されており、その上には、ゲート絶縁膜を介して上側ゲート電極521a及び521bが、例えばタングステンシリサイドから形成されている。本実施例のNAND回路500によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がTFT側へ拡散することを、絶縁部によって防止することができるので、TFTの特性の劣化を防止できる。
【0223】
図26において、NOR回路600は、例えば、同一のアルミニウム層から形成されている、入力線601a及び601b、出力線602、VDD電位線603及びVSS電位線604を備える。NOR回路600における積層構造は、図24に示したインバータ回路400と同様に、支持基板上に、絶縁部を介して半導体層が積層されており、その上には、ゲート絶縁膜を介して上側ゲート電極621a及び621bが、例えばタングステンシリサイドから形成されている。本実施例のNOR回路600によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がTFT側へ拡散することを、絶縁部によって防止することができるので、TFTの特性の劣化を防止できる。
【0224】
図27において、NAND回路700は、立体的なダブルゲート構造を有する。NAND回路700は、例えば、同一のアルミニウム層から形成されている、入力線701a及び701b、出力線702、VDD電位線703及びVSS電位線704を備える。NAND回路700における積層構造は、図24に示したインバータ回路400と同様に、支持基板上に、下側ゲート電極721aが形成されており、その上に絶縁部を介して半導体層が積層されており、この絶縁部の一部がゲート絶縁膜として機能する。他方、半導体層上には、ゲート絶縁膜を介して上側ゲート電極721bが形成されている。
【0225】
本実施例のダブルゲート構造を有するNAND回路700によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がTFT側へ拡散することを、絶縁部によって防止することができるので、TFTの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極721aから半導体層側への不純物の拡散を、絶縁部によって効果的に防止できる。加えて、下側ゲート電極721aは、遮光膜としても機能し、TFTにおける光リーク電流の発生を効果的に防止できる。そして特にNAND回路700は、図25のNAND回路500と比較して占有面積が低減されるという利益がある。
【0226】
図28において、NOR回路800は、立体的なダブルゲート構造を有する。NOR回路800は、例えば、同一のアルミニウム層から形成されている、入力線801a及び801b、出力線802、VDD電位線803及びVSS電位線804を備える。NOR回路800における積層構造は、図24に示したインバータ回路400と同様に、支持基板上に、下側ゲート電極821aが形成されており、その上に絶縁部を介して半導体層が積層されており、この絶縁部の一部がゲート絶縁膜として機能する。他方、半導体層上には、ゲート絶縁膜を介して上側ゲート電極821bが形成されている。
【0227】
本実施例のダブルゲート構造を有するNOR回路800によれば、支持基板に含有された不純物、及び支持基板の貼り合わせ面に吸着した不純物がTFT側へ拡散することを、絶縁部によって防止することができるので、TFTの特性の劣化を防止できる。また、導電部材の一例たる下側ゲート電極821aから半導体層側への不純物の拡散を、絶縁部によって効果的に防止できる。加えて、下側ゲート電極821aは、遮光膜としても機能し、TFTにおける光リーク電流の発生を効果的に防止できる。そして特にNOR回路800は、図26のNOR回路600と比較して占有面積が低減されるという利益がある。
【0228】
(電子機器)
上記の実施形態の液晶装置(電気光学装置)を用いた電子機器の一例として、投射型表示装置の構成について、図29を参照して説明する。
【0229】
図29において、投射型表示装置1100は、上記の実施形態の液晶装置を3個用意し、夫々RGB用の液晶装置962R、962G及び962Bとして用いた投射型液晶装置の光学系の概略構成図を示す。
【0230】
本例の投射型表示装置の光学系には、光源装置920と、均一照明光学系923が採用されている。そして、投射型表示装置は、この均一照明光学系923から出射される光束Wを赤(R)、緑(G)、青(B)に分離する色分離手段としての色分離光学系924と、各色光束R、G、Bを変調する変調手段としての3つのライトバルブ925R、925G、925Bと、変調された後の色光束を再合成する色合成手段としての色合成プリズム910と、合成された光束を投射面100の表面に拡大投射する投射手段としての投射レンズユニット906を備えている。また、青色光束Bを対応するライトバルブ925Bに導く導光系927をも備えている。
【0231】
均一照明光学系923は、2つのレンズ板921、922と反射ミラー931を備えており、反射ミラー931を挟んで2つのレンズ板921、922が直交する状態に配置されている。均一照明光学系923の2つのレンズ板921、922は、それぞれマトリクス状に配置された複数の矩形レンズを備えている。光源装置920から出射された光束は、第1のレンズ板921の矩形レンズによって複数の部分光束に分割される。そして、これらの部分光束は、第2のレンズ板922の矩形レンズによって3つのライトバルブ925R、925G、925B付近で重畳される。従って、均一照明光学系923を用いることにより、光源装置920が出射光束の断面内で不均一な照度分布を有している場合でも、3つのライトバルブ925R、925G、925Bを均一な照明光で照明することが可能となる。
【0232】
各色分離光学系924は、青緑反射ダイクロイックミラー941と、緑反射ダイクロイックミラー942と、反射ミラー943から構成される。まず、青緑反射ダイクロイックミラー941において、光束Wに含まれている青色光束Bおよび緑色光束Gが直角に反射され、緑反射ダイクロイックミラー942の側に向かう。赤色光束Rはこのミラー941を通過して、後方の反射ミラー943で直角に反射されて、赤色光束Rの出射部944からプリズムユニット910の側に出射される。
【0233】
次に、緑反射ダイクロイックミラー942において、青緑反射ダイクロイックミラー941において反射された青色、緑色光束B、Gのうち、緑色光束Gのみが直角に反射されて、緑色光束Gの出射部945から色合成光学系の側に出射される。
【0234】
緑反射ダイクロイックミラー942を通過した青色光束Bは、青色光束Bの出射部946から導光系927の側に出射される。本例では、均一照明光学素子の光束Wの出射部から、色分離光学系924における各色光束の出射部944、945、946までの距離がほぼ等しくなるように設定されている。
【0235】
色分離光学系924の赤色、緑色光束R、Gの出射部944、945の出射側には、それぞれ集光レンズ951、952が配置されている。したがって、各出射部から出射した赤色、緑色光束R、Gは、これらの集光レンズ951、952に入射して平行化される。
【0236】
このように平行化された赤色、緑色光束R、Gは、ライトバルブ925R、925Gに入射して変調され、各色光に対応した画像情報が付加される。すなわち、これらの液晶装置は、図示を省略している駆動手段によって画像情報に応じてスイッチング制御されて、これにより、ここを通過する各色光の変調が行われる。一方、青色光束Bは、導光系927を介して対応するライトバルブ925Bに導かれ、ここにおいて、同様に画像情報に応じて変調が施される。尚、本例のライトバルブ925R、925G、925Bは、それぞれさらに入射側偏光手段960R、960G、960Bと、出射側偏光手段961R、961G、961Bと、これらの間に配置された液晶装置962R、962G、962Bとからなる液晶ライトバルブである。
【0237】
導光系927は、青色光束Bの出射部946の出射側に配置した集光レンズ954と、入射側反射ミラー971と、出射側反射ミラー972と、これらの反射ミラーの間に配置した中間レンズ973と、ライトバルブ925Bの手前側に配置した集光レンズ953とから構成されている。集光レンズ946から出射された青色光束Bは、導光系927を介して液晶装置962Bに導かれて変調される。各色光束の光路長、すなわち、光束Wの出射部から各液晶装置962R、962G、962Bまでの距離は青色光束Bが最も長くなり、したがって、青色光束の光量損失が最も多くなる。しかし、導光系927を介在させることにより、光量損失を抑制することができる。
【0238】
各ライトバルブ925R、925G、925Bを通って変調された各色光束R、G、Bは、色合成プリズム910に入射され、ここで合成される。そして、この色合成プリズム910によって合成された光が投射レンズユニット906を介して所定の位置にある投射面100の表面に拡大投射されるようになっている。
【0239】
上記構造を有する投射型表示装置1100は、上記の実施形態の液晶装置を備えたものであるので、TFT(トランジスタ素子)の特性の劣化を防止することができ、性能の優れたものとなる。
【0240】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及びその方法並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図1】本発明に係る実施形態のSOI基板の構造を示す断面図である。
【図2】本発明に係る実施形態のSOI基板の製造方法を示す工程図である。
【図3】本発明に係る実施形態のSOI基板の製造方法を示す工程図である。
【図4】本発明に係る実施形態のSOI基板の製造方法において、支持基板と単結晶シリコン基板の貼り合わせのパターンを示す図である。
【図5】本発明に係る実施形態の素子基板の構造を示す断面図である。
【図6】本発明に係る実施形態の電気光学装置において、画素部を構成する各種素子、配線等の等価回路図である。
【図7】本発明に係る実施形態の電気光学装置において、素子基板の相隣接する複数の画素群の平面図である。
【図8】図7のA−A'断面図である。
【図9】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図10】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図11】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図12】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図13】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図14】本発明に係る実施形態の素子基板の製造方法を示す工程図である。
【図15】本発明に係る実施形態の電気光学装置の素子基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。
【図16】図15のH−H'断面図である。
【図17】実施形態の電気光学装置におけるTFTの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図18】実施形態の電気光学装置におけるTFTの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図19】実施形態の電気光学装置におけるTFTの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図20】実施形態の電気光学装置におけるTFTの下側に遮光膜を作り込む構造の各種具体例を示す断面図である。
【図21】液晶表示装置の全体構成を示すブロック図である。
【図22】液晶表示装置におけるデータ線駆動回路の構成を示す回路図である。
【図23】半導体装置の一例である、ダブルゲート構造を有するインバータ回路の平面図である。
【図24】図23のインバータ回路における半導体層のチャネル領域を上下から挟持するダブルゲート構造を示す断面図である。
【図25】半導体装置の他の例であるNAND回路の平面図である。
【図26】半導体装置の他の例であるNOR回路の平面図である。
【図27】半導体装置の他の例である、ダブルゲート構造を有するNAND回路の平面図である。
【図28】半導体装置の他の例である、ダブルゲート構造を有するNOR回路の平面図である。
【図29】本発明に係る実施形態の電気光学装置を用いた電子機器の一例である投射型表示装置の構成図である。
【符号の説明】
200...SOI基板
201...支持基板
202...単結晶シリコン層
202A...単結晶シリコン基板
203B...第1の酸化シリコン膜
203A...第2の酸化シリコン膜
204...窒化シリコン膜又は窒化酸化シリコン膜
204A…第一の窒化シリコン膜又は窒化酸化シリコン膜
204B…第一の窒化シリコン膜又は窒化酸化シリコン膜
205...絶縁部
210...素子基板
220...TFT(トランジスタ素子)
208...半導体層
222...レジスト
1a...半導体層
1a'...チャネル領域
1b...低濃度ソース領域(ソース側LDD領域)
1c...低濃度ドレイン領域(ドレイン側LDD領域)
1d...高濃度ソース領域
1e...高濃度ドレイン領域
10...素子基板
10A...基板本体(支持基板)
20...対向基板
20A...基板本体
11a...第1遮光膜
12...第1層間絶縁膜
30...画素スイッチング用TFT(トランジスタ素子)
50...液晶層(電気光学材料層)
Claims (15)
- 支持基板上に、
画素電極と、
該画素電極と電気的に接続されておりチャネル領域を含む半導体層を有するトランジスタ素子と、
該トランジスタ素子と電気的に接続された配線と、
少なくとも前記チャネル領域を前記支持基板側から覆い、所定形状の平面パターンを有する遮光膜と、
該遮光膜と前記半導体層との間に配置されると共に窒化シリコン膜又は窒化酸化シリコン膜を含む絶縁部とを備え、
前記絶縁部は、前記遮光膜を完全に覆う形状の平面パターンを有すると共に層間絶縁膜を介して前記遮光膜に対向しており、
前記絶縁部の縁は平面的に見て前記遮光膜の縁から離れて形成されていることを特徴とする電気光学装置。 - 前記絶縁部は、多層構造を有することを特徴とする請求項1に記載の電気光学装置。
- 前記多層構造は、前記窒化シリコン膜又は窒化酸化シリコン膜と、前記窒化シリコン膜又は窒化酸化シリコン膜の上面若しくは下面に形成された酸化シリコン膜とを含んでなることを特徴とする請求項2に記載の電気光学装置。
- 前記絶縁部は、前記遮光膜に密着していることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
- 前記絶縁部の縁が前記遮光膜の縁から2μm以内である領域を含むことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。
- 前記絶縁部の縁が前記遮光膜の縁と自己整合的に形成されていることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。
- 前記半導体層は、単結晶シリコン膜からなるSOI(Silicon On Insulator)構造を有することを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
- 前記半導体層は、ポリシリコン膜又はアモルファスシリコン膜からなることを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。
- 前記遮光膜は、高融点金属を含んでなることを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。
- 前記絶縁部の前記窒化シリコンまたは窒化酸化シリコン膜の合計層厚は、100nm以下であることを特徴とする請求項1から9のいずれか一項に記載の電気光学装置。
- 前記支持基板に対し対向配置された対向基板と、
前記支持基板と前記対向基板との間に挟持された電気光学材料層と
を更に備えたことを特徴とする請求項1から10のいずれか一項に記載の電気光学装置。 - 請求項1から11のいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
- 支持基板上の所定形状の平面パターンを有する遮光膜を形成する工程と、
該遮光膜上に、直接又は層間絶縁膜を介して、窒化シリコン膜又は窒化酸化シリコン膜を含み、前記遮光膜を完全に覆う形状の平面パターンを有すると共に、その縁が平面的に見て前記遮光膜の縁から離れている絶縁部を形成する工程と、
該絶縁部上に、層間絶縁膜を介して半導体層を形成する工程と、
該半導体層を構成要素として前記遮光膜に下側から覆われる位置にチャネル領域が配置されてなるトランジスタ素子を形成する工程と、
該トランジスタ素子と電気的に接続された配線及び画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。 - 前記遮光膜を形成する工程の前に、前記支持基板上に、窒化シリコン膜又は窒化酸化シリコン膜を含む他の絶縁部を形成する工程を更に含むことを特徴とする請求項13に記載の電気光学装置の製造方法。
- 前記半導体層を形成する工程は、前記半導体層が形成された単結晶シリコン基板と前記遮光膜及び前記絶縁部が形成された支持基板とを貼り合せる工程と、貼り合わせ後に前記単結晶シリコン基板を薄膜化する工程とを含むことを特徴とする請求項13又は14に記載の電気光学装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002004942A JP4126912B2 (ja) | 2001-06-22 | 2002-01-11 | 電気光学装置及びその製造方法並びに電子機器 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-190521 | 2001-06-22 | ||
JP2001190521 | 2001-06-22 | ||
JP2001-292645 | 2001-09-25 | ||
JP2001292645 | 2001-09-25 | ||
JP2002004942A JP4126912B2 (ja) | 2001-06-22 | 2002-01-11 | 電気光学装置及びその製造方法並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003172950A JP2003172950A (ja) | 2003-06-20 |
JP4126912B2 true JP4126912B2 (ja) | 2008-07-30 |
Family
ID=27347010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002004942A Expired - Fee Related JP4126912B2 (ja) | 2001-06-22 | 2002-01-11 | 電気光学装置及びその製造方法並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126912B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7192812B2 (en) | 2002-12-20 | 2007-03-20 | Seiko Epson Corporation | Method for manufacturing electro-optical substrate |
JP2005086005A (ja) * | 2003-09-09 | 2005-03-31 | Seiko Epson Corp | 基板及びその製造方法並びに電気光学装置 |
JP4507546B2 (ja) * | 2003-09-30 | 2010-07-21 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2007248987A (ja) * | 2006-03-17 | 2007-09-27 | Toshiba Matsushita Display Technology Co Ltd | 表示装置用のアレイ基板 |
EP1858071A1 (en) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Method for fabricating a semiconductor on insulator type wafer and semiconductor on insulator wafer |
US8513678B2 (en) * | 2007-05-18 | 2013-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US7790563B2 (en) * | 2007-07-13 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device and method for manufacturing semiconductor device |
TWI437696B (zh) * | 2007-09-21 | 2014-05-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
JP5506172B2 (ja) * | 2007-10-10 | 2014-05-28 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP2010239123A (ja) * | 2009-03-12 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2015164000A (ja) * | 2012-06-18 | 2015-09-10 | シャープ株式会社 | タッチパネル、タッチパネルを備える表示装置及びタッチパネルの製造方法 |
WO2018180968A1 (ja) * | 2017-03-30 | 2018-10-04 | シャープ株式会社 | アクティブマトリクス基板および液晶表示パネル |
EP4170734A4 (en) * | 2020-06-18 | 2024-06-19 | Nichia Corporation | METHOD FOR PRODUCING AN IMAGE DISPLAY DEVICE AND IMAGE DISPLAY DEVICE |
CN112420607B (zh) * | 2020-11-09 | 2022-09-09 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板制程方法及显示面板 |
-
2002
- 2002-01-11 JP JP2002004942A patent/JP4126912B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003172950A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
KR100475502B1 (ko) | Soi 기판을 갖는 반도체 장치, 소자 기판을 갖는전기광학 장치 및 전자 기기, 및 전기광학 장치의 제조방법 | |
US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
JP3684578B2 (ja) | 液晶装置および電子機器 | |
JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP3909583B2 (ja) | 電気光学装置の製造方法 | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
US6912020B2 (en) | Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film | |
JP4126912B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
JP2001305577A (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
KR20020023161A (ko) | 전기 광학 장치용 기판의 제조 방법, 전기 광학 장치용기판, 전기 광학 장치 및 전자 기기 | |
JP3791338B2 (ja) | 電気光学装置及びその製造方法並びに投射型表示装置 | |
JP2002131778A (ja) | 電気光学装置用基板およびこれを備えた電気光学装置並びに電子機器 | |
JP4221827B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP3690119B2 (ja) | 液晶装置及び投射型表示装置 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4206595B2 (ja) | 電気光学装置、電気光学装置の製造方法及び電子機器 | |
JP4013401B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP4701487B2 (ja) | 電気光学装置用基板の製造方法 | |
JP4843840B2 (ja) | 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置及び電子機器 | |
JP4214702B2 (ja) | 電気光学装置の製造方法、及び電気光学装置、並びに投写型表示装置、電子機器 | |
JP2002353466A (ja) | 電気光学装置の製造方法および電気光学装置 | |
JP2003158270A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 | |
JP2003207806A (ja) | 電気光学装置および電気光学装置の製造方法、並びに投射型表示装置、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080311 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |