JP3540699B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3540699B2 JP3540699B2 JP2000006049A JP2000006049A JP3540699B2 JP 3540699 B2 JP3540699 B2 JP 3540699B2 JP 2000006049 A JP2000006049 A JP 2000006049A JP 2000006049 A JP2000006049 A JP 2000006049A JP 3540699 B2 JP3540699 B2 JP 3540699B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- forming
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、埋め込み配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
０．１８μｍ世代以降のシリコン基板上に形成されたＬＳＩにおいては、トランジスタの高速化に対して配線のＣＲ成分による遅延が無視できなくなってきたため、配線材料として、導電性の高い金属つまり比抵抗の小さい金属を用いることが好ましい。そこで、Ａｌ配線（比抵抗３μｏｈｍ・ｃｍ）に代えて、より低抵抗なＣｕ配線（比抵抗１．７μｏｈｍ・ｃｍ）を用いる検討が進んでいる。
【０００３】
また、ＬＳＩを構成する素子の微細化に伴って金属配線を流れる電流の密度が世代ごとに増加しているため、電流印加時に金属配線を構成する金属原子が電子に押されて移動して、金属配線が断線してしまうエレクトロマイグレーションという現象に対しても、その耐性を高めていく必要がある。ＣｕはＡｌに比べて融点が高いため、変形すなわち原子の移動が起こりにくいことが期待されており、エレクトロマイグレーション耐性も高いことが期待されている。
【０００４】
【発明が解決しようとする課題】
ところが、Ｃｕよりなる金属配線は、導電率については極めて優れているが、配線幅がより微細になると、エレクトロマイグレーション耐性という点では問題が残ると考えられる。例えば、０．３μｍ幅程度の微細な金属配線では、エレクトロマイグレーション耐性が悪化すると報告されている［Y. Igarashi et al, VLSI Symp., p.76, 1996］。従って、Ａｌ配線の場合と同様、合金化によってエレクトロマイグレーション耐性を向上させることが検討されている。
【０００５】
そこで、配線材料として、Ｃｕ−Ｍｇ合金［T. Tatewaki et al, IEDM., p.293, 1995］、Ｃｕ−Ｚｒ合金［Y. Igarashi et al, VLSI Symp., p.76, 1996］、Ｃｕ−Ｓｎ合金等が提案されている。
【０００６】
しかしながら、Ｃｕ−Ｍｇ合金、Ｃｕ−Ｚｒ合金又はＣｕ−Ｓｎ合金等の銅合金よりなる配線は、エレクトロマイグレーション耐性という点では優れているが、導電率という点では問題が残る。
【０００７】
前記に鑑み、本発明は、導電率の向上とエレクトロマイグレーション耐性の向上との両立を図ることができる配線材料を提供することにより、導電率及びエレクトロマイグレーション耐性に優れた埋め込み配線を有する信頼性の高い半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本願発明者は、引張り強さの大きい材料はエレクトロマイグレーション耐性にも優れているはずであると考えた。その理由は、銅合金配線に電流を流したときに、銅合金配線を構成する銅原子が移動する結果として、銅原子が増加した部位では圧縮応力が増加する一方、銅原子が減少した部位においては引張り応力が発生し、銅原子が減少した部位において銅合金配線が断線するのである。従って、引張り強さが大きい銅合金はエレクトロマイグレーション耐性が優れているはずである。そこで、引張り強さ及び導電率の両方に優れた銅合金を配線材料として用いると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い銅合金配線が得られる筈であるとの結論に達したのである。
【０００９】
各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金を探し求めたところ図３に示すデータ（坂井他、まてりあ、p.692 、1997）を見出した。図３に示す特性図によると、Ｃｕ−Ｎｂ合金、Ｃｕ−Ａｇ合金及びＣｕ−Ａｌ2Ｏ3合金は、各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金であることを見出した。尚、図３において、％ＩＡＣＳは、純銅の導電率に対する導電率の割合を示している。
【００１０】
以上の検討から分かるように、ＣｕにＮｂ、Ａｇ又はＡｌ2Ｏ3が含まれた銅合金を用いて埋め込み配線を形成すると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い半導体装置が得られるのである。
【００１１】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｓｎ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＳｎを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＳｎが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
また、本発明に係る第２の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｍｇ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＭｇを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＭｇが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
また、本発明に係る第３の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の 壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｚｒ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＺｒを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＺｒが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
【００１２】
本発明に係る第１〜第３の半導体装置の製造方法によると、層間絶縁膜に形成された配線用凹部の壁面に拡散防止膜を形成しておいてから、該配線用凹部の壁面に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金である第１の金属よりなる第１の金属膜を形成した後、該第１の金属膜の上にＣｕからなるか又はＣｕを主成分とする第２の金属よりなる第２の金属膜を形成し、その後、熱処理を行なって第１の金属膜に含有されているＳｎ、Ｍｇ又はＺｒを第２の金属膜に拡散させるため、Ｃｕの拡散を防止しつつＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線を形成することができる。
【００１３】
ところで、Ｃｕからなるか又はＣｕを主成分とする銅系の金属膜はドライエッチングが困難であるため、埋め込み配線は、層間絶縁膜に配線用凹部を形成しておいてから、配線用凹部に銅系の金属膜を埋め込むダマシン法によって形成されることが多いが、本発明に係る第１〜第３の半導体装置の製造方法によると、ＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線をダマシン法により形成することができる。また、配線用凹部の下側にコンタクトホールを形成しておいてから、コンタクトホール及び配線用凹部の両方に同時に金属膜を埋め込むようにすると、デュアルダマシン法によって銅合金よりなるコンタクト及び埋め込み配線を同時に形成することができる。
【００１６】
ところで、デザインルールが０．１８μｍの世代では、コンタクトホールが０．２５μｍ径で且つ０．８μｍ程度の深さになり、配線用凹部についても０．５μｍ程度の深さが必要になると予測される。このような微細な配線構造をデュアルダマシン法を用いて形成しようとすると、深さが１．３μｍ程度で径が０．２５μｍ程度の孔（アスペクト比が５程度の孔）に銅合金を埋め込む必要がある。ところが、現在の技術によると、ＣＶＤ法及びメッキ法では純銅の金属膜を堆積することはできるが銅合金の金属膜を堆積することはできない。また、スパッタ法によると銅合金の金属膜を堆積することはできるが、アスペクト比の高い配線用凹部に堆積しようとするとオーバーハングが発生してしまうため、アスペクト比の高い配線用凹部にスパッタ法により金属膜を埋め込むことは困難である。
【００１７】
ところが、第１〜第３の半導体装置の製造方法によると、配線用凹部の壁面に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金である第１の金属よりなる第１の金属膜をスパッタ法により形成した後、Ｃｕからなるか又はＣｕを主成分とする第２の金属よりなる第２の金属膜を段差被覆性に優れたＣＶＤ法又はメッキ法により堆積するので、配線用凹部に第１の金属膜及び第２の金属膜を埋め込むことができる。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）、（ｂ）を参照しながら説明する。
【００２０】
まず、図１（ａ）に示すように、半導体基板１０１の上に堆積された層間絶縁膜１０２にコンタクトホール１０３及び配線用凹状溝１０４を形成する。コンタクトホール１０３の径は０．２５μｍ程度とする。
【００２１】
次に、図１（ｂ）に示すように、コンタクトホール１０３及び配線用凹状溝１０４を含む層間絶縁膜１０２の上に全面に亘って、半導体基板１０１との密着性を向上させる下層のＴｉ膜及びＣｕの層間絶縁膜１０２及び半導体基板１０１への拡散を防止する上層のＴｉＮ膜よりなるＴｉＮ／Ｔｉ膜１０５を堆積する。
【００２２】
次に、Ｃｕ−１重量％Ａｇよりなる銅合金のターゲットを用いるスパッタ法により、ＴｉＮ／Ｔｉ膜１０５の上に４０ｎｍの膜厚を有する銅合金膜１０６を堆積する。この場合、スパッタ法は一般に段差被覆性が良くないので、銅合金膜１０６によって、０．２５μｍ程度の径の小さいコンタクトホール１０３及び配線用凹状溝１０４を完全に埋め込むことはできない。その理由は、スパッタ法により銅合金膜１０６を堆積すると、径の小さいコンタクトホール１０３の開口部の近傍において銅合金膜１０６がオーバーハングしてしまうからである。
【００２３】
そこで、前記のスパッタ法の後に段差被覆性に優れたＣＶＤ法又はメッキ法を行なって、図１（ｃ）に示すように、銅合金膜１０６の上に、例えば銅合金膜１０６の約１１倍の厚さ（４８０ｎｍ）を有する銅膜１０７を堆積する。これにより、コンタクトホール１０３及び配線用凹状溝１０４は銅合金膜１０６及び銅膜１０７によって完全に埋め込まれる。ＣｕのＣＶＤ法では表面の平坦性を向上させるために、また、メッキ法として電解メッキを用いる場合には下地に低抵抗なＣｕ膜が必要であるために、ＣＶＤ法又はメッキ法では銅合金膜１０６を下地に用いることが必要である。
【００２４】
次に、４００℃程度の熱処理を行なって、銅合金膜１０６のＡｇをＣｕ膜１０７に拡散させることにより、図２（ａ）に示すように、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成する。
【００２５】
ところで、銅合金膜１０８におけるＡｇの含有量については、５００℃程度の温度下ではＣｕ中のＡｇの固溶限は１重量％程度であり、Ａｇをそれ以上含有させるとＡｇを主成分とする相が銅合金膜１０８中に局所的に析出する恐れがある。従って、半導体プロセスにおける熱処理の温度は５００℃以下であることを考えると、Ａｇの含有量としては１重量％以下が好ましい。
【００２６】
次に、ＴｉＮ／Ｔｉ膜１０５及び銅合金膜１０８に対して例えばＣＭＰ法を行なって、層間絶縁膜１０２の上に露出しているＴｉＮ／Ｔｉ膜１０５及び銅合金膜１０８を除去することにより、図２（ｂ）に示すように、銅合金膜１０８よりなるコンタクト１０９及び埋め込み配線１１０を形成する。その後、埋め込み配線１１０及び層間絶縁膜１０２の上に全面に亘って、埋め込み配線１１０を構成するＣｕの上方への拡散を防止する窒化シリコン膜１１１を堆積する。
【００２７】
第１の実施形態において形成したＣｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８の再結晶温度は、純銅の再結晶温度である２５０℃よりも高くて４００℃である（堀ほか、日本金属学会誌、ｐ１２２３，１９８１）。再結晶温度が高いということは塑性変形し難いということであるから、銅合金膜１０８はヒロック及びボイドが生じ難いので、エレクトロマイグレーション耐性が向上することが裏付けられている。
【００２８】
また、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８においては、Ａｇの濃度は５０ｐｐｍ程度であるため、銅合金膜１０８の電気伝導率は純銅とほぼ同等の１．７μｏｈｍ・ｃｍである（J.S.Smart et al., Trans. AIME, 147(1942), 48）。従って、銅合金膜１０８の電気伝導率は純銅に比べて低下しない。これに対して、既に知られているＣｕ−Ｚｒ合金膜よりなる埋め込み配線では、Ｚｒが５０ｐｐｍ程度添加されると電気伝導度が２．２μｏｈｍ・ｃｍに上昇してしまうと共に、ＺｒとＣｕとが反応してＣｕＺｒx 化合物を作り易いという問題があるので、第１の実施形態のように、Ｃｕ−Ａｇよりなる銅合金膜１０８の方が有利である。
【００２９】
以上説明したように、銅合金膜１０８よりなる埋め込み配線１１０は導電性及びエレクトロマイグレーション耐性の両方において優れている。
【００３０】
ところで、現在の技術では、ＣＶＤ法又はメッキ法によってＣｕ−Ａｇよりなる銅合金膜を堆積することができないと共に、スパッタ法によって径の小さいコンタクトホールに銅合金膜を完全に埋め込むことはできない。そこで、第１の実施形態においては、スパッタ法によりＣｕ−１重量％Ａｇよりなる銅合金膜１０６を薄く堆積すると共に銅合金膜１０６の上にＣＶＤ法又はメッキ法により銅膜１０７を厚く堆積した後、熱処理を施して銅合金膜１０６のＡｇを銅膜１０７に拡散させることにより、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成している。
【００３１】
また、スパッタ法により堆積した銅合金膜１０６は（１１１）面に配向する性質があるため、銅合金膜１０６上にＣＶＤ法又はメッキ法により堆積される銅膜１０７は、下地の影響を受けて（１１１）面に配向する。従って、面内原子間隔が銅合金膜１０６の（１１１）面とほぼ等しい銅膜１０７をＣＶＤ法又はメッキ法により堆積することができる。また、ＣｕはＡｌと同じｆｃｃ結晶であるため、最密面である（１１１）面が断線のきっかけとなり易いが、銅膜１０７の（１１１）面が半導体基板１１の主面と平行に配向しているので、銅合金膜１０８よりなる埋め込み配線１１０は断線し難くなり、エレクトロマイグレーション耐性がさらに向上するという利点もある。
【００３２】
尚、第１の実施形態においては、Ｃｕ−１重量％Ａｇよりなる銅合金膜１０６と銅膜１０７とをほぼ完全に反応させて、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成したが、Ｃｕ−１重量％Ａｇよりなる銅合金膜１０６を堆積する代わりに、ＴｉＮ／Ｔｉ膜１０５を構成する上層のＴｉＮ膜にＡｇを含有させてもよい。この場合には、銅膜１０７をスパッタ法により堆積された下層の銅膜とＣＶＤ法又はメッキ法により堆積された上層の銅膜とから構成することが膜堆積工程上好ましい。
【００３３】
また、層間絶縁膜１０２及び半導体基板１０１の表面をアンモニアプラズマ等で処理してＣｕの拡散を防止しておけば、ＴｉＮ／Ｔｉ膜１０５のような拡散防止膜を堆積しなくてもよい。
【００３４】
また、第１の実施形態においては、銅合金膜１０６として、新規に提案したＣｕ−Ａｇ合金を用いたが、導電率が多少低くなってもよい場合には、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金等を用いてもよい。
【００６２】
尚、第１の実施形態においては、銅膜１０７として純銅を用いたが、これに代えて、Ｃｕに他の金属が含まれてなる銅合金を用いてもよい。
【００６３】
また、ＴｉＮ／Ｔｉ膜１０５又は銅膜１０７を選択ＣＶＤ法によりコンタクトホール１０３及び配線用凹状溝１０４の内部にのみ堆積してもよいし、ＴｉＮ／Ｔｉ膜１０５の代わりに、他の拡散防止膜、例えば、Ｔａ膜、ＴａＮ膜又はＷＮ膜等を用いてもよい。
【００６４】
また、コンタクトホール１０３及び配線用凹状溝１０４の内部への埋め込みが可能であるならば、スパッタ法＋リフロー法又はイオンプレーティング法等の他の方法によって、銅膜１０７を形成してもよい。
【００６６】
【発明の効果】
本発明に係る第１〜第３の半導体装置の製造方法によると、ＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線をダマシン法又はデュアルダマシン法によって確実に形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】各種の銅合金の引張り強さ及び導電率を示す特性図である。
【符号の説明】
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ コンタクトホール
１０４ 配線用凹状溝
１０５ ＴｉＮ／Ｔｉ膜
１０６ 銅合金膜
１０７ 銅膜
１０８ 銅合金膜
１０９ コンタクト
１１０ 埋め込み配線
１１１ 窒化シリコン膜
【発明の属する技術分野】
本発明は、埋め込み配線を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
０．１８μｍ世代以降のシリコン基板上に形成されたＬＳＩにおいては、トランジスタの高速化に対して配線のＣＲ成分による遅延が無視できなくなってきたため、配線材料として、導電性の高い金属つまり比抵抗の小さい金属を用いることが好ましい。そこで、Ａｌ配線（比抵抗３μｏｈｍ・ｃｍ）に代えて、より低抵抗なＣｕ配線（比抵抗１．７μｏｈｍ・ｃｍ）を用いる検討が進んでいる。
【０００３】
また、ＬＳＩを構成する素子の微細化に伴って金属配線を流れる電流の密度が世代ごとに増加しているため、電流印加時に金属配線を構成する金属原子が電子に押されて移動して、金属配線が断線してしまうエレクトロマイグレーションという現象に対しても、その耐性を高めていく必要がある。ＣｕはＡｌに比べて融点が高いため、変形すなわち原子の移動が起こりにくいことが期待されており、エレクトロマイグレーション耐性も高いことが期待されている。
【０００４】
【発明が解決しようとする課題】
ところが、Ｃｕよりなる金属配線は、導電率については極めて優れているが、配線幅がより微細になると、エレクトロマイグレーション耐性という点では問題が残ると考えられる。例えば、０．３μｍ幅程度の微細な金属配線では、エレクトロマイグレーション耐性が悪化すると報告されている［Y. Igarashi et al, VLSI Symp., p.76, 1996］。従って、Ａｌ配線の場合と同様、合金化によってエレクトロマイグレーション耐性を向上させることが検討されている。
【０００５】
そこで、配線材料として、Ｃｕ−Ｍｇ合金［T. Tatewaki et al, IEDM., p.293, 1995］、Ｃｕ−Ｚｒ合金［Y. Igarashi et al, VLSI Symp., p.76, 1996］、Ｃｕ−Ｓｎ合金等が提案されている。
【０００６】
しかしながら、Ｃｕ−Ｍｇ合金、Ｃｕ−Ｚｒ合金又はＣｕ−Ｓｎ合金等の銅合金よりなる配線は、エレクトロマイグレーション耐性という点では優れているが、導電率という点では問題が残る。
【０００７】
前記に鑑み、本発明は、導電率の向上とエレクトロマイグレーション耐性の向上との両立を図ることができる配線材料を提供することにより、導電率及びエレクトロマイグレーション耐性に優れた埋め込み配線を有する信頼性の高い半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本願発明者は、引張り強さの大きい材料はエレクトロマイグレーション耐性にも優れているはずであると考えた。その理由は、銅合金配線に電流を流したときに、銅合金配線を構成する銅原子が移動する結果として、銅原子が増加した部位では圧縮応力が増加する一方、銅原子が減少した部位においては引張り応力が発生し、銅原子が減少した部位において銅合金配線が断線するのである。従って、引張り強さが大きい銅合金はエレクトロマイグレーション耐性が優れているはずである。そこで、引張り強さ及び導電率の両方に優れた銅合金を配線材料として用いると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い銅合金配線が得られる筈であるとの結論に達したのである。
【０００９】
各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金を探し求めたところ図３に示すデータ（坂井他、まてりあ、p.692 、1997）を見出した。図３に示す特性図によると、Ｃｕ−Ｎｂ合金、Ｃｕ−Ａｇ合金及びＣｕ−Ａｌ2Ｏ3合金は、各種の銅合金のうち、引張り強さ及び導電率の両方に優れた銅合金であることを見出した。尚、図３において、％ＩＡＣＳは、純銅の導電率に対する導電率の割合を示している。
【００１０】
以上の検討から分かるように、ＣｕにＮｂ、Ａｇ又はＡｌ2Ｏ3が含まれた銅合金を用いて埋め込み配線を形成すると、導電率及びエレクトロマイグレーション耐性に優れた信頼性の高い半導体装置が得られるのである。
【００１１】
本発明に係る第１の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｓｎ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＳｎを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＳｎが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
また、本発明に係る第２の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｍｇ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＭｇを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＭｇが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
また、本発明に係る第３の半導体装置の製造方法は、半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、少なくとも配線用凹部の 壁面に拡散防止膜を形成する工程と、スパッタ法により、拡散防止膜が形成されている配線用凹部を含む層間絶縁膜の上に全面に亘ってＣｕ−Ｚｒ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも配線用凹部の壁面に第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、半導体基板に対して熱処理を行なって第１の金属膜に含まれているＺｒを第２の金属膜に拡散させた後、層間絶縁膜の上に露出している第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＺｒが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えている。
【００１２】
本発明に係る第１〜第３の半導体装置の製造方法によると、層間絶縁膜に形成された配線用凹部の壁面に拡散防止膜を形成しておいてから、該配線用凹部の壁面に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金である第１の金属よりなる第１の金属膜を形成した後、該第１の金属膜の上にＣｕからなるか又はＣｕを主成分とする第２の金属よりなる第２の金属膜を形成し、その後、熱処理を行なって第１の金属膜に含有されているＳｎ、Ｍｇ又はＺｒを第２の金属膜に拡散させるため、Ｃｕの拡散を防止しつつＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線を形成することができる。
【００１３】
ところで、Ｃｕからなるか又はＣｕを主成分とする銅系の金属膜はドライエッチングが困難であるため、埋め込み配線は、層間絶縁膜に配線用凹部を形成しておいてから、配線用凹部に銅系の金属膜を埋め込むダマシン法によって形成されることが多いが、本発明に係る第１〜第３の半導体装置の製造方法によると、ＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線をダマシン法により形成することができる。また、配線用凹部の下側にコンタクトホールを形成しておいてから、コンタクトホール及び配線用凹部の両方に同時に金属膜を埋め込むようにすると、デュアルダマシン法によって銅合金よりなるコンタクト及び埋め込み配線を同時に形成することができる。
【００１６】
ところで、デザインルールが０．１８μｍの世代では、コンタクトホールが０．２５μｍ径で且つ０．８μｍ程度の深さになり、配線用凹部についても０．５μｍ程度の深さが必要になると予測される。このような微細な配線構造をデュアルダマシン法を用いて形成しようとすると、深さが１．３μｍ程度で径が０．２５μｍ程度の孔（アスペクト比が５程度の孔）に銅合金を埋め込む必要がある。ところが、現在の技術によると、ＣＶＤ法及びメッキ法では純銅の金属膜を堆積することはできるが銅合金の金属膜を堆積することはできない。また、スパッタ法によると銅合金の金属膜を堆積することはできるが、アスペクト比の高い配線用凹部に堆積しようとするとオーバーハングが発生してしまうため、アスペクト比の高い配線用凹部にスパッタ法により金属膜を埋め込むことは困難である。
【００１７】
ところが、第１〜第３の半導体装置の製造方法によると、配線用凹部の壁面に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金である第１の金属よりなる第１の金属膜をスパッタ法により形成した後、Ｃｕからなるか又はＣｕを主成分とする第２の金属よりなる第２の金属膜を段差被覆性に優れたＣＶＤ法又はメッキ法により堆積するので、配線用凹部に第１の金属膜及び第２の金属膜を埋め込むことができる。
【００１９】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置における銅合金配線及びその製造方法について、図１（ａ）〜（ｃ）及び図２（ａ）、（ｂ）を参照しながら説明する。
【００２０】
まず、図１（ａ）に示すように、半導体基板１０１の上に堆積された層間絶縁膜１０２にコンタクトホール１０３及び配線用凹状溝１０４を形成する。コンタクトホール１０３の径は０．２５μｍ程度とする。
【００２１】
次に、図１（ｂ）に示すように、コンタクトホール１０３及び配線用凹状溝１０４を含む層間絶縁膜１０２の上に全面に亘って、半導体基板１０１との密着性を向上させる下層のＴｉ膜及びＣｕの層間絶縁膜１０２及び半導体基板１０１への拡散を防止する上層のＴｉＮ膜よりなるＴｉＮ／Ｔｉ膜１０５を堆積する。
【００２２】
次に、Ｃｕ−１重量％Ａｇよりなる銅合金のターゲットを用いるスパッタ法により、ＴｉＮ／Ｔｉ膜１０５の上に４０ｎｍの膜厚を有する銅合金膜１０６を堆積する。この場合、スパッタ法は一般に段差被覆性が良くないので、銅合金膜１０６によって、０．２５μｍ程度の径の小さいコンタクトホール１０３及び配線用凹状溝１０４を完全に埋め込むことはできない。その理由は、スパッタ法により銅合金膜１０６を堆積すると、径の小さいコンタクトホール１０３の開口部の近傍において銅合金膜１０６がオーバーハングしてしまうからである。
【００２３】
そこで、前記のスパッタ法の後に段差被覆性に優れたＣＶＤ法又はメッキ法を行なって、図１（ｃ）に示すように、銅合金膜１０６の上に、例えば銅合金膜１０６の約１１倍の厚さ（４８０ｎｍ）を有する銅膜１０７を堆積する。これにより、コンタクトホール１０３及び配線用凹状溝１０４は銅合金膜１０６及び銅膜１０７によって完全に埋め込まれる。ＣｕのＣＶＤ法では表面の平坦性を向上させるために、また、メッキ法として電解メッキを用いる場合には下地に低抵抗なＣｕ膜が必要であるために、ＣＶＤ法又はメッキ法では銅合金膜１０６を下地に用いることが必要である。
【００２４】
次に、４００℃程度の熱処理を行なって、銅合金膜１０６のＡｇをＣｕ膜１０７に拡散させることにより、図２（ａ）に示すように、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成する。
【００２５】
ところで、銅合金膜１０８におけるＡｇの含有量については、５００℃程度の温度下ではＣｕ中のＡｇの固溶限は１重量％程度であり、Ａｇをそれ以上含有させるとＡｇを主成分とする相が銅合金膜１０８中に局所的に析出する恐れがある。従って、半導体プロセスにおける熱処理の温度は５００℃以下であることを考えると、Ａｇの含有量としては１重量％以下が好ましい。
【００２６】
次に、ＴｉＮ／Ｔｉ膜１０５及び銅合金膜１０８に対して例えばＣＭＰ法を行なって、層間絶縁膜１０２の上に露出しているＴｉＮ／Ｔｉ膜１０５及び銅合金膜１０８を除去することにより、図２（ｂ）に示すように、銅合金膜１０８よりなるコンタクト１０９及び埋め込み配線１１０を形成する。その後、埋め込み配線１１０及び層間絶縁膜１０２の上に全面に亘って、埋め込み配線１１０を構成するＣｕの上方への拡散を防止する窒化シリコン膜１１１を堆積する。
【００２７】
第１の実施形態において形成したＣｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８の再結晶温度は、純銅の再結晶温度である２５０℃よりも高くて４００℃である（堀ほか、日本金属学会誌、ｐ１２２３，１９８１）。再結晶温度が高いということは塑性変形し難いということであるから、銅合金膜１０８はヒロック及びボイドが生じ難いので、エレクトロマイグレーション耐性が向上することが裏付けられている。
【００２８】
また、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８においては、Ａｇの濃度は５０ｐｐｍ程度であるため、銅合金膜１０８の電気伝導率は純銅とほぼ同等の１．７μｏｈｍ・ｃｍである（J.S.Smart et al., Trans. AIME, 147(1942), 48）。従って、銅合金膜１０８の電気伝導率は純銅に比べて低下しない。これに対して、既に知られているＣｕ−Ｚｒ合金膜よりなる埋め込み配線では、Ｚｒが５０ｐｐｍ程度添加されると電気伝導度が２．２μｏｈｍ・ｃｍに上昇してしまうと共に、ＺｒとＣｕとが反応してＣｕＺｒx 化合物を作り易いという問題があるので、第１の実施形態のように、Ｃｕ−Ａｇよりなる銅合金膜１０８の方が有利である。
【００２９】
以上説明したように、銅合金膜１０８よりなる埋め込み配線１１０は導電性及びエレクトロマイグレーション耐性の両方において優れている。
【００３０】
ところで、現在の技術では、ＣＶＤ法又はメッキ法によってＣｕ−Ａｇよりなる銅合金膜を堆積することができないと共に、スパッタ法によって径の小さいコンタクトホールに銅合金膜を完全に埋め込むことはできない。そこで、第１の実施形態においては、スパッタ法によりＣｕ−１重量％Ａｇよりなる銅合金膜１０６を薄く堆積すると共に銅合金膜１０６の上にＣＶＤ法又はメッキ法により銅膜１０７を厚く堆積した後、熱処理を施して銅合金膜１０６のＡｇを銅膜１０７に拡散させることにより、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成している。
【００３１】
また、スパッタ法により堆積した銅合金膜１０６は（１１１）面に配向する性質があるため、銅合金膜１０６上にＣＶＤ法又はメッキ法により堆積される銅膜１０７は、下地の影響を受けて（１１１）面に配向する。従って、面内原子間隔が銅合金膜１０６の（１１１）面とほぼ等しい銅膜１０７をＣＶＤ法又はメッキ法により堆積することができる。また、ＣｕはＡｌと同じｆｃｃ結晶であるため、最密面である（１１１）面が断線のきっかけとなり易いが、銅膜１０７の（１１１）面が半導体基板１１の主面と平行に配向しているので、銅合金膜１０８よりなる埋め込み配線１１０は断線し難くなり、エレクトロマイグレーション耐性がさらに向上するという利点もある。
【００３２】
尚、第１の実施形態においては、Ｃｕ−１重量％Ａｇよりなる銅合金膜１０６と銅膜１０７とをほぼ完全に反応させて、Ｃｕ−０．０８５重量％Ａｇよりなる銅合金膜１０８を形成したが、Ｃｕ−１重量％Ａｇよりなる銅合金膜１０６を堆積する代わりに、ＴｉＮ／Ｔｉ膜１０５を構成する上層のＴｉＮ膜にＡｇを含有させてもよい。この場合には、銅膜１０７をスパッタ法により堆積された下層の銅膜とＣＶＤ法又はメッキ法により堆積された上層の銅膜とから構成することが膜堆積工程上好ましい。
【００３３】
また、層間絶縁膜１０２及び半導体基板１０１の表面をアンモニアプラズマ等で処理してＣｕの拡散を防止しておけば、ＴｉＮ／Ｔｉ膜１０５のような拡散防止膜を堆積しなくてもよい。
【００３４】
また、第１の実施形態においては、銅合金膜１０６として、新規に提案したＣｕ−Ａｇ合金を用いたが、導電率が多少低くなってもよい場合には、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｍｇ合金又はＣｕ−Ｚｒ合金等を用いてもよい。
【００６２】
尚、第１の実施形態においては、銅膜１０７として純銅を用いたが、これに代えて、Ｃｕに他の金属が含まれてなる銅合金を用いてもよい。
【００６３】
また、ＴｉＮ／Ｔｉ膜１０５又は銅膜１０７を選択ＣＶＤ法によりコンタクトホール１０３及び配線用凹状溝１０４の内部にのみ堆積してもよいし、ＴｉＮ／Ｔｉ膜１０５の代わりに、他の拡散防止膜、例えば、Ｔａ膜、ＴａＮ膜又はＷＮ膜等を用いてもよい。
【００６４】
また、コンタクトホール１０３及び配線用凹状溝１０４の内部への埋め込みが可能であるならば、スパッタ法＋リフロー法又はイオンプレーティング法等の他の方法によって、銅膜１０７を形成してもよい。
【００６６】
【発明の効果】
本発明に係る第１〜第３の半導体装置の製造方法によると、ＣｕにＳｎ、Ｍｇ又はＺｒが含有された銅合金よりなる埋め込み配線をダマシン法又はデュアルダマシン法によって確実に形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図２】（ａ）、（ｂ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図３】各種の銅合金の引張り強さ及び導電率を示す特性図である。
【符号の説明】
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ コンタクトホール
１０４ 配線用凹状溝
１０５ ＴｉＮ／Ｔｉ膜
１０６ 銅合金膜
１０７ 銅膜
１０８ 銅合金膜
１０９ コンタクト
１１０ 埋め込み配線
１１１ 窒化シリコン膜
Claims (3)
- 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、
少なくとも前記配線用凹部の壁面に拡散防止膜を形成する工程と、
スパッタ法により、前記拡散防止膜が形成されている前記配線用凹部を含む前記層間絶縁膜の上に全面に亘ってＣｕ−Ｓｎ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも前記配線用凹部の壁面に前記第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、前記第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を前記配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、
前記半導体基板に対して熱処理を行なって前記第１の金属膜に含まれているＳｎを前記第２の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＳｎが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、
少なくとも前記配線用凹部の壁面に拡散防止膜を形成する工程と、
スパッタ法により、前記拡散防止膜が形成されている前記配線用凹部を含む前記層間絶縁膜の上に全面に亘ってＣｕ−Ｍｇ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも前記配線用凹部の壁面に前記第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、前記第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を前記配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、
前記半導体基板に対して熱処理を行なって前記第１の金属膜に含まれているＭｇを前記第２の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＭｇが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。 - 半導体基板上に堆積された層間絶縁膜に配線用凹部を形成する凹部形成工程と、
少なくとも前記配線用凹部の壁面に拡散防止膜を形成する工程と、
スパッタ法により、前記拡散防止膜が形成されている前記配線用凹部を含む前記層間絶縁膜の上に全面に亘ってＣｕ−Ｚｒ合金である第１の金属よりなり表面が（１１１）面に配向している第１の金属膜を形成することにより、少なくとも前記配線用凹部の壁面に前記第１の金属膜を形成する第１の金属膜形成工程と、ＣＶＤ法又はメッキ法により、前記第１の金属膜の上に全面に亘ってＣｕからなるか又はＣｕを主成分とする第２の金属よりなり表面が（１１１）面に配向している第２の金属膜を前記配線用凹部が埋め込まれるように形成する第２の金属膜形成工程と、
前記半導体基板に対して熱処理を行なって前記第１の金属膜に含まれているＺｒを前記第２の金属膜に拡散させた後、前記層間絶縁膜の上に露出している前記第１の金属膜及び第２の金属膜を除去することにより、ＣｕにＺｒが含有された銅合金よりなる埋め込み配線を形成する埋め込み配線形成工程とを備えていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000006049A JP3540699B2 (ja) | 1998-01-12 | 2000-01-11 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10004004A JP3040745B2 (ja) | 1998-01-12 | 1998-01-12 | 半導体装置及びその製造方法 |
| JP2000006049A JP3540699B2 (ja) | 1998-01-12 | 2000-01-11 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10004004A Division JP3040745B2 (ja) | 1998-01-12 | 1998-01-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150522A JP2000150522A (ja) | 2000-05-30 |
| JP3540699B2 true JP3540699B2 (ja) | 2004-07-07 |
Family
ID=32774041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000006049A Expired - Fee Related JP3540699B2 (ja) | 1998-01-12 | 2000-01-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3540699B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3358587B2 (ja) * | 1999-05-26 | 2002-12-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6800554B2 (en) * | 2000-12-18 | 2004-10-05 | Intel Corporation | Copper alloys for interconnections having improved electromigration characteristics and methods of making same |
| US7074709B2 (en) * | 2002-06-28 | 2006-07-11 | Texas Instruments Incorporated | Localized doping and/or alloying of metallization for increased interconnect performance |
| JP4591084B2 (ja) | 2002-12-09 | 2010-12-01 | 日本電気株式会社 | 配線用銅合金、半導体装置及び半導体装置の製造方法 |
| JP4940950B2 (ja) * | 2004-08-12 | 2012-05-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2006245558A (ja) * | 2005-02-04 | 2006-09-14 | Advanced Lcd Technologies Development Center Co Ltd | 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法 |
| KR20060089635A (ko) * | 2005-02-04 | 2006-08-09 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 구리 배선층의 형성방법 |
| WO2006137237A1 (ja) * | 2005-06-22 | 2006-12-28 | Nec Corporation | 半導体装置及びその製造方法 |
| US20070048991A1 (en) * | 2005-08-23 | 2007-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Copper interconnect structures and fabrication method thereof |
| JP4441658B1 (ja) | 2008-12-19 | 2010-03-31 | 国立大学法人東北大学 | 銅配線形成方法、銅配線および半導体装置 |
-
2000
- 2000-01-11 JP JP2000006049A patent/JP3540699B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000150522A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3040745B2 (ja) | 半導体装置及びその製造方法 | |
| US10062607B2 (en) | Methods for producing interconnects in semiconductor devices | |
| US6188135B1 (en) | Copper interconnect with top barrier layer | |
| US20170263721A1 (en) | Copper-filled trench contact for transistor performance improvement | |
| TW201827636A (zh) | 以釕襯墊改善銅電遷移的經摻雜選擇性金屬蓋 | |
| CN100517621C (zh) | 具有包覆层的互连结构及其制造方法 | |
| US20100078820A1 (en) | Semiconductor device and method of manufacturing the same | |
| TWI242837B (en) | Semiconductor device and method of manufacturing the same | |
| US20090169760A1 (en) | Copper metallization utilizing reflow on noble metal liners | |
| KR19990083124A (ko) | 상호 접속 구조 및 그 형성 방법 | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| US8785321B2 (en) | Low resistance and reliable copper interconnects by variable doping | |
| KR100712358B1 (ko) | 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체 | |
| JP3540699B2 (ja) | 半導体装置の製造方法 | |
| KR20100130551A (ko) | 무정형 탄탈륨 이리듐 확산 장벽을 갖는 구리 인터커넥트 구조 | |
| US6479389B1 (en) | Method of doping copper metallization | |
| US7816267B2 (en) | Method for forming inlaid interconnect | |
| US20040207093A1 (en) | Method of fabricating an alloy cap layer over CU wires to improve electromigration performance of CU interconnects | |
| US8053894B2 (en) | Surface treatment of metal interconnect lines | |
| KR100301248B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2008515229A (ja) | 後工程のための均一な銅相互接続部及び形成方法 | |
| TW200301524A (en) | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys | |
| US6656834B1 (en) | Method of selectively alloying interconnect regions by deposition process | |
| KR100866138B1 (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
| US6756303B1 (en) | Diffusion barrier and method for its production |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |