JP4940950B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4940950B2
JP4940950B2 JP2006531772A JP2006531772A JP4940950B2 JP 4940950 B2 JP4940950 B2 JP 4940950B2 JP 2006531772 A JP2006531772 A JP 2006531772A JP 2006531772 A JP2006531772 A JP 2006531772A JP 4940950 B2 JP4940950 B2 JP 4940950B2
Authority
JP
Japan
Prior art keywords
wiring
film
copper
copper alloy
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006531772A
Other languages
English (en)
Other versions
JPWO2006016678A1 (ja
Inventor
真理 天野
宗弘 多田
直也 古武
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006531772A priority Critical patent/JP4940950B2/ja
Publication of JPWO2006016678A1 publication Critical patent/JPWO2006016678A1/ja
Application granted granted Critical
Publication of JP4940950B2 publication Critical patent/JP4940950B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、配線を有する半導体装置に関し、特に、銅を主成分とする溝配線（ダマシン配線）構造で構成される半導体装置の製造方法に関する。
シリコン半導体集積回路において、多層配線の下層部に位置するローカル配線は、配線幅、ビア径共に最も寸法が小さく、信頼性問題が深刻に現れる部分である。ローカル配線の中でも電源供給等に用いられる配線は、同一層のその他の配線と比較して幅が広いため、その配線に接続するビアとの寸法差が大きくなる。このような部分で特に応力起因のボイド発生が重大な問題になっている。これはストレス誘起ボイドと呼ばれている。
デュアルダマシン配線のビア内部は、ストレス誘起ボイドの発生箇所のひとつである。ビア内部に発生するストレス誘起ボイドは、ビア内部と配線内部の応力差が原因であるといわれている。プロセス中の熱により、銅が熱膨張し、その際にビア中での圧縮応力が高くなるために、銅が配線部へ押し出されるが、温度が下がり、体積が収縮すると、ビア内部で銅が不足し、ボイドが形成されるというモデルにより説明されている（非特許文献１、ｐ．１２５、Ｆｉｇ．８（ａ））。ストレス誘起ボイドが発生しやすい配線パターンとしては、ビア径が小さく、また、配線幅とビア径の差が大きいパターンであるといわれており、そういったパターンでは、不良が発生しやすく、また、ビア中と配線中の応力差が大きいとの結果が報告されている（非特許文献２、ｐ．２２９、Ｆｉｇ．２、ｐ．２３０、Ｆｉｇ．４）。
この問題を解決するために、微細なビアと幅の広い配線が接続するような応力が局所的に大きく変化する箇所をなくす方法が提案されている。例えば特許文献１の実施例では、図５の配線平面図に示すように、ビア１６に接続する箇所に接して、配線内部に絶縁膜の島１７を設けている。これは、幅広配線内のビア近傍に絶縁膜の島を設け、ビアに接続する配線の幅を狭くすることで、幅広配線に特有の劣化現象を克服するという方法である。
その他の解決法としては、配線材料の銅を合金化することにより、銅自身のマイグレーション耐性を向上させるという方法も提案されている。特許文献２では、銅合金として、銅に対して銀などを添加したものが用いられている。これらを添加した銅合金膜の形成方法としては、その添加物が添加され合金となっているターゲットを用いたスパッタリング法や、錫、又はクロムと銅とのメッキによりそれら合金を形成する方法や、ＣＶＤ（Chemical Vapor Deposition）法により形成する方法が挙げられている。
特開２００２−３３３８４号公報 特開平９−２８９２１４号公報 Ｔ． Ｏｓｈｉｍａ， ｅｔ ａｌ．， ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ， ２０００， ｐｐ． １２３−１２６． Ｔ． Ｓｕｚｕｋｉ， ｅｔ ａｌ．， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ２００２ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ， Ｐ． ２２９−２３０． Ｍ． Ｋａｗａｎｏ， ｅｔ ａｌ．， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ２００３ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ， Ｐ． ２１０−２１１．
しかしながら、ストレス誘起ボイドを抑制する上で、上記特許文献１に示されるような配線パターンを変更する技術においては、配線パターンのレイアウトの再検討及びパターン形成のための新たなレチクル作製の必要性などの問題が生じる。また、上記特許文献２に示されるように、これまでに開示されている銅に他の元素を添加する方法においては、幅広配線部及びそれに接続するビア部など、特に信頼性が問題となる箇所で所定の信頼性を確保するために添加された不純物が、信頼性の面で問題とならない配線部及びビア部においても同様に添加されることとなるため、銅合金の比抵抗が上昇し、回路の高速性が損なわれるという問題が生じる。
従って、本発明の目的は、銅を主成分とする合金からなる溝配線（ダマシン配線）構造を有する半導体装置において、配線の抵抗上昇を抑制しつつ、ストレス誘起ボイドの発生を抑制し、信頼性を向上させた半導体装置の製造方法を提供することにある。
本願発明に係る半導体装置の製造方法は、
（ａ）半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及びビアを形成する工程と、
（ｂ）前記溝及びビアの表面に拡散防止層を形成する工程と、
（ｃ）前記拡散防止膜上に下層銅又は銅合金膜を、ビア径の５倍以上の幅を持つ配線に接続するビアを形成する溝及びビアに対しては、これらが完全に埋設される厚さ未満となり、かつビア径の５倍未満の幅を持つ配線に接続するビアを形成する溝及びビアに対しては、これらが完全に埋設される厚さ以上となる膜厚に形成する工程と、
（ｄ）この銅又は銅合金膜上に前記銅又は銅合金膜中よりも高い濃度の添加金属元素を含む銅合金からなる他の銅合金膜を、全ての溝及びビアが完全に埋設されるのに十分な厚さに形成する工程と、
（ｅ）前記（ｄ）工程で形成された前記他の銅合金膜中の添加金属元素を前記（ｃ）工程で形成された銅又は銅合金膜中へ拡散させる加熱工程と、
を有することを特徴とする。
本発明によれば、ストレス誘起ボイドが問題となる幅広配線に接続するビア部においては、これを形成する銅合金中の、銅に対する添加金属元素の濃度を高くして、銅のマイグレーションを抑制することで信頼性を向上させると同時に、幅の狭い配線に接続するビア部においては添加金属元素の濃度を低く保つことによって、抵抗上昇を抑制し、必要以上に回路の高速性を損なわないようにすることができる。
また、本発明に係る半導体製造装置の製造方法によれば、上記したような回路の信頼性と回路の高速性とを兼ね備えた半導体装置を、プロセス的に煩雑となる工程を経ることなく容易に製造することができる。
本発明の実施の形態を説明する半導体装置の断面図である。 配線のストレス誘起ボイドによる不良発生率を示した図である。 配線のストレス誘起ボイドによる不良発生率を示した図である。 （ａ）〜（ｄ）は、実施例１の製造方法を説明する各工程における半導体装置の断面図である。 （ａ）〜（ｄ）は、実施例２の製造方法を説明する各工程における半導体装の断面図である。 （ａ）〜（ｄ）は、実施例３の製造方法を説明する各工程における半導体装置の断面図である。
符号の説明
１ 半導体基板、
２ 層間絶縁膜、
３ａ、３ｂ エッチストップ膜、
４ａ、４ｂ 層間絶縁膜、
５ａ、５ｂ バリアメタル膜、
６ 配線、
７ａ、７ｂ 配線保護膜、
８ ビア層間絶縁膜、
９ａ、９ｂ、９ｃ デュアルダマシン配線、
９ａ１、９ｂ１、９ｃ 配線部、
９ａ２、９ｂ２、９ｃ２ ビア部、
１０ 銅膜、
１１ 銅合金膜、
１２ 銅合金シード膜。
まず、本発明に係る半導体装置の実施の形態を詳細に説明するに先立ち、本願における用語の定義を述べる。
本願におけるビア内部における金属元素の濃度とは、銅に含有される添加金属元素のビア内部での平均濃度を指す。配線に用いられる銅は、一般的に多結晶構造であり、銅の結晶粒とその粒界から成っている。そのため、不純物である添加金属元素は、粒界に偏析しやすく、粒界においては粒内よりも濃度が高くなっている場合がある。粒界に偏析した金属元素は、粒界における銅の拡散を抑止する上で重要な役割を果たしているため、配線の信頼性を議論する際には、粒界における金属元素濃度を指標とすることが望ましい場合もあると考えられるが、銅内部での平均濃度と粒界における濃度は対応していると考えられることから（即ち、銅内部での平均濃度が高い場合は、粒界における濃度も高くなる）、本願においては銅内部での平均濃度を用いて規定することとしたものである。また、銅合金の形成方法によっては、ビア内部において濃度分布が発生する場合もあるが、この場合も同様にビア内部における金属元素の濃度とは、ビア内部での当該金属元素の平均濃度を指すものである。ビア内部の平均濃度を測定する方法としては、特に限定されるものではないが、例えば、エネルギー分散型Ｘ線分析装置（ＥＤＸ）により、ビア内部の金属濃度のマッピングを行う方法などを用いることができる。
（第１の実施の形態）
次に、本発明の第１形態に係る半導体装置における配線構造につき、図１に示す一実施形態に基づき詳細に説明する。
上述の如く、第１の実施形態に係る半導体装置は、半導体基板上方に形成された絶縁膜中の、所定の領域に形成された多層配線を構成する少なくともひとつの層に位置するデュアルダマシン配線において、前記デュアルダマシン配線は銅を主成分とする合金からなり、前記合金の添加成分として含まれている少なくともひとつの金属元素の、前記デュアルダマシン配線に属するビア内部における濃度が、そのビアの接続する上層の配線の幅の相違に応じて変えられており、当該上層の配線の幅が大きいほど、接続するビア内部における添加成分金属元素の濃度が高いことを特徴とするものである。
図１は、本発明の第１実施形態に係る半導体装置の構造を模式的に示す断面図である。図１に示す実施形態においては、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、層間絶縁膜４ａが順に積層されており、層間絶縁膜４ａの内部の所定位置には、当該膜を貫いて、バリアメタル膜５ａと銅又は銅合金からなる配線６が形成され、さらにこの配線上面を、配線保護膜７ａにより被覆した配線構造が形成されている。そして配線保護膜７ａの上層には、ビア層間絶縁膜８、エッチストップ膜３ｂ、層間絶縁膜４ｂが順次積層されており、その内部の所定位置には、これらの膜を貫いて、バリアメタル膜５ｂと銅合金からなるデュアルダマシン配線９ａ、９ｂ、９ｃが形成され、さらにこの配線の表面を配線保護膜７ｂにより被覆した配線構造が形成されている。ここで、デュアルダマシン配線９ａとは、配線部９ａ１とビア部９ａ２の連続体からなる配線を意味するものとする。（同様に、デュアルダマシン配線９ｂは、配線部９ｂ１とビア部９ｂ２の連続体からなる配線を、またデュアルダマシン配線９ｃは、配線部９ｃ１とビア部９ｃ２の連続体からなる配線を意味する。）しかして、この実施形態においては、図示するように、配線部９ａ１、９ｂ１、９ｃ１の配線幅がそれぞれ異なり、この順番に配線幅が広いものであるため、これらの配線にそれぞれ接続するビア部９ａ２、９ｂ２、９ｃ２内部の銅合金における添加成分として含まれる金属元素の濃度が、この順番に高いものとされている。即ち、ビアの接続する上層の配線の幅が大きいほど、銅合金に添加成分として含まれる金属元素の濃度が高い。尚、これらのデュアルダマシン配線を形成するための、デュアルダマシン溝の加工方法は、本発明を限定するものではない。
ここで前記エッチストップ膜３ａ、３ｂは、例えばＳｉＯ２膜、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いて形成することができる。これらの膜はデュアルダマシン形状の配線溝、及びビアホールの加工性を向上するために備えられた膜であり、加工したい材料に応じて、適宜変更するのが良い。
また、前記ビア層間絶縁膜８は、例えば、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＨＳＱ（ハイドロゲンシルセスキオキサン（Hydrogen Silsesquioxane））膜（例えば、Ｔｙｐｅ１２（商品名、東京応化工業（株）製）、ＭＳＱ（メチルシルセスキオキサン(Methyl Silsesquioxane)）膜（例えば、ＪＳＲ−ＬＫＤ（商品名、ＪＡＲ（株）製）、ＡＬＣＡＰ（商品名、旭化成(株）製）、ＮＣＳ（商品名、触媒化成工業（株）製）、ＩＰＳ（商品名、触媒化成工業（株）製）、ＨＯＳＰ（商品名、ハネウェル社製））、有機ポリマー膜（ＳｉＬＫ（商品名、ダウ ケミカル社製）、Ｆｌａｒｅ（商品名、アライド・シグナル社製）、又はＳｉＯＣＨ、ＳｉＯＣ（例えば、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（商品名、アプライド・マテリアル社製）、ＣＯＲＡＬ（商品名、ノベラスシステムズ社製）、Ａｕｒｏｒａ（商品名）ＵＬＫ（Ultra Low-k)（ＡＳＭインターナショナル社製）、Ｏｒｉｏｎ（商品名 トライコン・テクノロジーズ社製））など、又はそれらに有機物を含んだ絶縁薄膜、又はそれらのいずれかを複数積層した膜、又はそれらのいずれかの膜の組成若しくは密度を膜厚方向に変化させた膜等をその典型例として挙げることができる。
更に、バリアメタル膜５ａ、５ｂは、スパッタ法、ＣＶＤ法又はＡＬＣＶＤ（Atomic layer chemical vapor deposition）法などを用いて形成することができる。例えば、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、炭窒化タングステン（ＷＣＮ）のような高融点金属若しくはその窒化物等、又はそれらの積層膜を使用することができる。特に、Ｔａ／ＴａＮ（＝上層／下層）の積層膜を用いることが好ましい。
デュアルダマシン配線９ａ、９ｂ、９ｃ、即ち配線部９ａ１、９ｂ１、９ｃ１及びビア部９ａ２、９ｂ２、９ｃ２は、前記したように銅合金にて形成されるが、この銅合金は、合金ターゲットを用いたスパッタ法、ＣＶＤ法、又は、それらの方法で形成した膜を電極として用いた電解めっき法等により形成することができる。また、銅合金に添加成分として含まれる金属元素には、主成分である銅に固溶する金属元素であって、その金属の添加により銅の自己拡散及び銅中の空孔の拡散が抑制される金属、即ち、主成分たる金属の粒界を安定化させる効果のあるもの、又は、主成分たる金属よりも優先的にマイグレーションし、主成分たる金属のマイグレーションの発生を遅らせる効果のあるもの、又は、合金配線の主成分たる金属の酸化を防止する金属、即ち、主成分たる金属よりも酸化しやすいもの、又は、酸化により安定な酸化被膜を配線表面に形成し、合金配線内部への酸素の侵入を防ぐもの等が適している。
具体的には、例えば、チタン、タングステン、アルミニウム、錫、銀、ジルコニウム、シリコン及びマグネシウムからなる群から選択された少なくとも１種を選択することが望ましい。
なお、添加金属として、２種以上の金属元素を用いる場合においては、そのうちの少なくとも１種の金属元素に関して、ビアの接続する上層の配線の幅が大きいほど、ビア内部に高濃度に存在しているものとすれば良く、他の金属元素に関しては、各ビア内部の濃度を均一としても、又は前記第１の金属元素と同様に上層の配線の幅が大きいほど、ビア内部に高濃度に存在しているものとしても良い。さらには、金属種の組み合わせにもよるが、他の金属元素に関しては、逆に、上層の配線の幅が大きいほど、ビア内部に低濃度に存在しているものとすることも可能である。
特に、配線部及びビア部に用いられる銅合金の形成方法としては、銅ターゲット中にアルミニウムを０．５〜２．０原子％含む銅アルミニウム合金ターゲットを用いた、イオナイズドスパッタリング法により、銅アルミニウム合金シード層を形成し、それらを電極として電解めっき法により銅を埋め込んで作製するのが良い。
合金シード層と電解めっき法を組み合わせる場合は、合金配線及びビア内部の金属元素濃度は合金ターゲット中の濃度以下となる。ここで、ビア内部の銅中の添加金属元素の濃度は、その金属元素の銅に対する固溶限以下とする、ないしは、１．０原子％以下とすることが望ましい。これは、それ以上の濃度に金属元素を添加した場合に、ビア部の抵抗値が非常に高くなり、導線として用いるのに適当でなくなるためである。
なお、各ビア部内における銅合金中の添加金属元素の濃度を、それぞれ異なるものとし、上述したようにビアの接続する上層の配線の幅が大きいほど、金属元素の濃度を高いものとするための具体的な手法については、後述する実施例においていくつかの例を詳述するが、このような配線構成は、プロセス的に比較的単純な操作によって形成し得るものであり、各ビア部を埋める銅合金として添加金属元素濃度の異なるものを逐一調製し、各ビア部を埋めていくといった煩雑な操作を経る必要はない。
即ち、このようにビア部相互が異なる添加金属濃度の銅合金で形成されているものとするには、基本的に、ある特定濃度の金属元素を配合した銅合金（Ａ）と、この銅合金より当該金属元素の濃度の低い銅合金又は銅（Ｂ）とを、原料として用い、前記ビア部の接続する配線部幅が異なることをプロセス的に生かして、前記銅合金（Ａ）をそれぞれのビア部に異なる量で入れ、前記銅合金又は銅（Ｂ）を前記銅合金（Ａ）と相補的に各ビア部に装填し、熱拡散等によって各ビア部内において銅合金（Ａ）によって形成された層と銅合金又は銅（Ｂ）により形成された層間で、添加金属元素の拡散ないし濃度の均一化を図ることにより、各ビア相互間で添加金属元素濃度を異なるものとすることができる。
また、デュアルダマシン配線９ａ、９ｂ、９ｃ以外の配線部（図１における符号６の部位等）は、銅又は銅合金にて形成されるが、これらもスパッタ法やＣＶＤ法、めっき法等によって形成することができる。
さらに、配線保護膜７ａ、７ｂとしては、例えばＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、又はそれらに有機物を含んだ膜、有機物を主成分とする膜、有機物を主成分とする膜にＳｉＯを含む膜の少なくとも一つを用いることができる。
以上の配線構造を用いると、デュアルダマシン配線のビア中に発生するストレス誘起ボイドを、配線の抵抗を必要以上に高くすることなく効果的に抑制することが可能となる。即ち、不良の発生しにくい比較的細い幅の配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど低く、不良の発生しやすい比較的幅の広い配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど高い。
銅合金中の添加金属元素濃度の最適範囲の検討として、発明者らが行った配線の銅中の添加金属元素濃度を変えた場合の１５０℃１０００時間恒温保管試験の結果を図２に示す。ここで測定に用いた配線のビア径は１００ｎｍである。横軸はビアの接続する上層の配線幅を示し、縦軸は不良率を示している。不良率とは、ウェハ面内の総チップのうち、恒温保管試験開始前よりも１０％以上抵抗の上昇したチップの割合を示している。抵抗上昇は、配線内の銅又は銅合金にボイドが発生した場合に主に発生する。図中ＡはＣｕ、ＢはＣｕＡｌ（Ａｌ：０．１８原子％）、ＣはＣｕＡｌ（Ａｌ：０．２７原子％）の結果を示している（括弧中の濃度はビア内部の平均Ａｌ濃度を示している）。この結果から、ビア内部のＣｕ中のＡｌ濃度が高くなるほど、不良が抑制されることが分かる。しかし、Ａｌ濃度が高くなると、Ｃｕの比抵抗も増加するため、信頼性確保に十分なだけの濃度以下に設定することが望ましい。図２に示した場合では、Ｃｕ中にＡｌを添加しないＡでは、最も配線幅の細い０．１４μｍ場合のみ不良が発生していないが、それ以上の幅の配線では不良が発生している。一方、ＢのＣｕＡｌ合金を用いた場合では、１．０μｍ幅配線まで、ＣのＣｕＡｌ合金では、２μｍ幅配線まで不良が発生していない。以上の結果から、ＣｕＡｌ合金を用いた１００ｎｍビアを有する配線構造の場合、０．１４μｍ以下の幅の細い配線に接続するビア部のＣｕにはＡｌを添加する必要はなく、０．１４μｍを超える幅の配線に接続するビア部には、０．１８原子％程度のＡｌを、１．０μｍを超える幅の配線に接続するビア部には、０．２７％程度のＡｌを添加する、というように、配線幅が広くなる毎に、段階的にＡｌ濃度を高くしていくことで、信頼性を確保しつつ、比較的細い配線とビアの接続する箇所での抵抗上昇は抑制することができることが分かる。なお、配線形成に用いるプロセスによっては最適な添加金属元素濃度が異なるが、一般的に幅の広い配線に接続するビア中ではより不良が発生しやすいため、配線幅の広い配線に接続するビア中ほど、濃度を高くすることによって本発明の目的が達せられることは明らかである。
なお、本発明に係る半導体装置の上記したような配線構造は、その製造物中においても容易に確認することが可能である。即ち、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、フラッシュメモリ、ＦＲＡＭ（Ferro Electric Random Access Memory）、ＭＲＡＭ（Magnetic Random Access Memory）、抵抗変化型メモリ等のようなメモリ回路を有する半導体製品、マイクロプロセッサなどの論理回路を有する半導体製品、又はそれらを同時に掲載した混載型の半導体製品、又はそれらの半導体装置を複数積層したＳＩＰ（Silicon in package）などにおいて、少なくとも一部に（多層）配線を有する場合、配線ビア中の金属濃度を測定することで確認できる。具体的には、半導体製品を断面方向に切り出した透過電子顕微鏡（ＴＥＭ）によりビア部のＣｕを確認でき、ＴＥＭに加え電子エネルギー損失分光法（ＥＥＬＳ，Electron Energy-Loss Spectroscopy）及びエネルギー分散型Ｘ線分析法（ＥＤＸ，Energy-Dispersive X-ray Spectroscopy）などの元素分析により、ビア中の金属濃度が確認できる。特にＴＥＭ像のコントラストから、金属配線内の粒界を特定し、粒界やその近傍の元素分析を行うことより精密に濃度を検出することができる。また、水平方向に切り出した試料について、所定の箇所を選んで二次イオン質量分析法（ＳＩＭＳ，Second Ion Mass Spectroscopy）などの元素分析をすることでの金属元素の確認をすることができる。
（第２の実施の形態）
次に、本発明の第２の実施形態に係る半導体装置における配線構造につき、図１に示す第１実施形態の構造を参照して詳細に説明する。
第２実施形態の半導体装置は、半導体基板上方に形成された絶縁膜中の所定の領域に形成された多層配線を構成する少なくともひとつの層に位置するデュアルダマシン配線において、前記デュアルダマシン配線は銅を主成分とする合金からなり、前記合金の添加成分として含まれている少なくともひとつの金属元素の、前記デュアルダマシン配線に属するビア内部における濃度が、ビア径の５倍以上の幅を持つ配線に接続するビア内部において、同一配線層内の最小幅配線に接続するビア内部よりも、１０％以上高いことを特徴とするものである。
前述の如く、図１は、本発明の第１実施形態に係る半導体装置の構造を模式的に示す断面図であるが、第２実施形態の半導体装置は、この第１実施形態の半導体装置に対し、ビア内部のＣｕ中の添加金属元素濃度のビア相互間の関係が異なる。
前述のように、図１のデュアルダマシン配線９ａ、９ｂ、９ｃにおいて、配線部９ａ１、９ｂ１、９ｃ１の配線幅が夫々異なり、この順番に配線幅が広い。
ここで、配線部９ｃ１が、ビア部９ａ２、９ｂ２、９ｃ２の直径よりも、５倍以上広い幅を持ち、配線部９ａ１、９ｂ１が５倍未満の幅を持つとした場合、ビア部９ｃ２におけるＣｕ中の添加成分として含まれる金属元素の濃度（Ｃｗｉｄｅ）は、同一配線層内の最小幅配線に接続するビア部における当該金属元素の濃度（Ｃｍｉｎ）のよりも、１０％以上高い（Ｃｗｉｄｅ≧１．１０Ｃｍｉｎ）ものとされている。
このような配線構造を用いると、ビア径に接続する配線幅が５倍以上の場合に急増する不良を効率よく抑制することが可能となる。即ち、一定の幅以下の配線に接続するビア部では不良が殆ど発生せず、一定幅以上の配線に接続する場合に不良が急増する場合は、前述の第１実施形態の場合のように配線幅に応じて漸次添加金属濃度を増加させるような配線構造を採らず、第２実施形態におけるように一定以上の幅の配線に接続するビア部のみにおいて添加金属元素の濃度を高めたものとする配線構造を用いることで、抵抗上昇を抑制しつつ、信頼性を向上させることができる。
これは、次のような知見に基づくものである。即ち、ビア中に発生するストレス誘起ボイドは、そのビア径に接続する配線幅が増大すると、ある閾値幅以上で発生率が増大し、その閾値幅が、ビア径の５倍程度であることが実験的に示されている。図３は、ビア径に対してその接続する配線幅を変えたときのビア中におけるストレス誘起ボイドによる不良発生率を示したものである（非特許文献３）。これによると、０．２μｍのビアに接続する上層の配線幅が１μｍ以下では不良は発生していないが、配線幅が１μｍを超えると不良率が急激に増大している。なお、図３は、第１の発明に関連して示した不良発生率の配線幅依存性（図２のＡ）とはその傾向が異なるが、これは、ビア径やプロセスが異なることが影響しているためである。
この第２実施形態において、ビア径の５倍未満の幅を持つ配線に接続するビア部９ａ２、９ｂ２内部における添加金属濃度は、特に限定されるものではなく、同一配線層内の最小幅配線に接続するビア部における金属元素の濃度（Ｃｍｉｎ）と同等であっても、又は配線抵抗を不必要に上昇させない範囲内において、濃度（Ｃｍｉｎ）よりも高いものとされていても良い。
第２実施形態の半導体装置において、各部材を構成する材料及びその形成方法としては、上述の第１実施形態の半導体装置とほぼ同様であるため、説明を省略する。また、第２の実施形態の半導体装置におけるビア相互間の添加金属元素の濃度の関係は、第１の実施形態の半導体装置におけるものとは上記したように異なるものではあるが、その形成プロセス自体は、ほぼ共通するものを用いることができる。即ち、この場合も、例えば、ある特定濃度の金属元素を配合した銅合金（Ａ）と、この銅合金より当該金属元素の濃度の低い銅合金又は銅（Ｂ）とを、原料として用い、前記ビア部の接続する配線部幅が異なることをプロセス的に生かして、前記銅合金（Ａ）を各ビア部に異なる量で入れ、前記銅合金又は銅（Ｂ）を前記銅合金（Ａ）と相補的に各ビア部に装填し、熱拡散等によって各ビア部内において銅合金（Ａ）によって形成された層と銅合金又は銅（Ｂ）により形成された層間で、添加金属元素の濃度の均一化を図るといった手法を用いることができ、後述する実施例において詳述するように、各ビア部へと入れられる前記銅合金（Ａ）の量比を、前記第１の発明におけるものとは、若干変更するのみである。さらに、第２の発明に係る半導体装置の上記したような配線構造に関する、その製造物中における確認方法としても、前記第１の発明におけるものと同様のものを用いることが可能であるため、その説明は省略する。
以上の配線構造を用いると、デュアルダマシン配線のビア中に発生するストレス誘起ボイドを、配線の抵抗を必要以上に高くすることなく効果的に抑制することが可能となる。即ち、不良の発生しにくい比較的細い幅の配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど低く、不良の発生しやすい比較的幅の広い配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど高い。
以下、本発明を実施例に基づきより具体的に説明する。
前述の第１の実施の形態として示した第１の発明に係る半導体装置及びその製造方法の一例を、図４に示す配線断面図を参照しながら説明する。
図４（ａ）に示すように、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、層間絶縁膜４ａが順次積層されており、この層間絶縁膜４ａの内部の所定位置においては、当該膜を貫いて公知のエッチングないしパターニング方法により形成された配線溝部に、バリアメタル膜５ａと銅又は銅合金からなる配線６が形成され、さらにこの配線上面を、配線保護膜７ａにより被覆した下層の配線構造が形成されている。その上層には、ビア層間絶縁膜８、エッチストップ膜３ｂ、層間絶縁膜４ｂが積層されており、これらの膜の内部の所定位置には、これら膜を貫いて公知のエッチングないしパターニング方法により、デュアルダマシン法による配線９ａ１、９ｂ１、９ｃ１、及びビア９ａ２、９ｂ２、９ｃ２の形成用溝部が形成されている。ビア９ａ２、９ｂ２、９ｃ２は、それぞれ同じ直径を有するが、配線９ａ１、９ｂ１、９ｃ１の幅は、それぞれ異なっており、この順番に配線幅が広くなっている。次に、図４（ｂ）に示すように、このデュアルダマシン配線９ａ、９ｂ、９ｃの溝に対して、バリアメタル膜５ｂ及び銅膜１０を形成する。銅膜１０の形成方法としては、例えばスパッタ法やＣＶＤ法、めっき法などを用いることができる。銅膜１０の厚さは、全ての配線が完全に埋設される厚さ未満、即ち、配線層間絶縁膜４ｂの厚さ未満の膜厚に設定する。そうすることによって、幅の広い配線用の溝部ほど、銅膜１０により埋設されない領域が発生する。次に、図４（ｃ）に示すように、銅膜１０の上に例えばスパッタ法やめっき法、ＣＶＤ法などを用いて銅合金膜１１を形成する。銅合金膜１１は、配線９ａ、９ｂ、９ｃ用の溝部を完全に埋設し、尚且つ表面を平坦化する上での化学機械研磨（ＣＭＰ）に十分となるような膜厚に形成する。このとき、銅合金膜１１に含まれる添加金属元素としては、チタン、タングステン、アルミニウム、錫、銀、ジルコニウム、インジウム、シリコン及びマグネシウムのうちの少なくともひとつを用いることができる。銅合金膜１１中の金属元素の濃度は、配線の遅延を考慮すると１．０原子％以下とすることが望ましい。その後、銅合金膜１１中の添加金属元素が、銅膜１０中へ拡散することによりビア中まで到達する程度の熱処理を実施する。図４（ｃ）に示すように、ビア部９ａ２、９ｂ２、９ｃ２の開口部と銅合金膜１１の深さ方向の距離が配線幅によって異なるため、配線幅の広い配線９ｃ１に接続するビア９ｃ２内部における添加金属元素の濃度は、配線幅の細い配線部９ａ１に接続するビア９ａ２内部よりも高くなる。次に、図４（ｄ）に示すように、例えば化学機械研磨法により銅合金膜１１と、銅合金膜１１中の添加元素が拡散した銅膜１０を所定の量除去し、配線を形成する。その後、配線保護膜７を形成する。
この結果、これらの配線にそれぞれ接続するビア部９ａ２、９ｂ２、９ｃ２内部の銅合金における添加成分として含まれる金属元素の濃度が、この順番に高くなっている。即ち、ビアの接続する上層の配線の幅が大きいほど、銅合金に添加成分として含まれる金属元素の濃度が高い。以上から、不良の発生しにくい比較的細い幅の配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど低く、不良の発生しやすい比較的幅の広い配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど高い配線構造を得ることができた。これにより、配線の高速性を必要以上に損なうことなく信頼性を高めることができる。
上述の第２の実施形態として示した第２の発明に係る半導体装置及びその製造方法の例を、図５に示す配線断面図を参照しながら説明する。
図５（ａ）に示すように、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、層間絶縁膜４ａが積層されており、この層間絶縁膜４ａの内部の所定位置においては、当該膜を貫いて公知のエッチングないしパターニング方法により形成された配線溝部に、バリアメタル膜５ａと銅又は銅合金からなる配線６が形成され、配線上面を配線保護膜７ａにより覆われた下層の配線構造が形成されている。その上層には、ビア層間絶縁膜８、エッチストップ膜３ｂ、層間絶縁膜４ｂが積層されており、これらの膜の内部の所定位置には、これら膜を貫いて公知のパターニング方法により、デュアルダマシン法による配線９ａ１、９ｂ１、９ｃ１、及びビア９ａ２、９ｂ２、９ｃ２の形成用の溝部が形成されている。ビア９ａ２、９ｂ２、９ｃ２は、それぞれ同じ直径を有するが、配線９ａ１、９ｂ１、９ｃ１の幅は、それぞれ異なっており、この順番に配線幅が広くなっている。特に、配線９ｃ１は、ビア径の５倍以上の配線幅を有する配線である。次に、図５（ｂ）に示すように、このデュアルダマシン配線９ａ、９ｂ、９ｃの溝に対して、バリアメタル膜５ｂ及び銅膜１０を形成する。銅膜１０の形成方法としては、例えばスパッタ法やＣＶＤ法、めっき法などを用いることができる。銅膜１０の厚さは、配線層間絶縁膜４ｂの厚さ未満の膜厚であるが、ストレス誘起ボイドが発生しない配線幅の狭い配線では、配線溝内が銅膜１０によって完全に埋設される厚さとする。例えば、ビア９ａ２、９ｂ２、９ｃ２の直径が０．１３μｍであり、配線９ａ１、９ｂ１、９ｃ１の幅が、それぞれ０．１５、０．３、１．０μｍであるとした場合、配線９ａ１や配線９ｂ１では、ビア径と配線幅の差が比較的小さいため、ビア９ａ２やビア９ｂ２内部でストレス誘起ボイドは殆ど発生しないが、配線９ｃ１では配線幅とビア径の差が大きいため、ビア９ｃ２中にストレス誘起ボイドが発生しやすい。そこで、銅膜１０の膜厚を１．５μｍ以上、配線層間絶縁膜４ｂの厚さ未満とすることによって、デュアルダマシン配線９ａ、９ｂの溝中は完全に銅膜１０により埋設し、デュアルダマシン配線９ｃは、一部溝中が埋設されない状態とする。次に、図５（ｃ）に示すように、銅膜１０の上に例えばスパッタ法、めっき法又はＣＶＤ法等を用いて銅合金膜１１を形成する。銅合金膜１１は、銅膜１０により完全に埋設されていなかったデュアルダマシン配線９ｃを完全に埋設し、尚且つウェハ全体で、ＣＭＰに十分となるような膜厚に形成する。このとき、銅合金膜１１に含まれる添加金属元素としては、チタン、タングステン、アルミニウム、錫、銀、ジルコニウム、インジウム、シリコン及びマグネシウムのうちの少なくともひとつを用いることができる。銅合金膜１１中の金属元素の濃度は、配線の遅延を考慮すると１．０原子％以下とすることが望ましい。その後、銅合金膜１１中の添加金属元素が、銅膜１０中へ拡散することにより少なくともビア９ｃ２中まで到達する程度の熱処理を実施する。図５（ｃ）に示すように、ビア部９ａ２、９ｂ２、９ｃ２の開口部と銅合金膜１１の深さ方向の距離が配線幅によって異なるため、配線幅の広い配線９ｃ１に接続するビア９ｃ２内部における添加元素の濃度は、ビア９ａ２、９ｂ２内部よりも高くなる。熱処理中にビア９ａ２、９ｂ２内部にも添加金属元素が微量拡散しているが、銅膜１０によって完全に埋設されていない配線９ｃ１に接続するビア９ｃ２内部ほどは濃度が高くならない。次に、図５（ｄ）に示すように、例えば化学機械研磨法により銅合金膜１１と、銅合金膜１１中の添加元素が拡散した銅膜１０を所定の量除去し、配線を形成する。その後、配線保護膜７を形成する。
このようにして得られた配線構造を用いることにより、上記第２の実施の形態において示したような、ビア径の５倍以上の幅を有する配線と接続するビア部において不良が急増する場合に、そのようなビア部に比較的高濃度の金属元素を添加することができ、また、不良が殆ど発生しない幅の細い配線に接続するビア中に添加される金属元素量を少なくすることができるため、配線の高速性を必要以上に損なうことなく信頼性を高めることができる。
前述の第１の実施の形態として示した第１の発明に係る半導体装置及びその製造方法の他の実施例を、図５に示す配線断面図を参照しながら説明する。
図６（ａ）に示すように、半導体素子が形成された（図示略）半導体基板１上に層間絶縁膜２、エッチストップ膜３ａ、層間絶縁膜４ａが順次積層されており、この層間絶縁膜４ａの内部の所定位置においては、当該膜を貫いて公知のエッチングないしパターニング方法により形成された配線溝部に、バリアメタル膜５ａと銅又は銅合金からなる配線６が形成され、さらにこの配線上面を、配線保護膜７ａにより被覆した下層の配線構造が形成されている。その上層には、ビア層間絶縁膜８、エッチストップ膜３ｂ、層間絶縁膜４ｂが積層されており、これらの膜の内部の所定位置には、これら膜を貫いて公知のエッチングないしパターニング方法により、デュアルダマシン法による配線９ａ１、９ｂ１、９ｃ１、及びビア９ａ２、９ｂ２、９ｃ２の形成用溝部が形成されている。ビア９ａ２、９ｂ２、９ｃ２は、それぞれ同じ直径を有するが、配線９ａ１、９ｂ１、９ｃ１の幅は、それぞれ異なっており、この順番に配線幅が広くなっている。
次に、図６（ｂ）に示すように、このデュアルダマシン配線９ａ、９ｂ、９ｃの溝に対して、バリアメタル膜５ｂ及び銅合金シード膜１２を形成する。銅合金シード膜１２に含まれる添加金属元素としては、チタン、タングステン、アルミニウム、錫、銀、ジルコニウム、インジウム、シリコン及びマグネシウムのうちの少なくともひとつを用いることができる。また、銅合金シード膜１２中の金属元素の濃度は、配線の遅延を考慮すると１．０原子％以下とすることが望ましい。銅合金シード膜１２の形成方法としては、スパッタ法を用いる。スパッタ法を用いると、配線幅の細い配線に接続する微細なビア内部にはスパッタ粒子が到達しにくいため、幅の広い配線に接続するビア内部ほど、銅合金シード膜１２の被覆性は高くなる。特に、スパッタ時のチャンバー内圧力を高めることによって、スパッタ粒子の平均自由行程が短くなり、この傾向を強めることが可能である。この手法を用いることによって、接続する配線幅が広いビア中ほど銅合金シード膜１２が多く堆積されるようにすることができる。次に、図６（ｃ）に示すように、銅合金シード膜１２の上に例えばスパッタ法やめっき法、ＣＶＤ法などを用いて銅膜１０を形成する。銅膜１０は、配線９ａ、９ｂ、９ｃを完全に埋設し、尚且つＣＭＰに十分となるような膜厚に形成する。その後、銅膜１０の粒成長や欠陥を減らすための熱処理を行う。この結果、ビア部９ａ２、９ｂ２、９ｃ２中の銅合金シード膜の被覆率は、そのビアが接続する配線幅によって異なるため、配線幅の広い配線９ｃ１に接続するビア９ｃ２内部における添加元素の濃度は、配線幅の細い配線部９ａ１に接続するビア９ａ２内部よりも高くなる。次に、図６（ｄ）に示すように、例えば化学機械研磨法により銅膜１０及び銅合金シード膜１２を所定の量除去し、配線を形成する。その後、配線保護膜７ｂを形成する。
この結果、これらの配線にそれぞれ接続するビア部９ａ２、９ｂ２、９ｃ２内部の銅合金における添加成分として含まれる金属元素の濃度が、この順番に高くなっている。即ち、ビアの接続する上層の配線の幅が大きいほど、銅合金に添加成分として含まれる金属元素の濃度が高い。以上から、不良の発生しにくい比較的細い幅の配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど低く、不良の発生しやすい比較的幅の広い配線に接続するビア内部のＣｕに対する添加金属元素濃度ほど高い配線構造を得ることができた。これにより、配線の高速性を必要以上に損なうことなく信頼性を高めることができる。
前述の第１の実施の形態として示した第１の発明に係る半導体装置及びその製造方法の更に他の実施例を、図４に示す配線断面図を参照しながら説明する。なお、この実施例は、実施例１において、銅中に添加される金属元素が２種類の場合について示したものである。
実施例１と同様の手順で図４（ｃ）に示す構造を形成する。その後、化学機械研磨法により銅合金膜１１と、銅合金膜１１中の添加元素が拡散した銅膜１０を所定の量除去し、配線を形成する。次に、ウェハ表面に金属を含むガスを照射し、配線部９ａ１、９ｂ１、９ｃ１の表面から金属元素（金属元素Ｍ２）を添加する。この金属元素は、銅合金膜１１に含まれる金属元素（金属元素Ｍ１）とは異なるものとする。その後、配線保護膜７を形成して、図４（ｄ）に示す構造を得る。この方法を用いると、配線高さがウェハ面内で全て均一である場合には、金属元素Ｍ２は配線幅やビア径に依らず、ウェハ面内において均一に添加される（配線の深さ方向の分布は存在するが、面内では一定である）。一方、金属元素Ｍ１は、実施例１で述べたように、ビアの接続する上層の配線の幅が大きいほど、ビア内部に高濃度に存在している。
以上のように、表面から均一に金属元素Ｍ２を添加し、また、前記実施例１において示したように、ビア内部での金属元素Ｍ１の量を、そのビアが接続する配線幅によって変化させる構造を用いることによって、配線表面側界面での銅の拡散を抑制しつつ、ビア中のボイド発生を防ぐことができる。界面における銅の拡散は、配線幅に依らず抑制する必要があるため、界面側に均一に金属元素Ｍ２を添加してもよいが、ビア内部における銅の拡散は、ビアの接続する配線幅が細い場合には発生しにくいため、配線の高速性を損なわないためには、ビア内部における金属元素Ｍ１の濃度は、配線幅に応じて変化させる必要がある。
本発明は、銅を主成分とする多層配線において、配線の抵抗上昇を抑制しつつ、ストレス誘起ボイドの発生を抑制し、信頼性を向上させるのに有効である。

Claims (1)

  1. （ａ）半導体基板上方に形成された絶縁膜中の所定の領域に、配線を形成するための溝及びビアを形成する工程と、
    （ｂ）前記溝及びビアの表面に拡散防止層を形成する工程と、
    （ｃ）前記拡散防止膜上に下層銅又は銅合金膜を、ビア径の５倍以上の幅を持つ配線に接続するビアを形成する溝及びビアに対しては、これらが完全に埋設される厚さ未満となり、かつビア径の５倍未満の幅を持つ配線に接続するビアを形成する溝及びビアに対しては、これらが完全に埋設される厚さ以上となる膜厚に形成する工程と、
    （ｄ）この銅又は銅合金膜上に前記銅又は銅合金膜中よりも高い濃度の添加金属元素を含む銅合金からなる他の銅合金膜を、全ての溝及びビアが完全に埋設されるのに十分な厚さに形成する工程と、
    （ｅ）前記（ｄ）工程で形成された前記他の銅合金膜中の添加金属元素を前記（ｃ）工程で形成された銅又は銅合金膜中へ拡散させる加熱工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2006531772A 2004-08-12 2005-08-12 半導体装置の製造方法 Expired - Fee Related JP4940950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006531772A JP4940950B2 (ja) 2004-08-12 2005-08-12 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004235133 2004-08-12
JP2004235133 2004-08-12
PCT/JP2005/014855 WO2006016678A1 (ja) 2004-08-12 2005-08-12 半導体装置及びその製造方法
JP2006531772A JP4940950B2 (ja) 2004-08-12 2005-08-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2006016678A1 JPWO2006016678A1 (ja) 2008-05-01
JP4940950B2 true JP4940950B2 (ja) 2012-05-30

Family

ID=35839435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006531772A Expired - Fee Related JP4940950B2 (ja) 2004-08-12 2005-08-12 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US8004087B2 (ja)
JP (1) JP4940950B2 (ja)
WO (1) WO2006016678A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795152B2 (en) * 2006-05-10 2010-09-14 Micron Technology, Inc. Methods of making self-aligned nano-structures
CN102067293B (zh) * 2008-06-18 2013-07-03 富士通株式会社 半导体器件及其制造方法
JP5353109B2 (ja) * 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5251639B2 (ja) * 2009-03-16 2013-07-31 富士通セミコンダクター株式会社 半導体装置の設計検証装置
JP2010245235A (ja) * 2009-04-03 2010-10-28 Panasonic Corp 半導体装置及びその製造方法
JP2011238828A (ja) * 2010-05-12 2011-11-24 Nec Corp 半導体装置及びその製造方法
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
KR101992352B1 (ko) * 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
JP6282474B2 (ja) 2014-01-31 2018-02-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2018063208A1 (en) * 2016-09-29 2018-04-05 Intel Corporation Metal aluminum gallium indium carbide thin films as liners and barriers for interconnects
JP6472551B2 (ja) * 2018-01-24 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6640391B2 (ja) * 2019-01-22 2020-02-05 ルネサスエレクトロニクス株式会社 半導体装置
JP2020065069A (ja) * 2019-12-25 2020-04-23 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289214A (ja) 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP3540699B2 (ja) * 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
JP2001217242A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体装置およびその製造方法
JP2002033384A (ja) 2000-07-13 2002-01-31 Hitachi Ltd 配線構造およびそれを有する半導体装置
JP2002075995A (ja) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6630741B1 (en) * 2001-12-07 2003-10-07 Advanced Micro Devices, Inc. Method of reducing electromigration by ordering zinc-doping in an electroplated copper-zinc interconnect and a semiconductor device thereby formed
JP2003257970A (ja) 2002-02-27 2003-09-12 Nec Electronics Corp 半導体装置及びその配線構造
JP3973467B2 (ja) 2002-03-20 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3623491B2 (ja) * 2002-06-28 2005-02-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7074709B2 (en) 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
JP4555540B2 (ja) 2002-07-08 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置
WO2004053971A1 (ja) * 2002-12-09 2004-06-24 Nec Corporation 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
JP3959389B2 (ja) 2003-01-07 2007-08-15 株式会社東芝 半導体装置
JP2004273523A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 配線接続構造
JP2004289008A (ja) 2003-03-24 2004-10-14 Renesas Technology Corp 半導体集積回路装置およびその製造方法
WO2004088745A1 (ja) * 2003-03-28 2004-10-14 Fujitsu Limited 半導体装置
US7101790B2 (en) * 2003-03-28 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a robust copper interconnect by dilute metal doping
JP2005038999A (ja) * 2003-07-18 2005-02-10 Sony Corp 半導体装置の製造方法
US6979625B1 (en) * 2003-11-12 2005-12-27 Advanced Micro Devices, Inc. Copper interconnects with metal capping layer and selective copper alloys
JP2005197606A (ja) * 2004-01-09 2005-07-21 Toshiba Corp 半導体装置およびその製造方法
US20050236181A1 (en) * 2004-04-24 2005-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Novel ECP method for preventing the formation of voids and contamination in vias
JP2006019708A (ja) * 2004-06-04 2006-01-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
US20060091551A1 (en) * 2004-10-29 2006-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Differentially metal doped copper damascenes

Also Published As

Publication number Publication date
US20110266678A1 (en) 2011-11-03
US20150102492A1 (en) 2015-04-16
US8004087B2 (en) 2011-08-23
US8916466B2 (en) 2014-12-23
US9257390B2 (en) 2016-02-09
JPWO2006016678A1 (ja) 2008-05-01
WO2006016678A1 (ja) 2006-02-16
US20090026622A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4940950B2 (ja) 半導体装置の製造方法
JP5012022B2 (ja) 半導体装置及びその製造方法
US7892976B2 (en) Semiconductor device and method for manufacturing the same
US8796853B2 (en) Metallic capped interconnect structure with high electromigration resistance and low resistivity
US20070259519A1 (en) Interconnect metallization process with 100% or greater step coverage
JPWO2004053971A1 (ja) 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法
KR20070076465A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPWO2006137237A1 (ja) 半導体装置及びその製造方法
US6875693B1 (en) Via and metal line interface capable of reducing the incidence of electro-migration induced voids
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
TW201707142A (zh) 半導體裝置及其製造方法
JP2004235548A (ja) 半導体装置およびその製造方法
JP4676350B2 (ja) 半導体装置およびその製造方法
US8575029B2 (en) Technique for forming metal lines in a semiconductor by adapting the temperature dependence of the line resistance
JP5310721B2 (ja) 半導体装置とその製造方法
JP2010003906A (ja) 半導体装置及びその製造方法
JP4786680B2 (ja) 半導体装置の製造方法
JP5485333B2 (ja) 半導体装置の製造方法
JP2010114259A (ja) 半導体装置の製造方法及び半導体装置
JP2007273823A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Ref document number: 4940950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees