JP2006245558A - 銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法 - Google Patents

Abstract

【課題】広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な銅配線層の形成方法を提供すること。
【解決手段】基板上に銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程を具備することを特徴とする。
【選択図】 図２

Description

本発明は、銅配線層、銅配線層の形成方法、半導体装置、及び半導体装置の製造方法に係り、特に、液晶表示装置に代表される表示装置やＵＬＳＩ等の半導体装置等の製造に好適に用いられる銅配線層の形成に関する。

一般に、ＬＳＩやＵＬＳＩに代表される半導体装置における配線材料としては、アルミニウム（Ａｌ）やその合金が主流となっている。しかし、近年の集積度の向上による微細化、細線化等の要求や、動作スピードの向上の要求等により、Ａｌ配線よりも抵抗が低く、且つエレクトロマイグレーションやストレスマイグレーション等に対する高い耐性を有する銅（Ｃｕ）を次世代の配線及び電極の材料として採用することが検討されている。

さらに、液晶表示装置等に代表される表示装置の分野においても、表示面積の拡大による配線長の増加や、駆動用ドライバ回路や画素内メモリといった様々な付加機能を搭載するモノリシック化等の要求によって、半導体装置の分野と同様に低抵抗の配線の要求が高まってきている。

微細な銅の配線加工は、Ａｌ配線の形成技術と同様に、ＰＥＰ（Photo Engraving Process：写真食刻工程、所謂フォトリソグラフィー）によるマスキング技術と、ＲＩＥ（Reactive Ion Etching：反応性イオンエッチング）法等のエッチング技術とを単に組み合わせただけでは、実現が困難であった。つまり、銅のハロゲン化物の蒸気圧は、Ａｌのハロゲン化物に対して非常に低く、蒸発しにくいため、ＲＩＥ等のエッチング技術を用いて銅をエッチングする場合には、基板温度を摂氏２００〜３００℃又はそれ以上にする必要があり、実用化には課題が多い。また、通常のフォトレジストマスクではなく、ＳｉＯ₂やＳｉＮｘからなるマスクを使用する必要もある。

そこで、銅配線層の形成方法として、例えば、特許文型１や特許文献２に開示されているダマシン法を用いた銅配線層の形成方法が提案されている。このダマシン法は、次のようなプロセスで銅配線層を形成する方法である。 まず、基板上に絶縁層として酸化シリコン層を形成し、この絶縁層に対して、あらかじめ所望の配線パターンの配線溝を形成する。次に、銅が上記酸化シリコン層中に拡散するのを防止するために銅配線層の下地層としてＴａＮ、Ｔａ、ＴｉＮ等の拡散防止層を形成する。

次いで、この拡散防止層の上に配線溝を埋め込むようにスパッタリング法等のＰＶＤ（Physical Vapor Deposition）法、めっき法、又は有機金属材料を用いたＣＶＤ（Chemical Vapor Deposition：化学気相成長）法等の種々の手法を用いて、銅配線層となる銅薄層を溝内部に埋め込むとともに、絶縁層上の全面に亘って形成する。その後、銅薄層を基板表面側から下層の絶縁層が露出する（溝部分の開口端面）までＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨法）等の研磨法やエッチバック等の手段を用いて除去すると、溝に埋め込まれた銅からなる配線パターンが形成される。最後に、拡散防止機能を有する絶縁層もしくは金属層を銅配線上に形成する。

しかしながら、特許文献１に開示されているようなダマシン法には、以下に挙げるような課題がある。即ち、ダマシン法は、少なくとも配線を埋め込むための溝を形成する溝加工工程の他に、金属拡散防止層、金属シード層、金属配線層及び研磨停止膜をそれぞれ形成するための成膜工程、フォトリソグラフィー工程、エッチング工程、及び研磨工程という多くの工程が必要であり、製造工程が煩雑となり、製造コストを高くしている。

また、配線抵抗を低減するためには、配線の断面積を大きくする必要があるが、配線の断面積を大きくすることは、高集積化から制約がある。高集積化を損なうことなく配線の断面積を大きくする手段として、アスペクト比の高い（つまり、幅や径が狭く、深い）溝やビアホールを採用することが考えられるが、幅が狭く深い溝やビアホールなどに銅を充填することは困難であり、銅の埋め込み性が低い。また、銅薄層を基板全面に成膜した後に、不要部分を除去して平坦化するというＣＭＰ工程等は、処理時間が長く掛かり、スループットを悪くしている。

さらに、直径１２インチ等の大口径半導体ウエハサイズに対応する大型のＣＭＰ装置が開発されているが、上記半導体ウエハよりも大面積で矩形のガラス基板を用いる表示装置のためのＣＭＰ装置装は実用化されていない。また、表示装置例えば、大型液晶表示装置の場合は、上記ＣＭＰによる全面研磨やエッチング法による配線層の形成が可能であったとしても、配線として利用される銅薄層部分は、ガラス基板の面積に比較して非常に小さいために、成膜された銅薄層の大部分は除去され、廃棄されている。この結果、材料として高価な銅資源の利用効率は、非常に悪くなり、高コストになる影響で製品価格も高くなる。

上記銅資源の有効利用を可能にした銅配線の形成技術として、電解めっき法を用いた、特許文献３に記載されている技術がある。この技術により配線形成領域のみに銅めっき膜を形成することができ、コストを低減することができるようになった。
特開２００１−１８９２９５公報 特開平１１−１３５５０４号公報 特開２００４−１３４７７１公報

しかし、薄膜トランジスタなどを有する回路の配線層、電極、電極パッド、などの導電性領域を電解めっき法により銅配線層を形成した場合、後工程でそれぞれの配線、電極、電極パッドなどを分離する工程が必要であることに加え、大面積基板では電解めっき用周辺電極部からの距離や電流密度分布による膜厚ばらつきの発生や、トランジスタ、容量などの素子への影響を考慮した、電解めっき用の高電圧印加法等が必要であるという問題がある。

本発明の目的は、広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な銅配線層の形成方法および半導体装置の製造方法を提供することにある。

本発明の他の目的は、広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚で形成された銅配線層及びそれを備える半導体装置を提供することにある。

本発明の第１の態様は、基板上に銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程を具備することを特徴とする銅配線層の形成方法を提供する。

本発明の第１の態様に係る銅配線層の形成方法では、銅シード層のパターンを形成する工程は、基板上に銅シード層を形成すること、及び銅シード層を配線パターン状にエッチングすることにより行うことができる。また、銅シード層のパターンを形成する工程は、銅シード層上にレジスト層、絶縁層、及び金属層の少なくとも一つの配線パターン状層を形成すること、配線パターン状層をマスクとして用いて銅シード層をエッチングすることにより行うことができる。

銅シード層は、（１１１）に配向していることが望ましい。

また、基板と銅シード層の間に下地バリア層が形成され、銅配線層をマスクとして用いて下地バリア層がエッチングされる。また、銅配線層の表面に、銅の拡散を防止するキャッピングメタル層を形成することもできる。

本発明の第２の態様は、基板上に、ソース領域、ドレイン領域、これらソース領域及びドレイン領域の間に挟まれたチャネル領域、このチャネル領域上に形成されたゲート絶縁膜並びにゲート電極、前記ソース領域に接続されたソース電極、及び前記ドレイン領域に接続されたドレイン電極を含むトランジスタと、前記ゲート電極、ソース電極、及びドレイン電極に接続された配線層とを備える半導体装置の製造方法において、前記ゲート電極、ソース電極、ドレイン電極、およびそれらの少なくとも１つに接続された配線からなる群から選ばれた少なくとも一つは、銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程により形成されることを特徴とする半導体装置の製造方法を提供する。

また、本発明の第３の態様は、基板上に形成された銅シード層のパターン、及び前記銅シード層のパターン上に無電解めっき法で形成された銅配線層を具備することを特徴とする銅配線層を提供する。

更に、本発明の第４の態様は、基板上に、ソース領域、ドレイン領域、これらソース領域及びドレイン領域の間に挟まれたチャネル領域、このチャネル領域上に形成されたゲート絶縁膜並びにゲート電極、前記ソース領域に接続されたソース電極、及び前記ドレイン領域に接続されたドレイン電極を含むトランジスタと、前記ゲート電極、ソース電極、及びドレイン電極に接続された配線層とを備える半導体装置であって、前記ゲート電極、ソース電極、ドレイン電極、およびそれらの少なくとも１つに接続された配線からなる群から選ばれた少なくとも一つは、銅シード層のパターン、及び前記銅シード層のパターン上に無電解めっき法で形成された銅配線層とを含むことを特徴とする半導体装置を提供する。

なお、本明細書において、銅配線層とは、離れた２点間に電流を流す配線のみに限らず、ソース電極、ドレイン電極、ゲート電極などの電極や、電極パッド、引き出し線など導電性領域であれば何れも含むものとする。

本発明によれば、銅シード層のパターン上に銅を無電解めっきすることにより、広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を得ることができる。

パラジウム触媒処理によりパラジウム核を形成した後に、無電解めっき浴を用いて、基板上に形成されたバリア層上に直接、無電解めっき法により銅層を形成する方法が知られている。しかし、めっきによる膜成長は、パラジウム核（数ｎｍ〜数１０ｎｍ）の表面を覆うように形成されるために、膜厚が薄いときには、パラジウム核を高密度に形成しないと連続膜を得ることが難しく、大面積の領域を均一な厚さでめっき処理を行うことは困難である。

本発明では、基板上に形成された銅シード層のパターン上に、銅配線層を無電解めっき法で形成することにより、上記問題をすべて解決した。

以下、本発明の一実施形態に係る銅配線層の形成方法について、図１〜図３を参照して詳細に説明する。図１は、銅シード層を加工するためのレジストパターンを形成するまでを工程順に説明する断面図であり、図１２及び図３は、図１の工程により形成されたレジストパターンを用いて銅シード層のエッチングから銅配線層を形成するまでを工程順に説明する断面図である。

図１〜図３には、同一部分には、同一符号を附与し、その重複説明は省略する。この明細書での銅配線層とは、集積回路や表示装置などにおいて、回路素子、例えばトランジスタ間を電気的に接続する電気的配線、トランジスタの電極、端子（パッド）などの導電性領域を含むものとする。

本実施形態に係る方法によると、予め銅シード層を配線パターン状に形成しておき、この銅シード層上に無電解めっきを施すことにより、全ての銅シード層の表面上のみに銅めっき層を形成することができる。この方法によれば、銅シード層をパターニングした後に銅配線層を無電解めっきするので、溝内にめっき膜を形成する場合と比べて、パターン幅による膜厚のばらつき、断切れ、上層配線層との間のリーク電流の発生を防止することができる。

まず、図１（ａ）に示すように、基板１上に、基板１からの不純物の浸透を防止するために、下地絶縁層２、例えばＳｉＮ（窒化シリコン）膜が、例えば３００ｎｍの膜厚で形成される。基板１の材質としては、導電体、絶縁体、半導体のいずれでもよい。このＳｉＮ膜２は、例えば、プラズマＣＶＤ法により、表面が比較的平坦なガラス基板１上に形成することができる。

次に、図１（ｂ）に示すように、表面が比較的平坦な下地絶縁層２上に下地バリア層３が成膜される。下地バリア層３としては、銅の拡散を抑制し、かつ、下地絶縁層２との密着性を向上させる、例えばＴａ、ＴａＮ、ＴｉＮ、ＴａＳｉＮ等の少なくとも１つの層からなるバリアメタルを用いることができる。これらのバリアメタルは、下地絶縁層２上にスパッタリング法により、例えば３０ｎｍ程度の厚さに形成される。

銅シード層のパターンの形成
まず、図１（ｃ）に示すように、表面が比較的平坦な下地バリア層３上に、銅を主成分とする金属シード層、例えば銅シード層４が成膜される。この銅シード層４の成膜法としては、例えばスパッタリング法を用いることができる。銅シード層４は、例えば３０ｎｍ〜３００ｎｍの厚さに形成される。銅シード層４は、結晶面の結晶方位が主として（１１１）に配向していることが望ましい。

次に、図１（ｄ）に示すように、銅シード層４上にフォトレジスト層５が成膜される。このフォトレジスト層５の成膜法は、例えばスピンコーティング法であり、フォトレジスト層５の膜厚は、例えば１．２μｍである。

フォトレジスト層５が塗布され、硬化された後の基板１は、露光装置に搬入され、そこで、予め定められた電極パターンや所望の配線形成パターンやパッドなどのパターンを有する露光用マスクを通して上記フォトレジスト層５が露光される。露光後、上記フォトレジスト層５に現像を施すことにより、図１（ｅ）に示すように、所望の配線パターンのフォトレジスト層５ａが形成される。

次に、図２（ａ）に示すように、銅シード層４のフォトレジスト開口部６から露出した部分を例えばエッチングすることにより除去し、銅シード層パターン４ａを形成する。この銅シード層４のエッチング法としては、ウェットエッチング法を用いることができる。銅シード層の層厚が薄いため、容易にエッチングが可能であり、サイドエッチングの抑制が可能である。

微細パターンを形成する場合には、塩素ガス、塩素水素ガス、臭化水素ガス等のハロゲン元素を含むガスを用いたプラズマもしくは反応性イオンエッチング法により、露出している銅シード層４を水溶性のＣｕＣｌｘやＣｕＢｒｘのようなハロゲン化銅に変換した後に除去する方法を用いることが望ましい。この時、銅シード層４の厚さが薄いために、ハロゲン化銅の形成を銅シード層４の膜厚にわたって十分に行うことが可能である。もちろん、アルゴンガス等を用いたスパッタエッチング等のドライプロセスを用いることも可能である。その際は、上記レジスト層５の代わりに無機絶縁層やメタル層を用い、銅シード層をエッチングした後に、無機絶縁層やメタル層を除去することが望ましい。このようにして、図２（ｂ）に示すように、銅シード層パターン４ａを得ることができる。

銅配線層の形成
次に、図２（ｃ）に示すように、銅シード層４の上に銅薄膜、例えば銅配線層７を無電解めっき法で形成する。無電解めっき法では、電解めっき法と異なり、電界をかけるための配線形成及びその後の工程での切断工程が不要である。また、電界を付与するための装置が不要であるため、基板１の１辺サイズが１メートルを越える矩形基板でも均一な成膜が可能である。銅配線層７の厚さは、例えば４００ｎｍである。銅配線層７は、図２（ｃ）に示すように、銅シード層４の表面上のみに成膜される。

このとき、銅（めっき）配線パターン７は、エピタキシャル成長により銅シード層パターン４ａ上のみに形成された。このため、主として銅シード層４の結晶方位が（１１１）であり、銅シード層４の平均結晶粒径が大きい方が、銅（めっき）配線層７の平均結晶粒径が大きくなり、低比抵抗の銅（めっき）配線層７が得られるために望ましい。無電解めっき法による銅配線層７の形成の前処理として、銅シード層４の表面の酸化物を除去する洗浄工程を付することが望ましい。

無電解めっき浴としては、銅化合物、例えば硫酸銅を含む溶液に、還元剤としてコバルト塩を添加した、アルカリ金属を含まない中性無電解めっき浴を用いることが望ましいが、レジスト層は除去されているため、強アルカリ性のめっき浴でも適用が可能であり、例えばホルムアルデヒドを還元剤とするめっき浴を用いることが可能である。ここで、通常のホルムアルデヒド浴は、ｐＨ調整剤として水酸化ナトリウムを用いているが、このような無機アルカリよりも有機アルカリ等を用いる方が、液晶表示装置におけるような薄膜トランジスタの製造工程の適用にあたっては望ましい。

無電解めっきによる銅を主成分とする銅配線層７の成膜は、基板１として大きさ１メートル以上の液晶表示装置用ガラス基板への薄膜の成膜を可能にする。

銅シード層４上のみに銅配線層７を無電解めっきすることは、銅を不要な部分に成膜しないため、省資源効果のある方法である。このようにして銅配線層７を形成することができる。

続いて、図２（ｄ）に示すように、銅配線層７をマスクとして用いて、露出する下地バリア層３が、例えばエッチングにより除去され、バリア層パターン３ａとされる。エッチング方法としては、例えば下地バリア層３としてバリアメタルのＴａ系のものを用いた場合、エッチングガスとして例えばＣＦ_４ガスとＯ_２ガスの混合ガスを用いたプラズマエッチングが好ましい。

銅を主成分とする銅配線層７は、易拡散性を有する。従って、この銅の拡散を阻止するために、図３に示すように、銅の拡散バリア性を有する材料、例えばＳｉＮ、ＳｉＣ、ベンゾシクロブテン（ＢＣＢ）等の層間絶縁層８を銅配線層７の表面上を覆うように形成することが望ましい。

本実施形態に係る銅配線層７の形成方法によると、銅を主成分とする微細金属配線を選択的に形成することができる。銅配線層７は、配線膜厚が２００〜１０００ｎｍ程度のサブμｍオーダの薄膜でも、２．５μΩｃｍ以下の低比抵抗を得ることができる。さらに、サイズが１メートル以上の大きな基板１でも、低比抵抗の銅配線層７を形成することができる。

即ち、通常の電解銅めっきや無電解銅めっき層の形成では、配線厚が１〜３０μｍ程度と厚いため、めっきの膜厚が増大すると共に結晶粒径は増大する。

他方、液晶表示装置のような配線は、サブμｍオーダの薄膜が要求されるため、銅配線層７を厚くすることが出来ない。銅（めっき）配線層７の比抵抗を低減するためには、銅（めっき）配線層７の結晶粒径を大きくすればよい。

銅配線層の結晶粒径を大きくする手段としては、（１）銅シード層４をアニールして銅シード層４の結晶粒径を大きくし、その上に形成する銅めっき層７の結晶粒径を大きくする方法、（２）銅シード層４上に無電解銅めっき層を形成したのち、アニールして、銅配線層の結晶粒径を大きくする方法、（３）下地バリア層３の材質及び／又は結晶配向性を制御して、結晶粒径の大きな銅シード層４を形成する方法、などがある。

結晶粒径の大きな銅シード層４は、例えばスパッタリング法により銅シード層４を形成する場合のスパッタリング条件を選択することにより形成することができる。

銅シード層４をアニールして銅シード層４の結晶粒径を大きくする方法としては、銅シード層４を形成したのち、非酸化性雰囲気中例えば窒素雰囲気中、水素を含む還元雰囲気中、又は真空中でアニールすることが挙げられる。即ち、銅シード層４をアニールして銅シード層４の結晶粒径を大きくする方法としては、銅シード層４を形成したのち窒素雰囲気中で５００℃以下の温度でアニールする方法があり、工業的なアニール温度は、２００℃〜４５０℃が望ましい。２００℃未満では結晶成長に長時間を要することとなり、４５０℃を超えると表面の凹凸が大きくなる傾向がある。

銅シード層４上に銅めっき層を形成したのち、アニールを施して銅配線層の結晶粒径を大きくする方法としては、銅シード層４を形成し、この銅シード層４を所望する形状にパターニングしたのち、銅を無電解めっきして銅配線層を形成し、その後、非酸化雰囲気中でアニール処理する方法がある。アニール処理条件は、非酸化性雰囲気中で５００℃以下、工業的には２００℃〜４５０℃が望ましい。

次に、銅配線層７からの銅の拡散防止性を高めるために、銅配線層７の表面上に２重に銅の拡散防止性を有する層を形成する実施形態を、図４を参照して説明する。図１〜図３と同一部分には、同一符号を附与し、その詳細な説明は重複するので省略する。上記実施形態と図２（ｄ）までの工程は、同一であるので、図２（ｄ）以降の工程を示す。

図４（ａ）は、図２（ｄ）と同一であり、銅配線層７が形成された状態を示す断面図である。銅配線層７をマスクとして露出する下地バリア層３を除去してバリア層パターン３ａとした後、銅の拡散防止層９を形成する。この銅の拡散防止層９は、下地バリア層３の表面（側面も含む）上に形成された、銅配線層７から銅が拡散するのを抑制するための層であり、例えば、キャッピングメタル層９である（図４（ｂ））。キャッピングメタル層９としては、コバルトやニッケルを主成分とする層（例えば、ＣｏＢ、ＮｉＢ等）９を無電解めっき法により形成することが望ましい。銅の拡散防止層９は、少なくとも銅配線層７の露出している面を被覆することが望ましい。

このキャッピングメタル層９上には、更に、図４（ｃ）に示すように、銅配線層７から銅が拡散するのを抑制するバリア性を高めるために、バリア性の層例えばＳｉＮ、ＳｉＣ、ＢＣＢ等の層間絶縁層８を形成する。

次に、下地バリア層３を用いずに、下地絶縁層２と銅シード層４との密着性を高くする実施形態を図５及び図６を参照して説明する。図１〜図４と同一部分には、同一符号を付し、その詳細な説明は、重複するので省略する。

まず、図５（ａ）に示すように、基板例えばガラス基板１上に、下地絶縁膜層２が形成され、次いで、図５（ｂ）に示すように、この下地絶縁膜層２上に、銅シード層４として銅を主成分とするが、Ｍｇ、Ｔａ、Ｔｉ、Ｔａ、Ｍｏ、Ｍｎ、Ａｌ、Ｗ、Ｚｒの少なくとも一つ以上の金属を含む銅合金シード層１２が形成される。この銅合金シード層１２と下地絶縁層２との界面には、熱処理例えば４００℃程度の熱処理により、少なくともバリア性を有する添加金属の酸化物層例えば、ＭｇＯ、ＴｉＯ_２、Ｔａ_２Ｏ_５等の層を形成し、下地絶縁層２と銅合金シード層１２の密着性を向上させることが望ましい。

このようにして形成された銅合金シード層１２上には、図１〜図３に示す実施形態と同様のプロセスを用いて、銅配線層７を形成することができる。即ち、図５（ｃ）に示すように、銅合金シード層１２上に、フォトレジスト層５が設けられ、次いで、図５（ｄ）に示すように、このフォトレジスト層５は配線パターン状に加工される。

次に、配線パターン状に形成されたフォトレジストパターン５ａをマスクとして、開口部６を通して露出する銅合金シード層１２をエッチングし、図６（ａ）に示すように下地絶縁膜２上に上記配線パターン状の銅合金シード層１２ａを形成し、図６（ｂ）に示すようにフォトレジストパターン５ａをエッチングにより除去する。

その後、図６（ｃ）に示すように、上記配線パターン状の銅合金シード層パターン１２ａ上に銅配線層７を無電解めっき法で形成する。即ち、銅合金シード層パターン１２ａ上には銅配線層７を構成する無電解めっき膜が成膜される。この無電解めっき膜の膜厚は、例えば４００ｎｍである。

更に、図６（ｄ）に示すように、各銅配線層７の上および間に、銅配線層７からの銅の拡散に対してバリア性を有する材料からなる層間絶縁層８を形成する。このようにして銅配線層７が形成される。

銅配線素７からの銅の拡散を抑制する手段としては、層間絶縁層８の１層のみに限らず２層を設けてもよい。２層による拡散抑制に関する実施形態は、上述した図４に示す通りである。即ち、図４（ａ）に示されているように銅配線層７が形成された後、銅配線層７の側面を含む露出している表面を、図４（ｂ）に示すように銅の拡散を抑制する材料層を成膜することにより被覆して１層目を形成する。銅の拡散を抑制する材料層は、例えばキャッピングメタル層９である。キャッピングメタル層９は、例えばコバルトやニッケルを主成分とするＣｏＢ、ＣｏＷＢ、ＮｉＢ、ＮｉＷＢ等を無電解めっき法により形成する。このようにして形成された１層目のキャッピングメタル層９上に図４（ｃ）に示すように、２層目の層間絶縁層８を形成して２層構造の銅の拡散防止層を形成する。

キャッピングメタル層９上に２層目のＳｉＮ、ＳｉＣ、ＢＣＢ等の層間絶縁層８を形成してもよい。

このようにして形成された銅配線層７は、半導体集積回路、ＬＣＤだけではなく、有機LED、例えばアクティブマトリックス型有機LEDの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に適用できることは、説明するまでもないことである。上記実施形態の配線の形成方法によれば、選択的に銅を主成分とする金属配線を形成でき、更に周辺駆動回路の配線に要求されるような微細配線パターンの形成が可能となる。

上記実施形態の銅配線層の形成方法は、基板上に予め定められたパターン状に銅シード層を形成する工程と、前記銅シード層上に銅配線層を無電解めっき法で形成する工程とを具備してなる。この方法によれば、銅配線層を無電解めっき法で形成するので、めっき用電極が不要となるため、めっき範囲が広範囲になっても前記銅シード層上に銅めっき層を形成することができると共に、後工程で銅配線間の分離を行う必要がない。前記銅シード層上にのみ銅めっき層を形成するので、不要な領域に銅膜を形成することがなくなり、銅の利用効率が向上する。広範囲にわたって全導電性領域に銅配線層を形成することができる。

さらに、前記パターン状に銅シード層を形成する工程は、基板上に銅シード層を形成する工程と、前記銅シード層を予め定められた配線パターン状に除去して形成する工程とにある。この方法によれば、溝内にめっき膜を形成する場合と比べて、銅シード層をパターニングした後に銅配線層を無電解めっきするので、パターン幅による膜厚のばらつきが少なく、断切れなどの発生も少ない。更に、配線端面形状も垂直でなく、配線断面形状としては蒲鉾型となるため、上層の層間絶縁層のカバレッジ性もよく、上層配線層とのリーク電流の発生も少ない。

次に、本発明を半導体装置の製造方法に適用した実施形態について、図７〜図１０を参照して、説明する。図１〜図６と同一部分には同一符号を附与し、その詳細な説明は、重複するので省略する。この実施形態は、絶縁基板上にＴＦＴ（薄膜トランジスタ）及び配線を有する半導体装置を製造する方法に係るものである。

先ず、図７に示すフローチャートを参照して、図８に示す結晶化用基板１８の製造工程Ｓを説明する。基板例えば石英または無アルカリガラス等からなるガラス基板２１を搬送してプラズマＣＶＤ装置チャンバ内の予め定められた位置に位置決めして設置する（工程−１）。次に、ガラス基板２１上に、下地絶縁層２２例えば窒化シリコン層がプラズマＣＶＤ法により気相成長される（工程−２）。次いで、窒化シリコン膜２２上に、結晶化対象の非晶質シリコン層もしくは多結晶シリコン層からなる非単結晶半導体層例えば非晶質シリコン層２３が３０ｎｍ〜３００ｎｍ、例えば約２００ｎｍの膜厚にプラズマＣＶＤ法により気相成長される（工程−３）。その後、非晶質シリコン層２３上に、大粒径結晶化領域を形成するために、入射光に対して透過性および蓄熱作用を有するキャップ層、例えば酸化シリコン層２４がプラズマＣＶＤにより１０ｎｍ〜１０００ｎｍ、例えば２６０ｎｍの膜厚に成膜される。キャップ層２４は絶縁層からなり、蓄熱作用を有し、レーザ光を照射して結晶化する際、非単結晶半導体層の降温速度を緩和するための膜である。このようにして結晶化用基板１８を製造する（工程−４）。

次に、結晶化工程Ｔを実行する。先ず、製造された被結晶化基板１８は、結晶化装置２６の基板試料台１９の予め定められた位置に位置合わせして設置される。結晶化装置２６に搬送された被結晶化基板１８の予め定められた結晶化位置に逆ピークパターン状の光強度分布を有するエキシマレーザ光束をキャップ層である酸化シリコン層２４を透過して非晶質シリコン層２３に照射し（工程−５）、この照射領域に大粒径の結晶化領域を形成する（工程−６）。このような照射工程における照射領域は、非晶質シリコン層２３を移動させながら順次予め定められた位置に移動されて、結晶化工程が行われる。

上記エキシマレーザ光は、例えば、エネルギー密度が５００ｍＪ／ｃｍ²のＫｒＦエキシマレーザである。結晶化するための位置情報は、予め結晶化装置２６のコンピュータに記憶されている。このコンピュータは、指令により自動的に非結晶化基板１８内の結晶化位置に位置決めして結晶化のためのレーザ光を照射し、その照射位置を順次移動させ、順次結晶化を行い、結晶化工程Ｔを終了する。

即ち、結晶化工程Ｔは、位相変調エキシマレーザ結晶化法を用いて、キャップ層２４の表面に逆ピーク状の光強度分布Ｒを有するエキシマパルスレーザ光を照射する。パルスレーザ光によるレーザ照射によって、非晶質シリコン層２３の照射された領域は高温となり、溶融する。このときの高温は、下地絶縁層２２及びキャップ層２４を加熱し、下地絶縁層２２およびキャップ層２４に蓄熱される。上記溶融領域は、パルスレーザ光の遮断期間に降温し、凝固位置が上記蓄熱により横方向（水平方向）にゆっくり移動して、結晶成長し、大粒径の結晶化領域が形成される。

その結果、非晶質シリコン層２３の一部又は全域が結晶化され、結晶性シリコン層に変換される。逆ピーク状の高強度分布Ｒを有するパルスレーザ光の照射は１回でもよいが、同一箇所又は一部の領域が重なるように複数回行ってもよく、また、パルスレーザ光の照射とフラッシュランプ光の照射を組合せてもよい。このようにして結晶化された非晶質シリコン層２３を、本明細書では、結晶性シリコン層と定義する。

次に、結晶化工程Ｔを終了した半導体薄膜にＴＦＴなどの半導体装置を形成する工程Ｕを説明する。結晶化工程Ｔが終了した上記被結晶化基板１８の表面には、キャップ層２４である酸化シリコン層（ＳｉＯ_２）が成膜されている。

この実施形態では、前工程において大粒径結晶化領域にＴＦＴを形成するために設けたキャップ層２４をエッチングにより除去する（工程−７）。キャップ層２４が除去された非結晶化基板１８の表面には、結晶化工程Ｔが終了した結晶性シリコン層が露出する。

次いで、結晶化工程Ｔが終了したガラス基板２１への半導体装置、例えばＴＦＴ（薄膜トランジスタ）の形成を行う。先ず、上記ガラス基板２１をプラズマＣＶＤ反応室内に搬送し、搬送されたガラス基板２１の露出した結晶性シリコン層２７の表面上に、図７に示されているように、ゲート絶縁層３０を形成するための酸化シリコン膜を成膜する（工程−８）。ゲート絶縁層３０は、例えば厚さ３０ｎｍのシリコン酸化膜である。

その後、ゲート絶縁層３０の予め定められた配線パターン位置に、ＭｏＷからなるゲート電極３１を形成する（工程−９）。

形成されたゲート電極３１をマスクとして用いて、不純物イオンを結晶化領域に高濃度にイオン注入する。不純物イオンは、Ｎチャネルトランジスタの場合には、例えばリンを、Ｐチャネルトランジスタの場合には例えばホウ素をイオン注入する。その後、窒素雰囲気中でアニール処理（例えば、５５０℃で１時間）を行い、不純物を活性化して結晶化領域にソース領域Ｓ、ドレイン領域Ｄが形成される。この結果、形成されたソース領域Ｓおよびドレイン領域Ｄ間には、キャリアが移動するチャネル領域Ｃが形成されている（工程−１０）。

次に、ゲート絶縁層３０及びゲート電極３１上に、それぞれＳｉＯ_２とＳｉＮ又はＢＣＢの積層構造からなる層間絶縁層３２を形成する。この層間絶縁層３２に、ソース電極３３、ドレイン電極３４、及びこれら電極３３、３４に接続される配線３５、３６を形成するためのコンタクトホールを夫々形成する（工程−１１）。

次に、形成されたコンタクトホールに、ソース電極３３及びドレイン電極３４を構成する、図１〜図３を参照して説明した、下地バリア層３、銅シード層４及び銅配線層７の積層構造を成膜する。さらに、層間絶縁層３２上にもフォトリソグラフィ技術を用いて予め定められた所定のパターンの下地バリア層３、銅シード層４及び銅配線層７からなる配線３５，３６を形成して、薄膜トランジスタ（ＴＦＴ）３９、及びこの薄膜トランジスタ（ＴＦＴ）３９を備える半導体装置４０を製造する（工程−１２）。

次に、ＴＦＴ３９の上に、パシベーション層４１として例えばＳｉＮもしくはＳｉＮとＢＣＢの積層体等を形成する。次いで、パシベーション層４１の電極パッド等の予め定められた所望の位置にコンタクトホールを形成する（工程−１３）。この電極パッドも図１Ａ〜１Ｊで説明した下地バリア層３、銅シード層４及び銅配線層７の積層構造により形成することができる。

上記実施形態では、ゲート電極としてＭｏＷ層を用いた例について説明したが、図１〜図３や図４〜図６で説明した下地バリア層３、銅シード層４及び銅配線層７の積層構造により形成することができる。配線パターンは、電極、パッド、配線などの形である。

次に、上記実施形態で説明した結晶化工程Ｔの結晶化装置２６について、図８および図９を参照して具体的に説明する。結晶化装置２６は、照明系５１と、この照明系５１の光軸上に設けられた位相変調素子５２と、この位相変調素子５２の光軸上に設けられた結晶光学系５３と、この結像光学系５３の光軸上に設けられる被結晶化基板１８を支持する基板試料台１９とからなる。

照明系５１は、図９に示す光学系であり、例えば光源５６とホモジナイザ５７とからなる。光源５６は、３０８ｎｍの波長を有する光を供給するＸｅＣｌエキシマレーザ光源を備えている。なお、光源５６としては、２４８ｎｍの波長を有するパルス光を出射するＫｒＦエキシマレーザ光源や波長１９３ｎｍのパルス光を出射するＡｒＦレーザなどのエキシマレーザを用いてもよい。更に、光源５６は、ＹＡＧレーザ光源でもよい。光源５６は、非単結晶半導体膜、例えば非晶質シリコン層２３を溶融するエネルギーを出力する他の適当な光源を用いることもできる。この光源５６から出射されたレーザ光の光軸上には、ホモジナイザ５７が設けられている。

このホモジナイザ５７は、光源５６からのレーザ光の光軸上に、例えばビームエキスパンダ５８と、第１フライアイレンズ５９と、第１コンデンサー光学系６０と、第２フライアイレンズ６１と、第２コンデンサー光学系６２とが順次設けられたものである。ホモジナイザ５７は、光源５６から出射されたレーザ光を光束の断面内において光強度および位相変調素子５２への入射角を均一化処理するものである。

即ち、照明系５１において、光源５６から入射されたレーザ光は、ビームエキスパンダ５８にて拡大された後、第１フライアイレンズ５９に入射する。この第１フライアイレンズ５９の後側焦点面には複数の光源が形成され、これらの複数の光源からの光束は第１コンデンサー光学系６０を介して、第２フライアイレンズ６１の入射面を重畳的に照明する。その結果、第２フライアイレンズ６１の後側焦点面には、第１フライアイレンズ５９の後側焦点面よりも多くの多数の光源が形成される。第２フライアイレンズ６１の後側焦点面に形成された多数の光源からの光束は、第２コンデンサー光学系６２を介して、位相変調素子５２に入射し、重畳的に照明する。

この結果、ホモジナイザ５７の第１フライアイレンズ５９および第１コンデンサー光学系６０は、第１ホモジナイザを構成し、位相変調素子５２に入射するレーザ光の入射角度に関する均一化処理を行う。また、第２フライアイレンズ６１および第２コンデンサー光学系６２は、第２ホモジナイザを構成し、この第２ホモジナイザにより第１ホモジナイザからの入射角度が均一化されたレーザ光について位相変調素子５２上での面内各位置での光強度に関する均一化処理を行う。こうして、照明系５７は、ほぼ均一な光強度分布を有するレーザ光を形成し、このレーザ光が位相変調素子５２に入射する。

位相変調素子５２、例えば位相シフタは、ホモジナイザ５７からの出射光を位相変調して逆ピーク状の光強度最小分布のレーザビームを出射する光学素子である。逆ピーク状の光強度最小分布は、横軸が場所（被照射面での位置）であり、縦軸は光強度（エネルギー）である。逆ピーク状の光強度最小分布を得る光学系には、透明基板、例えば石英ガラスに形成された凹凸パターンがラインアンドスペースパターンと面積変調パターンとがある。

位相シフタは、透明体、例えば石英基材に段差（凹凸）をつけ、段差の境界でレーザ光の回折と干渉を起こさせ、レーザ光強度に周期的な空間分布を付与するものである。位相シフタは、例えば段差部ｘ＝０を境界として左右で１８０度の位相差を付けた場合である。一般にレーザ光の波長をλとすると、屈折率ｎの透明媒質を透明基材上に形成して１８０度の位相差を付けるには、透明媒質の膜厚ｔは、ｔ＝λ／２（ｎ−１）で与えられる。石英基材の屈折率を１．４６とすると、ＸｅＣｌエキシマレーザ光の波長が３０８ｎｍであるから、１８０度の位相差を付けるためには、３３４．８ｎｍの段差をフォトエッチング等の方法で形成する。

また、ＳｉＮ_x膜を透明媒質としてＰＥＣＶＤ、ＬＰＣＶＤ等で成膜する場合は、ＳｉＮ_x膜の屈折率を２．０とすると、ＳｉＮ_x膜を石英基材上に１５４ｎｍ成膜し、フォトエッチングして段差を付ければ良い。例えば、１８０度の位相差をつけた位相シフタを通過したレーザ光の強度は、周期的強弱（ラインアンドスペース）のパターンを示す。

この実施形態では、段差そのものを繰り返し周期的に形成したマスクが周期的位相シフタである。位相シフトパターンの幅とパターン間距離はともに例えば３μｍである。位相差は必ずしも１８０度である必要はなく、レーザ光に強弱を実現できる位相差であればよい。

位相変調素子５２で位相変調されたレーザ光は、結像光学系５３を介して、被結晶化基板１８に入射される。ここで、結像光学系５３は、位相変調素子５２のパターン面と被結晶化基板１８とを光学的に共役に配置している。換言すれば、被結晶化基板１８は、位相変調素子５２のパターン面と光学的に共役な面（結像光学系５３の像面）に設定されるように基板試料台１９の高さ位置が補正される。結像光学系５３は、正レンズ群６５と正レンズ群６６との間に開口絞り６７を備えている。結像光学系５３は、位相変調素子５２の像を等倍又は縮小例えば１／５に縮小して被結晶化基板１８に結像させる光学レンズである。

開口絞り６７は、開口部（光透過部）の大きさの異なる複数の開口絞りを有する。これらの複数の開口絞り６７は、光路に対して交換可能に構成されていてもよい。あるいは、開口絞り６７は、開口部の大きさを連続的に変化させることのできる虹彩絞りを有していてもよい。いずれにしても、開口絞り６７の開口部の大きさ（ひいては結像光学系４の像側開口数ＮＡ）は、後述するように、被結晶化基板１８の半導体膜上において所要の光強度分布を発生させるように設定されている。なお、結像光学系５３は、屈折型の光学系であってもよいし、反射型の光学系であってもよいし、屈折反射型の光学系であってもよい。

また、被結晶化基板１８は、図８に示すように、たとえば液晶ディスプレイ用板ガラス２１の上に化学気相成長法（ＣＶＤ）又はスパッタリング法により下地絶縁層２２として酸化シリコン層、被結晶化対象層として非晶質シリコン層２３およびキャップ層２４として酸化シリコン層が順次形成されたものである。

非晶質シリコン層２３は、結晶化処理される膜であり、膜厚例えば３０〜２５０ｎｍに選択される。キャップ層２４は、結晶化工程時に非晶質シリコン層２３が溶融したとき発生する熱を蓄熱し、この蓄熱作用が大粒径の結晶化領域の形成に寄与する。このキャップ層２４は、絶縁膜例えば酸化シリコン膜（ＳｉＯ₂）であり、膜厚が１００ｎｍ〜４００ｎｍ例えば３００ｎｍである。

被結晶化基板１８は、結晶化装置２６の基板試料台１９上に自動的に搬送され、予め定められた所定の位置に位置決めされて載置され、真空チャックや静電チャックなどにより保持される。

次に、結晶化プロセスを、図８および図９を参照して説明する。レーザ光源５６から出射されたパルスレーザ光は、ホモジナイザ５７に入射してレーザ光のビーム径内で光強度の均一化および位相変調素子５２への入射角の均一化が行なわれる。即ち、ホモジナイザ５７は、光源５６から入射したレーザビームを水平方向に広げ線状（例えば、線長さ２００ｍｍ）のレーザビームにし、さらに光強度分布を均一にする。たとえば、複数のＸ方向シリンドリカルレンズをＹ方向に並べて、Ｙ方向に並んだ複数の光束を形成し、他のＸ方向シリンドリカルレンズで各光束を再分布させ、同様に複数のＹ方向シリンドリカルレンズをＸ方向に並べて、Ｘ方向に並んだ複数の光束を形成し、他のＹ方向シリンドリカルレンズで各光束を再分布させる。

レーザ光は波長３０８ｎｍのＸｅＣｌエキシマレーザ光で、１ショットのパルス継続時間は２０〜２００ｎｓである。上記条件で位相変調素子５２に、パルスレーザ光を照射すると、周期的に形成された位相変調素子５２に入射したパルスレーザ光は、段差部で回折と干渉を起こす。この結果、位相変調素子５２は、周期的に変化する逆ピークパターン状の強弱の光強度分布を生成する。

この逆ピークパターン状の強弱の光強度分布は、最小光強度から最大光強度で非晶質シリコン層２３を溶融させる強度のレーザ光強度を出力する。位相変調素子５２を通過したパルスレーザ光は、結像光学系５３により被結晶化基板１８に集束して非晶質シリコン層２３に入射する。

即ち、入射したパルスレーザ光は、キャップ層２４をほとんど透過し、非晶質シリコン層２３に吸収される。この結果、非晶質シリコン層２３の被照射領域は、加熱され、溶融される。この溶融したときの熱は、キャップ層２４および下地絶縁層２２の酸化シリコン膜に蓄熱される。

パルスレーザ光の照射が遮断期間になると、被照射領域は、高速で降温しようとするが、表裏面に設けられているキャップ層２４および下地絶縁層２２の酸化シリコン膜に蓄熱されている熱により、降温速度が極めて緩やかとなる。このとき、被照射領域の降温は、位相変調素子５２により生成された逆ピークパターンの光強度分布に応じて降温し、横方向に順次結晶成長する。

換言すれば、被照射領域内溶融領域での凝固位置は、順次低温側から高温側に漸次移動する。即ち、結晶成長開始位置から結晶成長終了位置に向かって横方向に結晶成長する。このようにして１パルスレーザ光による結晶化工程が終了する。このようにして結晶成長された結晶化領域は、１又は複数個のＴＦＴを形成するのに充分な大きさである。

結晶化装置２６は、予め記憶されたプログラムにより自動的に次の非晶質シリコン層２３の結晶化領域にパルスレーザ光を照射して結晶化領域を形成する。次の結晶化位置への移動は、被結晶化基板１８と光源５６とを相対的に移動例えば基板試料台１９を移動させて位置選択することができる。

被結晶化領域が選択され位置合わせが完了したとき、次のパルスレーザ光が出射される。このようなレーザ光のショットを繰り返することにより、被結晶化基板１８の広い範囲の結晶化を行うことができる。このようにして結晶化工程を終了する。

この実施形態は、半導体装置だけでなく、ＬＣＤ、有機RL表示装置（ＯＬＥＤ）例えば、アクティブマトリックス型有機ＯＬＥＤの基板上に形成される信号線、電源線、走査線及びＴＦＴ内の電極、及び周辺配線や同一基板上に形成された周辺駆動回路内の配線等に容易に適用することもできる。上記の実施形態では、結晶性シリコン半導体層を有するトランジスタについて説明したが、もちろん多結晶シリコン半導体層を有するもの、半導体層の下にゲート電極を有するアモルファスシリコントランジスタの電極、及び周辺配線にも適用できることも容易である。下ゲート構造のアモルファスシリコントランジスタのゲート電極に適用する際には、その上に形成するゲート絶縁膜はバリア性を有する窒化シリコン層、酸化ハフニウム（ＨｆＯ_２）等と、酸化シリコンとの積層構造にすることが望ましい。

以上説明したように上記実施形態によれば、比抵抗が例えば２．５μΩｃｍ以下の低抵抗銅配線を可能にすることができる。特に、薄膜トランジスタや薄膜トランジスタ回路などの半導体装置を構成することができる。さらに、所望する断面積の銅配線を形成することができる。さらに、大型基板であっても広範囲にわたって所望する全導電性領域に銅めっき層を形成することができる。

本発明の一実施形態に係る銅配線層の形成方法の一例を工程順に説明する断面図である。 本発明の一実施形態に係る銅配線層の形成方法の一例を工程順に説明する断面図である。 本発明の一実施形態に係る銅配線層の形成方法の一工程を説明する断面図である。 本発明の一実施形態に係る銅配線層の形成方法の他の例を工程順に説明する断面図である。 本発明の一実施形態に係る銅配線層の形成方法の更に他の例を工程順に説明する断面図である。 本発明の一実施形態に係る銅配線層の形成方法の更に他の例を工程順に説明する断面図である。 本発明の他の実施形態に係る半導体装置の製造方法を工程順に説明する工程フロー図である。 図７における結晶化工程を説明するための結晶化装置の構成を示す図である。 図８における照明系の構成を説明するための図である。 図７に示す方法により製造された半導体装置の構造を説明する断面図である。

符号の説明

１，２１・・・基板、２，２２・・・下地絶縁層、３・・・下地バリア層、４，１２・・・銅シード層、４ａ，１２ａ・・・銅シード層パターン、５・・・フォトレジスト層、５ａ・・・フォトレジスト層パターン、６・・・フォトレジスト開口部、７・・・銅配線層、８・・・層間絶縁層、９・・・キャッピングメタル層、１２・・・銅合金シード層、１８・・・被結晶化基板、１９・・・基板試料台、２３・・・非晶質シリコン層、２４・・・キャップ層、２６・・結晶化装置、２７・・・結晶性シリコン層、３０・・・ゲート絶縁層、３１・・・ゲート電極、，３２・・・層間絶縁層、３３・・・ソース電極、３４・・・ドレイン電極、３５，３６・・・配線、３９・・・薄膜トランジスタ（ＴＦＴ）、４０・・・半導体装置、５１・・・照明系、５２・・・位相変調素子、５３・・・結晶光学系、５６・・・光源、５７・・・ホモジナイザ、５８・・・ビームエキスパンダ、５９・・・第１フライアイレンズ、６０・・・第１コンデンサー光学系、６１・・・第２フライアイレンズ、６２・・・第２コンデンサー光学系。

Claims (10)

1. 基板上に銅シード層のパターンを形成する工程、及び
   前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程
   を具備することを特徴とする銅配線層の形成方法。
2. 前記銅シード層のパターンを形成する工程は、基板上に銅シード層を形成すること、及び前記銅シード層を配線パターン状にエッチングすることを含むことを特徴とする請求項１に記載の方法。
3. 前記銅シード層のパターンを形成する工程は、前記銅シード層上にレジスト層、絶縁層、及び金属層の少なくとも一つの配線パターン状層を形成すること、及び前記配線パターン状層をマスクとして用いて前記銅シード層をエッチングすることを含むことを特徴とする請求項２に記載の方法。
4. 前記銅シード層は、主に（１１１）に配向していることを特徴とする請求項１〜３のいずれかに記載の方法。
5. 前記銅配線層は、電極、パッド、及び配線からなる群から選ばれた１種の形状を有することを特徴とする請求項１〜４のいずれかに記載の方法。
6. 前記基板と前記銅シード層の間に下地バリア層を形成する工程、前記銅配線層をマスクとして用いて前記下地バリア層をエッチングする工程を更に具備することを特徴とする請求項１〜５のいずれかに記載の方法。
7. 前記銅配線層の表面に銅の拡散を防止するキャッピングメタル層を形成する工程を更に具備することを特徴とする請求項１〜６のいずれかに記載の方法。
8. 基板上に、ソース領域、ドレイン領域、これらソース領域及びドレイン領域の間に挟まれたチャネル領域、このチャネル領域上に形成されたゲート絶縁膜並びにゲート電極、前記ソース領域に接続されたソース電極、及び前記ドレイン領域に接続されたドレイン電極を含むトランジスタと、前記ゲート電極、ソース電極、及びドレイン電極に接続された配線層とを備える半導体装置の製造方法において、
   前記ゲート電極、ソース電極、ドレイン電極、およびそれらの少なくとも１つに接続された配線からなる群から選ばれた少なくとも一つは、銅シード層のパターンを形成する工程、及び
   前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程
   により形成されることを特徴とする半導体装置の製造方法。
9. 基板上に形成された銅シード層のパターン、及び前記銅シード層のパターン上に無電解めっき法で形成された銅配線層を具備することを特徴とする銅配線層。
10. 基板上に、ソース領域、ドレイン領域、これらソース領域及びドレイン領域の間に挟まれたチャネル領域、このチャネル領域上に形成されたゲート絶縁膜並びにゲート電極、前記ソース領域に接続されたソース電極、及び前記ドレイン領域に接続されたドレイン電極を含むトランジスタと、前記ゲート電極、ソース電極、及びドレイン電極に接続された配線層とを備える半導体装置であって、前記ゲート電極、ソース電極、ドレイン電極、およびそれらの少なくとも１つに接続された配線からなる群から選ばれた少なくとも一つは、銅シード層のパターン、及び前記銅シード層のパターン上に無電解めっき法で形成された銅配線層とを含むことを特徴とする半導体装置。

Images