JP3505937B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3505937B2 JP3505937B2 JP28564096A JP28564096A JP3505937B2 JP 3505937 B2 JP3505937 B2 JP 3505937B2 JP 28564096 A JP28564096 A JP 28564096A JP 28564096 A JP28564096 A JP 28564096A JP 3505937 B2 JP3505937 B2 JP 3505937B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- switching element
- chopper circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、チョッパー回路の
出力を高周波に変換するインバータ装置に関するもので
あり、例えば、放電灯点灯装置等に用いられるものであ
る。
出力を高周波に変換するインバータ装置に関するもので
あり、例えば、放電灯点灯装置等に用いられるものであ
る。
【０００２】
【従来の技術】図２０は従来の放電灯点灯装置を示す。
この放電灯点灯装置は、直流電圧を高周波電圧に変換す
るインバータ回路１の出力を放電灯Ｌに印加して、放電
灯Ｌを高周波点灯するものである。上記直流電圧は、交
流電源ＡＣをダイオードブリッジからなる整流回路２で
整流し、この整流出力を昇圧型のチョッパー回路３で昇
圧して作成したものである。チョッパー回路３は、スイ
ッチング素子Ｑ１、チョークコイルＬ１、ダイオードＤ
１、コンデンサＣ３及び制御回路４で構成してあり、制
御回路４によってスイッチング素子Ｑ１を高周波でスイ
ッチングして整流回路２の出力をチョッピングし、スイ
ッチング素子Ｑ１のオンのときにチョークコイルＬ１に
蓄積されたエネルギーをスイッチング素子Ｑ１のオフの
ときにダイオードＤ１を介して放出すると共に、ダイオ
ードＤ１を介して出力されるチョッピング電圧をコンデ
ンサＣ３で平滑するものである。なお、制御回路４には
主としてアクティブフィルター制御用ＩＣが用いられ
る。
この放電灯点灯装置は、直流電圧を高周波電圧に変換す
るインバータ回路１の出力を放電灯Ｌに印加して、放電
灯Ｌを高周波点灯するものである。上記直流電圧は、交
流電源ＡＣをダイオードブリッジからなる整流回路２で
整流し、この整流出力を昇圧型のチョッパー回路３で昇
圧して作成したものである。チョッパー回路３は、スイ
ッチング素子Ｑ１、チョークコイルＬ１、ダイオードＤ
１、コンデンサＣ３及び制御回路４で構成してあり、制
御回路４によってスイッチング素子Ｑ１を高周波でスイ
ッチングして整流回路２の出力をチョッピングし、スイ
ッチング素子Ｑ１のオンのときにチョークコイルＬ１に
蓄積されたエネルギーをスイッチング素子Ｑ１のオフの
ときにダイオードＤ１を介して放出すると共に、ダイオ
ードＤ１を介して出力されるチョッピング電圧をコンデ
ンサＣ３で平滑するものである。なお、制御回路４には
主としてアクティブフィルター制御用ＩＣが用いられ
る。
【０００３】この放電灯点灯装置では、インバータ回路
１として他励式のハーフブリッジ構成のものを用いてい
る。インバータ回路１は、チョッパー回路３の出力に直
列に接続された主スイッチング素子Ｑ２、Ｑ３、これら
主スイッチング素子Ｑ２、Ｑ３を駆動する為の駆動回路
５、主スイッチング素子Ｑ２、Ｑ３を交互にオンオフ制
御する為の制御回路６で構成してある。なお、主スイッ
チング素子Ｑ２、Ｑ３には、主スイッチング素子Ｑ２、
Ｑ３の夫々両端に還流用のダイオードＤ２、Ｄ３が逆並
列に接続されている。このインバータ回路１の出力に
は、チョークコイルＬ２とコンデンサＣ２からなる共振
回路７が接続してあり、この共振回路７をインバータ回
路１で励振して放電灯Ｌを始動点灯するようにしてあ
る。
１として他励式のハーフブリッジ構成のものを用いてい
る。インバータ回路１は、チョッパー回路３の出力に直
列に接続された主スイッチング素子Ｑ２、Ｑ３、これら
主スイッチング素子Ｑ２、Ｑ３を駆動する為の駆動回路
５、主スイッチング素子Ｑ２、Ｑ３を交互にオンオフ制
御する為の制御回路６で構成してある。なお、主スイッ
チング素子Ｑ２、Ｑ３には、主スイッチング素子Ｑ２、
Ｑ３の夫々両端に還流用のダイオードＤ２、Ｄ３が逆並
列に接続されている。このインバータ回路１の出力に
は、チョークコイルＬ２とコンデンサＣ２からなる共振
回路７が接続してあり、この共振回路７をインバータ回
路１で励振して放電灯Ｌを始動点灯するようにしてあ
る。
【０００４】また、コンデンサＣ１は直流カット用のコ
ンデンサであると共に、主スイッチング素子Ｑ２のオン
時に充電された電荷がトランジスタＱ３のオン時の電源
として用いられるものである。制御回路６によって主ス
イッチング素子Ｑ２、Ｑ３を交互にオンオフ制御して、
インバータ回路１を発振動作させると、共振回路７によ
って放電灯Ｌの両端に高電圧が印加され、放電灯Ｌが点
灯する。以後、制御回路６によって主スイッチング素子
Ｑ２、Ｑ３のオンオフ制御を所定の周期で行うことによ
り放電灯Ｌの点灯を維持する。このような構成により入
力力率はほぼ１となり、また入力電流の歪率が小さくな
る為、高調波成分の少ないインバータ装置を提供でき
る。
ンデンサであると共に、主スイッチング素子Ｑ２のオン
時に充電された電荷がトランジスタＱ３のオン時の電源
として用いられるものである。制御回路６によって主ス
イッチング素子Ｑ２、Ｑ３を交互にオンオフ制御して、
インバータ回路１を発振動作させると、共振回路７によ
って放電灯Ｌの両端に高電圧が印加され、放電灯Ｌが点
灯する。以後、制御回路６によって主スイッチング素子
Ｑ２、Ｑ３のオンオフ制御を所定の周期で行うことによ
り放電灯Ｌの点灯を維持する。このような構成により入
力力率はほぼ１となり、また入力電流の歪率が小さくな
る為、高調波成分の少ないインバータ装置を提供でき
る。
【０００５】ところが、この回路にあっては、チョッパ
ー回路３及びインバータ回路１にそれぞれ別の制御回路
が必要であり、制御回路の複雑化及び部品点数の増加に
伴うコスト増加という問題があった。
ー回路３及びインバータ回路１にそれぞれ別の制御回路
が必要であり、制御回路の複雑化及び部品点数の増加に
伴うコスト増加という問題があった。
【０００６】図２１はさらに他の従来例を示す回路図で
ある。この回路にあっては、図２０におけるチョッパー
回路３のスイッチング素子Ｑ１を、インバータ回路１に
おける片方の主スイッチング素子Ｑ３で兼用したもので
ある。スイッチング素子Ｑ２、Ｑ３は交互にオンオフし
て放電灯Ｌに高周波電力を供給するが、スイッチング素
子Ｑ３はチョッパー回路３のスイッチング要素としても
働く。すなわち、まず、スイッチング素子Ｑ３がオンさ
れると、整流回路２の直流出力端がチョークコイルＬ１
にて短絡され、チョークコイルＬ１にエネルギーが蓄積
される。次に、スイッチング素子Ｑ３がオフされると、
ダイオードＤ２を介してコンデンサＣ３ヘチョークコイ
ルＬ１のエネルギーが放出される。つまり、スイッチン
グ素子Ｑ３が図２０のスイッチング素子Ｑ１の働きを兼
ねると共に、ダイオードＤ２が図２０のダイオードＤ１
の働きを兼ねており、したがって、スイッチング素子Ｑ
１とダイオードＤ１を省略できる分、使用素子数が減る
という利点がある。また、スイッチング素子Ｑ１の制御
回路４も不要となる。
ある。この回路にあっては、図２０におけるチョッパー
回路３のスイッチング素子Ｑ１を、インバータ回路１に
おける片方の主スイッチング素子Ｑ３で兼用したもので
ある。スイッチング素子Ｑ２、Ｑ３は交互にオンオフし
て放電灯Ｌに高周波電力を供給するが、スイッチング素
子Ｑ３はチョッパー回路３のスイッチング要素としても
働く。すなわち、まず、スイッチング素子Ｑ３がオンさ
れると、整流回路２の直流出力端がチョークコイルＬ１
にて短絡され、チョークコイルＬ１にエネルギーが蓄積
される。次に、スイッチング素子Ｑ３がオフされると、
ダイオードＤ２を介してコンデンサＣ３ヘチョークコイ
ルＬ１のエネルギーが放出される。つまり、スイッチン
グ素子Ｑ３が図２０のスイッチング素子Ｑ１の働きを兼
ねると共に、ダイオードＤ２が図２０のダイオードＤ１
の働きを兼ねており、したがって、スイッチング素子Ｑ
１とダイオードＤ１を省略できる分、使用素子数が減る
という利点がある。また、スイッチング素子Ｑ１の制御
回路４も不要となる。
【０００７】ところが、この回路にあっては、チョッパ
ー回路３とインバータ回路１とで共用されるスイッチン
グ素子Ｑ３及びダイオードＤ２のみに、チョッパー電流
とインバータ電流が同時に流れるため、インバータ回路
１における片方のスイッチング素子Ｑ３のみにストレス
が集中するという問題があった。また、チョッパー回路
３とインバータ回路１とでスイッチング素子Ｑ３を共用
させているため、チョッパー回路とインバータ回路の独
立した制御が難しく、例えば、放電灯の点灯始動時、放
電灯の調光点灯制御時、放電灯多灯並列点灯時における
負荷外れ時、放電灯寿命末期状態時等の負荷変動の際、
チョッパー回路の出力を制御するには別途制御回路が必
要になり、制御回路の複雑化、部品点数の増加に伴うコ
スト増加という問題があった。
ー回路３とインバータ回路１とで共用されるスイッチン
グ素子Ｑ３及びダイオードＤ２のみに、チョッパー電流
とインバータ電流が同時に流れるため、インバータ回路
１における片方のスイッチング素子Ｑ３のみにストレス
が集中するという問題があった。また、チョッパー回路
３とインバータ回路１とでスイッチング素子Ｑ３を共用
させているため、チョッパー回路とインバータ回路の独
立した制御が難しく、例えば、放電灯の点灯始動時、放
電灯の調光点灯制御時、放電灯多灯並列点灯時における
負荷外れ時、放電灯寿命末期状態時等の負荷変動の際、
チョッパー回路の出力を制御するには別途制御回路が必
要になり、制御回路の複雑化、部品点数の増加に伴うコ
スト増加という問題があった。
【０００８】
【発明が解決しようとする課題】上述のように、従来、
各種のインバータ装置が提案されているが、入力力率を
改善し、入力電流歪率を低減するには、チョッパー回路
を交流電源とインバータ回路の間に設ける必要があり、
チョッパー回路及びインバータ回路にそれぞれ別の制御
回路を設けることが必要で、制御回路の複雑化及び部品
点数の増加に伴うコスト増加という問題があった。
各種のインバータ装置が提案されているが、入力力率を
改善し、入力電流歪率を低減するには、チョッパー回路
を交流電源とインバータ回路の間に設ける必要があり、
チョッパー回路及びインバータ回路にそれぞれ別の制御
回路を設けることが必要で、制御回路の複雑化及び部品
点数の増加に伴うコスト増加という問題があった。
【０００９】また、チョッパー回路及びインバータ回路
のスイッチング素子を共用させる方式においては、イン
バータ回路における片方のスイッチング素子のみにスト
レスが集中するという問題があり、また、チョッパー回
路とインバータ回路とでスイッチング素子を共用させて
いるため、チョッパー回路とインバータ回路の独立した
制御が難しく、例えば、放電灯の点灯始動時、放電灯の
調光点灯制御時、放電灯多灯並列点灯時における負荷外
れ時、放電灯寿命末期状態時等の負荷変動の際、チョッ
パー回路の出力を制御するには別途制御回路が必要にな
り、制御回路の複雑化、部品点数の増加に伴うコスト増
加という問題があった。
のスイッチング素子を共用させる方式においては、イン
バータ回路における片方のスイッチング素子のみにスト
レスが集中するという問題があり、また、チョッパー回
路とインバータ回路とでスイッチング素子を共用させて
いるため、チョッパー回路とインバータ回路の独立した
制御が難しく、例えば、放電灯の点灯始動時、放電灯の
調光点灯制御時、放電灯多灯並列点灯時における負荷外
れ時、放電灯寿命末期状態時等の負荷変動の際、チョッ
パー回路の出力を制御するには別途制御回路が必要にな
り、制御回路の複雑化、部品点数の増加に伴うコスト増
加という問題があった。
【００１０】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、上述の従来例の欠
点を解消し、使用素子数が少なく、制御も簡単でありな
がら、高入力力率、低入力電流歪率を達成できるインバ
ータ装置を提供することにある。
のであり、その目的とするところは、上述の従来例の欠
点を解消し、使用素子数が少なく、制御も簡単でありな
がら、高入力力率、低入力電流歪率を達成できるインバ
ータ装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明のインバータ装置
にあっては、上記の課題を解決するために、図１に示す
ように、交流電源ＡＣに接続される整流回路２の出力電
圧をスイッチング素子Ｑ１のオンオフによってチョッピ
ングすると共に、このチョッピング電圧を整流平滑し所
定の直流電圧ＶDCに変換し、かつ入力電流波形歪みを抑
制する昇圧型チョッパー回路３と、この昇圧型チョッパ
ー回路３の出力に直列に接続されたスイッチング素子Ｑ
２、Ｑ３を交互にオンオフしてＬＣ共振回路７を介して
負荷Ｌに高周波電力を供給するインバータ回路１とを備
え、前記昇圧型チョッパー回路３及びインバータ回路１
の各々のスイッチング素子の駆動信号Ｖｅ、Ｖｂを連動
制御する手段として、図２に示すように、インバータ回
路１の負荷状態に応じて発振周波数を可変とされた１つ
の発振回路９と、この発振回路９の発振出力によりトリ
ガーされてインバータ回路１のスイッチング素子の駆動
信号を生成する第１の単安定マルチバイブレータ１１
と、前記発振回路９の発振出力によりトリガーされて昇
圧型チョッパー回路３のスイッチング素子の駆動信号を
生成する第２の単安定マルチバイブレータ１０と、第２
の単安定マルチバイブレータ１０のパルス幅を昇圧型チ
ョッパー回路３の出力電圧に応じて可変とする手段とを
備えることを特徴とするものである。
にあっては、上記の課題を解決するために、図１に示す
ように、交流電源ＡＣに接続される整流回路２の出力電
圧をスイッチング素子Ｑ１のオンオフによってチョッピ
ングすると共に、このチョッピング電圧を整流平滑し所
定の直流電圧ＶDCに変換し、かつ入力電流波形歪みを抑
制する昇圧型チョッパー回路３と、この昇圧型チョッパ
ー回路３の出力に直列に接続されたスイッチング素子Ｑ
２、Ｑ３を交互にオンオフしてＬＣ共振回路７を介して
負荷Ｌに高周波電力を供給するインバータ回路１とを備
え、前記昇圧型チョッパー回路３及びインバータ回路１
の各々のスイッチング素子の駆動信号Ｖｅ、Ｖｂを連動
制御する手段として、図２に示すように、インバータ回
路１の負荷状態に応じて発振周波数を可変とされた１つ
の発振回路９と、この発振回路９の発振出力によりトリ
ガーされてインバータ回路１のスイッチング素子の駆動
信号を生成する第１の単安定マルチバイブレータ１１
と、前記発振回路９の発振出力によりトリガーされて昇
圧型チョッパー回路３のスイッチング素子の駆動信号を
生成する第２の単安定マルチバイブレータ１０と、第２
の単安定マルチバイブレータ１０のパルス幅を昇圧型チ
ョッパー回路３の出力電圧に応じて可変とする手段とを
備えることを特徴とするものである。
【００１２】
【発明の実施の形態】本発明の基本的な実施の形態を図
１〜３に示す。ここでは、インバータ回路１とチョッパ
ー回路３とで共通の発振回路９を用いる構成について説
明する。図１は放電灯点灯装置の主回路の構成、図２は
その制御回路の構成を示しており、上述の図２０に示し
た従来例において、制御回路４と６を制御回路８に置き
換えた構成となっている。制御回路８は、トリガ信号Ｖ
ａを任意の周波数で発振させるための発振回路９と、前
記トリガ信号Ｖａを受けてチョッパー回路３のスイッチ
ング素子Ｑ１を駆動させるためのパルス信号Ｖｅを出力
する単安定マルチバイブレータＩＣ１０（例えば、μＰ
Ｄ４５３８）と、前記トリガ信号Ｖａを受けてインバー
タ回路１のスイッチング素子Ｑ２及びＱ３を駆動させる
ためのパルス信号Ｖｂを出力する単安定マルチバイブレ
ータＩＣ１１とで構成されている。なお、この制御回路
８の直流電源Ｅは交流電源ＡＣ（又はその全波整流出力
ＶDB）をダイオードＤ４、抵抗Ｒ１、コンデンサＣ４及
び定電圧ダイオードＺＤ１からなる整流平滑回路１２で
整流平滑して得ている。
１〜３に示す。ここでは、インバータ回路１とチョッパ
ー回路３とで共通の発振回路９を用いる構成について説
明する。図１は放電灯点灯装置の主回路の構成、図２は
その制御回路の構成を示しており、上述の図２０に示し
た従来例において、制御回路４と６を制御回路８に置き
換えた構成となっている。制御回路８は、トリガ信号Ｖ
ａを任意の周波数で発振させるための発振回路９と、前
記トリガ信号Ｖａを受けてチョッパー回路３のスイッチ
ング素子Ｑ１を駆動させるためのパルス信号Ｖｅを出力
する単安定マルチバイブレータＩＣ１０（例えば、μＰ
Ｄ４５３８）と、前記トリガ信号Ｖａを受けてインバー
タ回路１のスイッチング素子Ｑ２及びＱ３を駆動させる
ためのパルス信号Ｖｂを出力する単安定マルチバイブレ
ータＩＣ１１とで構成されている。なお、この制御回路
８の直流電源Ｅは交流電源ＡＣ（又はその全波整流出力
ＶDB）をダイオードＤ４、抵抗Ｒ１、コンデンサＣ４及
び定電圧ダイオードＺＤ１からなる整流平滑回路１２で
整流平滑して得ている。
【００１３】以下、本発明の制御回路８の動作につい
て、図３を参照しながら説明する。図３は図２に示した
回路構成における各部の波形を示している。発振回路９
から出力されるトリガ信号Ｖａは図３（ａ）に示すタイ
ミングで出力されている。トリガ信号Ｖａがハイレベル
に立ち上がると、単安定マルチバイブレータＩＣ１１の
出力Ｖｂはハイレベルで、出力Ｖｃはローレベルとな
り、また同様に、トリガ信号Ｖａがハイレベルに立ち上
がると単安定マルチバイブレータＩＣ１０の出力Ｖｄは
ハイレベルで、出力Ｖｅはローレベルとなる。なお、単
安定マルチバイブレータＩＣ１１の出力Ｖｂは、図２に
示す抵抗Ｒ２とコンデンサＣ５の時定数で決まる期間Ｔ
１だけハイレベルとなり、単安定マルチバイブレータＩ
Ｃ１０の出力Ｖｄは図２に示す抵抗Ｒ３とコンデンサＣ
６の時定数で決まる期間Ｔ２だけハイレベルとなる。図
３（ｂ）〜（ｅ）は各々単安定マルチバイブレータＩＣ
１１の出力Ｖｂ、単安定マルチバイブレ一タＩＣ１１の
出力Ｖｃ、単安定マルチバイブレータＩＣ１０の出力Ｖ
ｄ、単安定マルチバイブレータＩＣ１０の出力Ｖｅの出
力波形を示している。
て、図３を参照しながら説明する。図３は図２に示した
回路構成における各部の波形を示している。発振回路９
から出力されるトリガ信号Ｖａは図３（ａ）に示すタイ
ミングで出力されている。トリガ信号Ｖａがハイレベル
に立ち上がると、単安定マルチバイブレータＩＣ１１の
出力Ｖｂはハイレベルで、出力Ｖｃはローレベルとな
り、また同様に、トリガ信号Ｖａがハイレベルに立ち上
がると単安定マルチバイブレータＩＣ１０の出力Ｖｄは
ハイレベルで、出力Ｖｅはローレベルとなる。なお、単
安定マルチバイブレータＩＣ１１の出力Ｖｂは、図２に
示す抵抗Ｒ２とコンデンサＣ５の時定数で決まる期間Ｔ
１だけハイレベルとなり、単安定マルチバイブレータＩ
Ｃ１０の出力Ｖｄは図２に示す抵抗Ｒ３とコンデンサＣ
６の時定数で決まる期間Ｔ２だけハイレベルとなる。図
３（ｂ）〜（ｅ）は各々単安定マルチバイブレータＩＣ
１１の出力Ｖｂ、単安定マルチバイブレ一タＩＣ１１の
出力Ｖｃ、単安定マルチバイブレータＩＣ１０の出力Ｖ
ｄ、単安定マルチバイブレータＩＣ１０の出力Ｖｅの出
力波形を示している。
【００１４】単安定マルチバイブレータＩＣ１１の出力
Ｖｂはインバータ回路１の駆動回路５に接続され、駆動
回路５は主スイッチング素子Ｑ２、Ｑ３を単安定マルチ
バイブレータＩＣ１１の出力Ｖｂの信号に応じて交互に
オンオフさせる。なお、この例では、単安定マルチバイ
ブレータＩＣ１１の出力Ｖｂがハイレベルのときに、ス
イッチング素子Ｑ２がオフ、スイッチング素子Ｑ３がオ
ンとなり、単安定マルチバイブレータＩＣ１１の出力Ｖ
ｂがローレベルのときに、スイッチング素子Ｑ２がオ
ン、スイッチング素子Ｑ３がオフとなる動作を行ってい
る。また、この例では単安定マルチバイブレータＩＣ１
１の出力Ｖｂの信号のオンデューティを約５０％として
いる。図３（ｇ）にスイッチング素子Ｑ３に流れる電流
ＩQ3を示す。
Ｖｂはインバータ回路１の駆動回路５に接続され、駆動
回路５は主スイッチング素子Ｑ２、Ｑ３を単安定マルチ
バイブレータＩＣ１１の出力Ｖｂの信号に応じて交互に
オンオフさせる。なお、この例では、単安定マルチバイ
ブレータＩＣ１１の出力Ｖｂがハイレベルのときに、ス
イッチング素子Ｑ２がオフ、スイッチング素子Ｑ３がオ
ンとなり、単安定マルチバイブレータＩＣ１１の出力Ｖ
ｂがローレベルのときに、スイッチング素子Ｑ２がオ
ン、スイッチング素子Ｑ３がオフとなる動作を行ってい
る。また、この例では単安定マルチバイブレータＩＣ１
１の出力Ｖｂの信号のオンデューティを約５０％として
いる。図３（ｇ）にスイッチング素子Ｑ３に流れる電流
ＩQ3を示す。
【００１５】次に、単安定マルチバイブレータＩＣ１０
の出力Ｖｅは、チョッパー回路３のスイッチング素子Ｑ
１に接続され、単安定マルチバイブレータＩＣ１０の出
力Ｖｅがハイレベルのとき、スイッチング素子Ｑ１がオ
ンとなり、単安定マルチバイブレータＩＣ１０の出力Ｖ
ｅがローレベルのとき、スイッチング素子Ｑ１がオフと
なる動作を行っている。図３（ｈ）にスイッチング素子
Ｑ１に流れる電流ＩQ1を示す。
の出力Ｖｅは、チョッパー回路３のスイッチング素子Ｑ
１に接続され、単安定マルチバイブレータＩＣ１０の出
力Ｖｅがハイレベルのとき、スイッチング素子Ｑ１がオ
ンとなり、単安定マルチバイブレータＩＣ１０の出力Ｖ
ｅがローレベルのとき、スイッチング素子Ｑ１がオフと
なる動作を行っている。図３（ｈ）にスイッチング素子
Ｑ１に流れる電流ＩQ1を示す。
【００１６】このように、図２の制御回路８では、イン
バータ回路１の主スイッチング素子と、チョッパー回路
３のスイッチング素子のスイッチング動作のタイミング
を共通の発振回路９にて与えているので、使用素子数が
少なく、制御回路８の構成を簡単化できる。
バータ回路１の主スイッチング素子と、チョッパー回路
３のスイッチング素子のスイッチング動作のタイミング
を共通の発振回路９にて与えているので、使用素子数が
少なく、制御回路８の構成を簡単化できる。
【００１７】
【実施例】図４は本発明の第１実施例の主回路の回路図
である。本実施例の放電灯点灯装置においては、インバ
ータ回路１の出力にチョークコイルＬ２とコンデンサＣ
２からなる共振回路７が並列に２回路接続してあり、２
灯の放電灯Ｌを高周波点灯させる構成となっている。な
お、本発明では放電灯Ｌの数は問わない。
である。本実施例の放電灯点灯装置においては、インバ
ータ回路１の出力にチョークコイルＬ２とコンデンサＣ
２からなる共振回路７が並列に２回路接続してあり、２
灯の放電灯Ｌを高周波点灯させる構成となっている。な
お、本発明では放電灯Ｌの数は問わない。
【００１８】図５は本発明の第１実施例の制御回路８の
回路図である。本実施例の制御回路８は、タイマーＩＣ
２２（例えば、μＰＣ１５５５）とコンデンサＣ７と抵
抗Ｒ４とで構成される発振回路９と、チョッパー回路３
のスイッチング素子Ｑ１を駆動させるためのパルス信号
Ｖｅを出力する単安定マルチバイブレータＩＣ１０と、
インバータ回路１のスイッチング素子Ｑ２及びＱ３を駆
動させるためのパルス信号Ｖｂを出力する単安定マルチ
バイブレータＩＣ１１と、前記発振回路９から出力され
るトリガ信号Ｖａの発振周波数を可変させるための発振
周波数切替部１３と、発振周波数を電源スイッチＳＷ１
のオン時から放電灯Ｌが点灯するまでの一定期間は予熱
始動周波数に固定するためのタイマー回路１４と、チョ
ッパー回路３から出力される直流電圧ＶＣ３を抵抗Ｒ
７、Ｒ８を介して検出し、前記直流電圧に応じてチョッ
パー回路３のスイッチング素子Ｑ１を駆動させるための
パルス信号Ｖｅのハイレベル期間を可変制御するための
チョッパー出力制御部１５とで構成されている。また、
前記発振周波数切替部１３には、スイッチＳＷ２と、ダ
イオードＤ５と、抵抗Ｒ５、Ｒ６と、コンデンサＣ８
と、トランジスタＱ４とからなる調光信号回路１６が接
続されている。
回路図である。本実施例の制御回路８は、タイマーＩＣ
２２（例えば、μＰＣ１５５５）とコンデンサＣ７と抵
抗Ｒ４とで構成される発振回路９と、チョッパー回路３
のスイッチング素子Ｑ１を駆動させるためのパルス信号
Ｖｅを出力する単安定マルチバイブレータＩＣ１０と、
インバータ回路１のスイッチング素子Ｑ２及びＱ３を駆
動させるためのパルス信号Ｖｂを出力する単安定マルチ
バイブレータＩＣ１１と、前記発振回路９から出力され
るトリガ信号Ｖａの発振周波数を可変させるための発振
周波数切替部１３と、発振周波数を電源スイッチＳＷ１
のオン時から放電灯Ｌが点灯するまでの一定期間は予熱
始動周波数に固定するためのタイマー回路１４と、チョ
ッパー回路３から出力される直流電圧ＶＣ３を抵抗Ｒ
７、Ｒ８を介して検出し、前記直流電圧に応じてチョッ
パー回路３のスイッチング素子Ｑ１を駆動させるための
パルス信号Ｖｅのハイレベル期間を可変制御するための
チョッパー出力制御部１５とで構成されている。また、
前記発振周波数切替部１３には、スイッチＳＷ２と、ダ
イオードＤ５と、抵抗Ｒ５、Ｒ６と、コンデンサＣ８
と、トランジスタＱ４とからなる調光信号回路１６が接
続されている。
【００１９】発振回路９から出力されるトリガ信号Ｖａ
の発振周波数は、コンデンサＣ７の充放電時間により決
定し、コンデンサＣ７は発振周波数切替部１３のトラン
ジスタＱ５に接続されている。トランジスタＱ５には、
カレントミラー回路を構成するように、トランジスタＱ
６が接続され、トランジスタＱ５に流れる電流は、トラ
ンジスタＱ６に接続されている抵抗Ｒ９、Ｒ１０、Ｒ１
１の抵抗回路構成により決まる。
の発振周波数は、コンデンサＣ７の充放電時間により決
定し、コンデンサＣ７は発振周波数切替部１３のトラン
ジスタＱ５に接続されている。トランジスタＱ５には、
カレントミラー回路を構成するように、トランジスタＱ
６が接続され、トランジスタＱ５に流れる電流は、トラ
ンジスタＱ６に接続されている抵抗Ｒ９、Ｒ１０、Ｒ１
１の抵抗回路構成により決まる。
【００２０】タイマー回路１４は予熱時間を設定するも
のであり、タイマー回路１４に備えられたコンパレータ
ＣＰ１の反転入力端子にはＲ１２、Ｒ１３による分圧電
圧である基準電圧が印加され、コンパレータＣＰ１の非
反転入力端子にはコンデンサＣ９の電圧が印加されてい
る。スイッチＳＷ１（図４）が投入されて、整流平滑回
路１２のコンデンサＣ４に直流電源Ｅが生じると、タイ
マー回路１４のコンデンサＣ９の充電電圧が上昇し、コ
ンパレータＣＰ１の出力端子は、コンデンサＣ９の充電
電圧が基準電圧以下の期間ではローレベル、基準電圧以
上の期間ではハイレベルとなる。コンパレータＣＰ１の
出力端子は、発振周波数切替部１３の抵抗Ｒ９に接続さ
れている。よって、電源投入から一定期間の間（予熱期
間）は発振周波数切替部１３のトランジスタＱ６には、
抵抗Ｒ９とＲ１０の並列回路が接続されていることとな
り、これにより、トランジスタＱ５に流れる電流も決ま
り、発振回路９のコンデンサＣ７の充放電時間が決定さ
れ、出力されるトリガ信号Ｖａの発振周波数は予熱時の
周波数に固定される。タイマー回路１４のコンパレータ
ＣＰ１の出力端子がハイレベルになると、発振周波数切
替部１３の抵抗Ｒ９はコンデンサＣ１０との直列回路を
構成するため、トランジスタＱ６に流れる電流はコンデ
ンサＣ１０の充電に伴い減少し、最終的にトランジスタ
Ｑ６には、抵抗Ｒ１０が直列に接続されることになり、
これにより、トランジスタＱ５に流れる電流も決まり、
発振回路９のコンデンサＣ７の充放電時間が決定され、
出力されるトリガ信号Ｖａの発振周波数は点灯時の周波
数に固定される。
のであり、タイマー回路１４に備えられたコンパレータ
ＣＰ１の反転入力端子にはＲ１２、Ｒ１３による分圧電
圧である基準電圧が印加され、コンパレータＣＰ１の非
反転入力端子にはコンデンサＣ９の電圧が印加されてい
る。スイッチＳＷ１（図４）が投入されて、整流平滑回
路１２のコンデンサＣ４に直流電源Ｅが生じると、タイ
マー回路１４のコンデンサＣ９の充電電圧が上昇し、コ
ンパレータＣＰ１の出力端子は、コンデンサＣ９の充電
電圧が基準電圧以下の期間ではローレベル、基準電圧以
上の期間ではハイレベルとなる。コンパレータＣＰ１の
出力端子は、発振周波数切替部１３の抵抗Ｒ９に接続さ
れている。よって、電源投入から一定期間の間（予熱期
間）は発振周波数切替部１３のトランジスタＱ６には、
抵抗Ｒ９とＲ１０の並列回路が接続されていることとな
り、これにより、トランジスタＱ５に流れる電流も決ま
り、発振回路９のコンデンサＣ７の充放電時間が決定さ
れ、出力されるトリガ信号Ｖａの発振周波数は予熱時の
周波数に固定される。タイマー回路１４のコンパレータ
ＣＰ１の出力端子がハイレベルになると、発振周波数切
替部１３の抵抗Ｒ９はコンデンサＣ１０との直列回路を
構成するため、トランジスタＱ６に流れる電流はコンデ
ンサＣ１０の充電に伴い減少し、最終的にトランジスタ
Ｑ６には、抵抗Ｒ１０が直列に接続されることになり、
これにより、トランジスタＱ５に流れる電流も決まり、
発振回路９のコンデンサＣ７の充放電時間が決定され、
出力されるトリガ信号Ｖａの発振周波数は点灯時の周波
数に固定される。
【００２１】また、発振周波数切替部１３の抵抗Ｒ１１
は、調光信号回路１６のトランジスタＱ４に接続されて
おり、調光信号回路１６のスイッチＳＷ２の操作により
トランジスタＱ４がオンすると、発振周波数切替部１３
のトランジスタＱ６には、抵抗Ｒ１０とＲ１１の並列回
路が接続されていることになり、これにより、トランジ
スタＱ５に流れる電流も決まり、発振回路９のコンデン
サＣ７の充放電時間が決定され、出力されるトリガ信号
Ｖａの発振周波数は調光時の周波数に固定される。
は、調光信号回路１６のトランジスタＱ４に接続されて
おり、調光信号回路１６のスイッチＳＷ２の操作により
トランジスタＱ４がオンすると、発振周波数切替部１３
のトランジスタＱ６には、抵抗Ｒ１０とＲ１１の並列回
路が接続されていることになり、これにより、トランジ
スタＱ５に流れる電流も決まり、発振回路９のコンデン
サＣ７の充放電時間が決定され、出力されるトリガ信号
Ｖａの発振周波数は調光時の周波数に固定される。
【００２２】チョッパー回路３のスイッチング素子Ｑ１
を駆動させるための単安定マルチバイブレータＩＣ１０
から出力されるパルス信号Ｖｅのオン区間は抵抗Ｒ３と
コンデンサＣ６の時定数で決まる。また、単安定マルチ
バイブレータＩＣ１０の時定数設定端子Ｔ２には、トラ
ンジスタＱ７、Ｑ８、抵抗Ｒ１５、Ｒ１６によるカレン
トミラー回路にて構成されたチョッパー出力制御部１５
が接続されている。トランジスタＱ８には、チョッパー
回路３の出力直流電圧ＶDCを検出するための抵抗Ｒ７、
Ｒ８が接続されているため、トランジスタＱ７に流れる
電流は、チョッパー回路３の出力直流電圧に応じて変化
する。よって、パルス信号Ｖｅのオン区間を決定するコ
ンデンサＣ６に流れる充電電流も変化するため、パルス
信号Ｖｅのオン区間はチョッパー回路３の出力直流電圧
に応じて変化する。なお、本実施例の回路構成において
は、チョッパー回路３の出力直流電圧が増加する傾向で
あれば、パルス信号Ｖｅのオン区間は狭くなり、チョッ
パー回路３の出力直流電圧が減少する傾向であれば、パ
ルス信号Ｖｅのオン区間は広くなるという動作を行う。
を駆動させるための単安定マルチバイブレータＩＣ１０
から出力されるパルス信号Ｖｅのオン区間は抵抗Ｒ３と
コンデンサＣ６の時定数で決まる。また、単安定マルチ
バイブレータＩＣ１０の時定数設定端子Ｔ２には、トラ
ンジスタＱ７、Ｑ８、抵抗Ｒ１５、Ｒ１６によるカレン
トミラー回路にて構成されたチョッパー出力制御部１５
が接続されている。トランジスタＱ８には、チョッパー
回路３の出力直流電圧ＶDCを検出するための抵抗Ｒ７、
Ｒ８が接続されているため、トランジスタＱ７に流れる
電流は、チョッパー回路３の出力直流電圧に応じて変化
する。よって、パルス信号Ｖｅのオン区間を決定するコ
ンデンサＣ６に流れる充電電流も変化するため、パルス
信号Ｖｅのオン区間はチョッパー回路３の出力直流電圧
に応じて変化する。なお、本実施例の回路構成において
は、チョッパー回路３の出力直流電圧が増加する傾向で
あれば、パルス信号Ｖｅのオン区間は狭くなり、チョッ
パー回路３の出力直流電圧が減少する傾向であれば、パ
ルス信号Ｖｅのオン区間は広くなるという動作を行う。
【００２３】以下、本実施例の動作について、図６を参
照しながら説明する。図４は本実施例の回路構成におけ
る各部波形を示している。発振回路９から出力されるト
リガ信号Ｖａは図６（ａ）に示すタイミングで出力され
ている。なお、トリガ信号Ｖａの周波数は予熱、点灯、
調光の各モードに応じて変化する。トリガ信号Ｖａがハ
イレベルに立ち上がると、単安定マルチバイブレータＩ
Ｃ１１の出力Ｖｂはハイレベルで、出力Ｖｃはローレベ
ルとなり、また同様に、トリガ信号Ｖａがハイレベルに
立ち上がると、単安定マルチバイブレータＩＣ１０の出
力Ｖｄはハイレベルで、出力Ｖｅはローレベルとなる。
なお、単安定マルチバイブレータＩＣ１１の出力Ｖｂ
は、図５に示す抵抗Ｒ２とコンデンサＣ５の時定数で決
まる期間Ｔ１だけハイレベルとなる。図６（ｂ）は単安
定マルチバイブレータＩＣ１１の出力Ｖｂ、図６（ｃ）
は単安定マルチバイブレータＩＣ１１の出力Ｖｃの波形
を示している。単安定マルチバイブレータＩＣ１１の出
力Ｖｂは、インバータ回路１の駆動回路５に接続され、
駆動回路５は主スイッチング素子Ｑ２、Ｑ３を単安定マ
ルチバイブレータＩＣ１１の出力Ｖｂに応じて交互にオ
ンオフさせる。なお、本実施例では、単安定マルチバイ
ブレータＩＣ１１の出力Ｖｂがハイレベルのときに、ス
イッチング素子Ｑ２がオフ、スイッチング素子Ｑ３がオ
ンとなり、単安定マルチバイブレータＩＣ１１の出力Ｖ
ｂがローレベルのときにスイッチング素子Ｑ２がオン、
スイッチング素子Ｑ３がオフとなる動作を行っている。
図６（ｇ）にスイッチング素子Ｑ３に流れる電流ＩQ3を
示す。
照しながら説明する。図４は本実施例の回路構成におけ
る各部波形を示している。発振回路９から出力されるト
リガ信号Ｖａは図６（ａ）に示すタイミングで出力され
ている。なお、トリガ信号Ｖａの周波数は予熱、点灯、
調光の各モードに応じて変化する。トリガ信号Ｖａがハ
イレベルに立ち上がると、単安定マルチバイブレータＩ
Ｃ１１の出力Ｖｂはハイレベルで、出力Ｖｃはローレベ
ルとなり、また同様に、トリガ信号Ｖａがハイレベルに
立ち上がると、単安定マルチバイブレータＩＣ１０の出
力Ｖｄはハイレベルで、出力Ｖｅはローレベルとなる。
なお、単安定マルチバイブレータＩＣ１１の出力Ｖｂ
は、図５に示す抵抗Ｒ２とコンデンサＣ５の時定数で決
まる期間Ｔ１だけハイレベルとなる。図６（ｂ）は単安
定マルチバイブレータＩＣ１１の出力Ｖｂ、図６（ｃ）
は単安定マルチバイブレータＩＣ１１の出力Ｖｃの波形
を示している。単安定マルチバイブレータＩＣ１１の出
力Ｖｂは、インバータ回路１の駆動回路５に接続され、
駆動回路５は主スイッチング素子Ｑ２、Ｑ３を単安定マ
ルチバイブレータＩＣ１１の出力Ｖｂに応じて交互にオ
ンオフさせる。なお、本実施例では、単安定マルチバイ
ブレータＩＣ１１の出力Ｖｂがハイレベルのときに、ス
イッチング素子Ｑ２がオフ、スイッチング素子Ｑ３がオ
ンとなり、単安定マルチバイブレータＩＣ１１の出力Ｖ
ｂがローレベルのときにスイッチング素子Ｑ２がオン、
スイッチング素子Ｑ３がオフとなる動作を行っている。
図６（ｇ）にスイッチング素子Ｑ３に流れる電流ＩQ3を
示す。
【００２４】単安定マルチバイブレータＩＣ１０の出力
Ｖｄは、図５に示す抵抗Ｒ３とコンデンサＣ６の時定数
と、チョッパー出力制御部１５とによって、チョッパー
回路３の出力直流電圧に応じて期間Ｔ３からＴ４の間隔
でハイレベルが変動する。よって、単安定マルチバイブ
レータＩＣ１０の出力Ｖｅも同様に期間Ｔ３からＴ４の
間隔でローレベルが変動する。図６（ｄ）、（ｅ）は各
々単安定マルチバイブレータＩＣ１０の出力Ｖｄ、単安
定マルチバイブレータＩＣ１０の出力Ｖｅの波形を示し
ている。
Ｖｄは、図５に示す抵抗Ｒ３とコンデンサＣ６の時定数
と、チョッパー出力制御部１５とによって、チョッパー
回路３の出力直流電圧に応じて期間Ｔ３からＴ４の間隔
でハイレベルが変動する。よって、単安定マルチバイブ
レータＩＣ１０の出力Ｖｅも同様に期間Ｔ３からＴ４の
間隔でローレベルが変動する。図６（ｄ）、（ｅ）は各
々単安定マルチバイブレータＩＣ１０の出力Ｖｄ、単安
定マルチバイブレータＩＣ１０の出力Ｖｅの波形を示し
ている。
【００２５】単安定マルチバイブレータＩＣ１０の出力
Ｖｅは、チョッパー回路３のスイッチング素子Ｑ１に接
続され、単安定マルチバイブレータＩＣ１０の出力Ｖｅ
がハイレベルのとき、スイッチング素子Ｑ１がオンとな
り、単安定マルチバイブレータＩＣ１０の出力Ｖｅがロ
ーレベルのとき、スイッチング素子Ｑ１がオフとなる動
作を行っている。
Ｖｅは、チョッパー回路３のスイッチング素子Ｑ１に接
続され、単安定マルチバイブレータＩＣ１０の出力Ｖｅ
がハイレベルのとき、スイッチング素子Ｑ１がオンとな
り、単安定マルチバイブレータＩＣ１０の出力Ｖｅがロ
ーレベルのとき、スイッチング素子Ｑ１がオフとなる動
作を行っている。
【００２６】単安定マルチバイブレータＩＣ１０の出力
Ｖｅは、チョッパー回路３の出力直流電圧が増加する傾
向であるとハイレベルを期間Ｔ５に、出力直流電圧が減
少する傾向であるとハイレベルを期間Ｔ６になるように
変動するため、それに伴い、図６（ｈ）に示すスイッチ
ング素子Ｑ１に流れる電流ＩＱ１は期間Ｔ５から期間Ｔ
６の間で電流量が変化する。つまり、チョッパー回路３
の出力直流電圧が増加する傾向であると、スイッチング
素子Ｑ１に流れる電流ＩQ1を減少させ、チョッパー回路
３の出力直流電圧が減少する傾向であると、スイッチン
グ素子Ｑ１に流れる電流ＩQ1を増加させるように動作す
る。そのため、チョッパー回路３のチョークコイルＬ１
に蓄積されるエネルギー量が変化し、チョッパー回路３
の出力直流電圧は増減を繰返し、ほぼ一定の電圧値を保
つように制御される。
Ｖｅは、チョッパー回路３の出力直流電圧が増加する傾
向であるとハイレベルを期間Ｔ５に、出力直流電圧が減
少する傾向であるとハイレベルを期間Ｔ６になるように
変動するため、それに伴い、図６（ｈ）に示すスイッチ
ング素子Ｑ１に流れる電流ＩＱ１は期間Ｔ５から期間Ｔ
６の間で電流量が変化する。つまり、チョッパー回路３
の出力直流電圧が増加する傾向であると、スイッチング
素子Ｑ１に流れる電流ＩQ1を減少させ、チョッパー回路
３の出力直流電圧が減少する傾向であると、スイッチン
グ素子Ｑ１に流れる電流ＩQ1を増加させるように動作す
る。そのため、チョッパー回路３のチョークコイルＬ１
に蓄積されるエネルギー量が変化し、チョッパー回路３
の出力直流電圧は増減を繰返し、ほぼ一定の電圧値を保
つように制御される。
【００２７】このように本実施例では、インバータ回路
１の主スイッチング素子と、チョッパー回路３のスイッ
チング素子のスイッチング動作のタイミングを共通の発
振回路９にて与えているので、使用素子数が少なく、制
御回路８の構成を簡単化でき、かつ、チョッパー回路３
とインバータ回路１の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路３の直流出力電圧を、簡単な回路構成にてほぼ一定と
なるように制御することが可能となる。
１の主スイッチング素子と、チョッパー回路３のスイッ
チング素子のスイッチング動作のタイミングを共通の発
振回路９にて与えているので、使用素子数が少なく、制
御回路８の構成を簡単化でき、かつ、チョッパー回路３
とインバータ回路１の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路３の直流出力電圧を、簡単な回路構成にてほぼ一定と
なるように制御することが可能となる。
【００２８】図７は本発明の第２実施例の制御回路８の
回路図である。主回路の構成は、図４と同様である。図
７の回路構成は、上述の第１実施例の図５の回路構成と
ほぼ同じであるが、単安定マルチバイブレータＩＣ１０
の出力Ｖｅと単安定マルチバイブレータＩＣ１１の出力
ＶｂとがダイオードＤ６を介して接続されている。
回路図である。主回路の構成は、図４と同様である。図
７の回路構成は、上述の第１実施例の図５の回路構成と
ほぼ同じであるが、単安定マルチバイブレータＩＣ１０
の出力Ｖｅと単安定マルチバイブレータＩＣ１１の出力
ＶｂとがダイオードＤ６を介して接続されている。
【００２９】以下、本実施例の動作について図８を参照
しながら説明する。図８は本実施例の回路構成における
各部の波形を示している。図８（ａ）〜（ｅ）は各々発
振回路９から出力されるトリガ信号Ｖａ、単安定マルチ
バイブレータＩＣ１１の出力Ｖｂ、単安定マルチバイブ
レータＩＣ１１の出力Ｖｃ、単安定マルチバイブレータ
ＩＣ１０の出力Ｖｄ、単安定マルチバイブレータＩＣ１
０の出力Ｖｅの出力波形を示しており、各動作波形は上
述の第１実施例の図６に記載のものと同様である。
しながら説明する。図８は本実施例の回路構成における
各部の波形を示している。図８（ａ）〜（ｅ）は各々発
振回路９から出力されるトリガ信号Ｖａ、単安定マルチ
バイブレータＩＣ１１の出力Ｖｂ、単安定マルチバイブ
レータＩＣ１１の出力Ｖｃ、単安定マルチバイブレータ
ＩＣ１０の出力Ｖｄ、単安定マルチバイブレータＩＣ１
０の出力Ｖｅの出力波形を示しており、各動作波形は上
述の第１実施例の図６に記載のものと同様である。
【００３０】図８（ｆ）にチョッパー回路３のスイッチ
ング素子Ｑ１に与えられる駆動信号ＶBEを示す。スイッ
チング素子Ｑ１の駆動信号ＶBEは、単安定マルチバイブ
レータＩＣ１０の出力Ｖｅから与えられるが、単安定マ
ルチバイブレータＩＣ１０の出力Ｖｅと単安定マルチバ
イブレータＩＣ１１の出力ＶｂとがダイオードＤ６を介
して接続されているため、駆動信号ＶBEは単安定マルチ
バイブレータＩＣ１０の出力Ｖｅがハイレベルで、か
つ、単安定マルチバイブレータＩＣ１１の出力Ｖｂがハ
イレベルのときのみにハイレベルが出力される。よっ
て、駆動信号ＶBEは図８（ｆ）に示すように期間Ｔ７の
みハイレベルとなる。つまり、チョッパー回路３のスイ
ッチング素子Ｑ１のオン期間は、インバータ回路１のス
イッチング素子Ｑ２、Ｑ３のどちらか（本実施例ではス
イッチング素子Ｑ２）のオン期間以下となるような制御
を行う。それに伴い、図８（ｈ）に示すスイッチング素
子Ｑ１に流れる電流ＩQ1は、期間Ｔ５から期間Ｔ７の間
で電流量が変化する。図８（ｇ）にスイッチング素子Ｑ
３に流れる電流ＩQ3を示す。
ング素子Ｑ１に与えられる駆動信号ＶBEを示す。スイッ
チング素子Ｑ１の駆動信号ＶBEは、単安定マルチバイブ
レータＩＣ１０の出力Ｖｅから与えられるが、単安定マ
ルチバイブレータＩＣ１０の出力Ｖｅと単安定マルチバ
イブレータＩＣ１１の出力ＶｂとがダイオードＤ６を介
して接続されているため、駆動信号ＶBEは単安定マルチ
バイブレータＩＣ１０の出力Ｖｅがハイレベルで、か
つ、単安定マルチバイブレータＩＣ１１の出力Ｖｂがハ
イレベルのときのみにハイレベルが出力される。よっ
て、駆動信号ＶBEは図８（ｆ）に示すように期間Ｔ７の
みハイレベルとなる。つまり、チョッパー回路３のスイ
ッチング素子Ｑ１のオン期間は、インバータ回路１のス
イッチング素子Ｑ２、Ｑ３のどちらか（本実施例ではス
イッチング素子Ｑ２）のオン期間以下となるような制御
を行う。それに伴い、図８（ｈ）に示すスイッチング素
子Ｑ１に流れる電流ＩQ1は、期間Ｔ５から期間Ｔ７の間
で電流量が変化する。図８（ｇ）にスイッチング素子Ｑ
３に流れる電流ＩQ3を示す。
【００３１】このように本実施例では、インバータ回路
の主スイッチング素子と、チョッパー回路のスイッチン
グ素子のスイッチング動作のタイミングを共通の発振回
路にて与えているので、使用素子数が少なく、制御回路
の構成を簡単化でき、かつ、チョッパー回路とインバー
タ回路の独立した制御が容易に行えるので、例えば、放
電灯の点灯始動時、放電灯の調光点灯制御時、放電灯の
多灯並列点灯時における負荷外れ時、放電灯の寿命末期
状態時等の負荷変動の際、チョッパー回路の直流出力電
圧を、簡単な回路構成にてほぼ一定となるように制御す
ることが可能となり、また、チョッパー回路のスイッチ
ング素子のオン期間は、インバータ回路のスイッチング
素子のどちらかのオン期間以下となるため、チョッパー
回路の出力電圧が異常に昇圧されることを防止できる。
の主スイッチング素子と、チョッパー回路のスイッチン
グ素子のスイッチング動作のタイミングを共通の発振回
路にて与えているので、使用素子数が少なく、制御回路
の構成を簡単化でき、かつ、チョッパー回路とインバー
タ回路の独立した制御が容易に行えるので、例えば、放
電灯の点灯始動時、放電灯の調光点灯制御時、放電灯の
多灯並列点灯時における負荷外れ時、放電灯の寿命末期
状態時等の負荷変動の際、チョッパー回路の直流出力電
圧を、簡単な回路構成にてほぼ一定となるように制御す
ることが可能となり、また、チョッパー回路のスイッチ
ング素子のオン期間は、インバータ回路のスイッチング
素子のどちらかのオン期間以下となるため、チョッパー
回路の出力電圧が異常に昇圧されることを防止できる。
【００３２】図９は本発明の第３実施例の制御回路８の
回路図である。主回路の構成は、図４と同様である。図
９の回路構成は、上述の実施例３の図７の回路構成とほ
ぼ同じであるが、チョッパー回路３の出力電圧がある電
圧値以上となる場合、チョッパー回路３のスイッチング
素子Ｑ１のオン期間を段階的に狭める制御を行う段階制
御部１７をチョッパー出力制御部１５の代わりに備えた
ものである。段階制御部１７にはコンパレータＣＰ２、
ＣＰ３が設けてあり、各々異なる基準電圧が設定してあ
る。本実施例ではコンパレータＣＰ２の基準電圧はコン
パレータＣＰ３の基準電圧よりも低く設定されている。
チョッパー回路３の出力電圧が異常昇圧により高くな
り、各コンパレータの基準電圧以上となると、コンパレ
ータＣＰ２、ＣＰ３の順に各々コンパレータＣＰ２、Ｃ
Ｐ３の出力端子に接続されたスイッチング素子Ｑ９、Ｑ
１０がオンし、チョッパー回路３のスイッチング素子Ｑ
１を駆動させるための単安定マルチバイブレータＩＣ１
０から出力されるパルス信号Ｖｅのオン区間を決める時
定数がスイッチング素子Ｑ９、Ｑ１０に各々接続された
抵抗Ｒ１７、Ｒ１８によって変化するため、スイッチン
グ素子Ｑ１のオン期間は図１０に示すようにチョッパー
回路３の出力電圧の上昇に応じて段階的に狭くなる。図
１０（ａ）はスイッチング素子Ｑ９、Ｑ１０が共にオフ
のとき、図１０（ｂ）はスイッチング素子Ｑ９がオン、
スイッチング素子Ｑ１０がオフのとき、図１０（ｃ）は
スイッチング素子Ｑ９、Ｑ１０が共にオンのときのスイ
ッチング素子Ｑ１のオン期間を駆動させるためのパルス
信号ＶBEの波形を示す。
回路図である。主回路の構成は、図４と同様である。図
９の回路構成は、上述の実施例３の図７の回路構成とほ
ぼ同じであるが、チョッパー回路３の出力電圧がある電
圧値以上となる場合、チョッパー回路３のスイッチング
素子Ｑ１のオン期間を段階的に狭める制御を行う段階制
御部１７をチョッパー出力制御部１５の代わりに備えた
ものである。段階制御部１７にはコンパレータＣＰ２、
ＣＰ３が設けてあり、各々異なる基準電圧が設定してあ
る。本実施例ではコンパレータＣＰ２の基準電圧はコン
パレータＣＰ３の基準電圧よりも低く設定されている。
チョッパー回路３の出力電圧が異常昇圧により高くな
り、各コンパレータの基準電圧以上となると、コンパレ
ータＣＰ２、ＣＰ３の順に各々コンパレータＣＰ２、Ｃ
Ｐ３の出力端子に接続されたスイッチング素子Ｑ９、Ｑ
１０がオンし、チョッパー回路３のスイッチング素子Ｑ
１を駆動させるための単安定マルチバイブレータＩＣ１
０から出力されるパルス信号Ｖｅのオン区間を決める時
定数がスイッチング素子Ｑ９、Ｑ１０に各々接続された
抵抗Ｒ１７、Ｒ１８によって変化するため、スイッチン
グ素子Ｑ１のオン期間は図１０に示すようにチョッパー
回路３の出力電圧の上昇に応じて段階的に狭くなる。図
１０（ａ）はスイッチング素子Ｑ９、Ｑ１０が共にオフ
のとき、図１０（ｂ）はスイッチング素子Ｑ９がオン、
スイッチング素子Ｑ１０がオフのとき、図１０（ｃ）は
スイッチング素子Ｑ９、Ｑ１０が共にオンのときのスイ
ッチング素子Ｑ１のオン期間を駆動させるためのパルス
信号ＶBEの波形を示す。
【００３３】また、図１１に示す第４実施例の回路構成
においては、上記のスイッチング素子Ｑ１のオン期間を
段階的に狭くする制御を放電灯の調光状態に応じて行う
ようにしている。この図１１の回路では、調光信号回路
１６と同回路構成の調光信号回路１８が設けられてお
り、例えば、スイッチＳＷ２がオンされると放電灯Ｌの
光出力を通常点灯時の６０％調光状態とし、スイッチＳ
Ｗ３がオンされると放電灯Ｌの光出力を通常点灯時の３
０％調光状態とする制御を行うものとする。スイッチＳ
Ｗ２、ＳＷ３がオンされると、段階制御部１７に設けら
れたスイッチング素子Ｑ９、Ｑ１０が各々オンし、以
下、図９に示した回路構成のものと同様の制御を行う。
この場合、通常点灯時のパルス信号ＶBEの波形は図１０
（ａ）となり、通常点灯時の６０％調光時にはパルス信
号ＶBEの波形は図１０（ｂ）となり、通常点灯時の３０
％調光時にはパルス信号ＶBEの波形は図１０（ｃ）とな
る。
においては、上記のスイッチング素子Ｑ１のオン期間を
段階的に狭くする制御を放電灯の調光状態に応じて行う
ようにしている。この図１１の回路では、調光信号回路
１６と同回路構成の調光信号回路１８が設けられてお
り、例えば、スイッチＳＷ２がオンされると放電灯Ｌの
光出力を通常点灯時の６０％調光状態とし、スイッチＳ
Ｗ３がオンされると放電灯Ｌの光出力を通常点灯時の３
０％調光状態とする制御を行うものとする。スイッチＳ
Ｗ２、ＳＷ３がオンされると、段階制御部１７に設けら
れたスイッチング素子Ｑ９、Ｑ１０が各々オンし、以
下、図９に示した回路構成のものと同様の制御を行う。
この場合、通常点灯時のパルス信号ＶBEの波形は図１０
（ａ）となり、通常点灯時の６０％調光時にはパルス信
号ＶBEの波形は図１０（ｂ）となり、通常点灯時の３０
％調光時にはパルス信号ＶBEの波形は図１０（ｃ）とな
る。
【００３４】また、図１２に示す第５実施例の回路構成
においては、上記のスイッチング素子Ｑ１のオン期間を
段階的に狭くする制御を負荷異常検出状態に応じて行う
ようにしている。この図１２の回路では、負荷である放
電灯Ｌの異常を検出する負荷異常検出回路１９が設けら
れており、例えば、本実施例においては放電灯Ｌが１灯
外れた状態と、放電灯Ｌが２灯外れた状態において、段
階制御部１７に設けられたスイッチング素子Ｑ９、Ｑ１
０が各々オンし、以下、図９に示した回路と同様の制御
を行う。この場合、通常点灯時のパルス信号ＶBEの波形
は図１０（ａ）となり、放電灯Ｌが１灯外れたときには
パルス信号ＶBEの波形は図１０（ｂ）となり、放電灯Ｌ
が２灯外れたときにはパルス信号ＶBEの波形は図１０
（ｃ）となる。
においては、上記のスイッチング素子Ｑ１のオン期間を
段階的に狭くする制御を負荷異常検出状態に応じて行う
ようにしている。この図１２の回路では、負荷である放
電灯Ｌの異常を検出する負荷異常検出回路１９が設けら
れており、例えば、本実施例においては放電灯Ｌが１灯
外れた状態と、放電灯Ｌが２灯外れた状態において、段
階制御部１７に設けられたスイッチング素子Ｑ９、Ｑ１
０が各々オンし、以下、図９に示した回路と同様の制御
を行う。この場合、通常点灯時のパルス信号ＶBEの波形
は図１０（ａ）となり、放電灯Ｌが１灯外れたときには
パルス信号ＶBEの波形は図１０（ｂ）となり、放電灯Ｌ
が２灯外れたときにはパルス信号ＶBEの波形は図１０
（ｃ）となる。
【００３５】このように、第３〜第５の各実施例では、
インバータ回路の主スイッチング素子と、チョッパー回
路のスイッチング素子のスイッチング動作のタイミング
を共通の発振回路にて与えているので、使用素子数が少
なく、制御回路の構成を簡単化でき、かつ、チョッパー
回路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号のオン期間を簡単な回
路構成にて段階的に制御することにより、チョッパー回
路の直流出力電圧を段階的に制御することが可能とな
り、チョッパー回路の出力電圧が異常に昇圧されること
を防止できる。
インバータ回路の主スイッチング素子と、チョッパー回
路のスイッチング素子のスイッチング動作のタイミング
を共通の発振回路にて与えているので、使用素子数が少
なく、制御回路の構成を簡単化でき、かつ、チョッパー
回路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号のオン期間を簡単な回
路構成にて段階的に制御することにより、チョッパー回
路の直流出力電圧を段階的に制御することが可能とな
り、チョッパー回路の出力電圧が異常に昇圧されること
を防止できる。
【００３６】図１３は本発明の第６実施例の制御回路８
の回路図である。主回路の構成は、図４と同様である。
図１３の回路構成は、上述の図７の回路構成とほぼ同じ
であるが、チョッパー回路３の出力電圧がある電圧値以
上となる場合、チョッパー回路３のスイッチング素子Ｑ
１のオン信号ＶBEを間欠的に出力する制御を行う間欠出
力制御部２０をチョッパー出力制御部１５の代わりに備
えたものである。チョッパー回路３の出力電圧を抵抗Ｒ
７、Ｒ８を介して間欠出力制御部２０に入力し、チョッ
パー回路３の出力電圧がある基準電圧以上になると、間
欠出力制御部２０から出力されるチョッパー回路３のス
イッチング素子Ｑ１のオン信号ＶBEを図１４（ａ）の出
力信号から図１４（ｂ）のように間欠的に出力する制御
を行う。この状態で更にチョッパー回路３の出力電圧が
高くなる場合、図１４（ｃ）のようにスイッチング素子
Ｑ１のオン信号ＶＢＥを更に間欠的に出力する制御を行
う。
の回路図である。主回路の構成は、図４と同様である。
図１３の回路構成は、上述の図７の回路構成とほぼ同じ
であるが、チョッパー回路３の出力電圧がある電圧値以
上となる場合、チョッパー回路３のスイッチング素子Ｑ
１のオン信号ＶBEを間欠的に出力する制御を行う間欠出
力制御部２０をチョッパー出力制御部１５の代わりに備
えたものである。チョッパー回路３の出力電圧を抵抗Ｒ
７、Ｒ８を介して間欠出力制御部２０に入力し、チョッ
パー回路３の出力電圧がある基準電圧以上になると、間
欠出力制御部２０から出力されるチョッパー回路３のス
イッチング素子Ｑ１のオン信号ＶBEを図１４（ａ）の出
力信号から図１４（ｂ）のように間欠的に出力する制御
を行う。この状態で更にチョッパー回路３の出力電圧が
高くなる場合、図１４（ｃ）のようにスイッチング素子
Ｑ１のオン信号ＶＢＥを更に間欠的に出力する制御を行
う。
【００３７】また、図１５に示す第７実施例の回路構成
においては、上述のスイッチング素子Ｑ１のオン信号Ｖ
BEを間欠的に出力する制御を、放電灯の調光状態に応じ
て行うようにしている。この図１５の回路では、調光信
号回路１６と同回路構成の調光信号回路１８が設けられ
ており、例えば、スイッチＳＷ２がオンされると放電灯
Ｌの光出力を通常点灯時の６０％調光状態とし、スイッ
チＳＷ３がオンされると放電灯Ｌの光出力を通常点灯時
の３０％調光状態とする制御を行うものとする。例え
ば、スイッチＳＷ２がオンされると図１４（ｂ）に示す
間欠オン信号ＶBEがスイッチング素子Ｑ１に出力され、
スイッチＳＷ３がオンされると図１４（ｃ）に示す間欠
オン信号ＶBEがスイッチング素子Ｑ１に出力されるよう
な制御を間欠出力制御部２０により行う。
においては、上述のスイッチング素子Ｑ１のオン信号Ｖ
BEを間欠的に出力する制御を、放電灯の調光状態に応じ
て行うようにしている。この図１５の回路では、調光信
号回路１６と同回路構成の調光信号回路１８が設けられ
ており、例えば、スイッチＳＷ２がオンされると放電灯
Ｌの光出力を通常点灯時の６０％調光状態とし、スイッ
チＳＷ３がオンされると放電灯Ｌの光出力を通常点灯時
の３０％調光状態とする制御を行うものとする。例え
ば、スイッチＳＷ２がオンされると図１４（ｂ）に示す
間欠オン信号ＶBEがスイッチング素子Ｑ１に出力され、
スイッチＳＷ３がオンされると図１４（ｃ）に示す間欠
オン信号ＶBEがスイッチング素子Ｑ１に出力されるよう
な制御を間欠出力制御部２０により行う。
【００３８】また、図１６に示す第８実施例の回路構成
においては、上述のスイッチング素子Ｑ１のオン信号Ｖ
BEを間欠的に出力する制御を、負荷異常検出状態に応じ
て行うようにしている。この図１６の回路では、負荷で
ある放電灯Ｌの異常を検出する負荷異常検出回路１９が
設けられており、負荷の異常に応じて負荷異常検出回路
１９から送信された制御信号に応じて間欠出力制御部２
０はスイッチング素子Ｑ１のオン信号ＶBEを間欠的に出
力する制御を行う。例えば、本実施例においては、放電
灯Ｌが１灯外れた状態では図１４（ｂ）に示す間欠オン
信号ＶBEが間欠出力制御部２０から出力され、放電灯Ｌ
が２灯外れた状態では図１４図（ｃ）に示す間欠オン信
号ＶBEが間欠出力制御部２０から出力されるような制御
を行う。
においては、上述のスイッチング素子Ｑ１のオン信号Ｖ
BEを間欠的に出力する制御を、負荷異常検出状態に応じ
て行うようにしている。この図１６の回路では、負荷で
ある放電灯Ｌの異常を検出する負荷異常検出回路１９が
設けられており、負荷の異常に応じて負荷異常検出回路
１９から送信された制御信号に応じて間欠出力制御部２
０はスイッチング素子Ｑ１のオン信号ＶBEを間欠的に出
力する制御を行う。例えば、本実施例においては、放電
灯Ｌが１灯外れた状態では図１４（ｂ）に示す間欠オン
信号ＶBEが間欠出力制御部２０から出力され、放電灯Ｌ
が２灯外れた状態では図１４図（ｃ）に示す間欠オン信
号ＶBEが間欠出力制御部２０から出力されるような制御
を行う。
【００３９】このように第６〜第８の各実施例では、イ
ンバータ回路の主スイッチング素子と、チョッパー回路
のスイッチング素子のスイッチング動作のタイミングを
共通の発振回路にて与えているので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号を間欠的に出力するこ
とによりチョッパー回路の直流出力電圧を簡単に制御す
ることが可能となり、チョッパー回路の出力電圧が異常
に昇圧されることを防止できる。
ンバータ回路の主スイッチング素子と、チョッパー回路
のスイッチング素子のスイッチング動作のタイミングを
共通の発振回路にて与えているので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号を間欠的に出力するこ
とによりチョッパー回路の直流出力電圧を簡単に制御す
ることが可能となり、チョッパー回路の出力電圧が異常
に昇圧されることを防止できる。
【００４０】図１７は本発明の第９実施例のブロック回
路図である。本実施例では、上述の第１〜第８実施例の
各回路構成において、チョッパー回路３の出力電圧ＶＤ
Ｃを少なくとも２８０Ｖ以下とすることを特徴とするも
のである。本実施例の図１７に示す放電灯点灯装置で
は、インバータ回路１の出力側に放電灯Ｌを点灯させる
ための共振回路７を複数個並列に接続し、放電灯Ｌを並
列点灯させる構成となっている。図１８に図１７に示す
回路の各部の電圧波形を示す。
路図である。本実施例では、上述の第１〜第８実施例の
各回路構成において、チョッパー回路３の出力電圧ＶＤ
Ｃを少なくとも２８０Ｖ以下とすることを特徴とするも
のである。本実施例の図１７に示す放電灯点灯装置で
は、インバータ回路１の出力側に放電灯Ｌを点灯させる
ための共振回路７を複数個並列に接続し、放電灯Ｌを並
列点灯させる構成となっている。図１８に図１７に示す
回路の各部の電圧波形を示す。
【００４１】図１７に示す回路では、チョッパー回路３
から出力される出力電圧ＶＤＣをインバータ部１によっ
て高周波出力電圧Ｖｏ１に変換し、放電灯Ｌを高周波点
灯する構成となっている。図１８（ａ）にチョッパー回
路３から出力される出力電圧ＶDCの電圧波形を示し、図
１８（ｂ）にインバータ部１から出力される高周波出力
電圧Ｖｏ１の電圧波形を示す。高周波出力電圧Ｖｏ１は
直流カット用コンデンサＣ１を介して矩形波の交流電圧
となり、各共振回路７に印加される。ここで、複数個並
列に接続された放電灯Ｌの少なくとも１つが外された場
合、放電灯Ｌが外された共振回路７の端子に印加される
対地間電圧Ｖｏ２は図１８（ｃ）のようになる。なお、
放電灯Ｌが外された共振回路７の端子と対地間には浮遊
容量Ｃ０が存在するため、対地間電圧Ｖｏ２には図１８
（ｃ）に示すような共振波形が発生し、対地間電圧Ｖｏ
２のピーク電圧はＶDC／２よりも若干高くなる。
から出力される出力電圧ＶＤＣをインバータ部１によっ
て高周波出力電圧Ｖｏ１に変換し、放電灯Ｌを高周波点
灯する構成となっている。図１８（ａ）にチョッパー回
路３から出力される出力電圧ＶDCの電圧波形を示し、図
１８（ｂ）にインバータ部１から出力される高周波出力
電圧Ｖｏ１の電圧波形を示す。高周波出力電圧Ｖｏ１は
直流カット用コンデンサＣ１を介して矩形波の交流電圧
となり、各共振回路７に印加される。ここで、複数個並
列に接続された放電灯Ｌの少なくとも１つが外された場
合、放電灯Ｌが外された共振回路７の端子に印加される
対地間電圧Ｖｏ２は図１８（ｃ）のようになる。なお、
放電灯Ｌが外された共振回路７の端子と対地間には浮遊
容量Ｃ０が存在するため、対地間電圧Ｖｏ２には図１８
（ｃ）に示すような共振波形が発生し、対地間電圧Ｖｏ
２のピーク電圧はＶDC／２よりも若干高くなる。
【００４２】家庭用照明器具では、対地間電圧が１５０
Ｖ以上となる場合、照明器具に接地配線工事をすること
が義務づけられている。そこで、いかなる状況において
もチョッパー回路３から出力される出力電圧ＶDCを少な
くとも２８０Ｖ以下とするように制御回路８によって出
力電圧ＶDCを制御することにより、対地間電圧Ｖｏ２が
１５０Ｖ以上となることを防止することができる。な
お、チョッパー回路３から出力される出力電圧ＶDCの制
御方法は上述の各実施例の制御方法を用いればよい。
Ｖ以上となる場合、照明器具に接地配線工事をすること
が義務づけられている。そこで、いかなる状況において
もチョッパー回路３から出力される出力電圧ＶDCを少な
くとも２８０Ｖ以下とするように制御回路８によって出
力電圧ＶDCを制御することにより、対地間電圧Ｖｏ２が
１５０Ｖ以上となることを防止することができる。な
お、チョッパー回路３から出力される出力電圧ＶDCの制
御方法は上述の各実施例の制御方法を用いればよい。
【００４３】このように、本実施例では、対地間電圧が
１５０Ｖ以上となることを防止するために、チョッパー
回路から出力される出力電圧を少なくとも２８０Ｖ以下
とするように制御することにより、接地配線工事が不要
な家庭用照明器具を提供することができる。
１５０Ｖ以上となることを防止するために、チョッパー
回路から出力される出力電圧を少なくとも２８０Ｖ以下
とするように制御することにより、接地配線工事が不要
な家庭用照明器具を提供することができる。
【００４４】図１９は本発明の第１０実施例の制御回路
８の回路図である。主回路の構成は、図４と同様であ
る。図１９の回路構成は、上述の図７の回路構成とほぼ
同じであるが、負荷である放電灯Ｌの異常を検出する負
荷異常検出回路１９が設けられており、負荷の異常（例
えば、無負荷時）に応じて負荷異常検出回路１９に接続
されたスイッチング素子Ｑ１１をオンし、制御回路８か
ら出力されるチョッパー回路３のスイッチング素子Ｑ１
の駆動信号を停止するように構成されている。
８の回路図である。主回路の構成は、図４と同様であ
る。図１９の回路構成は、上述の図７の回路構成とほぼ
同じであるが、負荷である放電灯Ｌの異常を検出する負
荷異常検出回路１９が設けられており、負荷の異常（例
えば、無負荷時）に応じて負荷異常検出回路１９に接続
されたスイッチング素子Ｑ１１をオンし、制御回路８か
ら出力されるチョッパー回路３のスイッチング素子Ｑ１
の駆動信号を停止するように構成されている。
【００４５】このように、本実施例では、インバータ回
路の主スイッチング素子と、チョッパー回路のスイッチ
ング素子のスイッチング動作のタイミングを共通の発振
回路にて与えているので、使用素子数が少なく、制御回
路の構成を簡単化でき、かつ、チョッパー回路とインバ
ータ回路の独立した制御が容易に行えるので、例えば、
放電灯の点灯始動時、放電灯の調光点灯制御時、放電灯
の多灯並列点灯時における負荷外れ時、放電灯の寿命末
期状態時等の負荷変動の際、チョッパー回路の直流出力
電圧を、簡単な回路構成にて制御することが可能とな
り、また、負荷の異常に応じてチョッパー回路のスイッ
チング素子の駆動信号を停止することによりチョッパー
回路の出力電圧が異常に昇圧されることを防止できる。
路の主スイッチング素子と、チョッパー回路のスイッチ
ング素子のスイッチング動作のタイミングを共通の発振
回路にて与えているので、使用素子数が少なく、制御回
路の構成を簡単化でき、かつ、チョッパー回路とインバ
ータ回路の独立した制御が容易に行えるので、例えば、
放電灯の点灯始動時、放電灯の調光点灯制御時、放電灯
の多灯並列点灯時における負荷外れ時、放電灯の寿命末
期状態時等の負荷変動の際、チョッパー回路の直流出力
電圧を、簡単な回路構成にて制御することが可能とな
り、また、負荷の異常に応じてチョッパー回路のスイッ
チング素子の駆動信号を停止することによりチョッパー
回路の出力電圧が異常に昇圧されることを防止できる。
【００４６】
【発明の効果】請求項１の発明によれば、交流電源に接
続される整流回路の出力電圧をスイッチング素子のオン
オフによってチョッピングすると共に、このチョッピン
グ電圧を整流平滑し所定の直流電圧に変換し、かつ入力
電流波形歪みを抑制する昇圧型チョッパー回路と、この
昇圧型チョッパー回路の出力に直列に接続されたスイッ
チング素子を交互にオンオフしてＬＣ共振回路を介して
負荷に高周波電力を供給するインバータ回路とを備え、
インバータ回路の主スイッチング素子とチョッパー回路
のスイッチング素子のスイッチング動作のタイミングを
共通の発振回路にて与えることにより、前記昇圧型チョ
ッパー回路及びインバータ回路の各々のスイッチング素
子の駆動信号を連動制御するようにしているので、使用
素子数が少なく、制御回路の構成を簡単化できるという
効果がある。また、前記発振回路の発振出力によりトリ
ガーされてインバータ回路のスイッチング素子の駆動信
号を生成する第１の単安定マルチバイブレータと、前記
発振回路の発振出力によりトリガーされて昇圧型チョッ
パー回路のスイッチング素子の駆動信号を生成する第２
の単安定マルチバイブレータを設けて、前記発振回路の
発振周波数をインバータ回路の負荷状態に応じて可変と
すると共に、第２の単安定マルチバイブレータのパルス
幅を昇圧型チョッパー回路の出力電圧に応じて可変とす
るようにしたので、共通の発振回路を用いていながら、
チョッパー回路とインバータ回路の独立した制御が容易
に実現できるという効果がある。
続される整流回路の出力電圧をスイッチング素子のオン
オフによってチョッピングすると共に、このチョッピン
グ電圧を整流平滑し所定の直流電圧に変換し、かつ入力
電流波形歪みを抑制する昇圧型チョッパー回路と、この
昇圧型チョッパー回路の出力に直列に接続されたスイッ
チング素子を交互にオンオフしてＬＣ共振回路を介して
負荷に高周波電力を供給するインバータ回路とを備え、
インバータ回路の主スイッチング素子とチョッパー回路
のスイッチング素子のスイッチング動作のタイミングを
共通の発振回路にて与えることにより、前記昇圧型チョ
ッパー回路及びインバータ回路の各々のスイッチング素
子の駆動信号を連動制御するようにしているので、使用
素子数が少なく、制御回路の構成を簡単化できるという
効果がある。また、前記発振回路の発振出力によりトリ
ガーされてインバータ回路のスイッチング素子の駆動信
号を生成する第１の単安定マルチバイブレータと、前記
発振回路の発振出力によりトリガーされて昇圧型チョッ
パー回路のスイッチング素子の駆動信号を生成する第２
の単安定マルチバイブレータを設けて、前記発振回路の
発振周波数をインバータ回路の負荷状態に応じて可変と
すると共に、第２の単安定マルチバイブレータのパルス
幅を昇圧型チョッパー回路の出力電圧に応じて可変とす
るようにしたので、共通の発振回路を用いていながら、
チョッパー回路とインバータ回路の独立した制御が容易
に実現できるという効果がある。
【００４７】また、請求項２の発明によれば、請求項１
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を減少方
向で制御するようにしたので、使用素子数が少なく、制
御回路の構成を簡単化でき、かつ、チョッパー回路とイ
ンバータ回路の独立した制御が容易に行えるので、例え
ば、放電灯の点灯始動時、放電灯の調光点灯制御時、放
電灯の多灯並列点灯時における負荷外れ時、放電灯の寿
命末期状態時等の負荷変動の際、チョッパー回路の直流
出力電圧を、簡単な回路構成にてほぼ一定となるように
制御することが可能となるという効果がある。
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を減少方
向で制御するようにしたので、使用素子数が少なく、制
御回路の構成を簡単化でき、かつ、チョッパー回路とイ
ンバータ回路の独立した制御が容易に行えるので、例え
ば、放電灯の点灯始動時、放電灯の調光点灯制御時、放
電灯の多灯並列点灯時における負荷外れ時、放電灯の寿
命末期状態時等の負荷変動の際、チョッパー回路の直流
出力電圧を、簡単な回路構成にてほぼ一定となるように
制御することが可能となるという効果がある。
【００４８】また、請求項３の発明によれば、請求項２
のインバータ装置において、昇圧型チョッパー回路のス
イッチング素子のオン区間はインバータ回路のスイッチ
ング素子のオン区間以下となるように、昇圧型チョッパ
ー回路及びインバータ回路の各々のスイッチング素子の
駆動信号を連動制御するようにしたので、使用素子数が
少なく、制御回路の構成を簡単化でき、かつ、チョッパ
ー回路とインバータ回路の独立した制御が容易に行える
ので、例えば、放電灯の点灯始動時、放電灯の調光点灯
制御時、放電灯の多灯並列点灯時における負荷外れ時、
放電灯の寿命末期状態時等の負荷変動の際、チョッパー
回路の直流出力電圧を、簡単な回路構成にてほぼ一定と
なるように制御することが可能となり、また、チョッパ
ー回路のスイッチング素子のオン期間は、インバータ回
路のスイッチング素子のオン期間以下となるため、チョ
ッパー回路の出力電圧が異常に昇圧されることを防止で
きるという効果がある。
のインバータ装置において、昇圧型チョッパー回路のス
イッチング素子のオン区間はインバータ回路のスイッチ
ング素子のオン区間以下となるように、昇圧型チョッパ
ー回路及びインバータ回路の各々のスイッチング素子の
駆動信号を連動制御するようにしたので、使用素子数が
少なく、制御回路の構成を簡単化でき、かつ、チョッパ
ー回路とインバータ回路の独立した制御が容易に行える
ので、例えば、放電灯の点灯始動時、放電灯の調光点灯
制御時、放電灯の多灯並列点灯時における負荷外れ時、
放電灯の寿命末期状態時等の負荷変動の際、チョッパー
回路の直流出力電圧を、簡単な回路構成にてほぼ一定と
なるように制御することが可能となり、また、チョッパ
ー回路のスイッチング素子のオン期間は、インバータ回
路のスイッチング素子のオン期間以下となるため、チョ
ッパー回路の出力電圧が異常に昇圧されることを防止で
きるという効果がある。
【００４９】また、請求項４の発明によれば、請求項１
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を段階的
に減少して制御するようにしたので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号のオン期間を簡単な回
路構成にて段階的に制御することにより、チョッパー回
路の直流出力電圧を段階的に制御することが可能とな
り、チョッパー回路の出力電圧が異常に昇圧されること
を防止できるという効果がある。
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を段階的
に減少して制御するようにしたので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路のスイッチング素子の駆動信号のオン期間を簡単な回
路構成にて段階的に制御することにより、チョッパー回
路の直流出力電圧を段階的に制御することが可能とな
り、チョッパー回路の出力電圧が異常に昇圧されること
を防止できるという効果がある。
【００５０】また、請求項５の発明によれば、請求項１
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を間欠的
に減少して制御するようにしたので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路の直流出力電圧を、チョッパー回路のスイッチング素
子の駆動信号を間欠的に出力することにより簡単に制御
することが可能となり、チョッパー回路の出力電圧が異
常に昇圧されることを防止できるという効果がある。
のインバータ装置において、負荷の状態に応じて昇圧型
チョッパー回路の出力電圧が増加傾向であれば、昇圧型
チョッパー回路のスイッチング素子のオン区間を間欠的
に減少して制御するようにしたので、使用素子数が少な
く、制御回路の構成を簡単化でき、かつ、チョッパー回
路とインバータ回路の独立した制御が容易に行えるの
で、例えば、放電灯の点灯始動時、放電灯の調光点灯制
御時、放電灯の多灯並列点灯時における負荷外れ時、放
電灯の寿命末期状態時等の負荷変動の際、チョッパー回
路の直流出力電圧を、チョッパー回路のスイッチング素
子の駆動信号を間欠的に出力することにより簡単に制御
することが可能となり、チョッパー回路の出力電圧が異
常に昇圧されることを防止できるという効果がある。
【００５１】また、請求項６の発明によれば、請求項２
〜５のインバータ装置において、あらゆる負荷の状態に
応じて昇圧型チョッパー回路の出力電圧が２８０Ｖ以下
となるように昇圧型チョッパー回路のスイッチング素子
のオン区間を制御するようにしたので、対地間電圧が１
５０Ｖ以上となることを防止することができ、接地配線
工事が不要な家庭用照明器具を提供することができると
いう効果がある。
〜５のインバータ装置において、あらゆる負荷の状態に
応じて昇圧型チョッパー回路の出力電圧が２８０Ｖ以下
となるように昇圧型チョッパー回路のスイッチング素子
のオン区間を制御するようにしたので、対地間電圧が１
５０Ｖ以上となることを防止することができ、接地配線
工事が不要な家庭用照明器具を提供することができると
いう効果がある。
【００５２】また、請求項７の発明によれば、請求項６
のインバータ装置において、負荷の状態が所定のレベル
以下に減少した場合、昇圧型チョッパー回路のみスイッ
チング素子の駆動信号を停止するように制御するように
したので、使用素子数が少なく、制御回路の構成を簡単
化でき、かつ、チョッパー回路とインバータ回路の独立
した制御が容易に行えるので、例えば、放電灯の点灯始
動時、放電灯の調光点灯制御時、放電灯の多灯並列点灯
時における負荷外れ時、放電灯の寿命末期状態時等の負
荷変動の際、チョッパー回路の直流出力電圧を、簡単な
回路構成にて制御することが可能となり、また、負荷の
異常に応じてチョッパー回路のスイッチング素子の駆動
信号を停止することによりチョッパー回路の出力電圧が
異常に昇圧されることを防止できるという効果がある。
のインバータ装置において、負荷の状態が所定のレベル
以下に減少した場合、昇圧型チョッパー回路のみスイッ
チング素子の駆動信号を停止するように制御するように
したので、使用素子数が少なく、制御回路の構成を簡単
化でき、かつ、チョッパー回路とインバータ回路の独立
した制御が容易に行えるので、例えば、放電灯の点灯始
動時、放電灯の調光点灯制御時、放電灯の多灯並列点灯
時における負荷外れ時、放電灯の寿命末期状態時等の負
荷変動の際、チョッパー回路の直流出力電圧を、簡単な
回路構成にて制御することが可能となり、また、負荷の
異常に応じてチョッパー回路のスイッチング素子の駆動
信号を停止することによりチョッパー回路の出力電圧が
異常に昇圧されることを防止できるという効果がある。
【図１】本発明のインバータ装置の主回路の基本的な構
成例を示す回路図である。
成例を示す回路図である。
【図２】本発明のインバータ装置の制御回路の基本的な
構成例を示す回路図である。
構成例を示す回路図である。
【図３】本発明のインバータ装置の動作説明のための波
形図である。
形図である。
【図４】本発明の第１実施例の主回路の構成を示す回路
図である。
図である。
【図５】本発明の第１実施例の制御回路の構成を示す回
路図である。
路図である。
【図６】本発明の第１実施例の動作説明のための波形図
である。
である。
【図７】本発明の第２実施例の制御回路の構成を示す回
路図である。
路図である。
【図８】本発明の第２実施例の動作説明のための波形図
である。
である。
【図９】本発明の第３実施例の制御回路の構成を示す回
路図である。
路図である。
【図１０】本発明の第３実施例の動作説明のための波形
図である。
図である。
【図１１】本発明の第４実施例の制御回路の構成を示す
回路図である。
回路図である。
【図１２】本発明の第５実施例の制御回路の構成を示す
回路図である。
回路図である。
【図１３】本発明の第６実施例の制御回路の構成を示す
回路図である。
回路図である。
【図１４】本発明の第６実施例の動作説明のための波形
図である。
図である。
【図１５】本発明の第７実施例の制御回路の構成を示す
回路図である。
回路図である。
【図１６】本発明の第８実施例の制御回路の構成を示す
回路図である。
回路図である。
【図１７】本発明の第９実施例の構成を示す回路図であ
る。
る。
【図１８】本発明の第９実施例の動作説明のための波形
図である。
図である。
【図１９】本発明の第１０実施例の制御回路の構成を示
す回路図である。
す回路図である。
【図２０】第１の従来例の回路図である。
【図２１】第２の従来例の回路図である。
ＡＣ 交流電源
１ インバータ回路
２ 整流回路
３ 昇圧型チョッパー回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平８−124687（ＪＰ，Ａ)
特開 平８−237957（ＪＰ，Ａ)
特開 平８−275543（ＪＰ，Ａ)
特開 平８−126345（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/538
H02M 3/155
H02M 7/217
H02M 7/48
Claims (7)
- 【請求項１】交流電源に接続される整流回路の出力電圧
をスイッチング素子のオンオフによってチョッピングす
ると共に、このチョッピング電圧を整流平滑し所定の直
流電圧に変換し、かつ入力電流波形歪みを抑制する昇圧
型チョッパー回路と、この昇圧型チョッパー回路の出力
に直列に接続されたスイッチング素子を交互にオンオフ
してＬＣ共振回路を介して負荷に高周波電力を供給する
インバータ回路とを備え、前記昇圧型チョッパー回路及
びインバータ回路の各々のスイッチング素子の駆動信号
を連動制御する手段として、インバータ回路の負荷状態
に応じて発振周波数を可変とされた１つの発振回路と、
この発振回路の発振出力によりトリガーされてインバー
タ回路のスイッチング素子の駆動信号を生成する第１の
単安定マルチバイブレータと、前記発振回路の発振出力
によりトリガーされて昇圧型チョッパー回路のスイッチ
ング素子の駆動信号を生成する第２の単安定マルチバイ
ブレータと、第２の単安定マルチバイブレータのパルス
幅を昇圧型チョッパー回路の出力電圧に応じて可変とす
る手段とを備えることを特徴とするインバータ装置。 - 【請求項２】 請求項１のインバータ装置において、
負荷の状態に応じて昇圧型チョッパー回路の出力電圧が
増加傾向であれば、昇圧型チョッパー回路のスイッチン
グ素子のオン区間を減少方向で制御することを特徴とす
るインバータ装置。 - 【請求項３】 請求項２のインバータ装置において、
昇圧型チョッパー回路のスイッチング素子のオン区間は
インバータ回路のスイッチング素子のオン区間以下とな
るように、昇圧型チョッパー回路及びインバータ回路の
各々のスイッチング素子の駆動信号を連動制御すること
を特徴とするインバータ装置。 - 【請求項４】 請求項１のインバータ装置において、
負荷の状態に応じて昇圧型チョッパー回路の出力電圧が
増加傾向であれば、昇圧型チョッパー回路のスイッチン
グ素子のオン区間を段階的に減少して制御することを特
徴とするインバータ装置。 - 【請求項５】 請求項１のインバータ装置において、
負荷の状態に応じて昇圧型チョッパー回路の出力電圧が
増加傾向であれば、昇圧型チョッパー回路のスイッチン
グ素子のオン区間を間欠的に減少して制御することを特
徴とするインバータ装置。 - 【請求項６】 請求項２乃至５のインバータ装置にお
いて、あらゆる負荷の状態に応じて昇圧型チョッパー回
路の出力電圧は２８０Ｖ以下となるよう昇圧型チョッパ
ー回路のスイッチング素子のオン区間を制御することを
特徴とするインバータ装置。 - 【請求項７】 請求項６のインバータ装置において、
負荷の状態が所定のレベル以下に減少した場合、昇圧型
チョッパー回路のみスイッチング素子の駆動信号を停止
するように制御することを特徴とするインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564096A JP3505937B2 (ja) | 1996-10-28 | 1996-10-28 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564096A JP3505937B2 (ja) | 1996-10-28 | 1996-10-28 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10136660A JPH10136660A (ja) | 1998-05-22 |
| JP3505937B2 true JP3505937B2 (ja) | 2004-03-15 |
Family
ID=17694153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28564096A Expired - Fee Related JP3505937B2 (ja) | 1996-10-28 | 1996-10-28 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505937B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201216770A (en) * | 2010-10-05 | 2012-04-16 | Skynet Electronic Co Ltd | Fixed-time and fixed-frequency preheat-type ballast circuit for fluorescent light tube |
-
1996
- 1996-10-28 JP JP28564096A patent/JP3505937B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10136660A (ja) | 1998-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0155936B1 (ko) | 형광 램프용 안정기 회로 | |
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| US8264161B2 (en) | Lighting apparatus for high-voltage discharge lamp | |
| US8154215B2 (en) | Discharge lamp lighting apparatus | |
| JP3042470B2 (ja) | 放電灯用点灯装置および放電灯点灯装置 | |
| JP2843056B2 (ja) | 電力変換装置 | |
| JP3505937B2 (ja) | インバータ装置 | |
| JP3493943B2 (ja) | 電源装置 | |
| JPS6339471A (ja) | 電源装置 | |
| KR100716562B1 (ko) | 고압 방전등용 전자식 안정기 | |
| JP2697857B2 (ja) | 放電灯点灯装置 | |
| JP4014577B2 (ja) | 無電極放電ランプ電源装置 | |
| JP3397023B2 (ja) | 電源装置 | |
| JP3584678B2 (ja) | インバータ装置 | |
| JPH1126180A (ja) | 放電灯点灯装置 | |
| JP3277551B2 (ja) | 電源回路 | |
| JP3480303B2 (ja) | 電源装置 | |
| JP3331713B2 (ja) | 電源装置 | |
| JP3692871B2 (ja) | 電源装置 | |
| JPH03276598A (ja) | 放電灯点灯装置 | |
| JP2617478B2 (ja) | 放電灯点灯装置 | |
| JPH0564460A (ja) | 電源装置 | |
| JPH09308255A (ja) | 放電灯点灯装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JPH03141598A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |