JP3584678B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3584678B2 JP3584678B2 JP13732697A JP13732697A JP3584678B2 JP 3584678 B2 JP3584678 B2 JP 3584678B2 JP 13732697 A JP13732697 A JP 13732697A JP 13732697 A JP13732697 A JP 13732697A JP 3584678 B2 JP3584678 B2 JP 3584678B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- discharge lamp
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チョッパ回路の出力を高周波に変換するインバータ装置に関するものである。
【０００２】
【従来の技術】
従来より、この種のインバータ装置は放電灯点灯装置等に用いられており、図３６は上記インバータ装置を放電灯点灯装置に用いた従来例を示す回路ブロック図である。この放電灯点灯装置は、直流電圧を高周波電圧に変換するインバータ回路１の出力を放電灯Ｌａに印加して、放電灯Ｌａを高周波点灯するものである。上記直流電圧は、交流電源ＡＣをダイオードブリッジからなる整流回路２で整流し、この整流出力を昇圧型のチョッパ回路３で昇圧して作成したものである。
【０００３】
チョッパ回路３は、スイッチング素子Ｑ1、チョークコイルＬ1、ダイオードＤ1、コンデンサＣ3及びチョッパ制御回路１５で構成してあり、チョッパ制御回路１５によってスイッチング素子Ｑ1を高周波でスイッチングして整流回路２の出力をチョッピングし、スイッチング素子Ｑ1のオンのときにチョークコイルＬ1に蓄積されたエネルギをスイッチング素子Ｑ1のオフのときにダイオードＤ1を介して放出すると共に、ダイオードＤ1を介して出力されるチョッピング電圧をコンデンサＣ3で平滑するものである。なお、チョッパ制御回路１５には主としてアクティブフィルタ制御用ＩＣが用いられる。
【０００４】
この放電灯点灯装置では、インバータ回路１として他励式のハーフブリッジ構成のものを用い、チョッパ回路３の出力に直列に接続されたスイッチング素子Ｑ2，Ｑ3、これらスイッチング素子Ｑ2，Ｑ3を駆動する為の駆動回路６、スイッチング素子Ｑ2，Ｑ3を交互にオンオフ制御する為の制御回路４で構成してある。なお、スイッチング素子Ｑ2，Ｑ3には、スイッチング素子Ｑ2，Ｑ3の夫々両端に還流用のダイオードＤ2，Ｄ3が逆並列に接続されている。このインバータ回路１の出力には、チョークコイルＬ2とコンデンサＣ2からなる共振回路７が接続してあり、この共振回路７をインバータ回路１で励振して放電灯Ｌａを始動点灯するようにしてある。また、コンデンサＣ1は直流カット用のコンデンサであると共に、スイッチング素子Ｑ2のオン時に充電された電荷がトランジスタＱ3のオン時の電源として用いられるものである。制御回路４によってスイッチング素子Ｑ2，Ｑ3を交互にオンオフ制御して、インバータ回路１を発振動作させると、共振回路７によって放電灯Ｌａの両端に高電圧が印加され、放電灯Ｌａが点灯する。以後、制御回路４によってスイッチング素子Ｑ2，Ｑ3のオンオフ制御を所定の周期で行なうことにより放電灯Ｌａの点灯を維持する。このような構成により入力力率はほぼ１となり、また入力電流の歪率が小さくなる為、高調波成分の少ないインバータ装置を提供できる。
【０００５】
図３７は他の従来装置を示す回路図である。この従来装置にあっては、図３６におけるチョッパ回路３のスイッチング素子Ｑ1を、インバータ回路１における片方のスイッチング素子Ｑ3で兼用したものである。スイッチング素子Ｑ2，Ｑ3は交互にオンオフして放電灯Ｌａに高周波電力を供給するが、スイッチング素子Ｑ3はチョッパ回路３のスイッチング要素としても働く。すなわち、まず、スイッチング素子Ｑ3がオンされると、整流回賂２の直流出力端がチョークコイルＬ1にて短絡され、チョークコイルＬ1にエネルギが蓄積される。次に、スイッチング素子Ｑ3がオフされると、ダイオードＤ2を介してコンデンサＣ3へチョークコイルＬ1のエネルギが放出される。つまり、スィツチング素子Ｑ3が図３６のスイッチング素子Ｑ1の働きを兼ねるとともに、ダイオードＤ2が図３６のダイオードＤ1の働きを兼ねており、しがたって、スイッチング素子Ｑ1とダイオードＤ1を省略できる分だけ使用素子数が減るという利点がある。また、スイッチング素子Ｑ1のチョッパ制御回路１５も不要となる。
【０００６】
図３８はさらに他の従来装置を示す回路図である。この従来装置は、図３６に示した従来装置において、インバータ回路１の出力端間にチョークコイルＬ2とコンデンサＣ2から成る共振回路７1…及び負荷である放電灯Ｌａ1…を複数個並列に接続し、インバータ回路１の動作により複数個の放電灯Ｌａ1…を始動点灯するものである。なお、チョッパ回路３は昇圧型であって、整流回路２の出力電圧を昇圧することで複数の放電灯Ｌａ1…の始動点灯に必要な電圧を補うようになっている。
【０００７】
この従来装置においては、複数の放電灯Ｌａ1…の少なくとも一灯（例えば、放電灯Ｌａ1）が外された場合においても、制御回路４にて発振動作を維持すれば、装着された放電灯Ｌａ2…の点灯を維持することができる。図３９は上記従来装置の各部電圧波形を示し、（ａ）はチョッパ回路３から出力される直流電圧ＶDC、（ｂ）はインバータ回路１から出力される高周波電圧ＶO1の各波形図である。なお、インバータ回路１の発振動作をデューティ比５０％にて行なっているがこの限りではない。インバータ回路１の高周波電圧ＶO1は直流カット用コンデンサＣ1を介して矩形彼の交流電圧となり各共振回路７1…に印加される。ここで、複数個並列に接続された放電灯Ｌａ1…の少なくとも１つ（例えば、放電灯Ｌ1）が外された場合、放電灯Ｌａ1が外された共振回路７1の端子に印加される対地間電圧ＶO2は図３９（ｃ）に示すような波形となる。なお、放電灯Ｌａ1が外された共振回路７1の端子と対地間には浮遊容量Ｃ0が存在するため、対地間電圧ＶO2には図３９（ｃ）に示すような共振電圧が重畳し、対地間電圧ＶO2のピーク電圧が直流電圧ＶDC／２よりも若干高くなる。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来装置では、入力力率を改善し且つ入力電流歪率を低減するためには、チョッパ回路３を交流電源ＡＣとインバータ回路１との間に設ける必要があり、チョッパ回路３及びインバータ回路１にそれぞれ別々の制御回路４，１５を設けなければならず、制御回路の複雑化及び部品点数の増加に伴うコスト増加という問題があった。また、チョッパ回路３とインバータ回路１とでスイッチング素子Ｑ1，Ｑ3を共用する上記従来装置にあっては、チョッパ回路３とインバータ回路１とで共用されるスイッチング素子Ｑ3及びダイオードＤ2のみに、チョッパ電流とインバータ電流が同時に流れるため、インバータ回路１における片方のスイッチング素子Ｑ3のみにストレスが集中するという問題があった。また、チョッパ回路３とインバータ回路１とでスイッチング素子Ｑ3を共用させているため、チョッパ回路３とインバータ回路１の独立した制御が難しく、例えば、放電灯Ｌａの点灯始動時、放電灯Ｌａの調光点灯制御時、複数の放電灯Ｌａを並列点灯する場合における放電灯Ｌａ外れ時、放電灯Ｌａの寿命末期状態時等の負荷変動の際、チョッパ回路３の出力を制御するには別途チョッパ制御回路１５が必要になり、制御回路の複雑化、部品点数の増加に伴うコスト増加という問題があった。なお、特表昭５８−５０１２５５号公報に記載されているように、インバータ回路の出力矩形波電圧に同期化させてチョッパ回路のスイッチ制御を行う従来装置においては、負荷変動時にチョッパ回路の出力を制御する手段がないために、負荷変動時にチョッパ回路出力が異常昇圧する虞があった。
【０００９】
また、家庭用照明器具では対地間電圧が１５０Ｖ以上となる場合には照明器具に接地配線工事をすることが義務づけられている。従って、上記従来装置では放電灯Ｌａ1が外された共振回路７1の端子と対地間に発生する対地間電圧ＶO2が１５０Ｖを越える場合があるから、上記従来装置を照明器具に用いた場合には接地配線工事が必要になるという問題があった。さらに、いかなる状況においても対地間電圧ＶO2が１５０Ｖを越えないようにするためには、浮遊容量Ｃ0による共振作用を考慮した上でチョッパ回路３から出力される直流電圧ＶDCを低めに設定しなければならず、放電灯Ｌａ1…の始動電圧を確保するためには共振回路７1…の共振周波数に近い周波数にて発振制御させる必要があり、インバータ回路１の各構成素子に過大なストレスがかかる虞があるという間題があった。また、上記の対地間電圧ＶO2による問題を回避するにはインバータ回路１の発振動作を停止させる方法もあるが、一つのインバータ回路１にて複数個の放電灯Ｌａ1…を並列点灯させる上記構成においては、装着されている放電灯Ｌａ2…も点灯されなくなるため、複数個ある放電灯Ｌａ1…の少なくとも１灯を外した場合において照度が全く得られなくなるという問題もあった。
【００１０】
本発明は上記問題に鑑みて為されたものであり、請求項１〜３の発明の目的とするところは、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率を達成できるインバータ装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたことを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れる。
【００１２】
請求項２の発明は、請求項１の発明において、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成ることを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できる。
【００１３】
請求項３の発明は、請求項１又は２の発明において、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させることを特徴とし、負荷が安定状態にある場合の入力電流の高調波成分を低減することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明に係るインバータ装置を放電灯点灯装置に適用した実施形態について説明する。但し、本発明に係るインバータ装置は負荷を放電灯とする放電灯点灯装置に限定されるものでなく、負荷に高周波電力を供給するインバータ装置であれば、本発明の技術的思想を適用することが可能である。
【００１５】
（基本例１）
図１は本発明の基本例１の回路ブロック図、図２は具体回路図、さらに図３はタイマ回路５の具体回路図をそれぞれ示すものである。図１並びに図２に示すように、本基本例１の基本的な回路構成は図３６に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例１の特徴となる構成についてのみ説明する。
【００１６】
本基本例１では、チョッパ回路３のスイッチング素子Ｑ1のオン区間を制御する制御信号（スイッチング素子Ｑ1の駆動信号）Ｖｅを出力するタイマ回路５を備え、インバータ回路１で生成される信号を同期トリガ信号Ｖｆとしてタイマ回路５に入力し、この同期トリガ信号Ｖｆを用いて駆動信号Ｖｅの出力タイミングを決定する点に特徴がある。ここで、同期トリガ信号Ｖｆはインバータ回路１が具備する一対のスイッチング素子Ｑ2，Ｑ3を駆動する駆動回路６の出力から得ている（図２参照）。つまり、駆動回路６は制御回路４から出力される駆動信号（スイッチング素子Ｑ2，Ｑ3を高周波で交互にオン・オフ制御するための信号）Ｖｂに応じてスイッチング素子Ｑ2，Ｑ3を駆動するものであるから、同期トリガ信号Ｖｆが制御回路４からの駆動信号Ｖｂに同期した信号となる。
【００１７】
一方、タイマ回路５は、図３に示すように単安定マルチバイブレータ回路８（例えば、日本電気社製 μＰＤ４５３８等）、抵抗Ｒ11、コンデンサＣ21にて構成され、直流電源Ｖccから動作電源を得て動作し、同期トリガ信号Ｖｆを受けてチョッパ回路３が具備するスイッチング素子Ｑ1の駆動信号Ｖｅを出力するものである。
【００１８】
以下、本基本例１の特徴となるタイマ回路５の動作について、図４の動作波形を参照しながら説明する。なお、図４（ａ）はインバータ回路１からタイマ回路５に入力される同期トリガ信号Ｖｆ、（ｂ）は単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄ、（ｃ）はタイマ回路５からチョッパ回路３が具備するスイッチング素子Ｑ1に与える駆動信号Ｖｅ、（ｄ）はインバータ回路１が具備するスイッチング素子Ｑ3に流れる電流ＩQ3、（ｅ）はスイッチング素子Ｑ1に流れる電流ＩQ1の波形図をそれぞれ示すものである。
【００１９】
インバータ回路１で生成される同期トリガ信号Ｖｆは、図４（ａ）に示すタイミングにてタイマ回路５を構成する単安定マルチバイブレータ回路８の端子Ａに入力される。同期トリガ信号Ｖｆがハイレベルに立ち上がると、単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄもハイレベルに立ち上がり、駆動信号Ｖｅはローレベルに立ち下がる。反対に同期トリガ信号Ｖｆがローレベルに立ち下がれば、出力電圧Ｖｄもローレベルに立ち下がるとともに駆動信号Ｖｅはハイレベルに立ち上がる。すなわち、出力電圧Ｖｄ及び駆動信号Ｖｅの周期は同期トリガ信号Ｖｆの周期に一致するが、オンデューティ比は単安定マルチバイブレータ回路８の時定数設定端子Ｔ２に接続された抵抗Ｒ11とコンデンサＣ21の時定数で決まり、出力電圧Ｖｄのオン期間がＴ１、駆動信号Ｖｅのオン期間がＴ２となる。
【００２０】
一方、チョッパ回路３が具備するスイッチング素子Ｑ1はタイマ回路５から出力される駆動信号Ｖｅによってオン・オフされるものであるから、スイッチング素子Ｑ1に流れる電流ＩQ1は図４（ｅ）に示すような波形となる。また、同期トリガ信号Ｖｆはインバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号と同様の信号であるから、スイッチング素子Ｑ3に流れる電流ＩQ3の波形は図４（ｄ）に示すようなものとなる。
【００２１】
上述のように本基本例１によれば、チョッパ回路３のスイッチング素子Ｑ1を駆動するための駆動信号Ｖｅを、インバータ回路１の発振動作によって生成される同期トリガ信号Ｖｆに基づいてタイマ回路５より供給することで、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御するようにしているので、使用素子数が少なく、インバータ回路１並びにチョッパ回路３の各スイッチング素子Ｑ1〜Ｑ3をオン・オフ制御する制御系の回路構成を簡単化することができる。
【００２２】
ところで、本基本例１では同期トリガ信号Ｖｆとしてインバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号を利用する構成としたが、これに限定されるものではなく、図５〜図８に示すような構成としてもよい。例えば、図５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して同期トリガ信号Ｖｆを得るようにしている。また、図６に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して同期トリガ信号Ｖｆを得るようにしている。さらに、図７に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して同期トリガ信号Ｖｆを得るようにしている。さらにまた、図８に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して同期トリガ信号Ｖｆを得るようにしている。これら何れの回路構成においても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２３】
（基本例２）
図９は本基本例２の回路ブロック図、図１０は具体回路図をそれぞれ示すものである。図９及び図１０に示すように、本基本例２の基本的な回路構成は基本例１並びに図３６に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【００２４】
本基本例２では、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３の出力電圧を抑制する出力電圧抑制回路９を備えている。
出力電圧抑制回路９は、チョッパ回路３が具備するスイッチング素子Ｑ1のエミッタに接続された検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとして取り込んでいる。すなわち、この検出抵抗Ｒ6の両端電圧（検出信号Ｖｃ）はスイッチング素子Ｑ1に流れる電流ＩQ1によって変化するものであるから、この検出信号Ｖｃから負荷（放電灯Ｌａ）の状態を監視し、チョッパ回路３の出力電圧が放電灯Ｌａの定常点灯時よりも上昇傾向となる負荷状態、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等を検出することができる。そして、このようにチョッパ回路３の出力電圧が放電灯Ｌａの定常点灯時よりも上昇傾向となる負荷状態が検出された場合に、出力電圧抑制回路９にてスイッチング素子Ｑ1が駆動信号Ｖｅによるオン期間を短くするか、あるいは駆動信号Ｖｅをスイッチング素子Ｑ1に間欠出力する。その結果、スイッチング素子Ｑ1のオン期間が短くなるか又は間欠的にオン・オフされることにより、チョッパ回路３の出力電圧が抑制されて出力電圧の異常な上昇を抑えることができる。
【００２５】
上述のように本基本例２によれば、放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等において、出力電圧抑制回路９によってチョッパ回路３の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路３の出力電圧の異常な上昇を抑えることができる。
【００２６】
ところで、本基本例２では放電灯Ｌａの状態を監視するためにスイッチング素子Ｑ1のエミッタに接続した検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとして利用する構成としたが、これに限定されるものではなく、図１１〜図１７に示すような構成としてもよい。例えば、図１１に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して検出信号Ｖｃを得るようにしている。また、図１２に示す回路構成では、チョッパ回路３を構成するチョークコイルＬ1の２次巻線に発生する電圧をダイオードＤ7で半波整流して検出信号Ｖｃを得るようにしている。さらに、図１３に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して検出信号Ｖｃを得るようにしている。さらにまた、図１４に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して検出信号Ｖｃを得るようにしている。あるいは、図１５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して検出信号Ｖｃを得るようにしている。また、図１６に示す回路構成では、チョッパ回路３の出力端の高電位側から検出信号Ｖｃを得るようにしている。なお、図１７に示す回路構成では、放電灯Ｌａを調光点灯させる際に外部から調光信号が入力される調光信号入力端子１０より得られる信号を検出信号Ｖｃに利用している。これら何れの回路構成においても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２７】
ところで、本基本例２においても、インバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号をチョッパ回路３のスイッチング素子Ｑ1をオン・オフ制御する駆動信号Ｖｅに利用することにより、基本例１と同様にインバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御するようにして、使用素子数が少なく且つ制御も簡単でありながら、入力力率がほぼ１とできるとともに入力電流歪率を低減して高調波成分の少ない高周波出力を得ることができるようになっている。但し、図１８に示すようにインバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して得られる電圧を駆動信号Ｖｅに利用する回路構成や、あるいは図１９に示すようにスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧を駆動信号Ｖｅに利用する回路構成としても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２８】
（基本例３）
図２０は本基本例３の回路ブロック図、図２１は具体回路図をそれぞれ示すものである。本基本例３は、基本例１の回路構成において放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３の出力電圧を抑制する出力電圧抑制手段を備えた点に特徴を有するものである。従って、図２０並びに図２１に示すように本基本例３の基本的な回路構成は基本例１と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例３の特徴である上記出力電圧抑制手段の構成並びに動作についてのみ説明する。
【００２９】
上記出力電圧抑制手段はタイマ回路５’に設けてあり、図２２はタイマ回路５’の具体回路図である。このタイマ回路５’は、基本例１におけるタイマ回路５に対して、トランジスタＱ11，Ｑ12及び抵抗Ｒ12，Ｒ13を具備するカレントミラー回路をコンデンサＣ21と並列に単安定マルチバイブレータ回路８の時定数設定端子Ｔ２に接続するとともに、チョッパ回路３の高電位側とカレントミラー回路を構成するトランジスタＱ12のコレクタとを抵抗Ｒ14を介して接続した構成を付加したものである。これにより、チョッパ回路３の出力電圧から得られる検出信号Ｖｃが上記カレントミラー回路に入力されることになる。
【００３０】
以下、本基本例３の特徴となるタイマ回路５’の動作について、図２３の動作波形を参照しながら説明する。なお、図２３（ａ）はインバータ回路１からタイマ回路５’に入力される同期トリガ信号Ｖｆ、（ｂ）は単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄ、（ｃ）はタイマ回路５’からチョッパ回路３が具備するスイッチング素子Ｑ1に与える駆動信号Ｖｅ、（ｄ）はインバータ回路１が具備するスイッチング素子Ｑ3に流れる電流ＩQ3、（ｅ）はスイッチング素子Ｑ1に流れる電流ＩQ1の波形図をそれぞれ示すものである。
【００３１】
タイマ回路５’のカレントミラー回路に流れる電流は、検出信号Ｖｃすなわちチョッパ回路３の出力電圧に応じて変化するので、駆動信号Ｖｅのオン期間（ハイレベルとなる期間）を決定するコンデンサＣ21の充電電流もそれに応じて変化する。その結果、タイマ回路５’からスイッチング素子Ｑ1に与えられる駆動信号Ｖｅのオン期間がチョッパ回路３の出力電圧に応じて変化することになる。例えば、放電灯Ｌａの状態が変動することでチョッパ回路３の出力電圧が上昇すると、コンデンサＣ21の充電電流が減少して単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄのオン期間がＴ１からＴ３に長くなるから、駆動信号Ｖｅのオン期間はＴ２からＴ４に短くなる。すなわち、駆動信号Ｖｅのオン期間が短くなることでスイッチング素子Ｑ1に流れる電流も減少するので（図２３（ｅ）参照）、チョッパ回路３の出力電圧の上昇が抑えられることになる。
【００３２】
上述のように本基本例３によれば、放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等において、タイマ回路５’からチョッパ回路３のスイッチング素子Ｑ1に出力される駆動信号Ｖｅのオン期間を短くすることによってチョッパ回路３の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路３の出力電圧の異常な上昇を抑えることができる。なお、駆動信号Ｖｅのオン期間を短くする代わりに、検出信号Ｖｃに応じて駆動信号Ｖｅを間欠的に出力することでチョッパ回路３の出力電圧を抑制するような回路構成としてもよい。
【００３３】
ところで、本基本例３では放電灯Ｌａの状態を監視するためにチョッパ回路３の出力端の高電位側から検出信号Ｖｃを得るような回路構成としたがこれに限定されるものではなく、図２４〜図３１に示すような構成としてもよい。例えば、図２４に示す回路構成では、スイッチング素子Ｑ1のエミッタに接続した検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとしている。また、図２５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して検出信号Ｖｃを得るようにしている。さらに、図２６に示す回路構成では、チョッパ回路３を構成するチョークコイルＬ1の２次巻線に発生する電圧をダイオードＤ7で半波整流して検出信号Ｖｃを得るようにしている。さらにまた、図２７に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して検出信号Ｖｃを得るようにしている。あるいは、図２８に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して検出信号Ｖｃを得るようにしている。また、図２９に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して検出信号Ｖｃを得るようにしている。なお、図３０に示す回路構成では、放電灯Ｌａを調光点灯させる際に外部から調光信号が入力される調光信号入力端子１０より得られる信号を検出信号Ｖｃに利用し、図３１に示す回路構成では、整流回路２の高電位側から検出信号Ｖｃを得るようにしている。但し、図３０及び図３１に示す回路構成では、直接チョッパ回路３の出力電圧を検出する構成ではないが、何れも負荷である放電灯Ｌａの変動に応じてチョッパ回路３の出力電圧の上昇を抑えることができる。
【００３４】
（実施形態１）
図３２は本発明の実施形態の回路ブロック図を示すものである。本実施形態は、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3との連動制御を解除する連動制御解除回路１１を備えた点に特徴があり、基本的な回路構成は基本例１並びに図３６に示した従来例と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【００３５】
連動制御解除回路１１には、基本例２又は３で説明したような放電灯Ｌａの状態を検出するための検出信号Ｖｃと、インバータ回路１で生成される信号を利用した駆動信号Ｖｅとが入力される。そして、放電灯Ｌａが通常の状態（例えば、定常点灯状態）のときには、インバータ回路１からの信号に応じて連動制御解除回路１１からチョッパ回路３に駆動信号Ｖｅが出力されるため、既に説明したようにチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3とが連動制御される。
【００３６】
一方、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、放電灯Ｌａの寿命末期状態あるいは無負荷状態等の放電灯Ｌａの異常状態を検出信号Ｖｃにて検出した場合には、インバータ回路１からの信号入力の有無に拘らず、連動制御解除回路１１からチョッパ回路３への駆動信号Ｖｅの出力を停止する。これにより、スイッチング素子Ｑ1はオフのままとなるから、チョッパ回路３のチョッピング動作が停止して連動制御が解除され、放電灯Ｌａの異常状態におけるチョッパ回路３の出力電圧の上昇を抑え、インバータ回路１のスイッチング素子Ｑ2，Ｑ3にかかるストレスが低減できる。
【００３７】
（実施形態２）
図３３は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例３において、実施形態１と同様に、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3との連動制御を解除する連動制御解除回路１２を備えた点に特徴があり、基本的な回路構成は基本例３と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【００３８】
連動制御解除回路１２には、放電灯Ｌａの状態を検出するための検出信号Ｖｃと、インバータ回路１で生成される同期トリガ信号Ｖｆとが入力される。そして、放電灯Ｌａが通常の状態（例えば、定常点灯状態）のときには、インバータ回路１から連動制御解除回路１２に入力される同期トリガ信号Ｖｆがタイマ回路５’にそのまま出力されるため、既に説明したようにチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3とが連動制御される。
【００３９】
一方、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、放電灯Ｌａの寿命末期状態あるいは無負荷状態等の放電灯Ｌａの異常状態を検出信号Ｖｃにて検出した場合には、インバータ回路１から入力される同期トリガ信号Ｖｆを無効化する（タイマ回路５’へ出力しない等）ことにより、チョッパ回路３への駆動信号Ｖｅの出力を停止させる。これにより、スイッチング素子Ｑ1はオフのままとなるから、チョッパ回路３のチョッピング動作が停止して連動制御が解除され、放電灯Ｌａの異常状態におけるチョッパ回路３の出力電圧の上昇を抑え、インバータ回路１のスイッチング素子Ｑ2，Ｑ3にかかるストレスが低減できる。なお、上記の異常状態以外でチョッパ回路３の出力電圧が上昇傾向になるような状態、例えば、放電灯Ｌａの始動点灯状態あるいは調光点灯状態等が検出信号Ｖｃによって検出された場合には、連動制御解除回路１２による連動制御の解除は行わずに、タイマ回路５’によってチョッパ回路３の出力電圧の上昇を抑える制御を行うようにしてもよい。つまり、放電灯Ｌａの状態の程度に応じて、チョッパ回路３のチョッピング動作を停止する必要がない場合（放電灯Ｌａの始動点灯時や調光点灯時等）には連動制御を維持したままチョッパ回路３の出力電圧の上昇を抑えるようにするのが望ましい。
【００４０】
（実施形態３）
図３４は本実施形態の回路ブロック図を示すものである。但し、本実施形態の基本的な回路構成は基本例３と共通であるから、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる構成についてのみ説明する。
【００４１】
本実施形態を含めて上記基本例１〜３並びに実施形態１，２ではチョッパ回路３のチョッピングをインバータ回路１と連動制御する簡易構成であるため、チョッピング制御により入力電流波形を完全に正弦波にすることは難しく、入力電流の高調波成分が若干多くなる傾向にある。特にチョッパ回路３の出力電圧を検出し、スイッチング素子Ｑ1の駆動信号Ｖｅオン期間を調節する出力電圧抑制回路９を備える場合に顕著に高調波成分が多くなる。
【００４２】
しかしながら、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定せず、チョッパ回路３の出力電圧が異常上昇する虞がある場合のみ、出力電圧の検出信号Ｖｃによりスイッチング素子Ｑ1の駆動信号Ｖｅオン期間を調節する制御を行ない、放電灯Ｌａが安定点灯状態（放電灯Ｌａが始動後に定格ランプ電流及び定格ランプ電圧で点灯している状態）になれば、タイマ回路５’への検出信号Ｖｃの入力を停止することでチョッパ回路３の出力電圧抑制動作を禁止するようにすれば、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４３】
そこで、本実施形態では、放電灯Ｌａが安定点灯状態等になったときに、出力電圧抑制回路９への検出電圧Ｖｃの入力を停止することで駆動信号Ｖｅのオン期間を短くする出力電圧抑制回路９の動作を禁止する出力電圧検出禁止回路１３を備え、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減するようにしている。
【００４４】
出力電圧検出禁止回路１３は、チョッパ回路３の出力電圧を検出する検出信号Ｖｃが入力されており、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定していない時に出力電圧抑制回路９へ検出信号Ｖｃを出力するとともに、放電灯Ｌａが安定点灯状態等になったときには出力電圧抑制回路９への検出電圧Ｖｃの出力を停止する。ここで、放電灯Ｌａが安定点灯状態にあるか否かは、出力電圧検出禁止回路１３にて制御回路４から検出するようにしている。これは例えば制御回路４によるインバータ回路１の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例３で説明したような放電灯Ｌａの状態を検出する検出信号Ｖｃを利用して安定点灯状態か否かを検出するようにしてもよい。
【００４５】
上述のように本実施形態によれば、出力電圧検出禁止回路１３により、放電灯Ｌａが安定点灯状態等になったときに出力電圧抑制回路９への検出電圧Ｖｃの入力を停止するようにしたので、安定点灯状態等において出力電圧抑制回路９がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作が禁止され、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４６】
（実施形態４）
図３５は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例３の回路構成において、放電灯Ｌａが安定点灯状態等になったときにタイマ回路５’への検出電圧Ｖｃの入力を停止することでタイマ回路５’がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作を禁止する出力電圧検出禁止回路１４を備えた点に特徴を有するものである。従って、図３５に示すように本実施形態の基本的な回路構成は基本例３と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【００４７】
出力電圧検出禁止回路１４は、チョッパ回路３の出力電圧を検出する検出信号Ｖｃが入力されており、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定していない時にタイマ回路５’へ検出信号Ｖｃを出力するとともに、放電灯Ｌａが安定点灯状態等になったときにはタイマ回路５’への検出電圧Ｖｃの出力を停止する。ここで、放電灯Ｌａが安定点灯状態にあるか否かは、出力電圧検出禁止回路１３にて制御回路４から検出するようにしている。これは例えば制御回路４によるインバータ回路１の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例３で説明したような放電灯Ｌａの状態を検出する検出信号Ｖｃを利用して安定点灯状態か否かを検出するようにしてもよい。
【００４８】
上述のように本実施形態によれば、出力電圧検出禁止回路１４により、放電灯Ｌａが安定点灯状態等になったときにタイマ回路５’への検出電圧Ｖｃの入力を停止するようにしたので、安定点灯状態等においてタイマ回路５’がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作が禁止され、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４９】
【発明の効果】
請求項１の発明は、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れるという効果がある。
【００５０】
請求項２の発明は、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成るので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるという効果がある。
【００５１】
請求項３の発明は、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させるので、負荷が安定状態にある場合の入力電流の高調波成分を低減することができるという効果がある。
【図面の簡単な説明】
【図１】基本例１を示す回路ブロック図である。
【図２】同上の具体回路図である。
【図３】同上におけるタイマ回路の具体回路図である。
【図４】同上の各部の波形を示す波形図である。
【図５】同上における他の構成を示す具体回路図である。
【図６】同上における他の構成を示す具体回路図である。
【図７】同上における他の構成を示す具体回路図である。
【図８】同上における他の構成を示す具体回路図である。
【図９】基本例２を示す回路ブロック図である。
【図１０】同上の具体回路図である。
【図１１】同上における他の構成を示す具体回路図である。
【図１２】同上における他の構成を示す具体回路図である。
【図１３】同上における他の構成を示す具体回路図である。
【図１４】同上における他の構成を示す具体回路図である。
【図１５】同上における他の構成を示す具体回路図である。
【図１６】同上における他の構成を示す具体回路図である。
【図１７】同上における他の構成を示す具体回路図である。
【図１８】同上における他の構成を示す具体回路図である。
【図１９】同上における他の構成を示す具体回路図である。
【図２０】基本例３を示す回路ブロック図である。
【図２１】同上の具体回路図である。
【図２２】同上におけるタイマ回路の具体回路図である。
【図２３】同上の各部の波形を示す波形図である。
【図２４】同上における他の構成を示す具体回路図である。
【図２５】同上における他の構成を示す具体回路図である。
【図２６】同上における他の構成を示す具体回路図である。
【図２７】同上における他の構成を示す具体回路図である。
【図２８】同上における他の構成を示す具体回路図である。
【図２９】同上における他の構成を示す具体回路図である。
【図３０】同上における他の構成を示す具体回路図である。
【図３１】同上における他の構成を示す具体回路図である。
【図３２】実施形態１を示す回路ブロック図である。
【図３３】実施形態２を示す回路ブロック図である。
【図３４】実施形態３を示す回路ブロック図である。
【図３５】実施形態４を示す回路ブロック図である。
【図３６】従来例を示す具体回路図である。
【図３７】他の従来例を示す具体回路図である。
【図３８】さらに他の従来例を示す具体回路図である。
【図３９】同上の各部の波形を示す波形図である。
【符号の説明】
１ インバータ回路
２ 整流回路
３ チョッパ回路
４ 制御回路
５ タイマ回路
Ｌａ 放電灯
Ｑ1〜Ｑ3 スイッチング素子
【発明の属する技術分野】
本発明は、チョッパ回路の出力を高周波に変換するインバータ装置に関するものである。
【０００２】
【従来の技術】
従来より、この種のインバータ装置は放電灯点灯装置等に用いられており、図３６は上記インバータ装置を放電灯点灯装置に用いた従来例を示す回路ブロック図である。この放電灯点灯装置は、直流電圧を高周波電圧に変換するインバータ回路１の出力を放電灯Ｌａに印加して、放電灯Ｌａを高周波点灯するものである。上記直流電圧は、交流電源ＡＣをダイオードブリッジからなる整流回路２で整流し、この整流出力を昇圧型のチョッパ回路３で昇圧して作成したものである。
【０００３】
チョッパ回路３は、スイッチング素子Ｑ1、チョークコイルＬ1、ダイオードＤ1、コンデンサＣ3及びチョッパ制御回路１５で構成してあり、チョッパ制御回路１５によってスイッチング素子Ｑ1を高周波でスイッチングして整流回路２の出力をチョッピングし、スイッチング素子Ｑ1のオンのときにチョークコイルＬ1に蓄積されたエネルギをスイッチング素子Ｑ1のオフのときにダイオードＤ1を介して放出すると共に、ダイオードＤ1を介して出力されるチョッピング電圧をコンデンサＣ3で平滑するものである。なお、チョッパ制御回路１５には主としてアクティブフィルタ制御用ＩＣが用いられる。
【０００４】
この放電灯点灯装置では、インバータ回路１として他励式のハーフブリッジ構成のものを用い、チョッパ回路３の出力に直列に接続されたスイッチング素子Ｑ2，Ｑ3、これらスイッチング素子Ｑ2，Ｑ3を駆動する為の駆動回路６、スイッチング素子Ｑ2，Ｑ3を交互にオンオフ制御する為の制御回路４で構成してある。なお、スイッチング素子Ｑ2，Ｑ3には、スイッチング素子Ｑ2，Ｑ3の夫々両端に還流用のダイオードＤ2，Ｄ3が逆並列に接続されている。このインバータ回路１の出力には、チョークコイルＬ2とコンデンサＣ2からなる共振回路７が接続してあり、この共振回路７をインバータ回路１で励振して放電灯Ｌａを始動点灯するようにしてある。また、コンデンサＣ1は直流カット用のコンデンサであると共に、スイッチング素子Ｑ2のオン時に充電された電荷がトランジスタＱ3のオン時の電源として用いられるものである。制御回路４によってスイッチング素子Ｑ2，Ｑ3を交互にオンオフ制御して、インバータ回路１を発振動作させると、共振回路７によって放電灯Ｌａの両端に高電圧が印加され、放電灯Ｌａが点灯する。以後、制御回路４によってスイッチング素子Ｑ2，Ｑ3のオンオフ制御を所定の周期で行なうことにより放電灯Ｌａの点灯を維持する。このような構成により入力力率はほぼ１となり、また入力電流の歪率が小さくなる為、高調波成分の少ないインバータ装置を提供できる。
【０００５】
図３７は他の従来装置を示す回路図である。この従来装置にあっては、図３６におけるチョッパ回路３のスイッチング素子Ｑ1を、インバータ回路１における片方のスイッチング素子Ｑ3で兼用したものである。スイッチング素子Ｑ2，Ｑ3は交互にオンオフして放電灯Ｌａに高周波電力を供給するが、スイッチング素子Ｑ3はチョッパ回路３のスイッチング要素としても働く。すなわち、まず、スイッチング素子Ｑ3がオンされると、整流回賂２の直流出力端がチョークコイルＬ1にて短絡され、チョークコイルＬ1にエネルギが蓄積される。次に、スイッチング素子Ｑ3がオフされると、ダイオードＤ2を介してコンデンサＣ3へチョークコイルＬ1のエネルギが放出される。つまり、スィツチング素子Ｑ3が図３６のスイッチング素子Ｑ1の働きを兼ねるとともに、ダイオードＤ2が図３６のダイオードＤ1の働きを兼ねており、しがたって、スイッチング素子Ｑ1とダイオードＤ1を省略できる分だけ使用素子数が減るという利点がある。また、スイッチング素子Ｑ1のチョッパ制御回路１５も不要となる。
【０００６】
図３８はさらに他の従来装置を示す回路図である。この従来装置は、図３６に示した従来装置において、インバータ回路１の出力端間にチョークコイルＬ2とコンデンサＣ2から成る共振回路７1…及び負荷である放電灯Ｌａ1…を複数個並列に接続し、インバータ回路１の動作により複数個の放電灯Ｌａ1…を始動点灯するものである。なお、チョッパ回路３は昇圧型であって、整流回路２の出力電圧を昇圧することで複数の放電灯Ｌａ1…の始動点灯に必要な電圧を補うようになっている。
【０００７】
この従来装置においては、複数の放電灯Ｌａ1…の少なくとも一灯（例えば、放電灯Ｌａ1）が外された場合においても、制御回路４にて発振動作を維持すれば、装着された放電灯Ｌａ2…の点灯を維持することができる。図３９は上記従来装置の各部電圧波形を示し、（ａ）はチョッパ回路３から出力される直流電圧ＶDC、（ｂ）はインバータ回路１から出力される高周波電圧ＶO1の各波形図である。なお、インバータ回路１の発振動作をデューティ比５０％にて行なっているがこの限りではない。インバータ回路１の高周波電圧ＶO1は直流カット用コンデンサＣ1を介して矩形彼の交流電圧となり各共振回路７1…に印加される。ここで、複数個並列に接続された放電灯Ｌａ1…の少なくとも１つ（例えば、放電灯Ｌ1）が外された場合、放電灯Ｌａ1が外された共振回路７1の端子に印加される対地間電圧ＶO2は図３９（ｃ）に示すような波形となる。なお、放電灯Ｌａ1が外された共振回路７1の端子と対地間には浮遊容量Ｃ0が存在するため、対地間電圧ＶO2には図３９（ｃ）に示すような共振電圧が重畳し、対地間電圧ＶO2のピーク電圧が直流電圧ＶDC／２よりも若干高くなる。
【０００８】
【発明が解決しようとする課題】
ところが、上記従来装置では、入力力率を改善し且つ入力電流歪率を低減するためには、チョッパ回路３を交流電源ＡＣとインバータ回路１との間に設ける必要があり、チョッパ回路３及びインバータ回路１にそれぞれ別々の制御回路４，１５を設けなければならず、制御回路の複雑化及び部品点数の増加に伴うコスト増加という問題があった。また、チョッパ回路３とインバータ回路１とでスイッチング素子Ｑ1，Ｑ3を共用する上記従来装置にあっては、チョッパ回路３とインバータ回路１とで共用されるスイッチング素子Ｑ3及びダイオードＤ2のみに、チョッパ電流とインバータ電流が同時に流れるため、インバータ回路１における片方のスイッチング素子Ｑ3のみにストレスが集中するという問題があった。また、チョッパ回路３とインバータ回路１とでスイッチング素子Ｑ3を共用させているため、チョッパ回路３とインバータ回路１の独立した制御が難しく、例えば、放電灯Ｌａの点灯始動時、放電灯Ｌａの調光点灯制御時、複数の放電灯Ｌａを並列点灯する場合における放電灯Ｌａ外れ時、放電灯Ｌａの寿命末期状態時等の負荷変動の際、チョッパ回路３の出力を制御するには別途チョッパ制御回路１５が必要になり、制御回路の複雑化、部品点数の増加に伴うコスト増加という問題があった。なお、特表昭５８−５０１２５５号公報に記載されているように、インバータ回路の出力矩形波電圧に同期化させてチョッパ回路のスイッチ制御を行う従来装置においては、負荷変動時にチョッパ回路の出力を制御する手段がないために、負荷変動時にチョッパ回路出力が異常昇圧する虞があった。
【０００９】
また、家庭用照明器具では対地間電圧が１５０Ｖ以上となる場合には照明器具に接地配線工事をすることが義務づけられている。従って、上記従来装置では放電灯Ｌａ1が外された共振回路７1の端子と対地間に発生する対地間電圧ＶO2が１５０Ｖを越える場合があるから、上記従来装置を照明器具に用いた場合には接地配線工事が必要になるという問題があった。さらに、いかなる状況においても対地間電圧ＶO2が１５０Ｖを越えないようにするためには、浮遊容量Ｃ0による共振作用を考慮した上でチョッパ回路３から出力される直流電圧ＶDCを低めに設定しなければならず、放電灯Ｌａ1…の始動電圧を確保するためには共振回路７1…の共振周波数に近い周波数にて発振制御させる必要があり、インバータ回路１の各構成素子に過大なストレスがかかる虞があるという間題があった。また、上記の対地間電圧ＶO2による問題を回避するにはインバータ回路１の発振動作を停止させる方法もあるが、一つのインバータ回路１にて複数個の放電灯Ｌａ1…を並列点灯させる上記構成においては、装着されている放電灯Ｌａ2…も点灯されなくなるため、複数個ある放電灯Ｌａ1…の少なくとも１灯を外した場合において照度が全く得られなくなるという問題もあった。
【００１０】
本発明は上記問題に鑑みて為されたものであり、請求項１〜３の発明の目的とするところは、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率を達成できるインバータ装置を提供しようとするものである。
【００１１】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたことを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れる。
【００１２】
請求項２の発明は、請求項１の発明において、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成ることを特徴とし、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できる。
【００１３】
請求項３の発明は、請求項１又は２の発明において、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させることを特徴とし、負荷が安定状態にある場合の入力電流の高調波成分を低減することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照して本発明に係るインバータ装置を放電灯点灯装置に適用した実施形態について説明する。但し、本発明に係るインバータ装置は負荷を放電灯とする放電灯点灯装置に限定されるものでなく、負荷に高周波電力を供給するインバータ装置であれば、本発明の技術的思想を適用することが可能である。
【００１５】
（基本例１）
図１は本発明の基本例１の回路ブロック図、図２は具体回路図、さらに図３はタイマ回路５の具体回路図をそれぞれ示すものである。図１並びに図２に示すように、本基本例１の基本的な回路構成は図３６に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例１の特徴となる構成についてのみ説明する。
【００１６】
本基本例１では、チョッパ回路３のスイッチング素子Ｑ1のオン区間を制御する制御信号（スイッチング素子Ｑ1の駆動信号）Ｖｅを出力するタイマ回路５を備え、インバータ回路１で生成される信号を同期トリガ信号Ｖｆとしてタイマ回路５に入力し、この同期トリガ信号Ｖｆを用いて駆動信号Ｖｅの出力タイミングを決定する点に特徴がある。ここで、同期トリガ信号Ｖｆはインバータ回路１が具備する一対のスイッチング素子Ｑ2，Ｑ3を駆動する駆動回路６の出力から得ている（図２参照）。つまり、駆動回路６は制御回路４から出力される駆動信号（スイッチング素子Ｑ2，Ｑ3を高周波で交互にオン・オフ制御するための信号）Ｖｂに応じてスイッチング素子Ｑ2，Ｑ3を駆動するものであるから、同期トリガ信号Ｖｆが制御回路４からの駆動信号Ｖｂに同期した信号となる。
【００１７】
一方、タイマ回路５は、図３に示すように単安定マルチバイブレータ回路８（例えば、日本電気社製 μＰＤ４５３８等）、抵抗Ｒ11、コンデンサＣ21にて構成され、直流電源Ｖccから動作電源を得て動作し、同期トリガ信号Ｖｆを受けてチョッパ回路３が具備するスイッチング素子Ｑ1の駆動信号Ｖｅを出力するものである。
【００１８】
以下、本基本例１の特徴となるタイマ回路５の動作について、図４の動作波形を参照しながら説明する。なお、図４（ａ）はインバータ回路１からタイマ回路５に入力される同期トリガ信号Ｖｆ、（ｂ）は単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄ、（ｃ）はタイマ回路５からチョッパ回路３が具備するスイッチング素子Ｑ1に与える駆動信号Ｖｅ、（ｄ）はインバータ回路１が具備するスイッチング素子Ｑ3に流れる電流ＩQ3、（ｅ）はスイッチング素子Ｑ1に流れる電流ＩQ1の波形図をそれぞれ示すものである。
【００１９】
インバータ回路１で生成される同期トリガ信号Ｖｆは、図４（ａ）に示すタイミングにてタイマ回路５を構成する単安定マルチバイブレータ回路８の端子Ａに入力される。同期トリガ信号Ｖｆがハイレベルに立ち上がると、単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄもハイレベルに立ち上がり、駆動信号Ｖｅはローレベルに立ち下がる。反対に同期トリガ信号Ｖｆがローレベルに立ち下がれば、出力電圧Ｖｄもローレベルに立ち下がるとともに駆動信号Ｖｅはハイレベルに立ち上がる。すなわち、出力電圧Ｖｄ及び駆動信号Ｖｅの周期は同期トリガ信号Ｖｆの周期に一致するが、オンデューティ比は単安定マルチバイブレータ回路８の時定数設定端子Ｔ２に接続された抵抗Ｒ11とコンデンサＣ21の時定数で決まり、出力電圧Ｖｄのオン期間がＴ１、駆動信号Ｖｅのオン期間がＴ２となる。
【００２０】
一方、チョッパ回路３が具備するスイッチング素子Ｑ1はタイマ回路５から出力される駆動信号Ｖｅによってオン・オフされるものであるから、スイッチング素子Ｑ1に流れる電流ＩQ1は図４（ｅ）に示すような波形となる。また、同期トリガ信号Ｖｆはインバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号と同様の信号であるから、スイッチング素子Ｑ3に流れる電流ＩQ3の波形は図４（ｄ）に示すようなものとなる。
【００２１】
上述のように本基本例１によれば、チョッパ回路３のスイッチング素子Ｑ1を駆動するための駆動信号Ｖｅを、インバータ回路１の発振動作によって生成される同期トリガ信号Ｖｆに基づいてタイマ回路５より供給することで、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御するようにしているので、使用素子数が少なく、インバータ回路１並びにチョッパ回路３の各スイッチング素子Ｑ1〜Ｑ3をオン・オフ制御する制御系の回路構成を簡単化することができる。
【００２２】
ところで、本基本例１では同期トリガ信号Ｖｆとしてインバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号を利用する構成としたが、これに限定されるものではなく、図５〜図８に示すような構成としてもよい。例えば、図５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して同期トリガ信号Ｖｆを得るようにしている。また、図６に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して同期トリガ信号Ｖｆを得るようにしている。さらに、図７に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して同期トリガ信号Ｖｆを得るようにしている。さらにまた、図８に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して同期トリガ信号Ｖｆを得るようにしている。これら何れの回路構成においても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２３】
（基本例２）
図９は本基本例２の回路ブロック図、図１０は具体回路図をそれぞれ示すものである。図９及び図１０に示すように、本基本例２の基本的な回路構成は基本例１並びに図３６に示した従来例と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【００２４】
本基本例２では、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３の出力電圧を抑制する出力電圧抑制回路９を備えている。
出力電圧抑制回路９は、チョッパ回路３が具備するスイッチング素子Ｑ1のエミッタに接続された検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとして取り込んでいる。すなわち、この検出抵抗Ｒ6の両端電圧（検出信号Ｖｃ）はスイッチング素子Ｑ1に流れる電流ＩQ1によって変化するものであるから、この検出信号Ｖｃから負荷（放電灯Ｌａ）の状態を監視し、チョッパ回路３の出力電圧が放電灯Ｌａの定常点灯時よりも上昇傾向となる負荷状態、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等を検出することができる。そして、このようにチョッパ回路３の出力電圧が放電灯Ｌａの定常点灯時よりも上昇傾向となる負荷状態が検出された場合に、出力電圧抑制回路９にてスイッチング素子Ｑ1が駆動信号Ｖｅによるオン期間を短くするか、あるいは駆動信号Ｖｅをスイッチング素子Ｑ1に間欠出力する。その結果、スイッチング素子Ｑ1のオン期間が短くなるか又は間欠的にオン・オフされることにより、チョッパ回路３の出力電圧が抑制されて出力電圧の異常な上昇を抑えることができる。
【００２５】
上述のように本基本例２によれば、放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等において、出力電圧抑制回路９によってチョッパ回路３の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路３の出力電圧の異常な上昇を抑えることができる。
【００２６】
ところで、本基本例２では放電灯Ｌａの状態を監視するためにスイッチング素子Ｑ1のエミッタに接続した検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとして利用する構成としたが、これに限定されるものではなく、図１１〜図１７に示すような構成としてもよい。例えば、図１１に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して検出信号Ｖｃを得るようにしている。また、図１２に示す回路構成では、チョッパ回路３を構成するチョークコイルＬ1の２次巻線に発生する電圧をダイオードＤ7で半波整流して検出信号Ｖｃを得るようにしている。さらに、図１３に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して検出信号Ｖｃを得るようにしている。さらにまた、図１４に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して検出信号Ｖｃを得るようにしている。あるいは、図１５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して検出信号Ｖｃを得るようにしている。また、図１６に示す回路構成では、チョッパ回路３の出力端の高電位側から検出信号Ｖｃを得るようにしている。なお、図１７に示す回路構成では、放電灯Ｌａを調光点灯させる際に外部から調光信号が入力される調光信号入力端子１０より得られる信号を検出信号Ｖｃに利用している。これら何れの回路構成においても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２７】
ところで、本基本例２においても、インバータ回路１の駆動回路６がスイッチング素子Ｑ3をオン・オフ駆動する信号をチョッパ回路３のスイッチング素子Ｑ1をオン・オフ制御する駆動信号Ｖｅに利用することにより、基本例１と同様にインバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御するようにして、使用素子数が少なく且つ制御も簡単でありながら、入力力率がほぼ１とできるとともに入力電流歪率を低減して高調波成分の少ない高周波出力を得ることができるようになっている。但し、図１８に示すようにインバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して得られる電圧を駆動信号Ｖｅに利用する回路構成や、あるいは図１９に示すようにスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧を駆動信号Ｖｅに利用する回路構成としても、インバータ回路１が具備するスイッチング素子Ｑ2，Ｑ3とチョッパ回路３が具備するスイッチング素子Ｑ1とを連動制御することができる。
【００２８】
（基本例３）
図２０は本基本例３の回路ブロック図、図２１は具体回路図をそれぞれ示すものである。本基本例３は、基本例１の回路構成において放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３の出力電圧を抑制する出力電圧抑制手段を備えた点に特徴を有するものである。従って、図２０並びに図２１に示すように本基本例３の基本的な回路構成は基本例１と共通であるので、共通する部分については同一の符号を付して説明を省略し、本基本例３の特徴である上記出力電圧抑制手段の構成並びに動作についてのみ説明する。
【００２９】
上記出力電圧抑制手段はタイマ回路５’に設けてあり、図２２はタイマ回路５’の具体回路図である。このタイマ回路５’は、基本例１におけるタイマ回路５に対して、トランジスタＱ11，Ｑ12及び抵抗Ｒ12，Ｒ13を具備するカレントミラー回路をコンデンサＣ21と並列に単安定マルチバイブレータ回路８の時定数設定端子Ｔ２に接続するとともに、チョッパ回路３の高電位側とカレントミラー回路を構成するトランジスタＱ12のコレクタとを抵抗Ｒ14を介して接続した構成を付加したものである。これにより、チョッパ回路３の出力電圧から得られる検出信号Ｖｃが上記カレントミラー回路に入力されることになる。
【００３０】
以下、本基本例３の特徴となるタイマ回路５’の動作について、図２３の動作波形を参照しながら説明する。なお、図２３（ａ）はインバータ回路１からタイマ回路５’に入力される同期トリガ信号Ｖｆ、（ｂ）は単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄ、（ｃ）はタイマ回路５’からチョッパ回路３が具備するスイッチング素子Ｑ1に与える駆動信号Ｖｅ、（ｄ）はインバータ回路１が具備するスイッチング素子Ｑ3に流れる電流ＩQ3、（ｅ）はスイッチング素子Ｑ1に流れる電流ＩQ1の波形図をそれぞれ示すものである。
【００３１】
タイマ回路５’のカレントミラー回路に流れる電流は、検出信号Ｖｃすなわちチョッパ回路３の出力電圧に応じて変化するので、駆動信号Ｖｅのオン期間（ハイレベルとなる期間）を決定するコンデンサＣ21の充電電流もそれに応じて変化する。その結果、タイマ回路５’からスイッチング素子Ｑ1に与えられる駆動信号Ｖｅのオン期間がチョッパ回路３の出力電圧に応じて変化することになる。例えば、放電灯Ｌａの状態が変動することでチョッパ回路３の出力電圧が上昇すると、コンデンサＣ21の充電電流が減少して単安定マルチバイブレータ回路８の端子ｄの出力電圧Ｖｄのオン期間がＴ１からＴ３に長くなるから、駆動信号Ｖｅのオン期間はＴ２からＴ４に短くなる。すなわち、駆動信号Ｖｅのオン期間が短くなることでスイッチング素子Ｑ1に流れる電流も減少するので（図２３（ｅ）参照）、チョッパ回路３の出力電圧の上昇が抑えられることになる。
【００３２】
上述のように本基本例３によれば、放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合、例えば放電灯Ｌａの始動点灯状態、調光点灯状態、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、あるいは放電灯Ｌａの寿命末期状態等において、タイマ回路５’からチョッパ回路３のスイッチング素子Ｑ1に出力される駆動信号Ｖｅのオン期間を短くすることによってチョッパ回路３の出力電圧を抑制するようにしたため、簡易な構成により上記のような状態におけるチョッパ回路３の出力電圧の異常な上昇を抑えることができる。なお、駆動信号Ｖｅのオン期間を短くする代わりに、検出信号Ｖｃに応じて駆動信号Ｖｅを間欠的に出力することでチョッパ回路３の出力電圧を抑制するような回路構成としてもよい。
【００３３】
ところで、本基本例３では放電灯Ｌａの状態を監視するためにチョッパ回路３の出力端の高電位側から検出信号Ｖｃを得るような回路構成としたがこれに限定されるものではなく、図２４〜図３１に示すような構成としてもよい。例えば、図２４に示す回路構成では、スイッチング素子Ｑ1のエミッタに接続した検出抵抗Ｒ6の両端電圧を検出信号Ｖｃとしている。また、図２５に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3の両端電圧を分圧抵抗Ｒ1，Ｒ2で分圧して検出信号Ｖｃを得るようにしている。さらに、図２６に示す回路構成では、チョッパ回路３を構成するチョークコイルＬ1の２次巻線に発生する電圧をダイオードＤ7で半波整流して検出信号Ｖｃを得るようにしている。さらにまた、図２７に示す回路構成では、共振回路７を構成するチョークコイルＬ2の２次巻線に発生する電圧をダイオードＤ4で半波整流して検出信号Ｖｃを得るようにしている。あるいは、図２８に示す回路構成では、共振回路７を構成するコンデンサＣ2の両端電圧を分圧抵抗Ｒ3，Ｒ4にて分圧するとともにダイオードＤ5で半波整流して検出信号Ｖｃを得るようにしている。また、図２９に示す回路構成では、インバータ回路１が具備するスイッチング素子Ｑ3のエミッタに接続された抵抗Ｒ5の両端電圧をダイオードＤ6で半波整流して検出信号Ｖｃを得るようにしている。なお、図３０に示す回路構成では、放電灯Ｌａを調光点灯させる際に外部から調光信号が入力される調光信号入力端子１０より得られる信号を検出信号Ｖｃに利用し、図３１に示す回路構成では、整流回路２の高電位側から検出信号Ｖｃを得るようにしている。但し、図３０及び図３１に示す回路構成では、直接チョッパ回路３の出力電圧を検出する構成ではないが、何れも負荷である放電灯Ｌａの変動に応じてチョッパ回路３の出力電圧の上昇を抑えることができる。
【００３４】
（実施形態１）
図３２は本発明の実施形態の回路ブロック図を示すものである。本実施形態は、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3との連動制御を解除する連動制御解除回路１１を備えた点に特徴があり、基本的な回路構成は基本例１並びに図３６に示した従来例と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【００３５】
連動制御解除回路１１には、基本例２又は３で説明したような放電灯Ｌａの状態を検出するための検出信号Ｖｃと、インバータ回路１で生成される信号を利用した駆動信号Ｖｅとが入力される。そして、放電灯Ｌａが通常の状態（例えば、定常点灯状態）のときには、インバータ回路１からの信号に応じて連動制御解除回路１１からチョッパ回路３に駆動信号Ｖｅが出力されるため、既に説明したようにチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3とが連動制御される。
【００３６】
一方、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、放電灯Ｌａの寿命末期状態あるいは無負荷状態等の放電灯Ｌａの異常状態を検出信号Ｖｃにて検出した場合には、インバータ回路１からの信号入力の有無に拘らず、連動制御解除回路１１からチョッパ回路３への駆動信号Ｖｅの出力を停止する。これにより、スイッチング素子Ｑ1はオフのままとなるから、チョッパ回路３のチョッピング動作が停止して連動制御が解除され、放電灯Ｌａの異常状態におけるチョッパ回路３の出力電圧の上昇を抑え、インバータ回路１のスイッチング素子Ｑ2，Ｑ3にかかるストレスが低減できる。
【００３７】
（実施形態２）
図３３は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例３において、実施形態１と同様に、負荷である放電灯Ｌａの状態に応じてチョッパ回路３の出力電圧が上昇傾向となる場合にチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3との連動制御を解除する連動制御解除回路１２を備えた点に特徴があり、基本的な回路構成は基本例３と共通するので、共通する部分については同一の符号を付して図示並びに説明は省略する。
【００３８】
連動制御解除回路１２には、放電灯Ｌａの状態を検出するための検出信号Ｖｃと、インバータ回路１で生成される同期トリガ信号Ｖｆとが入力される。そして、放電灯Ｌａが通常の状態（例えば、定常点灯状態）のときには、インバータ回路１から連動制御解除回路１２に入力される同期トリガ信号Ｖｆがタイマ回路５’にそのまま出力されるため、既に説明したようにチョッパ回路３のスイッチング素子Ｑ1とインバータ回路１のスイッチング素子Ｑ2，Ｑ3とが連動制御される。
【００３９】
一方、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた状態、放電灯Ｌａの寿命末期状態あるいは無負荷状態等の放電灯Ｌａの異常状態を検出信号Ｖｃにて検出した場合には、インバータ回路１から入力される同期トリガ信号Ｖｆを無効化する（タイマ回路５’へ出力しない等）ことにより、チョッパ回路３への駆動信号Ｖｅの出力を停止させる。これにより、スイッチング素子Ｑ1はオフのままとなるから、チョッパ回路３のチョッピング動作が停止して連動制御が解除され、放電灯Ｌａの異常状態におけるチョッパ回路３の出力電圧の上昇を抑え、インバータ回路１のスイッチング素子Ｑ2，Ｑ3にかかるストレスが低減できる。なお、上記の異常状態以外でチョッパ回路３の出力電圧が上昇傾向になるような状態、例えば、放電灯Ｌａの始動点灯状態あるいは調光点灯状態等が検出信号Ｖｃによって検出された場合には、連動制御解除回路１２による連動制御の解除は行わずに、タイマ回路５’によってチョッパ回路３の出力電圧の上昇を抑える制御を行うようにしてもよい。つまり、放電灯Ｌａの状態の程度に応じて、チョッパ回路３のチョッピング動作を停止する必要がない場合（放電灯Ｌａの始動点灯時や調光点灯時等）には連動制御を維持したままチョッパ回路３の出力電圧の上昇を抑えるようにするのが望ましい。
【００４０】
（実施形態３）
図３４は本実施形態の回路ブロック図を示すものである。但し、本実施形態の基本的な回路構成は基本例３と共通であるから、共通する部分については同一の符号を付して説明は省略し、本実施形態の特徴となる構成についてのみ説明する。
【００４１】
本実施形態を含めて上記基本例１〜３並びに実施形態１，２ではチョッパ回路３のチョッピングをインバータ回路１と連動制御する簡易構成であるため、チョッピング制御により入力電流波形を完全に正弦波にすることは難しく、入力電流の高調波成分が若干多くなる傾向にある。特にチョッパ回路３の出力電圧を検出し、スイッチング素子Ｑ1の駆動信号Ｖｅオン期間を調節する出力電圧抑制回路９を備える場合に顕著に高調波成分が多くなる。
【００４２】
しかしながら、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定せず、チョッパ回路３の出力電圧が異常上昇する虞がある場合のみ、出力電圧の検出信号Ｖｃによりスイッチング素子Ｑ1の駆動信号Ｖｅオン期間を調節する制御を行ない、放電灯Ｌａが安定点灯状態（放電灯Ｌａが始動後に定格ランプ電流及び定格ランプ電圧で点灯している状態）になれば、タイマ回路５’への検出信号Ｖｃの入力を停止することでチョッパ回路３の出力電圧抑制動作を禁止するようにすれば、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４３】
そこで、本実施形態では、放電灯Ｌａが安定点灯状態等になったときに、出力電圧抑制回路９への検出電圧Ｖｃの入力を停止することで駆動信号Ｖｅのオン期間を短くする出力電圧抑制回路９の動作を禁止する出力電圧検出禁止回路１３を備え、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減するようにしている。
【００４４】
出力電圧検出禁止回路１３は、チョッパ回路３の出力電圧を検出する検出信号Ｖｃが入力されており、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定していない時に出力電圧抑制回路９へ検出信号Ｖｃを出力するとともに、放電灯Ｌａが安定点灯状態等になったときには出力電圧抑制回路９への検出電圧Ｖｃの出力を停止する。ここで、放電灯Ｌａが安定点灯状態にあるか否かは、出力電圧検出禁止回路１３にて制御回路４から検出するようにしている。これは例えば制御回路４によるインバータ回路１の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例３で説明したような放電灯Ｌａの状態を検出する検出信号Ｖｃを利用して安定点灯状態か否かを検出するようにしてもよい。
【００４５】
上述のように本実施形態によれば、出力電圧検出禁止回路１３により、放電灯Ｌａが安定点灯状態等になったときに出力電圧抑制回路９への検出電圧Ｖｃの入力を停止するようにしたので、安定点灯状態等において出力電圧抑制回路９がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作が禁止され、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４６】
（実施形態４）
図３５は本実施形態の回路ブロック図を示すものである。本実施形態は、基本例３の回路構成において、放電灯Ｌａが安定点灯状態等になったときにタイマ回路５’への検出電圧Ｖｃの入力を停止することでタイマ回路５’がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作を禁止する出力電圧検出禁止回路１４を備えた点に特徴を有するものである。従って、図３５に示すように本実施形態の基本的な回路構成は基本例３と共通であるので、共通する部分については同一の符号を付して説明を省略する。
【００４７】
出力電圧検出禁止回路１４は、チョッパ回路３の出力電圧を検出する検出信号Ｖｃが入力されており、放電灯Ｌａの点灯始動時、複数の放電灯Ｌａを並列点灯している場合に何れかの放電灯Ｌａが外れた時、あるいは放電灯Ｌａが寿命末期状態の時のように負荷である放電灯Ｌａの状態が安定していない時にタイマ回路５’へ検出信号Ｖｃを出力するとともに、放電灯Ｌａが安定点灯状態等になったときにはタイマ回路５’への検出電圧Ｖｃの出力を停止する。ここで、放電灯Ｌａが安定点灯状態にあるか否かは、出力電圧検出禁止回路１３にて制御回路４から検出するようにしている。これは例えば制御回路４によるインバータ回路１の発振周波数等から検出するというように、従来周知の技術を用いて実現可能であるから説明は省略する。また、基本例３で説明したような放電灯Ｌａの状態を検出する検出信号Ｖｃを利用して安定点灯状態か否かを検出するようにしてもよい。
【００４８】
上述のように本実施形態によれば、出力電圧検出禁止回路１４により、放電灯Ｌａが安定点灯状態等になったときにタイマ回路５’への検出電圧Ｖｃの入力を停止するようにしたので、安定点灯状態等においてタイマ回路５’がチョッパ回路３の出力電圧上昇抑制のために駆動信号Ｖｅのオン期間を短くする動作が禁止され、放電灯Ｌａの安定点灯時における入力電流の高調波成分を低減することができる。
【００４９】
【発明の効果】
請求項１の発明は、交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるとともに、負荷異常時のチョッパ回路出力電圧の異常上昇並びにインバータ回路を構成する回路素子にかかるストレスの低減が図れるという効果がある。
【００５０】
請求項２の発明は、前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成るので、使用素子数が少なく且つ制御も簡単でありながら、高入力力率並びに低入力電流歪率が達成できるという効果がある。
【００５１】
請求項３の発明は、負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させるので、負荷が安定状態にある場合の入力電流の高調波成分を低減することができるという効果がある。
【図面の簡単な説明】
【図１】基本例１を示す回路ブロック図である。
【図２】同上の具体回路図である。
【図３】同上におけるタイマ回路の具体回路図である。
【図４】同上の各部の波形を示す波形図である。
【図５】同上における他の構成を示す具体回路図である。
【図６】同上における他の構成を示す具体回路図である。
【図７】同上における他の構成を示す具体回路図である。
【図８】同上における他の構成を示す具体回路図である。
【図９】基本例２を示す回路ブロック図である。
【図１０】同上の具体回路図である。
【図１１】同上における他の構成を示す具体回路図である。
【図１２】同上における他の構成を示す具体回路図である。
【図１３】同上における他の構成を示す具体回路図である。
【図１４】同上における他の構成を示す具体回路図である。
【図１５】同上における他の構成を示す具体回路図である。
【図１６】同上における他の構成を示す具体回路図である。
【図１７】同上における他の構成を示す具体回路図である。
【図１８】同上における他の構成を示す具体回路図である。
【図１９】同上における他の構成を示す具体回路図である。
【図２０】基本例３を示す回路ブロック図である。
【図２１】同上の具体回路図である。
【図２２】同上におけるタイマ回路の具体回路図である。
【図２３】同上の各部の波形を示す波形図である。
【図２４】同上における他の構成を示す具体回路図である。
【図２５】同上における他の構成を示す具体回路図である。
【図２６】同上における他の構成を示す具体回路図である。
【図２７】同上における他の構成を示す具体回路図である。
【図２８】同上における他の構成を示す具体回路図である。
【図２９】同上における他の構成を示す具体回路図である。
【図３０】同上における他の構成を示す具体回路図である。
【図３１】同上における他の構成を示す具体回路図である。
【図３２】実施形態１を示す回路ブロック図である。
【図３３】実施形態２を示す回路ブロック図である。
【図３４】実施形態３を示す回路ブロック図である。
【図３５】実施形態４を示す回路ブロック図である。
【図３６】従来例を示す具体回路図である。
【図３７】他の従来例を示す具体回路図である。
【図３８】さらに他の従来例を示す具体回路図である。
【図３９】同上の各部の波形を示す波形図である。
【符号の説明】
１ インバータ回路
２ 整流回路
３ チョッパ回路
４ 制御回路
５ タイマ回路
Ｌａ 放電灯
Ｑ1〜Ｑ3 スイッチング素子
Claims (3)
- 交流電源に接続される整流回路の出力電圧をスイッチング素子のオン・オフによってチョッピングするとともに該チョッピング電圧を整流平滑し所定の直流電圧に変換するチョッパ回路と、前記チョッパ回路から出力される直流電圧より高周波電力を得て負荷に供給するインバータ回路とを備え、前記インバータ回路で生成される信号を利用して前記チョッパ回路のスイッチング素子を前記インバータ回路と連動制御して成るインバータ装置であって、負荷の状態に応じて前記チョッパ回路の出力電圧が上昇傾向となる場合に前記チョッパ回路のスイッチング素子と前記インバータ回路との連動制御を解除する連動制御解除手段を備えたことを特徴とするインバータ装置。
- 前記チョッパ回路のスイッチング素子のオン区間制御用の制御信号を出力するタイマ回路を備え、前記インバータ回路で生成される信号を同期トリガ信号として前記タイマ回路に入力し該同期トリガ信号を用いて前記制御信号の出力タイミングを決定して成ることを特徴とする請求項１記載のインバータ装置。
- 負荷が安定状態にあり前記チョッパ回路の出力電圧が上昇傾向にない場合には前記連動制御解除手段の動作を禁止するとともに、負荷への供給電力を調節する場合にのみ前記連動制御解除手段を動作させることを特徴とする請求項１又は２記載のインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13732697A JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13732697A JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10337041A JPH10337041A (ja) | 1998-12-18 |
| JP3584678B2 true JP3584678B2 (ja) | 2004-11-04 |
Family
ID=15196066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13732697A Expired - Fee Related JP3584678B2 (ja) | 1997-05-27 | 1997-05-27 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3584678B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6569839B1 (ja) * | 2018-12-03 | 2019-09-04 | 三菱電機株式会社 | 電力変換装置 |
-
1997
- 1997-05-27 JP JP13732697A patent/JP3584678B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10337041A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6784624B2 (en) | Electronic ballast system having emergency lighting provisions | |
| US6023132A (en) | Electronic ballast deriving auxilliary power from lamp output | |
| EP2131631B1 (en) | Electric discharge lamp operating device, lighting equipment and lighting system | |
| KR0137181B1 (ko) | 방전램프 점등장치 | |
| EP1507327A1 (en) | Emergency lighting unit with integrated electronic ballast | |
| JP3584678B2 (ja) | インバータ装置 | |
| JPH07303377A (ja) | 電力変換装置 | |
| JP3521687B2 (ja) | 放電灯点灯装置 | |
| JPH11262256A (ja) | 電源装置及び放電灯点灯装置 | |
| JP3915178B2 (ja) | 放電灯点灯装置 | |
| JPH0473893A (ja) | 放電灯点灯装置 | |
| JPH07245186A (ja) | 放電灯点灯装置 | |
| JPH06325886A (ja) | 高周波点灯装置 | |
| JP3505937B2 (ja) | インバータ装置 | |
| JP3777718B2 (ja) | 放電灯点灯装置 | |
| JP3277551B2 (ja) | 電源回路 | |
| JP2774109B2 (ja) | スイッチング電源装置 | |
| JP3829342B2 (ja) | 放電灯点灯装置 | |
| JP3742455B2 (ja) | 大電力高圧放電灯用電子点灯装置 | |
| JPH11121186A (ja) | 放電灯用インバータ装置 | |
| JPH04292896A (ja) | 放電灯点灯回路 | |
| JP2841690B2 (ja) | 誘導加熱調理器 | |
| JP3654067B2 (ja) | 電源装置 | |
| JPH10271848A (ja) | 電源装置 | |
| JPH0745379A (ja) | 放電灯点灯装置及びこれを用いた照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040610 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |