JPS6352458A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6352458A
JPS6352458A JP61195458A JP19545886A JPS6352458A JP S6352458 A JPS6352458 A JP S6352458A JP 61195458 A JP61195458 A JP 61195458A JP 19545886 A JP19545886 A JP 19545886A JP S6352458 A JPS6352458 A JP S6352458A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
power supply
semiconductor chip
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61195458A
Other languages
English (en)
Inventor
Fumihiro Takahashi
文博 高橋
Yoshiharu Ikeda
池田　義晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61195458A priority Critical patent/JPS6352458A/ja
Publication of JPS6352458A publication Critical patent/JPS6352458A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置、特に、半導体チップの電源配線
とリードとをボンディングワイヤを介して接続する半導
体装置に適用して有効な技術に関するものである。
〔従来の技術〕
樹脂封止型半導体装置は、半導体チップを樹脂封止部材
（レジン）で封止して構成されている。封止された半導
体チップは、ボンディングワイヤを介してリードに接続
される。半導体チップは、その電極（ボンディングパソ
ド）にボンディングワイヤが接続される。リートは、封
止されるインナーリード部にボンディングワイヤが接続
される。リードのアウターリード部は、外部装置例えば
配線基板に接続可能なように給酸されている。
前記半導体チップの周辺部には、電源電圧用配線、基準
電圧用配線等の′を源配線が延在している。
こ九らの電源配線は、入出力回路等の周辺回路や論理回
路、記ｊ′ｊ、回路等の内部回路に電源を供給するよう
に構成されている。電′ｆＸ電圧用配線は２例えば回路
の動作電圧５［■］であり、基ｉ？Ｉ″Ｗ１圧用配線は
、例えば回路の接地を位０〔ｖ］である。
このように構成される半導体装置において、電源配線（
特に、括晧工庄用配線）に接続される１つの電極と１本
のリードとの間に、２本（又は３本以上）のボンディン
グワイヤを設ける技術が開発されている。この技術は、
所謂ダブルボンディング技術（又はトリプルボンディン
グ技術）と称され。
次の特徴を有している。この技術は、半導体チップの？
！極とリードとの間のインピーダンスを小さくし、半導
体チップの電源配線に生じたノイズを即座に低減するこ
とができる。つまり、半導体チップの回路の誤動作を防
止できるので、半導体装置の電気的イ３頼性を向上する
ことができる。
なお、半導体装置のボンディング技術については、例え
ば１日経マグロウヒル社発行、［日経マイクロデバイセ
ズＪＮｏ、２．１９８４年６月１１日−号、ｐＰ１２９
〜に記載されている。
〔発明が解決しようとする問題点〕
本発明ｔ゛は、前述の技術について検討した結果、次の
問題点が生じることを見出した。
ダブルボンディング技術を採用する半導体装置において
、電源配線用電極とリードとを接続する２本のボンディ
ングワイヤのうち、１本に接続不良を生じる場合がある
。接続不良は、ボンディング装置による接続が良好に行
われない場合や、ボンディング面が腐蝕される場合等に
生じる。この接続不良が生じた場合、他の１本のボンデ
ィングワイヤが良好に接続さ九でいるので、半導体チッ
プの回路を動作させることができる。つまり、半導体装
置は、不良品であるにもかかわらず、不良品検査で回路
が動作するため良品として選別され、製品として市場に
出荷される。この不良品である半導体装置は、電源配線
に生じるノイズを充分に低減できないので、回路が誤動
作し易く、又、断線した配線が池のｉｌ！ｆｆｉ部分と
ショートするなど。
電気的信頼性が極めて低い。
本発明の目的は、不良品検査において、良品か不良品か
を確実に識別することが可能な半導体装置を提供するこ
とにある。
本発明の他の目的は、ボンディングワイヤの接続不良を
確実に識別することが可能な半導体装置を提供すること
にある。
本発明の他の目的は、不良品検査において、不良品を完
全に取り除くことが可能な半導体装置を提供することに
ある。
本発明の他の目的は、前記夫々の目的を達成すると共に
、電気的信頼性を向上することが可能な半導体装置を提
供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
半導体装置において、半導体チップの電源配線を複数に
分割し、この分割された電源配線毎に。
ボンディングワイヤを介してリードを接続する。
〔作　用〕
上記した手段によれば、前記ボンディングワイヤの接続
不良が生じた場合、分割されたｆｆｉ源配線に接続され
る回路が動作しなくなるので、不良品検査における良品
か不良品かの識別を確実に行うことができる。また、こ
れと共に、？！電源配線インピーダンスを低減すること
ができるので、ノイズを即座に低減し１回路の誤動作を
防止して電気的信頼性を向上することができる。
以下、本発明の構成について、本発明を樹脂封止型半導
体装置に適用した一実施例とともに説明する。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例〕
本発明の一実施例である樹脂封止型半導体装置を第１図
（概略断面図）で示し、第１図に示す半導体チップを第
２図（要部平面図）で示す。
第１図に示すように、樹脂封止型半導体装置１は、半導
体チップ２を樹脂（レジン）封止部５で封止して構成さ
れている。半導体チップ２は、接着用全屈を介してタブ
部３Ａ上に塔載され、ボンデイングワイヤ４を介してリ
ード３Ｂに接続されている。半導体チップ２は、第２図
に示すように。
その周辺部に複数設けられた電Ｉｆ！（ポンディングパ
ッド）６にボンディングワイヤ４が接続される。
リード３Ｂは、インナーリード部３Ｂａにボンディング
ワイヤ４が接続される。リード３Ｂのアウターリード部
３Ｉ３ｂは、図示していないが、外部装置例えば配ｖＡ
基板に接続可能なように構成されている。
前記樹脂封止部５は、半導体チップ２と共に、タブ部３
Ａ、インナーリード部３Ｂａ及びボンディングワイヤ４
を封止するように構成されている。
前記半導体チップ２の周辺部の略全域には、第２図に示
すように、Ｓ！電源配線が延在して設けられている。１
１！源配線７は、延在方向に複数に分割され配置された
基準電圧用配線（Ｖｓｓ）７Ａと、複数に分割され配置
された電源電圧用配線（Ｖｃｃ）７Ｂとで構成されてい
る０個々の基準電圧用配ａ７Ａ、ｆａ源電圧用配線７Ｂ
の夫々は、他のものと分離されたパターンで構成され、
電気的に分前されている。分割された基ｉ’６ｆｔ！圧
用配線７Ａは、個々にｆｆｉ極６と一体に（又は別の導
？Ｔ！Ｐで）構成されている。同様に、分割されたｆｆ
１ｉ［電圧用配線７Ｂは、個々に電極６と一体に＋ｎ成
されている。
つまり、基準電圧用配線７Ａ毎、電源電圧用配線７ｒｌ
ｔＩ５に電極６が接続されている。基準電圧用配線７Ａ
、ｍ源電圧用配線７Ｂの夫々が接続された電極６は、−
本のボンディングワイヤ４を介してインナーリード部３
Ｂａに接続される。
基１′（＋！電圧用配線７Ａ、電源電圧用配線７Ｂの夫
人は、入出力回路等の周辺回路や論理回路、記憶回路等
の内部回路に電源を供給するように構成されている。入
出力回路は、図示していないが、基準電圧用配線７Ａ及
び電′ｒＸ電圧用配線７Ｂの延〕ｒする下部に設けられ
ている、内部回路は、同様に図ボしていないが、半導体
チップ２の中央部に設けられている。
前記基準電圧用配ｆｉ７Ａ、電源電圧用配線７Ｂの夫々
は、例えば、同−導？１Ｆ？で構成し、アルミニウム等
の抵抗値の小さな導ｉ［で構成する。
このように、樹脂封止型半導体装Ｗ１１において、半導
体チップ２の電源配線７（７Ａ、７Ｂ）を複数に分割し
、この分割された電源配ｗＡ７毎に、−本のボンディン
グワイヤ４を介してリード３Ｂ（３Ｂａ）を接続するこ
とにより、ボンディングワイヤ４の接続不良（若しくは
断線）が生じた場合、この分割された１！源配線７に接
続される回路に電源を供給することができないので、そ
の回路が動作しないようにすることができる。つまり、
回路が動作するか否かにより、ボンディングワイヤ４の
接続不良を確実に識別することができるので、不良品検
査における樹脂封止型半導体装置１の良品か不良品かの
識別を確実に行うことができる。
また、この良品か不良品かの識別を確実に行うことがで
きるので、不良品検査において、樹脂封止型半導体装置
１の不良品を完全に取り除くことができる。
また、分割された個々の電源配Ｂ７は、配線長が短く、
インピーダンスを小さくすることができるので、特に、
基準電圧用配線７Ａに生じるノイズ（電位変動）を即座
に低減することができる。したがって、周辺回路や内部
回路の誤動作を防止し、樹脂封止型半導体装置１の電気
的信頼性を向上することができる。
なお、第２図の下側に示すように、本発明は、独立した
２つの電極６と１つのインナーリート部３Ｂａとの接続
を、２本のボンディングワイヤ４で接続してもよい。こ
の場合、インナーリード部ａＢａ側においては、ダブル
ボンディングとなるが、電極６側においては、個々にボ
ンディングワイヤ４が接続される。つまり、前述のよう
に、良品か不良品かを確実に識別することができる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
例えば、本発明は、半導体チップをセラミック封止部材
で封止するセラミック封止型半導体装置に適用すること
ができる。
また、本発明は、ノイズによる影響が大きな基＋１！電
圧用配Ｍ７Ａだけを複数に分割してもよい。
また、本発明は、３ａ類のｆｆｉ′ｇ配線、例えば。
基憎電圧用配線、電源電圧用配線及び書込電圧配線（例
えば、１２．５　［Ｖ］　）が延在する半導体チップで
構成した半導体装置に適用することができる。
〔発明の効果〕
本１３１において開示される発明のうち、代表的なもの
によって得ることができる効果を簡単に説明すれば１次
のとおりである。
半導体装置において、半導体チップの電源配線を複数に
分割し、この分割された電源配線毎に、ボンディングワ
イヤを介してリードを接続することにより、前記ボンデ
ィングワイヤの接続不良が生じた場合、この分割された
電源配線に接続される回路が動作しなくなるので、不良
品検査における良品か不良品かの識別を確実に行うこと
ができる。また、これと共に、電源配線のインピーダン
スを低減することができるので、ノイズを低減し、回路
の誤動作を防止して電気的信頼性を向上することができ
る。
【図面の簡単な説明】
第１図は、本発明の一実施例である樹脂封止型半導体装
置の概略断面図、 第２図は、第１図に示す半導体チップの要部平面図であ
る。 図中、１・・・樹脂封止型半導体装置、２・・・半導体
チップ、４・・・ボンディングワイヤ、３Ｂ・・・リー
ド、３Ｂａ・・・インナーリード部、６・・・ｆｌ！極
、７・・・電源配線、７ＡｓＶｓｓ−基ｉ？！ｆｆｉ圧
用配線、７Ｂ、Ｖｃｃ・・・ｆｆｉ源電圧電圧用配線る
。 −へ 代理人　弁理士　小川勝馬、　・。 ミニ・

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ上を延在する電源配線とリードとがボ
    ンディングワイヤを介して接続される半導体装置におい
    て、前記半導体チップの電源配線を複数に分割し、該分
    割された電源配線毎に、前記ボンディングワイヤを介し
    て前記リードを接続したことを特徴とする半導体装置。 ２、前記電源配線は、前記半導体チップの周辺部に延在
    する電源電圧用配線若しくは基準電圧用配線であること
    を特徴とする特許請求の範囲第１項に記載の半導体装置
    。 ３、前記半導体チップは、樹脂封止部材、セラミック封
    止部材等の封止部材で封止されていることを特徴とする
    特許請求の範囲第１項又は第２項に記載の半導体装置。
JP61195458A 1986-08-22 1986-08-22 半導体装置 Pending JPS6352458A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61195458A JPS6352458A (ja) 1986-08-22 1986-08-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61195458A JPS6352458A (ja) 1986-08-22 1986-08-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS6352458A true JPS6352458A (ja) 1988-03-05

Family

ID=16341405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61195458A Pending JPS6352458A (ja) 1986-08-22 1986-08-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS6352458A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244792A (ja) * 1989-03-17 1990-09-28 Hitachi Electron Eng Co Ltd 電子部品の樹脂コーティング方法
US5276352A (en) * 1990-11-15 1994-01-04 Kabushiki Kaisha Toshiba Resin sealed semiconductor device having power source by-pass connecting line
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal
US5883427A (en) * 1996-09-10 1999-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device power supply wiring structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244792A (ja) * 1989-03-17 1990-09-28 Hitachi Electron Eng Co Ltd 電子部品の樹脂コーティング方法
US5276352A (en) * 1990-11-15 1994-01-04 Kabushiki Kaisha Toshiba Resin sealed semiconductor device having power source by-pass connecting line
US5801451A (en) * 1995-02-14 1998-09-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a plurality of input buffer circuits receiving the same control signal
US5883427A (en) * 1996-09-10 1999-03-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device power supply wiring structure
US6181005B1 (en) 1996-09-10 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device wiring structure

Similar Documents

Publication Publication Date Title
JPH04324662A (ja) 半導体パッケージ
US6815807B2 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
JP2004363458A (ja) 半導体装置
KR960706193A (ko) 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
US6897555B1 (en) Integrated circuit package and method for a PBGA package having a multiplicity of staggered power ring segments for power connection to integrated circuit die
US20020027281A1 (en) Semiconductor device
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
KR100291130B1 (ko) 둘이상의본딩옵션패드를갖는반도체장치
KR930000614B1 (ko) 반도체 집적회로장치
JPS6352458A (ja) 半導体装置
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH07312404A (ja) 樹脂封止型半導体装置
JPS60154644A (ja) 半導体装置
JPS62216240A (ja) 集積回路パツケ−ジ
JP2500643B2 (ja) 半導体装置
JPH01111342A (ja) 集積回路用パッケージ
JP2522455B2 (ja) 半導体集積回路装置
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JPH02119171A (ja) 半導体集積回路装置
US6392425B1 (en) Multi-chip packaging having non-sticking test structure
JPS6240752A (ja) 半導体装置
JP2003124331A (ja) 半導体集積回路装置
JP2008153477A (ja) 配線基板およびそれを備えた半導体装置
JPH10242378A (ja) メモリモジュール