JP3373525B2 - シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 - Google Patents
シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造Info
- Publication number
- JP3373525B2 JP3373525B2 JP50450097A JP50450097A JP3373525B2 JP 3373525 B2 JP3373525 B2 JP 3373525B2 JP 50450097 A JP50450097 A JP 50450097A JP 50450097 A JP50450097 A JP 50450097A JP 3373525 B2 JP3373525 B2 JP 3373525B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- perovskite
- conductive
- ferroelectric
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 41
- 239000010703 silicon Substances 0.000 title claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 229910052697 platinum Inorganic materials 0.000 claims description 14
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 11
- 239000001995 intermetallic alloy Substances 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 3
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 2
- 229910000943 NiAl Inorganic materials 0.000 claims 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical group [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 claims 2
- 230000000903 blocking effect Effects 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 2
- 229910052733 gallium Inorganic materials 0.000 claims 2
- 229910052742 iron Inorganic materials 0.000 claims 2
- 229910052748 manganese Inorganic materials 0.000 claims 2
- 230000005012 migration Effects 0.000 claims 2
- 238000013508 migration Methods 0.000 claims 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 27
- 230000015654 memory Effects 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 235000012431 wafers Nutrition 0.000 description 11
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 10
- 239000003870 refractory metal Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 229910004121 SrRuO Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000013459 approach Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000013626 chemical specie Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- IATRAKWUXMZMIY-UHFFFAOYSA-N strontium oxide Chemical compound [O-2].[Sr+2] IATRAKWUXMZMIY-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910018921 CoO 3 Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910017563 LaCrO Inorganic materials 0.000 description 1
- 229910003289 NiMn Inorganic materials 0.000 description 1
- 206010035148 Plague Diseases 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- SHJJCCSJSAHOGB-UHFFFAOYSA-N [La].[Pb].[Nb] Chemical compound [La].[Pb].[Nb] SHJJCCSJSAHOGB-UHFFFAOYSA-N 0.000 description 1
- BTGZYWWSOPEHMM-UHFFFAOYSA-N [O].[Cu].[Y].[Ba] Chemical compound [O].[Cu].[Y].[Ba] BTGZYWWSOPEHMM-UHFFFAOYSA-N 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001000 nickel titanium Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000012798 spherical particle Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
発明の分野
本発明は、一般に強誘電体および他の高誘電体ペロブ
スカイトにもとづいたメモリに関する。特に、本発明は
シリコン基板を覆う結晶材料として形成される強誘電体
物質を可能とする物質構造に関する。
スカイトにもとづいたメモリに関する。特に、本発明は
シリコン基板を覆う結晶材料として形成される強誘電体
物質を可能とする物質構造に関する。
発明の背景
市販されているメモリ・デバイスの大部分はシリコン
技術にもとづいており、またデバイス密度を高める一方
でコストを減少させることから多大な商業的および技術
的成功を享受している。もっとも一般的なメモリ・デバ
イスの一つは、ダイナミックRAM（dRAM）であり、基本
的には二酸化ケイ素ギャップを挟むポリシリコン電極か
ら通常構成される。ギャップを横切る漏れ電流は有効電
力なしに数ミリ秒でセルに電荷が蓄えられるのを可能と
するのに十分なほど小さい。その後、現在の値を読み出
してセルをリフレッシュし、もし帯電状態が検出される
ならば、元の電荷量に戻す。周期的なリフレッシュが操
作上の問題であるアプリケーションに関しては、スタテ
ィックRAM（sRAM）が使用可能である。このsRAMは本質
的に２つの安定な電力状態間でスイッチすることができ
るフリップ・フロップである。しかし、電力が取り除か
れると、メモリ状態は消失する。すなわち、dRAMおよび
sRAMの両方とも揮発性である。しかし、長期間にわたっ
てメモリ・セルに電力が供給されないとしても保存デー
タを保持するように、いくつかのアプリケーションでは
少なくともあるメモリは不揮発性のものでなければなら
ない。リード・オンリー・メモリ（ROM）はこの特性を
有するが、新しいデータによって書き換えることができ
ない。色々なタイプの電気的変更可能なROM（EAROM）が
開発されており、一般に絶縁層への電荷注入に頼ってい
る。しかし、その書込み速度は一般にたいへん遅く、ま
た高電圧を必要とする。
技術にもとづいており、またデバイス密度を高める一方
でコストを減少させることから多大な商業的および技術
的成功を享受している。もっとも一般的なメモリ・デバ
イスの一つは、ダイナミックRAM（dRAM）であり、基本
的には二酸化ケイ素ギャップを挟むポリシリコン電極か
ら通常構成される。ギャップを横切る漏れ電流は有効電
力なしに数ミリ秒でセルに電荷が蓄えられるのを可能と
するのに十分なほど小さい。その後、現在の値を読み出
してセルをリフレッシュし、もし帯電状態が検出される
ならば、元の電荷量に戻す。周期的なリフレッシュが操
作上の問題であるアプリケーションに関しては、スタテ
ィックRAM（sRAM）が使用可能である。このsRAMは本質
的に２つの安定な電力状態間でスイッチすることができ
るフリップ・フロップである。しかし、電力が取り除か
れると、メモリ状態は消失する。すなわち、dRAMおよび
sRAMの両方とも揮発性である。しかし、長期間にわたっ
てメモリ・セルに電力が供給されないとしても保存デー
タを保持するように、いくつかのアプリケーションでは
少なくともあるメモリは不揮発性のものでなければなら
ない。リード・オンリー・メモリ（ROM）はこの特性を
有するが、新しいデータによって書き換えることができ
ない。色々なタイプの電気的変更可能なROM（EAROM）が
開発されており、一般に絶縁層への電荷注入に頼ってい
る。しかし、その書込み速度は一般にたいへん遅く、ま
た高電圧を必要とする。
その結果、強誘電体薄膜メモリにおいて過去数年間に
わたって著しい進歩が達成された。この強誘電体薄膜メ
モリそれ自体はシリコンを主成分とする材料をメモリ材
料として使用しないが、鉛ジルコニウム・チタネート
（PZT）等の強誘電体材料を記憶媒体として使用する。
以下の記述ではPZTを典型的な強誘電体として使用する
が、本発明は数多くの別の強誘電体材料に対しても等し
く適用可能である。
わたって著しい進歩が達成された。この強誘電体薄膜メ
モリそれ自体はシリコンを主成分とする材料をメモリ材
料として使用しないが、鉛ジルコニウム・チタネート
（PZT）等の強誘電体材料を記憶媒体として使用する。
以下の記述ではPZTを典型的な強誘電体として使用する
が、本発明は数多くの別の強誘電体材料に対しても等し
く適用可能である。
２つの電極間に強誘電体材料をはさむことによってキ
ャパシタを形成する。強誘電体は、電気的分極の２つの
状態間をスイッチ可能であることによって特徴づけられ
る。２つの状態のいずれも電力が取り除かれた後安定で
あり、分極状態はキャパシタ板上での強誘電体誘導をチ
ャージする極性を測定することで測定することができ
る。したがって、強誘電体メモリは不揮発性で、シリコ
ンdRAMと同様に高密度に集積することができる。しばし
ば、強誘電体メモリ・セルはラムペ（Lampe）らの米国
特許第5,146,299号に開示されているようなシリコン電
極用に直接ゲート電極に集積される。
ャパシタを形成する。強誘電体は、電気的分極の２つの
状態間をスイッチ可能であることによって特徴づけられ
る。２つの状態のいずれも電力が取り除かれた後安定で
あり、分極状態はキャパシタ板上での強誘電体誘導をチ
ャージする極性を測定することで測定することができ
る。したがって、強誘電体メモリは不揮発性で、シリコ
ンdRAMと同様に高密度に集積することができる。しばし
ば、強誘電体メモリ・セルはラムペ（Lampe）らの米国
特許第5,146,299号に開示されているようなシリコン電
極用に直接ゲート電極に集積される。
しかし、市販されている強誘電体メモリは必要とされ
るほどの密度でもって大きいアレイに集積されていな
い。金属電極上に成長する強誘電体材料の多結晶性から
数多くの問題が生ずる。高品質の多結晶材料は非常に小
さいセルに保つことが困難である。さらに、多結晶粒界
は高密度集積化に要求される強誘電体材料に関して不良
モードが存在する。すなわち、数多くのメモリ・セルが
一つのチップ上に存在する。イナム（Inam）と発明者と
が米国特許第5,155,658号で認識したことは、イットリ
ウム・バリウム酸化銅（YBCO）は結晶基板上にエピタキ
シャルに形成され、また強誘電体鉛ジルコネート・チタ
ネート（PZT）はその上にエピタキシャルに形成され、
さらにYBCOは結果として生ずる誘電体メモリ・セルの基
部電極として作用する。この構造は発明者自身とタラス
コン（Tarascon）とが米国特許第5,168,240号で開示し
た先の研究の後にモデルされた。
るほどの密度でもって大きいアレイに集積されていな
い。金属電極上に成長する強誘電体材料の多結晶性から
数多くの問題が生ずる。高品質の多結晶材料は非常に小
さいセルに保つことが困難である。さらに、多結晶粒界
は高密度集積化に要求される強誘電体材料に関して不良
モードが存在する。すなわち、数多くのメモリ・セルが
一つのチップ上に存在する。イナム（Inam）と発明者と
が米国特許第5,155,658号で認識したことは、イットリ
ウム・バリウム酸化銅（YBCO）は結晶基板上にエピタキ
シャルに形成され、また強誘電体鉛ジルコネート・チタ
ネート（PZT）はその上にエピタキシャルに形成され、
さらにYBCOは結果として生ずる誘電体メモリ・セルの基
部電極として作用する。この構造は発明者自身とタラス
コン（Tarascon）とが米国特許第5,168,240号で開示し
た先の研究の後にモデルされた。
上記のペロブスカイト物質、例えばYBCOおよびPZTが
結晶ペロブスカイと基板上で単結晶として成長すること
が示されているにもかかわらず、シリコン基板が用いら
れることが好ましい。シリコン・ウエハは幅広く入手可
能であり、かつ高価なものではなく、さらに集積された
メモリ・アレイはシリコンに最良実装された支持回路部
品を必要とする。したがって、シリコン基板上に結晶質
強誘電体を成長させる必要性がある。過去において、こ
の開発は所望の結晶方位における補正フェーズの形成お
よび結晶化を開始させるために、強誘電体およびその上
にあるテンプレート層から下に横たわるシリコンを科学
的に単離するためにバッファ層の最良選択に集中した。
結晶ペロブスカイと基板上で単結晶として成長すること
が示されているにもかかわらず、シリコン基板が用いら
れることが好ましい。シリコン・ウエハは幅広く入手可
能であり、かつ高価なものではなく、さらに集積された
メモリ・アレイはシリコンに最良実装された支持回路部
品を必要とする。したがって、シリコン基板上に結晶質
強誘電体を成長させる必要性がある。過去において、こ
の開発は所望の結晶方位における補正フェーズの形成お
よび結晶化を開始させるために、強誘電体およびその上
にあるテンプレート層から下に横たわるシリコンを科学
的に単離するためにバッファ層の最良選択に集中した。
米国特許第5,270,298号において、（100）方位シリコ
ン基板がイットリア安定化ジルコニア（ytrria stabili
zed zirconia;YSZ）によって覆われ、つづいて異方性ペ
ロブスカイトのテンプレート層が覆う構造が開示されて
いる。積層されたものは多層結晶質ペロブスカイト・デ
バイス構造を成長させる。例として、強誘電体キャパシ
タはYBCO/PZT/YBCO構造であり、該構造は原形的ペロブ
スカイト超電導体YBCOの室温での金属特性に頼る。YSZ
層はバッファ層として作用するのみならず、該層からシ
リコン基板への化学種の拡散を防ぐものであり、該化学
種が移るとシリコン基板上に形成された半導体デバイス
が劣化してしまう。下部YBCO電極はｃ軸方向に成長する
ものであり、非常に高い結晶質特性をもち、電気的接点
として、また立方PZT層の引き続いて起こる成長のため
の構造テンプレートとしての役割を果たす。
ン基板がイットリア安定化ジルコニア（ytrria stabili
zed zirconia;YSZ）によって覆われ、つづいて異方性ペ
ロブスカイトのテンプレート層が覆う構造が開示されて
いる。積層されたものは多層結晶質ペロブスカイト・デ
バイス構造を成長させる。例として、強誘電体キャパシ
タはYBCO/PZT/YBCO構造であり、該構造は原形的ペロブ
スカイト超電導体YBCOの室温での金属特性に頼る。YSZ
層はバッファ層として作用するのみならず、該層からシ
リコン基板への化学種の拡散を防ぐものであり、該化学
種が移るとシリコン基板上に形成された半導体デバイス
が劣化してしまう。下部YBCO電極はｃ軸方向に成長する
ものであり、非常に高い結晶質特性をもち、電気的接点
として、また立方PZT層の引き続いて起こる成長のため
の構造テンプレートとしての役割を果たす。
しかし、ｃ軸方位によって成長するYBCOは、基板ヒー
ター温度が800℃近くである必要性がある一方で基板表
面の温度が約50℃以下であるという欠点を有する。その
ような温度は集積強誘電体メモリ回路の支持回路部品に
要求されるSi−CMOSプロセッシングとは完全な互換性を
持たない。さらに、層となった異方性ペロブスカイト、
例えば電極または他の素子としてのYBCOの使用は最も避
けるべき問題を引き起こす。
ター温度が800℃近くである必要性がある一方で基板表
面の温度が約50℃以下であるという欠点を有する。その
ような温度は集積強誘電体メモリ回路の支持回路部品に
要求されるSi−CMOSプロセッシングとは完全な互換性を
持たない。さらに、層となった異方性ペロブスカイト、
例えば電極または他の素子としてのYBCOの使用は最も避
けるべき問題を引き起こす。
YBCO電極による問題は、等方性でかなり低い温度でも
って高結晶特性を持って成長する立方金属酸化物からな
る電極の使用によって避けることができる。そのような
酸化物の一つはLaSrCoO3（LSCO、実際のところほとんど
La1-xSrxCoO3であり、式中ｘは0.15から0.85までの範囲
内、好ましくは約0.5）であり、550〜650℃の温度範囲
でほぼ単一な結晶特性で成長する。他の例は、LaCrO3、
SrRuO3、および関連した金属ペロブスカイトである。し
かし、これらの立方金属酸化物材料は所望の結晶質方位
を持ってYSZ緩衝シリコン基板上で直接成長し、その結
果として引き続いて成長した強誘電体PZTの結晶質特性
は貧弱であった。
って高結晶特性を持って成長する立方金属酸化物からな
る電極の使用によって避けることができる。そのような
酸化物の一つはLaSrCoO3（LSCO、実際のところほとんど
La1-xSrxCoO3であり、式中ｘは0.15から0.85までの範囲
内、好ましくは約0.5）であり、550〜650℃の温度範囲
でほぼ単一な結晶特性で成長する。他の例は、LaCrO3、
SrRuO3、および関連した金属ペロブスカイトである。し
かし、これらの立方金属酸化物材料は所望の結晶質方位
を持ってYSZ緩衝シリコン基板上で直接成長し、その結
果として引き続いて成長した強誘電体PZTの結晶質特性
は貧弱であった。
しかし、米国特許第5,270,298号において、中間の、
薄い（20ないし40nm）層となったペロブスカイト、特に
BTOを使用することによってYSZ緩衝シリコン上でのLSCO
の高結晶成長が開示されている。ｃ軸方位結晶学的テン
プレート層は適当な温度（BTOの場合は600ないし690℃
の温度範囲内、最適温度は約640℃）で成長する場合、
テンプレート層はシリコン基板に対して垂直なｃ軸によ
って成長することを好む。結晶学的成長方向における選
好は、それらの層となってペロブスカイトの異方性結晶
構造と異なる結晶学的ファセットの表面エネルギーの二
次的異方性とによって生ずる。この場合、もっとも低い
エネルギー面はａ−ｂ平面であり、該平面はｃ軸に垂直
でほぼ平方の格子面間隔（square surface lattice spa
cing）を持つ。
薄い（20ないし40nm）層となったペロブスカイト、特に
BTOを使用することによってYSZ緩衝シリコン上でのLSCO
の高結晶成長が開示されている。ｃ軸方位結晶学的テン
プレート層は適当な温度（BTOの場合は600ないし690℃
の温度範囲内、最適温度は約640℃）で成長する場合、
テンプレート層はシリコン基板に対して垂直なｃ軸によ
って成長することを好む。結晶学的成長方向における選
好は、それらの層となってペロブスカイトの異方性結晶
構造と異なる結晶学的ファセットの表面エネルギーの二
次的異方性とによって生ずる。この場合、もっとも低い
エネルギー面はａ−ｂ平面であり、該平面はｃ軸に垂直
でほぼ平方の格子面間隔（square surface lattice spa
cing）を持つ。
層状ペロブスカイト・テンプレート物質のａ−ｂ平面
は、立方ペロブスカイトのものとほぼ同様な、平面内格
子寸法（in−plane lattice dimensions）および結晶化
学、すなわち金属酸化結合を持つ。したがって、LSCO等
の立方ペロブスカイトまたは異方性強誘電体ペロブスカ
イトPZTがテンプレート層上に成長した場合、それは所
望の結晶学的フェーズおよび方位するもので、ペロブス
カイト・フェーズは面に対して垂直な典型的（001）方
位を持つ。この様式の立方ペロブスカイト成長は一般に
Ｘ線回折および透過型電子顕微鏡で明らかになるように
優れた結晶特性を示すもので、さらに重要なことは非常
に求められている強誘導体特性を示すことである。この
ことは同様の金属酸化物材料の結晶学的テンプレーティ
ングで生ずるケミカル・テンプレーティングにもとづく
ものであろう。このテンプレートによるアプローチはか
なり一般的であり、そのため種々の立方ペロブスカイト
酸化物または他のより複雑なペロブスカイトを一般にYS
Z緩衝シリコン・ウエハ上に成長させることに該アプロ
ーチを使用することができる。その結果、非常に異なる
２種類の物質を組み合わせることができ、可能性のある
用途が幅広い範囲に及ぶことになる。
は、立方ペロブスカイトのものとほぼ同様な、平面内格
子寸法（in−plane lattice dimensions）および結晶化
学、すなわち金属酸化結合を持つ。したがって、LSCO等
の立方ペロブスカイトまたは異方性強誘電体ペロブスカ
イトPZTがテンプレート層上に成長した場合、それは所
望の結晶学的フェーズおよび方位するもので、ペロブス
カイト・フェーズは面に対して垂直な典型的（001）方
位を持つ。この様式の立方ペロブスカイト成長は一般に
Ｘ線回折および透過型電子顕微鏡で明らかになるように
優れた結晶特性を示すもので、さらに重要なことは非常
に求められている強誘導体特性を示すことである。この
ことは同様の金属酸化物材料の結晶学的テンプレーティ
ングで生ずるケミカル・テンプレーティングにもとづく
ものであろう。このテンプレートによるアプローチはか
なり一般的であり、そのため種々の立方ペロブスカイト
酸化物または他のより複雑なペロブスカイトを一般にYS
Z緩衝シリコン・ウエハ上に成長させることに該アプロ
ーチを使用することができる。その結果、非常に異なる
２種類の物質を組み合わせることができ、可能性のある
用途が幅広い範囲に及ぶことになる。
以下のランペ（Lampe）らおよび強誘電体メモリ・セ
ルをトランジスタのゲートに結合することよりも、集積
強誘電体メモリ素子を製造する上での好ましいアプロー
チにはシリコン・パス・ゲート・トランジスタのドレイ
ンまたはソースに電気的に接続する強誘電体キャパシタ
を選択的に線引き（delineating）することが含まれ
る。したがって、シリコンと強誘電体スタックとの境界
面は導電性のままでなければならない。
ルをトランジスタのゲートに結合することよりも、集積
強誘電体メモリ素子を製造する上での好ましいアプロー
チにはシリコン・パス・ゲート・トランジスタのドレイ
ンまたはソースに電気的に接続する強誘電体キャパシタ
を選択的に線引き（delineating）することが含まれ
る。したがって、シリコンと強誘電体スタックとの境界
面は導電性のままでなければならない。
作動中、パス・ゲート・トランジスタのゲートに印加
された電気信号は強誘電体キャパシタの読み出しまたは
書込用のワード線に接続しているか、あるいはそれから
絶縁されているかどうかを判断する。パス・ゲート・ト
ランジスタは、一般的にはゲート誘電体としてSiO2を持
つCMOSトランジスタとして構成される。したがって、強
誘電体堆積を従来のシリコンCMOSプロセッシングと互換
性のある条件下で実行することが好ましい。さらに好ま
しくは、強誘電体メモリ・セルを、CMOS製造プロセスの
一環としてシリコン・ウエハ上にすでに形成されたSiO2
層の中で、あるいはその上で成長させるべきである。し
かし、経験が一般的に示すことは、SiO2被覆シリコン上
のLSCOのような立方ペロブスカイトの直接成長は貧弱な
強誘電体特性を持つキャパシタ構造を生ずる。
された電気信号は強誘電体キャパシタの読み出しまたは
書込用のワード線に接続しているか、あるいはそれから
絶縁されているかどうかを判断する。パス・ゲート・ト
ランジスタは、一般的にはゲート誘電体としてSiO2を持
つCMOSトランジスタとして構成される。したがって、強
誘電体堆積を従来のシリコンCMOSプロセッシングと互換
性のある条件下で実行することが好ましい。さらに好ま
しくは、強誘電体メモリ・セルを、CMOS製造プロセスの
一環としてシリコン・ウエハ上にすでに形成されたSiO2
層の中で、あるいはその上で成長させるべきである。し
かし、経験が一般的に示すことは、SiO2被覆シリコン上
のLSCOのような立方ペロブスカイトの直接成長は貧弱な
強誘電体特性を持つキャパシタ構造を生ずる。
しかし、米国特許第5,248,564号では補正成長条件下
でSIO2上に成長したBTOからなるテンプレート層によっ
てその上に成長する高度に方位したLSCOからなる層が可
能となる。LSCOは、電極として、またｃ軸方位に対して
テンプレートとなったPZTからなる上部強誘電体層のた
めの結晶学的テンプレート基板層として作用する。その
厚さは、被覆物がSiO2/Si基板に接触することがないほ
どのものとすべきである。BTO層はオーバーグロー（ove
rgrown）した立方ベロブスカイトLSSCOのものにかなり
一致するa,b格子パラメータを持つ層状ペロブスカイト
からなる薄いテンプレート層である。
でSIO2上に成長したBTOからなるテンプレート層によっ
てその上に成長する高度に方位したLSCOからなる層が可
能となる。LSCOは、電極として、またｃ軸方位に対して
テンプレートとなったPZTからなる上部強誘電体層のた
めの結晶学的テンプレート基板層として作用する。その
厚さは、被覆物がSiO2/Si基板に接触することがないほ
どのものとすべきである。BTO層はオーバーグロー（ove
rgrown）した立方ベロブスカイトLSSCOのものにかなり
一致するa,b格子パラメータを持つ層状ペロブスカイト
からなる薄いテンプレート層である。
その結果、ｃ軸方位LSCO/PZT/LSCO強誘電体キャパシ
タがSiO2緩衝シリコン・ウエハ上に成長する。このよう
なキャパシタ構造はかなり求められている強誘電体特性
を示すにもかかわらず、LSCO電極の導電性は集積回路メ
モリ・アレイに求められるものよりも低く、また後で成
長した結晶質強誘電体メモリ・スタックの底部に置かれ
る必要のある導電性の高い物質、例えば金属プラチナか
ら得られるものよりも低い。
タがSiO2緩衝シリコン・ウエハ上に成長する。このよう
なキャパシタ構造はかなり求められている強誘電体特性
を示すにもかかわらず、LSCO電極の導電性は集積回路メ
モリ・アレイに求められるものよりも低く、また後で成
長した結晶質強誘電体メモリ・スタックの底部に置かれ
る必要のある導電性の高い物質、例えば金属プラチナか
ら得られるものよりも低い。
1994年10月５日に出願された米国特許出願第08/318,5
87号には、非常に高度に方位された白金薄膜がSiO2被覆
Si等の基板表面上で、たとえ該面がアモルファスであろ
うとも成長することができることが開示されている。例
えば、図１の断面図に示すように、SiO2層10がシリコン
基板上に成長しており、ドーピングによって垂直方向に
限定された異なる層を、またシリコン・トランジスタに
ついて横方向に限定された異なる層を含む可能性もある
ことが理解される。温度範囲640〜680℃の温度範囲で30
〜50nmの厚さに成長したBTOからなるテンプレート層14
はｃ軸方位で形成される。白金薄膜16が成長する場合、
580〜640℃の成長温度でこの表面は、たいへん強い（00
1）方位でもって成長する。方位した白金膜16は後成長
層、例えば強誘電体PZT層22を挟むLSCOからなる２つの
立方金属酸化物層18および20が含まれる強誘電体スタッ
クを可能とし、強く結晶化した構造または少なくとも高
度に方位した構造によってエピタキシャル堆積される。
それによって、結晶質強誘電体メモリを形成することが
できる。強誘電体材料はかなり一般的である。PZTまた
は他のカチオン的に置換された誘電体、例えばジルコン
酸チタン酸鉛ランタン（PLZT）またはジルコン酸ニオビ
ウム鉛ランタン（PLZT）またはLa、Nb、その他のドナー
・ドーパントの置換がPb部位で起こる同様の物質であっ
てもよい。PZTにおいて、ジルコニウムとチタニウムと
の比はかなり変動さｓることができる。1994年11月11日
に出願された米国特許出願一連番号08/341,728には別の
強誘電体物質が開示されている。
87号には、非常に高度に方位された白金薄膜がSiO2被覆
Si等の基板表面上で、たとえ該面がアモルファスであろ
うとも成長することができることが開示されている。例
えば、図１の断面図に示すように、SiO2層10がシリコン
基板上に成長しており、ドーピングによって垂直方向に
限定された異なる層を、またシリコン・トランジスタに
ついて横方向に限定された異なる層を含む可能性もある
ことが理解される。温度範囲640〜680℃の温度範囲で30
〜50nmの厚さに成長したBTOからなるテンプレート層14
はｃ軸方位で形成される。白金薄膜16が成長する場合、
580〜640℃の成長温度でこの表面は、たいへん強い（00
1）方位でもって成長する。方位した白金膜16は後成長
層、例えば強誘電体PZT層22を挟むLSCOからなる２つの
立方金属酸化物層18および20が含まれる強誘電体スタッ
クを可能とし、強く結晶化した構造または少なくとも高
度に方位した構造によってエピタキシャル堆積される。
それによって、結晶質強誘電体メモリを形成することが
できる。強誘電体材料はかなり一般的である。PZTまた
は他のカチオン的に置換された誘電体、例えばジルコン
酸チタン酸鉛ランタン（PLZT）またはジルコン酸ニオビ
ウム鉛ランタン（PLZT）またはLa、Nb、その他のドナー
・ドーパントの置換がPb部位で起こる同様の物質であっ
てもよい。PZTにおいて、ジルコニウムとチタニウムと
の比はかなり変動さｓることができる。1994年11月11日
に出願された米国特許出願一連番号08/341,728には別の
強誘電体物質が開示されている。
結晶学的テンプレーティングによるアプローチは優れ
た強誘電体信頼性を持つ高度に方位した強誘電体キャパ
シタ・スタックを提供するけれども、ビスマス・チタネ
ート・テンプレート層は、メモリ素子の形成において追
加の堆積（デポジッション）工程とエッチング工程とを
必要とする。このことは積層されたペロブスカイト・テ
ンプレート層を介在することなくシリコン・ウエハ上に
強誘電体物質を成長させるのに好ましいと思われる。さ
らに、過去の実験によれば白金上に成長したPZTによっ
て強誘電体特性、特に疲労特性が劣化することが示され
ているにもかかわらず、強誘電体の真下の金属層はより
好ましい。最後に、CMOSパス・ゲート・トランジスタは
シリコン・ウエハ上にシリコン酸化物層を必要とする。
これはシート抵抗を低減させる介在Pt層とともに、SiO2
/Siウエハ上に強誘電体スタックを成長することが好ま
しいが、テンプレート層の必要性はない。上記特許出
願'728の構造は、図２の断面図に示すように、図１のも
のと類似しているがBTO結晶学的テンプレート層がない
かわりに、SiO2上のPt層16の下にチタニウム層24が存在
する。この構造は二酸化ケイ素を覆う強誘電体スタック
のために働く一方で、シリコン上に形成された類似のス
タックはシリコンと金属酸化物とのインタフェースがさ
らに酸化されないことを必要とする。
た強誘電体信頼性を持つ高度に方位した強誘電体キャパ
シタ・スタックを提供するけれども、ビスマス・チタネ
ート・テンプレート層は、メモリ素子の形成において追
加の堆積（デポジッション）工程とエッチング工程とを
必要とする。このことは積層されたペロブスカイト・テ
ンプレート層を介在することなくシリコン・ウエハ上に
強誘電体物質を成長させるのに好ましいと思われる。さ
らに、過去の実験によれば白金上に成長したPZTによっ
て強誘電体特性、特に疲労特性が劣化することが示され
ているにもかかわらず、強誘電体の真下の金属層はより
好ましい。最後に、CMOSパス・ゲート・トランジスタは
シリコン・ウエハ上にシリコン酸化物層を必要とする。
これはシート抵抗を低減させる介在Pt層とともに、SiO2
/Siウエハ上に強誘電体スタックを成長することが好ま
しいが、テンプレート層の必要性はない。上記特許出
願'728の構造は、図２の断面図に示すように、図１のも
のと類似しているがBTO結晶学的テンプレート層がない
かわりに、SiO2上のPt層16の下にチタニウム層24が存在
する。この構造は二酸化ケイ素を覆う強誘電体スタック
のために働く一方で、シリコン上に形成された類似のス
タックはシリコンと金属酸化物とのインタフェースがさ
らに酸化されないことを必要とする。
上記した成長プロセスは、IMB程度のメモリ集積化に
有用である一方、より高密度のアーキテクチャにとては
不利である。このアーキテクチャにおいて、キャパシタ
構造はシリコン回路によって直接集積されることが好ま
しく、またウエハのSiベースのCMOS部分と間接的に電気
的接続を行う。シリコン・ウエハへの接触は一般にポリ
シリコン・プラグを介してなされる。このプラグは、任
意の介在SiO2層なしでシリコン・ウエハ上に堆積され
る。強誘電体の堆積の間、ポリシリコンに向けた下方向
の酸素の拡散がなく、またポリシリコンを酸化させて絶
縁SiO2にすることがないようにすることが絶対必要であ
る。しかし、ポリシリコン・プラグを強誘電体キャパシ
タ・スタックへ接触させることはかなり難しい。なぜな
ら、強誘電体スタック、例えばLSCO/PZT/LSCOは550〜77
0℃の範囲内の高い温度で高酸化環境下で成長するから
である。したがって、酸素を容易に入手することができ
るので、高温で該酸素は容易にポリシリコン・プラグに
拡散しSiO2からなる表面膜が形成される。それによっ
て、ポリシリコンと強誘電体スタックとの間の電気的接
触が破壊される。白金は強誘電体にとって好ましい金属
接点層である。酸素はPtと顕著には反応しないけれど
も、Ptを介して容易に拡散して下の層と反応する。
有用である一方、より高密度のアーキテクチャにとては
不利である。このアーキテクチャにおいて、キャパシタ
構造はシリコン回路によって直接集積されることが好ま
しく、またウエハのSiベースのCMOS部分と間接的に電気
的接続を行う。シリコン・ウエハへの接触は一般にポリ
シリコン・プラグを介してなされる。このプラグは、任
意の介在SiO2層なしでシリコン・ウエハ上に堆積され
る。強誘電体の堆積の間、ポリシリコンに向けた下方向
の酸素の拡散がなく、またポリシリコンを酸化させて絶
縁SiO2にすることがないようにすることが絶対必要であ
る。しかし、ポリシリコン・プラグを強誘電体キャパシ
タ・スタックへ接触させることはかなり難しい。なぜな
ら、強誘電体スタック、例えばLSCO/PZT/LSCOは550〜77
0℃の範囲内の高い温度で高酸化環境下で成長するから
である。したがって、酸素を容易に入手することができ
るので、高温で該酸素は容易にポリシリコン・プラグに
拡散しSiO2からなる表面膜が形成される。それによっ
て、ポリシリコンと強誘電体スタックとの間の電気的接
触が破壊される。白金は強誘電体にとって好ましい金属
接点層である。酸素はPtと顕著には反応しないけれど
も、Ptを介して容易に拡散して下の層と反応する。
その結果、障壁層を強誘電体スタックの下部電極とポ
リシリコン・プラグとの間に介在させる必要性がある。
TiN等の障壁層はよく知られているが、この状況では適
応できない。なぜなら、これも強誘電体スタックの製造
に使用されるプロセス条件下で酸化されるからである。
リシリコン・プラグとの間に介在させる必要性がある。
TiN等の障壁層はよく知られているが、この状況では適
応できない。なぜなら、これも強誘電体スタックの製造
に使用されるプロセス条件下で酸化されるからである。
発明の要約
本発明は、導電性ペロブスカイト層、特に立方ペロブ
スカイト層が金属電極上に形成され、ペロブスカイト強
誘電体層のケミカル・テンプレートとしての役割を果た
す強誘電体キャパシタ・セルとして要約することができ
る。複合拡散障壁を用いてペロブスカイト強誘電体スタ
ック、例えばLSCO/PZT/LSCOの堆積過程で一般的な過酷
な酸化環境から下部シリコン、通常はポリシリコン・プ
ラグを隔離する。第１の実施態様では、拡散障壁は白金
層の下の耐熱金属層であってもよい。酸素は白金を介し
て拡散するけれども耐熱金属と反応して白金マトリック
スの中に耐熱酸化物からなる球状なものを形成する。第
２の実施態様では、金属間層がシリコンへの酸素拡散を
妨げる。第３の実施態様では、RuおよびSrRuO3および類
似物質の組み合わせが電極および酸化障壁として作用す
る。
スカイト層が金属電極上に形成され、ペロブスカイト強
誘電体層のケミカル・テンプレートとしての役割を果た
す強誘電体キャパシタ・セルとして要約することができ
る。複合拡散障壁を用いてペロブスカイト強誘電体スタ
ック、例えばLSCO/PZT/LSCOの堆積過程で一般的な過酷
な酸化環境から下部シリコン、通常はポリシリコン・プ
ラグを隔離する。第１の実施態様では、拡散障壁は白金
層の下の耐熱金属層であってもよい。酸素は白金を介し
て拡散するけれども耐熱金属と反応して白金マトリック
スの中に耐熱酸化物からなる球状なものを形成する。第
２の実施態様では、金属間層がシリコンへの酸素拡散を
妨げる。第３の実施態様では、RuおよびSrRuO3および類
似物質の組み合わせが電極および酸化障壁として作用す
る。
図面の簡単な説明
図１および図２は本発明にもとづく強誘電体構造の断
面図であり、金属層の上にペロブスカイト・テンプレー
ト層を用いている。
面図であり、金属層の上にペロブスカイト・テンプレー
ト層を用いている。
図３は、本発明の障壁層を使用する強誘電体セルの断
面図である。
面図である。
図４は、金属層の上に立方ペロブスカイト層を使用す
る本発明の第１の実施態様の断面図であり、図示された
構造は上部層の形成において生ずる酸化の理由を説明す
るものではない。
る本発明の第１の実施態様の断面図であり、図示された
構造は上部層の形成において生ずる酸化の理由を説明す
るものではない。
図５は、図４の実施態様の断面図であり、金属層に対
する酸化の効果を示す。
する酸化の効果を示す。
図６は、酸素拡散障壁として金属間合金を使用する本
発明の第２の実施態様の断面図である。
発明の第２の実施態様の断面図である。
図７は、ストロンチウム金属層および導電性酸化スト
ロンチウム層とを使用する本発明の第３の実施態様の断
面図である。
ロンチウム層とを使用する本発明の第３の実施態様の断
面図である。
本発明の詳細な説明
本発明の一般的な実施態様を図３に断面図として示
す。ソース30およびドレイン32はシリコン・ウエハ34に
形成される。SiO2からなるゲート絶縁層36と金属接点お
よび相互接続層38とがゲート領域上に形成されている。
さらにその上にフィールド酸化物40が堆積されている。
ポリシリコン・プラグ42の領域はドレイン32上に横たわ
るフィール酸化物40を食刻してプラグ42を堆積してな
る。さらにその上に強誘電体スタック44が形成されてい
る。図３の構造は金属接点を持つそれら自身のポリシリ
コン・プラグであってもよいソースおよびゲートへの接
点が図示されていない。
す。ソース30およびドレイン32はシリコン・ウエハ34に
形成される。SiO2からなるゲート絶縁層36と金属接点お
よび相互接続層38とがゲート領域上に形成されている。
さらにその上にフィールド酸化物40が堆積されている。
ポリシリコン・プラグ42の領域はドレイン32上に横たわ
るフィール酸化物40を食刻してプラグ42を堆積してな
る。さらにその上に強誘電体スタック44が形成されてい
る。図３の構造は金属接点を持つそれら自身のポリシリ
コン・プラグであってもよいソースおよびゲートへの接
点が図示されていない。
この一般的な実施態様では、強誘電体スタック44は導
電性障壁層46、金属層48、および下部導電性金属酸化物
電極50を含む。スタック44はパターン成形され、かつ食
刻されており、その上にスタック44の下部に共形的に堆
積されたSiO2またはTiO2からなる誘電体間層52が形成さ
れている。その上に強誘電体層54,上部電極56,および上
部金属被覆58が堆積されている。それらのフィーチャー
はパターン成形され、かつエッチングされており、その
上に別のSiO2層60が堆積されている。金属被覆への接点
ははっきりと示していない。この実例では、類似または
さもなければ成形されたゲートおよびドレインに対する
接点は示していない。
電性障壁層46、金属層48、および下部導電性金属酸化物
電極50を含む。スタック44はパターン成形され、かつ食
刻されており、その上にスタック44の下部に共形的に堆
積されたSiO2またはTiO2からなる誘電体間層52が形成さ
れている。その上に強誘電体層54,上部電極56,および上
部金属被覆58が堆積されている。それらのフィーチャー
はパターン成形され、かつエッチングされており、その
上に別のSiO2層60が堆積されている。金属被覆への接点
ははっきりと示していない。この実例では、類似または
さもなければ成形されたゲートおよびドレインに対する
接点は示していない。
本発明の障壁層46は一般には酸化物金属からなる酸素
に富むテンプレート層48および他の重なった層からの酸
素を阻止し、また該層を介した拡散および絶縁二酸化ケ
イ素へのポリシリコン・プラグ42の上部表面領域の酸化
を防ぐ。特に、ペロブスカイト上部層を成長させるのに
使用される酸化雰囲気、好ましくは500〜650℃の高温範
囲で、典型的な上部層を貫く酸素の高温拡散によって保
護されていない下部層を強く酸化する。
に富むテンプレート層48および他の重なった層からの酸
素を阻止し、また該層を介した拡散および絶縁二酸化ケ
イ素へのポリシリコン・プラグ42の上部表面領域の酸化
を防ぐ。特に、ペロブスカイト上部層を成長させるのに
使用される酸化雰囲気、好ましくは500〜650℃の高温範
囲で、典型的な上部層を貫く酸素の高温拡散によって保
護されていない下部層を強く酸化する。
図４の断面図に示す本発明の第１の実施態様では、強
誘電体スタック70はポリシリコン・プラグ70上に堆積さ
れたTiNからなる従来のベース障壁層72を含む。また、
このTiN障壁層72の上に下部導電性金属層74、耐熱金属
層76、および上部金属層78を含む酸素拡散障壁が堆積さ
れている。好ましくは、導電性金属層74および78は導電
性金属、例えば貴金属、好ましくは白金からなり、また
耐熱金属層76はTi、Mo、Ｗ、またはTaから構成される。
その上に形成されるものは、下部側が導電性立方ペロブ
スカイト層80、例えばLSCO、PZT強誘電体層82であり、
さらに上部側が導電性立方ペロブスカイト層84である。
下部側の立方ペロブスカイト層80はｃ軸方位積層ペロブ
スカイト強誘電体層82の形成のためのケミカル・テンプ
レートとして作用する。LSCOは酸素と八面体的に結合す
る金属を提供するもので、オーバーグローした酸化物PZ
Tと化学的に互換性がある。上部電極層84、例えばLSCO
からなるものがPZT層82上に成長し、さらに上部Pt層86
が上部LSCO層84に接触して金属被覆が設けられている。
ドレイン32は分離手段、例えば被覆金属層を持つソース
・プラグ42と平行なポリシリコン・プラグによって接触
している。
誘電体スタック70はポリシリコン・プラグ70上に堆積さ
れたTiNからなる従来のベース障壁層72を含む。また、
このTiN障壁層72の上に下部導電性金属層74、耐熱金属
層76、および上部金属層78を含む酸素拡散障壁が堆積さ
れている。好ましくは、導電性金属層74および78は導電
性金属、例えば貴金属、好ましくは白金からなり、また
耐熱金属層76はTi、Mo、Ｗ、またはTaから構成される。
その上に形成されるものは、下部側が導電性立方ペロブ
スカイト層80、例えばLSCO、PZT強誘電体層82であり、
さらに上部側が導電性立方ペロブスカイト層84である。
下部側の立方ペロブスカイト層80はｃ軸方位積層ペロブ
スカイト強誘電体層82の形成のためのケミカル・テンプ
レートとして作用する。LSCOは酸素と八面体的に結合す
る金属を提供するもので、オーバーグローした酸化物PZ
Tと化学的に互換性がある。上部電極層84、例えばLSCO
からなるものがPZT層82上に成長し、さらに上部Pt層86
が上部LSCO層84に接触して金属被覆が設けられている。
ドレイン32は分離手段、例えば被覆金属層を持つソース
・プラグ42と平行なポリシリコン・プラグによって接触
している。
この発明に使用された耐熱金属は既知の酸素ゲッター
である。例えばLSCOおよびPZT層80、82、および84の成
長にとって好ましい550〜650℃の範囲の高温で酸化雰囲
気にさらされる場合、酸素は貴金属層78を拡散し、耐熱
金属層76を酸化する。図５に図示したように、金属酸化
物は球状となって白金マトリックス層92内にアイランド
90を形成する。その後、導線94を上部電極層86に接続す
るので、アイランド90に結合している酸素はPtマトリッ
クス92を介した電気的接触を妨げることはないであろ
う。耐熱層76に使用される金属の種類に応じて、金属酸
化物アイランド90は、導体、半導体、または絶縁体のい
ずれかにすることができる。層76として有用な他の耐熱
金属としてはTaおよびMoが挙げられる。
である。例えばLSCOおよびPZT層80、82、および84の成
長にとって好ましい550〜650℃の範囲の高温で酸化雰囲
気にさらされる場合、酸素は貴金属層78を拡散し、耐熱
金属層76を酸化する。図５に図示したように、金属酸化
物は球状となって白金マトリックス層92内にアイランド
90を形成する。その後、導線94を上部電極層86に接続す
るので、アイランド90に結合している酸素はPtマトリッ
クス92を介した電気的接触を妨げることはないであろ
う。耐熱層76に使用される金属の種類に応じて、金属酸
化物アイランド90は、導体、半導体、または絶縁体のい
ずれかにすることができる。層76として有用な他の耐熱
金属としてはTaおよびMoが挙げられる。
この実施態様は上記米国特許出願'728に開示されたも
の、すなわちSTiに続いてPtが積層したハイブリッド・
スタックが積層されたSiO2緩衝シリコン基板であり、そ
の上にLSCO/PZT/LSCO強誘電体層が堆積されたものに関
連している。しかし、両者はまったく異なるものであ
る。'728特許出願では、SiO2層がシリコン基板とTi/Pt
ハイブリッド層との間にある。このSiO2は高度に絶縁さ
れているので、基板への酸素の拡散またはTiの酸化は重
大な問題ではない。実際、上記特許出願の幾何学的形状
には前側に両接点が設けられており、下部にLSCO電極層
のみが導電を必要とし、PtおよびTiの導電性は重要では
ない。それとは対照的に、図５の実施態様では、TiN層7
2が導電性であり、またポリシリコン・プラグ42は酸化
に対して保護されていなければならず、裏側からの接触
を防ぎ絶縁になるのを少なくする。したがって、Ptおよ
びTi層74、76、および78が酸化可能なTiを挟む二重Pt構
造ともに配列されており、それによって球状となったTi
O2周辺を導電性にする。
の、すなわちSTiに続いてPtが積層したハイブリッド・
スタックが積層されたSiO2緩衝シリコン基板であり、そ
の上にLSCO/PZT/LSCO強誘電体層が堆積されたものに関
連している。しかし、両者はまったく異なるものであ
る。'728特許出願では、SiO2層がシリコン基板とTi/Pt
ハイブリッド層との間にある。このSiO2は高度に絶縁さ
れているので、基板への酸素の拡散またはTiの酸化は重
大な問題ではない。実際、上記特許出願の幾何学的形状
には前側に両接点が設けられており、下部にLSCO電極層
のみが導電を必要とし、PtおよびTiの導電性は重要では
ない。それとは対照的に、図５の実施態様では、TiN層7
2が導電性であり、またポリシリコン・プラグ42は酸化
に対して保護されていなければならず、裏側からの接触
を防ぎ絶縁になるのを少なくする。したがって、Ptおよ
びTi層74、76、および78が酸化可能なTiを挟む二重Pt構
造ともに配列されており、それによって球状となったTi
O2周辺を導電性にする。
２つの構造間には共通のテーマが存在する。すなわ
ち、従来の結晶学的テンプレートは高品質強誘電体セル
には必要ないがケミカル・テンプレートで間に合うであ
ろう。BTOの結晶学的テンプレート層は、ｃ方向におい
て高方位した結晶学的成長を提供するとともに、ペロブ
スカイトBTOと後成長ペロブスカイトPZTまたは他の強誘
電体層との間の化学的一貫性を与える。LSCOからなるテ
ンプレート層は、特に部分的に方位したPt層上に成長す
る場合、ある種の方位テンプレートをもたらすものであ
ってもよい。しかし、積層したBTOほどに熱力学が強く
ない。かわりに、LSCOの重要な貢献は、ケミカル・テン
プレート効果にあると思われる。金属酸化物、例えばPZ
Tは多くの異なるフェーズ、例えばペロブスカイト、パ
イロクロール、およびルチルで成長することができる。
ペロブスカイト・フェーズのみが所望の強誘電体効果を
示す。しかし、もし下部層が他のペロブスカイト材料、
例えば金属原子の周りに同一の八方体的酸素結合を持つ
LSCOから構成されるとするならば、後成長層は種々の不
良メカニズムを助長する大きな粒子間空間なしに高品質
ペロブスカイト層を形成する可能性がよりいっそう高
い。LSCOはPZT層の強い方位的テンプレーティングを引
き起こさないと十分思われるが、得られたPZTは結晶性
を改善するさらなる試みをすることなくPt状に成長した
PZTを困らせる疲労問題を避ける十分な均一性をそれで
もなお持つ。
ち、従来の結晶学的テンプレートは高品質強誘電体セル
には必要ないがケミカル・テンプレートで間に合うであ
ろう。BTOの結晶学的テンプレート層は、ｃ方向におい
て高方位した結晶学的成長を提供するとともに、ペロブ
スカイトBTOと後成長ペロブスカイトPZTまたは他の強誘
電体層との間の化学的一貫性を与える。LSCOからなるテ
ンプレート層は、特に部分的に方位したPt層上に成長す
る場合、ある種の方位テンプレートをもたらすものであ
ってもよい。しかし、積層したBTOほどに熱力学が強く
ない。かわりに、LSCOの重要な貢献は、ケミカル・テン
プレート効果にあると思われる。金属酸化物、例えばPZ
Tは多くの異なるフェーズ、例えばペロブスカイト、パ
イロクロール、およびルチルで成長することができる。
ペロブスカイト・フェーズのみが所望の強誘電体効果を
示す。しかし、もし下部層が他のペロブスカイト材料、
例えば金属原子の周りに同一の八方体的酸素結合を持つ
LSCOから構成されるとするならば、後成長層は種々の不
良メカニズムを助長する大きな粒子間空間なしに高品質
ペロブスカイト層を形成する可能性がよりいっそう高
い。LSCOはPZT層の強い方位的テンプレーティングを引
き起こさないと十分思われるが、得られたPZTは結晶性
を改善するさらなる試みをすることなくPt状に成長した
PZTを困らせる疲労問題を避ける十分な均一性をそれで
もなお持つ。
もし耐熱金属層36をRu、Ir、またはOsの第VIII群金属
間層によって置換するならば、酸化によって生じた酸化
物は導電性であり、金属間酸化物の層48は酸化後に完全
に均質化されたものであってもよい。
間層によって置換するならば、酸化によって生じた酸化
物は導電性であり、金属間酸化物の層48は酸化後に完全
に均質化されたものであってもよい。
本発明の第２の実施態様では、図６の断面図に示すよ
うに、誘電体スタック100は、ポリシリコン・プラグ28
上に堆積された耐酸化二成分金属間合金、例えばNiAI、
NiTi、NiMn、またはNiFeの薄層102を含む。白金層電極1
04は金属間合金層102の上に成長し、さらにその上にLSC
O/PZT/LSCOスタック80、82、84が成長している。金属間
合金102は、理論的配合物上に成長した場合、たいへん
導電性が高く、また耐酸化性を示すことが知られてい
る。重要なことは、それがペロブスカイトLSCO80および
84やPZT82の高温成長の間の酸素拡散に対する障壁層と
して作用することである。金属間合金102は概略ABまた
はA3B（式中、ＡはNiまたはCoおよびＢはAl、Ti、Mg、C
r、またはFe）の一般的組成を持つことができる。
うに、誘電体スタック100は、ポリシリコン・プラグ28
上に堆積された耐酸化二成分金属間合金、例えばNiAI、
NiTi、NiMn、またはNiFeの薄層102を含む。白金層電極1
04は金属間合金層102の上に成長し、さらにその上にLSC
O/PZT/LSCOスタック80、82、84が成長している。金属間
合金102は、理論的配合物上に成長した場合、たいへん
導電性が高く、また耐酸化性を示すことが知られてい
る。重要なことは、それがペロブスカイトLSCO80および
84やPZT82の高温成長の間の酸素拡散に対する障壁層と
して作用することである。金属間合金102は概略ABまた
はA3B（式中、ＡはNiまたはCoおよびＢはAl、Ti、Mg、C
r、またはFe）の一般的組成を持つことができる。
図５の断面図に示す本発明の第３の実施態様は、ポリ
シリコン・プラグ上に高誘電率を持つ物質を集積するの
に有効であると知られている構造を採用する。誘電体ス
タック110はその下部にポリシリコン・プラグ42上に堆
積されたRuからなる薄層112を有するもので、それは酸
化障壁として作用する。SrRuO3またはより一般的にはSr
xRu2-xO3（式中、理論的層を生ずるために、ｘは好まし
くは約１であり、しかし0.9＜ｘ＜1.1の値を持つもので
あってもよい）の薄層114は、Ru層112上に堆積されてお
り、酸素拡散層として作用し、さらにLSCO等のオーバー
グローペロブスカイト層80のケミカル・テンプレーティ
ングの助長するペロブスカイト構造内に重要に形成され
る。層112および114のいずれも蒸着またはスパッタリン
グによって堆積される。ルテニウムは導電性金属である
が、その酸化物はルチルを形成するもので、所望のテン
プレーティングを提供するものではない。一方、ストロ
ンチウム・ルテネートは適度に導電性を有するペロブス
カイト酸化物である。酸素が拡散しようとなかろうと、
SrRuO3層62はRu層112内にRuOxを形成するであろう。こ
の酸化物RuOxは非常に高い導電性を示す。さらに、SrRu
O3層は、ペロブスカイト構造酸化物であり、LSCO/PZT/L
SCO強誘電体スタック110内に所望のペロブスカイト構造
の核形成を助ける。あるいは、金属／金属酸化物ヘテロ
構造をIrおよびSrxIr2-xO3からなるものとしてもよい。
Irからなる金属層およびSrIrO3からなる金属酸化物層は
対応するRu層に対して類似の特性を持つ。イリジウム層
は金属様で導電性を示し、ペロブスカイトSrIrO3層は適
度に導電性を示す。
シリコン・プラグ上に高誘電率を持つ物質を集積するの
に有効であると知られている構造を採用する。誘電体ス
タック110はその下部にポリシリコン・プラグ42上に堆
積されたRuからなる薄層112を有するもので、それは酸
化障壁として作用する。SrRuO3またはより一般的にはSr
xRu2-xO3（式中、理論的層を生ずるために、ｘは好まし
くは約１であり、しかし0.9＜ｘ＜1.1の値を持つもので
あってもよい）の薄層114は、Ru層112上に堆積されてお
り、酸素拡散層として作用し、さらにLSCO等のオーバー
グローペロブスカイト層80のケミカル・テンプレーティ
ングの助長するペロブスカイト構造内に重要に形成され
る。層112および114のいずれも蒸着またはスパッタリン
グによって堆積される。ルテニウムは導電性金属である
が、その酸化物はルチルを形成するもので、所望のテン
プレーティングを提供するものではない。一方、ストロ
ンチウム・ルテネートは適度に導電性を有するペロブス
カイト酸化物である。酸素が拡散しようとなかろうと、
SrRuO3層62はRu層112内にRuOxを形成するであろう。こ
の酸化物RuOxは非常に高い導電性を示す。さらに、SrRu
O3層は、ペロブスカイト構造酸化物であり、LSCO/PZT/L
SCO強誘電体スタック110内に所望のペロブスカイト構造
の核形成を助ける。あるいは、金属／金属酸化物ヘテロ
構造をIrおよびSrxIr2-xO3からなるものとしてもよい。
Irからなる金属層およびSrIrO3からなる金属酸化物層は
対応するRu層に対して類似の特性を持つ。イリジウム層
は金属様で導電性を示し、ペロブスカイトSrIrO3層は適
度に導電性を示す。
上記実施形態例は強誘電体メモリについて記述したも
のであるけれども、本発明はペロブスカイト層が高誘電
体層、例えばハイ・パフォーマンスdRAMのものを形成す
るメモリおよび他の半導体構造に対しても同様に適用可
能である。
のであるけれども、本発明はペロブスカイト層が高誘電
体層、例えばハイ・パフォーマンスdRAMのものを形成す
るメモリおよび他の半導体構造に対しても同様に適用可
能である。
したがって、本発明は、シリコン基板とともに集積化
される酸化物を主成分とする強誘電体スタックまたは他
のペロブスカイト構造を可能とする酸化障壁層を提供す
る。
される酸化物を主成分とする強誘電体スタックまたは他
のペロブスカイト構造を可能とする酸化障壁層を提供す
る。
フロントページの続き
(56)参考文献 特開 平４−92468（ＪＰ，Ａ)
特開 平７−93969（ＪＰ，Ａ)
特開 平７−74313（ＪＰ，Ａ)
特開 平６−326250（ＪＰ，Ａ)
特開 平７−7137（ＪＰ，Ａ)
特開 平６−68529（ＪＰ，Ａ)
特開 平５−275711（ＪＰ，Ａ)
特表 平７−504784（ＪＰ，Ａ)
米国特許5270298（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/105
Claims (10)
- 【請求項１】シリコン面を提供する基板、 前記基板表面上に形成され、前記表面への酸素の移動を
阻止するための導電性障壁層、ここに障壁層は、 ａ）Ni、Co、FeおよびMnよりなる群から選択される第１
の成分およびAl、Ga、TiおよびCrよりなる群から選択さ
れる第２の成分を含む導電性金属間合金層、および ｂ）第１金属の層および該第１金属層上に形成された前
記第１金属を含有するペロブスカイトの層からなる複合
層、 よりなる群から選択される層からなる、 前記障壁層上に形成された導電性のケミカルテンプレー
ト層からなる下部電極、 前記ケミカルテンプレート層上に形成され、かつ該層に
テンプレートされた強誘電体層、および 前記強誘電体層上に形成された上部電極、 を備えることを特徴とする多層強誘電体セル。 - 【請求項２】前記基板がポリシリコンからなる請求項１
記載の多層強誘電体セル。 - 【請求項３】前記下部電極が立方ペロブスカイトの層か
らなる請求項１記載の多層強誘電体セル。 - 【請求項４】前記金属間合金層がNiAl層からなる請求項
１記載の多層強誘電体セル。 - 【請求項５】前記金属間合金層と立方ペロブスカイト層
との間に形成された白金層をさらに有する請求項１記載
の多層強誘電体セル。 - 【請求項６】前記第１金属がルテニウムおよびイリジウ
ムよりなる群から選択される請求項１記載の多層強誘電
体セル。 - 【請求項７】前記第１金属がルテニウムを含み、そして
前記導電性ペロブスカイトがルテニウム、ストロンチウ
ムおよび酸素を含む請求項１記載の多層強誘電体セル。 - 【請求項８】導電性シリコン表面を有するシリコン基
板、 前記基板表面上に形成され、前記表面への酸素の移動を
阻止するための導電性障壁層、ここに障壁層は、 ａ）Ni、Co、FeおよびMnよりなる群から選択される第１
の成分およびAl、Ga、TiおよびCrよりなる群から選択さ
れる第２の成分を含む導電性金属間合金層、および ｂ）Sr、Ruおよび酸素を含む金属酸化物の層によって積
層されたRuの層からなる複合層、 よりなる群から選択される層からなる、 前記障壁層上に形成された導電性立方ペロブスカイトの
下部電極、 前記下部電極上に形成されたペロブスカイトの実質的に
非導電性の層、および 前記非導電性層上に形成された立方ペロブスカイトの上
部電極、 を含むことを特徴とするペロブスカイト電子ヘテロ構
造。 - 【請求項９】前記非導電性層が強誘電性ペロブスカイト
からなる請求項８記載のペロブスカイト電子ヘトロ構
造。 - 【請求項１０】前記金属間合金がNiAlからなる請求項８
記載のペロブスカイト電子ヘテロ構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49745795A | 1995-06-28 | 1995-06-28 | |
| US08/497,457 | 1995-06-28 | ||
| PCT/US1996/010780 WO1997001854A1 (en) | 1995-06-28 | 1996-06-24 | Barrier layer for ferroelectric capacitor integrated on silicon |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11502376A JPH11502376A (ja) | 1999-02-23 |
| JP3373525B2 true JP3373525B2 (ja) | 2003-02-04 |
Family
ID=23976959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50450097A Expired - Fee Related JP3373525B2 (ja) | 1995-06-28 | 1996-06-24 | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5838035A (ja) |
| EP (1) | EP0972309A4 (ja) |
| JP (1) | JP3373525B2 (ja) |
| KR (1) | KR100292012B1 (ja) |
| CA (1) | CA2225681C (ja) |
| IL (1) | IL118756A (ja) |
| TW (1) | TW298649B (ja) |
| WO (1) | WO1997001854A1 (ja) |
Families Citing this family (90)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541807A (en) * | 1995-03-17 | 1996-07-30 | Evans, Jr.; Joseph T. | Ferroelectric based capacitor for use in memory systems and method for fabricating the same |
| US6194751B1 (en) * | 1994-11-15 | 2001-02-27 | Radiant Technologies, Inc | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5777356A (en) * | 1996-01-03 | 1998-07-07 | Bell Communications Research, Inc. | Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same |
| JP3385889B2 (ja) * | 1996-12-25 | 2003-03-10 | 株式会社日立製作所 | 強誘電体メモリ素子及びその製造方法 |
| KR20010013595A (ko) * | 1997-06-09 | 2001-02-26 | 엔, 마이클 그로브 | 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법 |
| US6020233A (en) * | 1997-06-30 | 2000-02-01 | Hyundai Electronics Industries Co., Ltd. | Ferroelectric memory device guaranteeing electrical interconnection between lower capacitor electrode and contact plug and method for fabricating the same |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6200874B1 (en) * | 1997-08-22 | 2001-03-13 | Micron Technology, Inc. | Methods for use in forming a capacitor |
| JPH11195768A (ja) * | 1997-10-22 | 1999-07-21 | Fujitsu Ltd | ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ |
| US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6700145B1 (en) * | 1998-04-30 | 2004-03-02 | International Business Machines Corporation | Capacitor with high charge storage capacity |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| JP3931445B2 (ja) * | 1998-09-10 | 2007-06-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP3249496B2 (ja) * | 1998-11-10 | 2002-01-21 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| AU1539900A (en) * | 1998-11-30 | 2000-06-19 | Interuniversitair Micro-Elektronica Centrum | Method of fabrication of a ferro-electric capacitor and method of growing a pzt layer on a substrate |
| DE19858357A1 (de) * | 1998-12-17 | 2000-06-29 | Siemens Ag | Mikroelektronische Struktur sowie Verfahren zu deren Herstellung |
| US6144053A (en) * | 1999-01-20 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor with a high dielectric constant film |
| US6075264A (en) | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| US6194754B1 (en) * | 1999-03-05 | 2001-02-27 | Telcordia Technologies, Inc. | Amorphous barrier layer in a ferroelectric memory cell |
| US6190963B1 (en) * | 1999-05-21 | 2001-02-20 | Sharp Laboratories Of America, Inc. | Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same |
| US6688729B1 (en) * | 1999-06-04 | 2004-02-10 | Canon Kabushiki Kaisha | Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same |
| US6333202B1 (en) * | 1999-08-26 | 2001-12-25 | International Business Machines Corporation | Flip FERAM cell and method to form same |
| KR100335494B1 (ko) * | 1999-10-30 | 2002-05-08 | 윤종용 | Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법 |
| DE19958200B4 (de) * | 1999-12-02 | 2006-07-06 | Infineon Technologies Ag | Mikroelektronische Struktur und Verfahren zu deren Herstellung |
| US6475854B2 (en) | 1999-12-30 | 2002-11-05 | Applied Materials, Inc. | Method of forming metal electrodes |
| US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| KR100616211B1 (ko) * | 2000-06-19 | 2006-08-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6597028B2 (en) * | 2000-06-26 | 2003-07-22 | Ramtron International Corporation | Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same |
| US20020000584A1 (en) * | 2000-06-28 | 2002-01-03 | Motorola, Inc. | Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same |
| US6501973B1 (en) | 2000-06-30 | 2002-12-31 | Motorola, Inc. | Apparatus and method for measuring selected physical condition of an animate subject |
| US6579783B2 (en) | 2000-07-07 | 2003-06-17 | Applied Materials, Inc. | Method for high temperature metal deposition for reducing lateral silicidation |
| US6432546B1 (en) * | 2000-07-24 | 2002-08-13 | Motorola, Inc. | Microelectronic piezoelectric structure and method of forming the same |
| US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
| US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
| KR100687433B1 (ko) * | 2000-07-29 | 2007-02-26 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극 형성 방법 |
| US6518198B1 (en) | 2000-08-31 | 2003-02-11 | Micron Technology, Inc. | Electroless deposition of doped noble metals and noble metal alloys |
| US6638838B1 (en) | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
| US7378719B2 (en) * | 2000-12-20 | 2008-05-27 | Micron Technology, Inc. | Low leakage MIM capacitor |
| US6794705B2 (en) | 2000-12-28 | 2004-09-21 | Infineon Technologies Ag | Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials |
| US6674633B2 (en) * | 2001-02-28 | 2004-01-06 | Fujitsu Limited | Process for producing a strontium ruthenium oxide protective layer on a top electrode |
| US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
| KR100359299B1 (en) * | 2001-03-26 | 2002-11-07 | Samsung Electronics Co Ltd | Semiconductor memory device having resist pattern and method for forming metal contact thereof |
| US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6858862B2 (en) * | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
| US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
| US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
| US8110489B2 (en) | 2001-07-25 | 2012-02-07 | Applied Materials, Inc. | Process for forming cobalt-containing materials |
| US20030029715A1 (en) | 2001-07-25 | 2003-02-13 | Applied Materials, Inc. | An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems |
| WO2003030224A2 (en) | 2001-07-25 | 2003-04-10 | Applied Materials, Inc. | Barrier formation using novel sputter-deposition method |
| US20090004850A1 (en) | 2001-07-25 | 2009-01-01 | Seshadri Ganguli | Process for forming cobalt and cobalt silicide materials in tungsten contact applications |
| US9051641B2 (en) | 2001-07-25 | 2015-06-09 | Applied Materials, Inc. | Cobalt deposition on barrier surfaces |
| US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
| US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
| JP2003051582A (ja) * | 2001-08-07 | 2003-02-21 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
| US6743643B2 (en) * | 2001-11-29 | 2004-06-01 | Symetrix Corporation | Stacked memory cell having diffusion barriers |
| US6787831B2 (en) | 2002-01-15 | 2004-09-07 | Infineon Technologies Aktiengesellschaft | Barrier stack with improved barrier properties |
| JP2004146772A (ja) * | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4859333B2 (ja) * | 2002-03-25 | 2012-01-25 | セイコーエプソン株式会社 | 電子デバイス用基板の製造方法 |
| JP2004221467A (ja) * | 2003-01-17 | 2004-08-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7095067B2 (en) * | 2003-05-27 | 2006-08-22 | Lucent Technologies Inc. | Oxidation-resistant conducting perovskites |
| JP4663216B2 (ja) * | 2003-06-10 | 2011-04-06 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| DE10341059B4 (de) * | 2003-09-05 | 2007-05-31 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren |
| TWI253392B (en) * | 2004-03-29 | 2006-04-21 | Canon Kk | Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus |
| TWI244205B (en) * | 2004-06-11 | 2005-11-21 | Univ Tsinghua | A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same |
| KR100718267B1 (ko) * | 2005-03-23 | 2007-05-14 | 삼성전자주식회사 | 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| US20070120164A1 (en) * | 2005-10-20 | 2007-05-31 | Canon Kabushiki Kaisha | Film forming method and oxide thin film element |
| JP4433200B2 (ja) * | 2005-12-20 | 2010-03-17 | セイコーエプソン株式会社 | 強誘電体キャパシタおよび半導体装置 |
| KR100713936B1 (ko) * | 2006-04-14 | 2007-05-07 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| KR100823168B1 (ko) * | 2007-01-08 | 2008-04-18 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| JP2011060825A (ja) * | 2009-09-07 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9853325B2 (en) | 2011-06-29 | 2017-12-26 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US11527774B2 (en) | 2011-06-29 | 2022-12-13 | Space Charge, LLC | Electrochemical energy storage devices |
| US11996517B2 (en) | 2011-06-29 | 2024-05-28 | Space Charge, LLC | Electrochemical energy storage devices |
| US10601074B2 (en) | 2011-06-29 | 2020-03-24 | Space Charge, LLC | Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices |
| US8685813B2 (en) * | 2012-02-15 | 2014-04-01 | Cypress Semiconductor Corporation | Method of integrating a charge-trapping gate stack into a CMOS flow |
| EP3762989A4 (en) | 2018-03-07 | 2021-12-15 | Space Charge, LLC | THIN FILM SOLID STATE ENERGY STORAGE DEVICES |
| US11398570B2 (en) | 2019-04-08 | 2022-07-26 | Kepler Computing Inc. | Doped polar layers and semiconductor device incorporating same |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4423087A (en) * | 1981-12-28 | 1983-12-27 | International Business Machines Corporation | Thin film capacitor with a dual bottom electrode structure |
| US4495222A (en) * | 1983-11-07 | 1985-01-22 | Motorola, Inc. | Metallization means and method for high temperature applications |
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| US5146299A (en) * | 1990-03-02 | 1992-09-08 | Westinghouse Electric Corp. | Ferroelectric thin film material, method of deposition, and devices using same |
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US5130275A (en) * | 1990-07-02 | 1992-07-14 | Digital Equipment Corp. | Post fabrication processing of semiconductor chips |
| JP3021800B2 (ja) * | 1990-07-24 | 2000-03-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP3006053B2 (ja) * | 1990-08-07 | 2000-02-07 | セイコーエプソン株式会社 | 半導体装置 |
| JPH04158570A (ja) * | 1990-10-22 | 1992-06-01 | Seiko Epson Corp | 半導体装置の構造及びその製造方法 |
| US5168420A (en) * | 1990-11-20 | 1992-12-01 | Bell Communications Research, Inc. | Ferroelectrics epitaxially grown on superconducting substrates |
| JP3264506B2 (ja) * | 1991-11-18 | 2002-03-11 | ローム株式会社 | 強誘電体不揮発性記憶装置 |
| WO1993011569A1 (en) * | 1991-12-03 | 1993-06-10 | Nippondenso Co., Ltd. | Magnetoresistant element and manufacturing process thereof |
| US5468684A (en) * | 1991-12-13 | 1995-11-21 | Symetrix Corporation | Integrated circuit with layered superlattice material and method of fabricating same |
| US5270298A (en) * | 1992-03-05 | 1993-12-14 | Bell Communications Research, Inc. | Cubic metal oxide thin film epitaxially grown on silicon |
| US5155658A (en) * | 1992-03-05 | 1992-10-13 | Bell Communications Research, Inc. | Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films |
| JPH05283756A (ja) * | 1992-03-31 | 1993-10-29 | Murata Mfg Co Ltd | 強誘電体薄膜素子 |
| JP3351856B2 (ja) * | 1992-04-20 | 2002-12-03 | テキサス インスツルメンツ インコーポレイテツド | 構造体およびコンデンサの製造方法 |
| JP3407204B2 (ja) * | 1992-07-23 | 2003-05-19 | オリンパス光学工業株式会社 | 強誘電体集積回路及びその製造方法 |
| US5248564A (en) * | 1992-12-09 | 1993-09-28 | Bell Communications Research, Inc. | C-axis perovskite thin films grown on silicon dioxide |
| DE69404189T2 (de) * | 1993-03-31 | 1998-01-08 | Texas Instruments Inc | Leicht donatoren-dotierte Elektroden für Materialien mit hoher dielektrischer Konstante |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5440173A (en) * | 1993-09-17 | 1995-08-08 | Radiant Technologies | High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same |
| JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| US5585300A (en) * | 1994-08-01 | 1996-12-17 | Texas Instruments Incorporated | Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| US5479317A (en) * | 1994-10-05 | 1995-12-26 | Bell Communications Research, Inc. | Ferroelectric capacitor heterostructure and method of making same |
| US5519235A (en) * | 1994-11-18 | 1996-05-21 | Bell Communications Research, Inc. | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
| US5593914A (en) * | 1996-03-19 | 1997-01-14 | Radiant Technologies, Inc. | Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces |
| GB9807028D0 (en) * | 1998-04-02 | 1998-06-03 | Technical Fibre Products Limit | Intumescent material |
-
1996
- 1996-06-24 WO PCT/US1996/010780 patent/WO1997001854A1/en not_active Application Discontinuation
- 1996-06-24 CA CA002225681A patent/CA2225681C/en not_active Expired - Fee Related
- 1996-06-24 KR KR1019970710022A patent/KR100292012B1/ko not_active IP Right Cessation
- 1996-06-24 JP JP50450097A patent/JP3373525B2/ja not_active Expired - Fee Related
- 1996-06-24 EP EP96923401A patent/EP0972309A4/en not_active Withdrawn
- 1996-06-28 IL IL11875696A patent/IL118756A/xx not_active IP Right Cessation
- 1996-07-04 TW TW085108097A patent/TW298649B/zh active
-
1997
- 1997-06-10 US US08/896,508 patent/US5838035A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW298649B (ja) | 1997-02-21 |
| US5838035A (en) | 1998-11-17 |
| IL118756A (en) | 2000-11-21 |
| KR19990035743A (ko) | 1999-05-25 |
| CA2225681C (en) | 2001-09-11 |
| KR100292012B1 (ko) | 2001-11-15 |
| EP0972309A1 (en) | 2000-01-19 |
| WO1997001854A1 (en) | 1997-01-16 |
| IL118756A0 (en) | 1996-10-16 |
| CA2225681A1 (en) | 1997-01-16 |
| JPH11502376A (ja) | 1999-02-23 |
| EP0972309A4 (en) | 2000-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373525B2 (ja) | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 | |
| JP3343356B2 (ja) | シリコン上に集積された強誘電体キャパシタ用の電極構造および作成方法 | |
| US6351006B1 (en) | Ferroelectric capacitor with means to prevent deterioration | |
| JP2722061B2 (ja) | 半導体メモリセルのキャパシタ構造およびその形成方法 | |
| US7598095B2 (en) | Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same | |
| EP1229569B1 (en) | Capacitor, semiconductor device comprising the same and method of fabricating thereof | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| US6115281A (en) | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors | |
| US7696549B2 (en) | Bismuth ferrite films and devices grown on silicon | |
| EP0821415A2 (en) | A capacitor and method of manufacture thereof | |
| JPH10223848A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
| US6727156B2 (en) | Semiconductor device including ferroelectric capacitor and method of manufacturing the same | |
| US6144052A (en) | Semiconductor device and its manufacture | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JPH1012832A (ja) | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 | |
| JPH09246490A (ja) | 半導体装置及びその製造方法 | |
| JP3641142B2 (ja) | 強誘電体メモリ | |
| JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JP4421814B2 (ja) | 容量素子の製造方法 | |
| JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| JP3212194B2 (ja) | 半導体装置の製造方法 | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| JP3583638B2 (ja) | 強誘電体キャパシタおよびその製造方法 | |
| US20020047147A1 (en) | Semiconductor device and process for producing the semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |