JP3837712B2 - 強誘電体キャパシタ及びその製造方法 - Google Patents
強誘電体キャパシタ及びその製造方法 Download PDFInfo
- Publication number
- JP3837712B2 JP3837712B2 JP05414096A JP5414096A JP3837712B2 JP 3837712 B2 JP3837712 B2 JP 3837712B2 JP 05414096 A JP05414096 A JP 05414096A JP 5414096 A JP5414096 A JP 5414096A JP 3837712 B2 JP3837712 B2 JP 3837712B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- thin film
- film
- layer
- ferroelectric capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体キャパシタ（特に、チタン酸ジルコン酸鉛（一般にＰＺＴと呼ばれている。）を強誘電体膜として有する半導体メモリセルのキャパシタ）、配線及び半導体装置、並びにこれらの製造方法に関するものである。
【０００２】
【従来の技術】
例えば、ダイナミックＲＡＭのメモリセルのキャパシタを構成する誘電体膜としては、ＳｉＯ2 とＳｉ3 Ｎ4 とＳｉＯ2 とが順次積層された構造のＯＮＯ膜が使われることがある。
【０００３】
しかし、このＯＮＯ膜の実効的な比誘電率は約５程度と小さいため、 256Ｍｂ以降の大容量メモリに適用した場合、面積的な制約下でキャパシタ誘電体膜の膜厚を薄くしたり、面積を拡張するために複雑な形状が要求される等、プロセス的に大きな困難を伴う。
【０００４】
これに対して、ペロブスカイト結晶構造型の強誘電体材料は、比誘電率が数百から数千と極めて大きいことから、将来のダイナミックＲＡＭ用のキャパシタの絶縁膜材料として注目されている。
【０００５】
強誘電体材料のうちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 で示されるＰＺＴ膜を形成するためには、薄膜形成法としてゾル−ゲル法、ＣＶＤ（化学的気相成長法）、スパッタリング法等が採用可能であるが、その中でもゾル−ゲル法による形成が好適である。
【０００６】
ゾル−ゲル法による成膜においては、調製された原料溶液（ゾル−ゲル溶液）の良し悪し、成膜工程とその条件、及び基板の選択が最終的に得られる薄膜の電気的特性を決定することになる。
【０００７】
図22は、従来の強誘電体薄膜材料の有する残留分極特性を応用した不揮発性メモリのうち、16ＫビットＦＲＡＭ（Ferroelectric Random Access Memory）のメモリセルの構造を示す要部の断面図である。
【０００８】
図示のように、ＰＺＴ薄膜キャパシタＣＡＰはワードラインＷＬ上にＳｉＯ2 絶縁膜５を介して形成されている。ＰＺＴ薄膜13は、Ｔｉ薄膜10ＡとＰｔ薄膜11とが順次積層されたＴｉ／Ｐｔ電極12上に形成されており、そして、このＴｉ／Ｐｔ電極12がドライブライン配線を構成している。
【０００９】
図23はメモリセルの断面構造を示したものである。このメモリセルでは、Ｐ- 型シリコン基板１の一主面に、フィールド酸化膜２で区画された素子領域が形成され、ここに、ＭＯＳトランジスタからなるトランスファゲートＴＲとキャパシタＣＡＰとからなるメモリセルＭ−ＣＥＬが隣接して一対設けられている。
【００１０】
トランスファゲートＴＲにおいては、例えばＮ+ 型ソース領域３とＮ+ 型ドレイン領域４が不純物拡散でそれぞれ形成され、これら両領域間には絶縁層５に埋設されたワードラインＷＬが設けられ、ドレイン領域４にはＳｉＯ2 等の絶縁層５、６、７のスルーホール９を介してビットラインＢＬが接続されている。
【００１１】
キャパシタＣＡＰはスタック型と称されるものであって、ワードラインＷＬの上方に積層され、ソース領域３はコンタクトホール15、16を介してＡｌ配線８により上部電極14に接続される。そして、Ｔｉ10Ａ／Ｐｔ11からなる下部電極12上にＰＺＴ強誘電体膜13及び上部電極14が順次積層されてキャパシタＣＡＰを構成している。
【００１２】
キャパシタＣＡＰを構成する強誘電体膜13は、原料溶液を用いてゾル−ゲル法で形成したＰＺＴ、即ちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜からなっている。また、下部電極12は、Ｔｉ層10Ａの上にＰｔ層11を付着したものからなっている。また、強誘電体膜13と接する上部電極14はＰｔ、Ａｕ又はアルミニウム等からなっている。
【００１３】
このメモリセルＭ−ＣＥＬの製造方法を図24〜図32によって説明する。
【００１４】
まず、図24のように、Ｐ- 型シリコン基板１上に選択酸化法によってフィールド酸化膜２を形成した後、熱酸化法によるゲート酸化膜５ａ及び化学的気相成長法によるポリシリコンワードラインＷＬをそれぞれ形成する。更に、フィールド酸化膜２及びワードラインＷＬをマスクにしてＡｓ等のＮ型不純物のドーピング（例えばイオン注入）でＮ+ 型ソース領域３及びドレイン領域４をそれぞれ形成する。
【００１５】
次いで、図25のように全面に化学的気相成長法でＳｉＯ2 絶縁層５を形成する。前記のゲート酸化膜５ａは上記ＳｉＯ2 絶縁層５と一体になる。
【００１６】
次に、ＳｉＯ2 絶縁層５上に、厚さ数10nmのＴｉ薄膜10Ａと厚さ数100nm のＰｔ薄膜11とをこの順にスパッタ法により成膜する。
【００１７】
次に、図26のように、Ｐｔ薄膜11上の全面に亘り、約200nm 厚のＰＺＴ膜13をゾル−ゲル法により積層し、このＰＺＴ膜13の結晶化のために、酸素雰囲気中でペロブスカイト結晶が生成する温度である 600℃以上の温度で加熱処理して焼結（酸化焼結）させる。
【００１８】
次に、図27のように、ＰＺＴ膜13上の全面に亘ってＰｔ薄膜をスパッタ法により積層した後、このＰｔ薄膜をパターニングして上部電極14を形成する。
【００１９】
そして、図28のように、上記の如くにしてＳｉＯ2 絶縁層５上に積層された各膜10Ａ、11、13をパターニングし、上部電極14、ＰＺＴ膜13及び下部電極12（Ｐｔ薄膜11とＴｉ薄膜10Ａ）からなるキャパシタＣＡＰを完成させる。
【００２０】
次に、図29のように、ＳｉＯ2 からなる絶縁層６を化学的気相成長法により全面に堆積させる。
【００２１】
次に、図30のように、堆積させたＳｉＯ2 絶縁層６に対し、ソース領域３上にコンタクトホール15を、上部電極14上に接続孔16をそれぞれエッチングにより形成する。
【００２２】
次に、図31のように、コンタクトホール15においてソース領域３に接続するように、更に接続孔16において上部電極14に接続するように、Ａｌをスパッタで形成し、これをパターニングしてＡｌ配線８を形成する。そして、このＡｌ配線８の形成後に、化学的気相成長法でＳｉＯ2 絶縁層７を全面に形成する。
【００２３】
次に、図32のように、ソース領域４上にエッチングによりコンタクトホール９を形成する。
【００２４】
最後に、コンタクトホール９から絶縁層７の表面上にＡｌを被着してビットラインＢＬを形成し、図23に示したメモリセルを作製する。
【００２５】
ところが、本発明者は、上記のようにして作製される強誘電体キャパシタＣＡＰには、その作製工程について検討した結果、Ｔｉ／Ｐｔ膜に望ましくない現象が起こる場合があることを見出した。
【００２６】
即ち、酸素雰囲気下で 600℃以上の温度でＰＺＴ13を焼結する工程において、Ｔｉ薄膜10Ａ中のＴｉがＰｔ薄膜11中に拡散、またＰｔ薄膜11中の結晶粒界を介してＴｉとＰｔとが激しく相互拡散する。この場合、Ｐｔ薄膜11の結晶粒界は酸素原子の拡散を抑制する作用が全くないため、Ｐｔ薄膜11の結晶粒界中に激しく拡散したＴｉ原子は酸化され、図33に示すように、Ｐｔ層11の表面及び結晶粒界内にＴｉ酸化物ＴｉＯX からなる析出物17（Ｔｉ酸化物は一般に多様な化合物状態をとるため、その酸素比率は特定できない）を形成する。
【００２７】
このように、Ｐｔ薄膜11中に生じたＴｉＯX 析出物17は絶縁性物質であるため、Ｔｉ薄膜10ＡとＰｔ薄膜11とにより構成される下部電極12又はドライブライン配線の電気抵抗が高くなり、これによって時定数が大となり、回路動作速度の低下を招く。そして、ドライブライン配線が微細化し、この配線の幅がＰｔ薄膜の結晶粒の大きさと同じになった場合には、上記したＴｉＯX の析出によって断線が生じる危険性がある。
【００２８】
以上のことから、下部電極12にはＴｉ薄膜を用いないことが望ましいが、これは次に述べる理由から不可能である。
【００２９】
第１の理由として、Ｐｔ薄膜11とＳｉＯ2 絶縁層５とは密着性が極めて弱いが、Ｔｉ薄膜10ＡはＳｉＯ2 層との密着性が良好であるため、Ｐｔ層11の密着不良を補う効果がある。こうしたＴｉ薄膜による密着性の向上は、他の物質によっても可能ではあるが、次の第２の理由からみてＴｉが最も好ましい。
【００３０】
即ち、第２の理由として、ＰＺＴ膜13の形成工程において、Ｐｔ薄膜11の表面に上記したようにして析出形成されるＴｉＯX はＰＺＴ13の結晶化の際の結晶核として作用するので有利であるが、Ｐｔ11単層の膜（Ｔｉ薄膜なし）上にＰＺＴ膜13を形成した場合には、強誘電特性を示すペロブスカイト構造のＰＺＴ薄膜結晶は得られ難いことが判明している。
【００３１】
【発明が解決しようとする課題】
本発明は、上記の事情に鑑みてなされたものであって、必須不可欠なＴｉ等をキャパシタの下部電極に用いて、下地絶縁層との密着性及び強誘電体膜の特性をそれぞれ向上させると同時に、Ｔｉ等の欠点である配線抵抗の増大及び断線の問題を解消した強誘電体キャパシタ及びその製造方法を提供することを目的としている。
【００３２】
【課題を解決するための手段】
本発明者は、例えば、酸素分圧比が極めて低い超真空状態下で単原子層厚程度又はこれと同等のＴｉ薄膜をＳｉＯ2 層上に堆積させることにより、ＳｉＯ2 層の表面が化学的に極めて活性なＴｉ原子によって還元され、Ｐｔとの密着性に優れた表面状態に改質され、かつ、Ｐｔ薄膜中にＴｉＯX が実質的に生成しないことを見出し、本発明に到達したのである。
【００３３】
即ち、本発明は、酸化物絶縁層と、上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、上記第２の金属層上に形成された強誘電体膜と、上記強誘電体膜上に形成された電極層とを有する強誘電体キャパシタであって、上記第１の金属層の厚さが 0.5 〜 1.0nm である強誘電体キャパシタに係わるものである。
【００３４】
また、本発明は、酸化物絶縁層と、上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、上記第２の金属層上に形成された強誘電体膜と、上記強誘電体膜上に形成された電極層とを有する強誘電体キャパシタであって、上記第１の金属層の厚さが、当該第１の金属層を構成する物質の単結晶格子と同等の大きさにほぼ等しい強誘電体キャパシタに係わるものである。
【００３６】
本発明はまた、酸化物絶縁層側の第１の金属層を1×10-9Torr以下の超真空状態下で形成する、上記した強誘電体キャパシタの製造方法をも提供するものである。
【００３７】
【発明の実施の形態】
本発明に基づく強誘電体キャパシタにおいて、上記第１の金属層が、上記酸化物絶縁層に対する還元作用の強い金属からなることが望ましい。
【００３８】
即ち、上記第１の金属層がチタン又はアルミニウムからなり、上記第２の金属層が白金、イリジウム、ルテニウム、パラジウム、銀及び金からなる群より選ばれた少なくとも１種からなるのが望ましい。
【００４０】
また、本発明に基づく強誘電体キャパシタにおいて、強誘電体膜がチタン酸ジルコン酸鉛系であることが望ましい。
【００４３】
また、本発明に基づく強誘電体キャパシタの製造方法において、上記第１の金属層を形成した後、大気に晒すことなしに上記第２の金属層を形成するのが望ましい。
【００４４】
また、本発明に基づく強誘電体キャパシタの製造方法において、上記第１の金属層又は上記第２の金属層を真空蒸着又はスパッタリングによって形成するのが望ましい。
【００４５】
【実施例】
以下、本発明の実施例を説明する。
【００４６】
まず、図１、及び図１のII−II線断面図である図２について、第１の実施例によるＰＺＴ薄膜を有する強誘電体キャパシタＣＡＰと、これを組み込んだ半導体デバイス、例えば不揮発性記憶素子であるダイナミックＲＡＭを概略的に説明する。
【００４７】
このデバイス44においては、先に説明した図22の従来例と基本的構造は同じであり、シリコン基板１上に例えばＮ+ 型ソース領域３とＮ+ 型ドレイン領域４が不純物拡散でそれぞれ形成され、これら両領域間には絶縁層５に埋設されたワードラインＷＬが設けられ、ドレイン領域４にはコンタクトホール９を通ってビットラインＢＬが接続されている。
【００４８】
キャパシタＣＡＰはスタック型と称されるものであって、絶縁層５のワードラインＷＬ上の部分に、下層のＴｉ薄膜10と上層のＰｔ薄膜11とからなる下部電極12（ドライブライン配線）、ＰＺＴ膜13及び上部電極14が順次積層されている。
【００４９】
この例で注目すべきことは、 100nm〜数100nm 厚のＰｔ薄膜11に対し、Ｔｉ薄膜10の厚さを 0.5nm〜1.0nm （例えば 0.5nm程度）と極めて薄くしていることである。Ｔｉの結晶の格子定数は0.47nm（ｃ軸）であるから、この例によるＴｉ薄膜10の厚さはＴｉの単結晶格子又はこれと同等の大きさにほぼ等しい厚さである。
【００５０】
キャパシタＣＡＰはＳｉＯ2 の絶縁層６で覆われており、上部電極14はＡｌ配線８によりコンタクトホール15、16を通ってソース領域３に接続され、この配線を含むキャパシタＣＡＰ上はＳｉＯ2 の絶縁層７により被覆されている。
【００５１】
図５は、１ビット分のメモリセル構造を示しており、２個のＭＯＳトランジスタＴＲと２個のＰＺＴ薄膜キャパシタＣＡＰとで構成されている。上記した図１はこの一方のＭＯＳトランジスタＴＲとＰＺＴ薄膜キャパシタＣＡＰの構造を示すものである。
【００５２】
図３は、図５におけるメモリセルの断面構造（一方のビットラインは省略）を示し、その要部を示した図４の平面図における III−III 線断面図である。
【００５３】
次に、図６、図７によって下部電極12の形成の手順を説明する。
【００５４】
まず、図６に示すように、熱酸化法や化学的気相成長法（ＣＶＤ）等により、基板（図示省略）上に形成されたＳｉＯ2 絶縁層５の上に、Ｔｉ薄膜10を厚さ 0.5nm程度に真空蒸着法（スパッタリング法でもよい。）により成膜する。このとき、例えば蒸着装置の真空度は、ハース（蒸発源収容部）より蒸発したＴｉ原子が装置内の残留酸素によって酸化されないように、１×10-9Torr以下に設定することが重要である。
【００５５】
更に、上記のようにしてＴｉ薄膜10を形成した基板は、大気に曝すことなく、同じ装置により連続して図７のように厚さ 100nmのＰｔ薄膜11を積層する。
【００５６】
このようにして形成したＰｔ薄膜11は、Ｔｉ薄膜10の存在により絶縁層５に対する密着性に優れ、以後の工程における熱処理やパターニング工程においても安定した性質を示す。また、王水等のＰｔ用エッチング液以外の薬品に対しても安定している。特に、Ｔｉ薄膜10は 0.5nmと極薄であるため、次の（１）、（２）に示す顕著な作用効果を奏する。
【００５７】
（１）Ｔｉは酸素との親和力が極めて強いので、Ｔｉ薄膜10は、ＳｉＯ2 絶縁層５との界面においてＳｉＯ2 を還元するため、Ｐｔ−ＳｉＯ2 間は金属同士の接合に近くなってその密着性が良好になる。
【００５８】
（２）この際、Ｔｉ自らは酸化してＴｉＯX となるが、Ｔｉ薄膜10は厚さが 0.5nmと極めて小さく、Ｔｉの量が僅かであるため、ＰＺＴ焼結等の熱処理時にＰｔ薄膜10中にＴｉが拡散する量は実質的になく、ＴｉＯX の析出はＰｔ中に生じない。この結果、Ｐｔ薄膜11（従って下部電極12）の電気抵抗の増大や微細化時の断線が起こることはない。
【００５９】
なお、Ｐｔ層11の表面にＴｉＯX を改めてスパッタすれば、これを核にしてそのＰｔ上に形成されるＰＺＴ薄膜はペロブスカイト結晶構造を示し、その電気的誘電特性も、従来のＴｉ／Ｐｔ膜上に形成したＰＺＴ膜と比べても遜色がない。
【００６０】
即ち、Ｐｔ薄膜11上にＴｉＯ2 ターゲットを用いたＲＦスパッタリング法により膜厚0.01〜10nm（例えば２nm）のＴｉＯX を 0.5〜500nm のクラスタ径で堆積させることにより、酸化チタン（ＴｉＯX ）を核付けしたＰｔ電極11とし、この上にゾル−ゲル法によってＰＺＴ膜13を形成すると、Ｐｔ膜上のＴｉＯX はＰＺＴ結晶化の結晶核として作用するため、このＰＺＴ膜は強誘電特性を示すペロブスカイト構造となる。このＴｉＯX 核付けについては、本出願人が特願平７−４７８６３号として既に提案した。
【００６１】
次に、上記した実施例によるメモリセルＭ−ＣＥＬの製造方法を図８〜図16により説明するが、既述したように本実施例は従来例と基本的な構造及び構成は同じであり、その製造工程もほぼ同様である。従って、本実施例と従来例と特に異なる点を中心に説明する。
【００６２】
まず、図８のように、化学的気相成長法ＣＶＤにより絶縁層５を形成するまでは前述した従来法と異なるところはない。しかし、本実施例においては、この絶縁層５上に１×10-9Torr以下の超真空状態の真空蒸着装置により厚さ 0.5nm程度のＴｉ薄膜10を蒸着し、引続き、大気に曝すことなしに同じ装置内でＴｉ薄膜10の上に数100nm 厚のＰｔ薄膜11を形成する。
【００６３】
このように、単原子層厚程度のＴｉ薄膜を超真空状態下で堆積させることにより、ＳｉＯ2 絶縁層５の表面がＴｉ原子によって還元され、下部電極12のＳｉＯ2 絶縁層５に対する密着性が高められる。
【００６４】
次に、図９のように、ＰＺＴ膜13をゾル−ゲル法により積層する。
【００６５】
即ち、下部電極を含め全面にスピンコート法又はディップコート法によって、ゾル−ゲル原料溶液を塗布した後、所定の温度(100〜300 ℃、例えば 170℃）で例えば３分間加熱し、塗布した溶液の乾燥を行い、乾燥ゲル膜を形成する。
【００６６】
次いで、乾燥を完了した基板を 480℃で処理して非晶質化した。そして、大気中でペロブスカイト結晶が生成する温度(600℃以上、例えば 600℃）で例えば10分間焼結（酸化焼結）し、強誘電体膜（ＰＺＴ）13を全面に形成する。
【００６７】
なお、ＰＺＴ膜13を所定の膜厚（例えば2000Å）に形成するには、必要に応じて上記の塗布工程と乾燥工程と焼結工程とを繰り返し、一度に目的とする塗布厚にするのではなく、乾燥膜を積層して最終膜厚を得ることができる。
【００６８】
このＰＺＴ膜13の形成において、図８の工程でＴｉ薄膜10が超真空状態下で単原子層厚程度の 0.5nm厚に設けられていることにより、ＰＺＴ膜13の焼結工程においても、前記したようにＰｔ薄膜11内にＴｉＯX 析出物は生成しない。即ち、ＰＺＴ膜13の焼結の際に、Ｔｉ薄膜は極めて薄くてそのＴｉ原子数は少ないためにＰｔ薄膜11の結晶粒界を通ってＴｉ原子が拡散することができず、Ｐｔ薄膜11内に既述した如き酸化析出物が実質的に生成しない。そして、Ｔｉ薄膜11によって、下部電極12はＳｉＯ2 絶縁層５に対し十分な接着力を示すようになる。
【００６９】
次に、図10のように、従来と同様の方法によりＰＺＴ膜13上にＰｔによる上部電極14を形成する。
【００７０】
次に、図11のように、従来と同様のフォトリソグラフィ技術によりＰＺＴ膜13、下部電極12をエッチングしてキャパシタＣＡＰを形成する。
【００７１】
次に、図12のように、従来と同様の方法によりＳｉＯ2 絶縁層６を全面に堆積させる。
【００７２】
次に、図13のように、従来と同様の方法により、ソース領域３上にコンタクトホール15を、上部電極14上にコンタクトホール16をそれぞれ形成する。
【００７３】
次に、図14のように、従来と同様の方法により、ソース領域３及び上部電極14に接合するＡｌ配線８を形成後にＳｉＯ2 絶縁層７を全面に形成する。
【００７４】
次に、図15のように、従来と同様の方法によりドレイン領域４上にスルーホール９を形成する。
【００７５】
次に、図16のように、スルーホール９に例えばポリシリコンを充填してビットラインＢＬのコンタクト部分ＢＬ’を形成し、このＢＬ’にビットラインの主配線ＢＬを接続し、図３に示したダイナミックＲＡＭを作製する。
【００７６】
以上のようにして作製した下部電極12は、ＳｉＯ2 絶縁層５に密着するＴｉ薄膜10を従来とは全く異なって 0.5〜1.0nm と極薄としているにも拘らず、ＳｉＯ2 絶縁層５との密着性に優れ、かつ下部電極の抵抗増加が実質的に生じない。このことは、上述したように、従来の下部電極において問題となったＰｔ薄膜11中のＴｉＯX の析出が、本実施例によれば起こらないことによるものである。この事実は次の測定結果から確認されている。
【００７７】
即ち、Ｔｉ薄膜の膜厚を設定する目的で、ＳｉＯ2 層上に厚さの異なるＴｉ薄膜（厚さ 0.5nm、 1.0nm、 2.0nm、 5.0nm）を形成した後、厚さ 100nmのＰｔ薄膜を形成し、酸素雰囲気中で 500℃の温度で１時間の加熱処理を施した後、Ｐｔ薄膜の表面をオージェ電子分光法で観測し、Ｔｉ原子の有無を検出した。
【００７８】
この結果、Ｔｉ薄膜の膜厚が 0.5nm（Ｔｉの格子定数は0.47nm）の場合でも、Ｐｔ薄膜表面でＴｉ原子の表面析出が観測された。つまり、Ｔｉ薄膜の膜厚は、Ｐｔ薄膜とＳｉＯ2 層との密着強度が得られるＴｉ薄膜の最小限の厚さは、 0.5nmであると言える。そして、図17に示す表面オージェ分析結果に見られる20nmのＳｉＯ2 上に 0.5nmのＴｉ薄膜、更にその上に 100nmのＰｔ膜で構成される本実施例の電極構造は、Ｐｔ薄膜内にＴｉＯX の析出物が生成せず、しかもＰｔ薄膜の絶縁層への密着性を高める効果を奏している。
【００７９】
このＴｉ薄膜は、Ｔｉ単結晶格子の厚さ（即ちｃ軸の格子定数に近い 0.5nm）程度が、上述したＴｉＯX のＰｔ膜中の析出を防止する上で好ましいのであるが、この厚さは 1.0nmまで許容される。
【００８０】
以上、説明したように、ＳｉＯ2 層に対して接着性の悪いＰｔ薄膜の接着性を高めるために下部電極の下地層として必要なＴｉ薄膜は、従来のように数10nmの膜厚では厚すぎて、Ｐｔ薄膜内にＴｉの酸化物が析出し、これが電気抵抗上昇の要因となる。これに対し、本実施例によれば、ＳｉＯ2 層上に単原子厚程度(0.5nm）又はこれと同等のＴｉ薄膜を酸素分圧比が極めて低い超真空状態下で堆積させ、更にこれを大気に曝すことなくこの上にＰｔ薄膜を形成させることにより、Ｐｔ薄膜内にＴｉ酸化物が析出せず、しかもＳｉＯ2 層に対するＰｔ薄膜の密着性を確保する効果は顕著である。
【００８１】
なお、ＰＺＴ膜13の形成前に、Ｐｔ膜11上に核としてＴｉＯX をスパッタ法等で堆積させておくと、このＴｉＯX で核付けしたＰｔ上に形成したＰＺＴ薄膜の漏れ電流値は印加電圧に依存せず、ほぼ一定であることが分かる。また、得られたＰＺＴ膜について、残留分極密度及び抗電界値は十分であった。
【００８２】
この場合、Ｐｔ上のＴｉＯX 核の粒径は通常 0.5〜500nm であり、５〜200nm が望ましいが、ＴｉＯX の粒径があまり小さくても大きくても、核付けの効果に乏しくなる。また、ＴｉＯX の膜厚は通常0.01〜10nmであり、 0.5〜５nmがよく、 1.5〜2.5nm が更によいが、あまり膜厚が薄すぎると核付けの効果に乏しく、厚すぎるとＴｉが膜中で凝集（偏析）して不均一な膜となり易い。
【００８３】
上記した第1の実施例における強誘電体キャパシタＣＡＰの下部電極 12 の構造は、図22に示した従来の半導体基板上の配線、たとえばビットラインＢＬにも適用することができる。図18〜図20は、下部電極12の薄膜構造と同じ薄膜構造をビットラインＢＬ（具体的には、コンタクト部ＢＬａ以外の配線部分ＢＬｂ）に適用した構成例を示すものである。
【００８４】
即ち、この構成例においては、上述した第1の実施例における下部電極12の薄膜形成におけると同じ要領で、図18に示すように、ＳｉＯ2絶縁層7上に超真空状態下で厚さ0.5nm〜1.0nm、例えば0.5nm程度のＴｉ薄膜18を形成する。
【００８５】
次に、図19のように、Ｔｉ薄膜18上に100nm厚若しくはそれ以上のＰｔ薄膜19を積層してから、両薄膜18、19をパターニングしてビットラインを形成する。この配線により、Ｔｉ薄膜 18 とＰｔ薄膜 19 とで構成される図 20 のビットラインＢＬにおいても、前記第１の実施例の下部電極12／ＰＺＴ層13におけると同様の良好な導電性が得られる。
【００８６】
この例によれば、ビットラインの下層にＴｉ薄膜18を用いたので、ビットラインＢＬにおいて十分な導電性、即ち動作速度が得られる。
【００８７】
図 18 〜図 20 に示す構成例の場合、配線の形成時に或いはその後の工程において加熱を伴うことがあるため、下層のＴｉ膜が本発明に基づいて0.5〜1.0nmと極薄にしていることによって、絶縁層に対する接着力が十分になる上に、上層でのＴｉＯxの析出がなく、その導電性を十分に保持することができる。
【００８８】
図21は、ダイナミックＲＡＭの要部の断面図であって、キャパシタＣＡＰ及びビットラインに上記した本発明に基づく構造を適用した場合の構成例である。
【００８９】
図示の如く、この構成例は図1で説明した第1の実施例によるメモリセルにおいて、コンタクトホール9の領域にはポリシリコンを用いてビットラインＢＬのコンタクト部分ＢＬａを設け、更に、ビットライン主部ＢＬｂには0.5nm厚のＴｉ薄膜18と、この上に100nm厚又はそれ以上のＰｔ薄膜19とを積層してビットラインＢＬを形成している。
【００９０】
この構成例によれば、上記第 1 の実施例におけるキャパシタＣＡＰの下部電極だけでなく、ビットライン主部ＢＬａにおいても薄膜18によるＳｉＯ2絶縁層7表面の還元作用と共に、以後の熱処理やパターニング工程における加熱によっても、Ｐｔ薄膜19内でのＴｉ酸化物の析出現象が起こらず、下部電極12におけると同様の導電性が確保される（これは、図 18 〜図 20 の構成例でも同様）。
【００９１】
この構成例においても、上記の第1の実施例及び図 18 〜図 20 の構成例と同様の効果が得られ、下部電極12における良好な導電性に加えて、ビットラインＢＬにおいても良好な導電性が得られるという二つのメリットが実現される。
【００９２】
以上、本発明の実施例について説明したが、本発明の技術思想に基づいて種々の変形を上記実施例に加えることができる。
【００９３】
例えば、上述の例で使用した下層材料としてはＴｉに代えて、ＳｉＯ2絶縁層とＰｔ層との間に同じく還元作用が極めて強いアルミニウム（Ａｌ）（格子定数0.405nm）を用いても同等の効果が期待できる。この効果はＳｉＯ2以外の酸化物絶縁層に対しても有効である。
【００９４】
更に、Ｐｔ同様に耐酸化性に優れたＩｒ、Ｒｕ、Ｐｄ、Ａｇ、Ａｕ等はＳｉＯ2 層との密着性が極めて悪く、これらを材料とする電極や配線を形成する場合にも、その下層としてＴｉ及びＡｌが適用可能である。
【００９５】
上記の実施例は、スタック型の強誘電体キャパシタに本発明を適用したものであるが、本発明は、トレンチ型の強誘電体キャパシタにも同様に適用できる。
【００９６】
また、本発明に基づくキャパシタは、ワードラインＷＬ上にキャパシタが配置されているので、集積度の向上に有利ではあるが、これに限らず、Ｎ+ 型領域３上にキャパシタが配置されているタイプにも適用できる。
【００９７】
キャパシタ及び配線を形成するための材料も様々に変えてよい。例えば、強誘電体薄膜は、ＰＺＴ以外の例えばナイトライドを材料として使用することもできる。
【００９９】
本発明は、上述した如く、酸化物絶縁層上に設けられた導電層が上層（第２の金属層）と前記酸化物絶縁層側の下層（第１の金属層）とを有し、この下層の構成材料が前記酸化物絶縁層を還元する作用を有し、かつ0.5〜1.0nmの厚みに形成されているので、この下層を構成する材料が酸化物絶縁層を還元して酸化物絶縁層との接着性を高めると共に、前記下層を構成する材料の酸化物が前記上層内に生成することが防止され、この酸化物による前記上層の電気抵抗の増大や微細化時の断線が実質的に起こらず、良好な導電性を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２】図１のII−II線断面図である。
【図３】一対のメモリセルを組み込んだ同ダイナミックＲＡＭの要部を示す拡大断面図（図４の III−III 線断面図）である。
【図４】同ダイナミックＲＡＭの要部平面図である。
【図５】同メモリセルの１ビット分の等価回路図である。
【図６】同強誘電体キャパシタの下部電極の成膜における第１工程を示す要部の拡大断面図である。
【図７】同下部電極の成膜における第２工程を示す要部の拡大断面図である。
【図８】同強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの製造方法の一工程段階を示す拡大断面図である。
【図９】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１０】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１１】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１２】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１３】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１４】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１５】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１６】同メモリセルの製造方法の更に他の一工程段階を示す拡大断面図である。
【図１７】同メモリセルにおける下部電極（Ｓｉ／ＳｉＯ2(200nm)／Ｔｉ(0.5nm）Ｐｔ(100nm）の構造）の表面分析オージェ信号分析グラフである。
【図１８】本発明の第２の実施例による配線の成膜の第１工程を示す要部の拡大断面図である。
【図１９】同配線の成膜の第２工程を示す要部の拡大断面図である。
【図２０】同配線をビットラインとして組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２１】本発明の第３の実施例による強誘電体キャパシタ及び配線を組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２２】従来のダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２３】同メモリセルの要部を示す拡大断面図である。
【図２４】同強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの製造方法の一工程段階を示す拡大断面図である。
【図２５】同メモリセルの製造方法の一工程段階を示す拡大断面図である。
【図２６】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２７】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２８】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２９】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３０】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３１】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３２】同メモリセルの製造方法の更に他の一工程段階を示す拡大断面図である。
【図３３】同メモリセルの強誘電体キャパシタの下部電極におけるＴｉ酸化物の析出現象を説明する概略拡大断面図である。
【符号の説明】
１・・・シリコン基板（ウエハ）
３・・・Ｎ+ 型ソース領域
４・・・Ｎ+ 型ドレイン領域
５、６、７・・・ＳｉＯ2 絶縁層
８・・・Ａｌ配線
９、15、16・・・コンタクトホール
10、18・・・Ｔｉ層
11、19・・・Ｐｔ層
12・・・Ｔｉ／Ｐｔ下部電極
13・・・ＰＺＴ層
14・・・上部電極
17・・・ＴｉＯX 析出物
ＢＬ・・・ビットライン
ＢＬａ・・・ビットラインコンタクト部
ＢＬｂ・・・ビットライン主部
ＷＬ・・・ワードライン（ゲート電極）
ＣＡＰ・・・強誘電体キャパシタ
ＴＲ・・・トランスファゲート
Ｍ−ＣＥＬ・・・メモリセル
【発明の属する技術分野】
本発明は、強誘電体キャパシタ（特に、チタン酸ジルコン酸鉛（一般にＰＺＴと呼ばれている。）を強誘電体膜として有する半導体メモリセルのキャパシタ）、配線及び半導体装置、並びにこれらの製造方法に関するものである。
【０００２】
【従来の技術】
例えば、ダイナミックＲＡＭのメモリセルのキャパシタを構成する誘電体膜としては、ＳｉＯ2 とＳｉ3 Ｎ4 とＳｉＯ2 とが順次積層された構造のＯＮＯ膜が使われることがある。
【０００３】
しかし、このＯＮＯ膜の実効的な比誘電率は約５程度と小さいため、 256Ｍｂ以降の大容量メモリに適用した場合、面積的な制約下でキャパシタ誘電体膜の膜厚を薄くしたり、面積を拡張するために複雑な形状が要求される等、プロセス的に大きな困難を伴う。
【０００４】
これに対して、ペロブスカイト結晶構造型の強誘電体材料は、比誘電率が数百から数千と極めて大きいことから、将来のダイナミックＲＡＭ用のキャパシタの絶縁膜材料として注目されている。
【０００５】
強誘電体材料のうちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 で示されるＰＺＴ膜を形成するためには、薄膜形成法としてゾル−ゲル法、ＣＶＤ（化学的気相成長法）、スパッタリング法等が採用可能であるが、その中でもゾル−ゲル法による形成が好適である。
【０００６】
ゾル−ゲル法による成膜においては、調製された原料溶液（ゾル−ゲル溶液）の良し悪し、成膜工程とその条件、及び基板の選択が最終的に得られる薄膜の電気的特性を決定することになる。
【０００７】
図22は、従来の強誘電体薄膜材料の有する残留分極特性を応用した不揮発性メモリのうち、16ＫビットＦＲＡＭ（Ferroelectric Random Access Memory）のメモリセルの構造を示す要部の断面図である。
【０００８】
図示のように、ＰＺＴ薄膜キャパシタＣＡＰはワードラインＷＬ上にＳｉＯ2 絶縁膜５を介して形成されている。ＰＺＴ薄膜13は、Ｔｉ薄膜10ＡとＰｔ薄膜11とが順次積層されたＴｉ／Ｐｔ電極12上に形成されており、そして、このＴｉ／Ｐｔ電極12がドライブライン配線を構成している。
【０００９】
図23はメモリセルの断面構造を示したものである。このメモリセルでは、Ｐ- 型シリコン基板１の一主面に、フィールド酸化膜２で区画された素子領域が形成され、ここに、ＭＯＳトランジスタからなるトランスファゲートＴＲとキャパシタＣＡＰとからなるメモリセルＭ−ＣＥＬが隣接して一対設けられている。
【００１０】
トランスファゲートＴＲにおいては、例えばＮ+ 型ソース領域３とＮ+ 型ドレイン領域４が不純物拡散でそれぞれ形成され、これら両領域間には絶縁層５に埋設されたワードラインＷＬが設けられ、ドレイン領域４にはＳｉＯ2 等の絶縁層５、６、７のスルーホール９を介してビットラインＢＬが接続されている。
【００１１】
キャパシタＣＡＰはスタック型と称されるものであって、ワードラインＷＬの上方に積層され、ソース領域３はコンタクトホール15、16を介してＡｌ配線８により上部電極14に接続される。そして、Ｔｉ10Ａ／Ｐｔ11からなる下部電極12上にＰＺＴ強誘電体膜13及び上部電極14が順次積層されてキャパシタＣＡＰを構成している。
【００１２】
キャパシタＣＡＰを構成する強誘電体膜13は、原料溶液を用いてゾル−ゲル法で形成したＰＺＴ、即ちＰｂ（Ｚｒ，Ｔｉ）Ｏ3 膜からなっている。また、下部電極12は、Ｔｉ層10Ａの上にＰｔ層11を付着したものからなっている。また、強誘電体膜13と接する上部電極14はＰｔ、Ａｕ又はアルミニウム等からなっている。
【００１３】
このメモリセルＭ−ＣＥＬの製造方法を図24〜図32によって説明する。
【００１４】
まず、図24のように、Ｐ- 型シリコン基板１上に選択酸化法によってフィールド酸化膜２を形成した後、熱酸化法によるゲート酸化膜５ａ及び化学的気相成長法によるポリシリコンワードラインＷＬをそれぞれ形成する。更に、フィールド酸化膜２及びワードラインＷＬをマスクにしてＡｓ等のＮ型不純物のドーピング（例えばイオン注入）でＮ+ 型ソース領域３及びドレイン領域４をそれぞれ形成する。
【００１５】
次いで、図25のように全面に化学的気相成長法でＳｉＯ2 絶縁層５を形成する。前記のゲート酸化膜５ａは上記ＳｉＯ2 絶縁層５と一体になる。
【００１６】
次に、ＳｉＯ2 絶縁層５上に、厚さ数10nmのＴｉ薄膜10Ａと厚さ数100nm のＰｔ薄膜11とをこの順にスパッタ法により成膜する。
【００１７】
次に、図26のように、Ｐｔ薄膜11上の全面に亘り、約200nm 厚のＰＺＴ膜13をゾル−ゲル法により積層し、このＰＺＴ膜13の結晶化のために、酸素雰囲気中でペロブスカイト結晶が生成する温度である 600℃以上の温度で加熱処理して焼結（酸化焼結）させる。
【００１８】
次に、図27のように、ＰＺＴ膜13上の全面に亘ってＰｔ薄膜をスパッタ法により積層した後、このＰｔ薄膜をパターニングして上部電極14を形成する。
【００１９】
そして、図28のように、上記の如くにしてＳｉＯ2 絶縁層５上に積層された各膜10Ａ、11、13をパターニングし、上部電極14、ＰＺＴ膜13及び下部電極12（Ｐｔ薄膜11とＴｉ薄膜10Ａ）からなるキャパシタＣＡＰを完成させる。
【００２０】
次に、図29のように、ＳｉＯ2 からなる絶縁層６を化学的気相成長法により全面に堆積させる。
【００２１】
次に、図30のように、堆積させたＳｉＯ2 絶縁層６に対し、ソース領域３上にコンタクトホール15を、上部電極14上に接続孔16をそれぞれエッチングにより形成する。
【００２２】
次に、図31のように、コンタクトホール15においてソース領域３に接続するように、更に接続孔16において上部電極14に接続するように、Ａｌをスパッタで形成し、これをパターニングしてＡｌ配線８を形成する。そして、このＡｌ配線８の形成後に、化学的気相成長法でＳｉＯ2 絶縁層７を全面に形成する。
【００２３】
次に、図32のように、ソース領域４上にエッチングによりコンタクトホール９を形成する。
【００２４】
最後に、コンタクトホール９から絶縁層７の表面上にＡｌを被着してビットラインＢＬを形成し、図23に示したメモリセルを作製する。
【００２５】
ところが、本発明者は、上記のようにして作製される強誘電体キャパシタＣＡＰには、その作製工程について検討した結果、Ｔｉ／Ｐｔ膜に望ましくない現象が起こる場合があることを見出した。
【００２６】
即ち、酸素雰囲気下で 600℃以上の温度でＰＺＴ13を焼結する工程において、Ｔｉ薄膜10Ａ中のＴｉがＰｔ薄膜11中に拡散、またＰｔ薄膜11中の結晶粒界を介してＴｉとＰｔとが激しく相互拡散する。この場合、Ｐｔ薄膜11の結晶粒界は酸素原子の拡散を抑制する作用が全くないため、Ｐｔ薄膜11の結晶粒界中に激しく拡散したＴｉ原子は酸化され、図33に示すように、Ｐｔ層11の表面及び結晶粒界内にＴｉ酸化物ＴｉＯX からなる析出物17（Ｔｉ酸化物は一般に多様な化合物状態をとるため、その酸素比率は特定できない）を形成する。
【００２７】
このように、Ｐｔ薄膜11中に生じたＴｉＯX 析出物17は絶縁性物質であるため、Ｔｉ薄膜10ＡとＰｔ薄膜11とにより構成される下部電極12又はドライブライン配線の電気抵抗が高くなり、これによって時定数が大となり、回路動作速度の低下を招く。そして、ドライブライン配線が微細化し、この配線の幅がＰｔ薄膜の結晶粒の大きさと同じになった場合には、上記したＴｉＯX の析出によって断線が生じる危険性がある。
【００２８】
以上のことから、下部電極12にはＴｉ薄膜を用いないことが望ましいが、これは次に述べる理由から不可能である。
【００２９】
第１の理由として、Ｐｔ薄膜11とＳｉＯ2 絶縁層５とは密着性が極めて弱いが、Ｔｉ薄膜10ＡはＳｉＯ2 層との密着性が良好であるため、Ｐｔ層11の密着不良を補う効果がある。こうしたＴｉ薄膜による密着性の向上は、他の物質によっても可能ではあるが、次の第２の理由からみてＴｉが最も好ましい。
【００３０】
即ち、第２の理由として、ＰＺＴ膜13の形成工程において、Ｐｔ薄膜11の表面に上記したようにして析出形成されるＴｉＯX はＰＺＴ13の結晶化の際の結晶核として作用するので有利であるが、Ｐｔ11単層の膜（Ｔｉ薄膜なし）上にＰＺＴ膜13を形成した場合には、強誘電特性を示すペロブスカイト構造のＰＺＴ薄膜結晶は得られ難いことが判明している。
【００３１】
【発明が解決しようとする課題】
本発明は、上記の事情に鑑みてなされたものであって、必須不可欠なＴｉ等をキャパシタの下部電極に用いて、下地絶縁層との密着性及び強誘電体膜の特性をそれぞれ向上させると同時に、Ｔｉ等の欠点である配線抵抗の増大及び断線の問題を解消した強誘電体キャパシタ及びその製造方法を提供することを目的としている。
【００３２】
【課題を解決するための手段】
本発明者は、例えば、酸素分圧比が極めて低い超真空状態下で単原子層厚程度又はこれと同等のＴｉ薄膜をＳｉＯ2 層上に堆積させることにより、ＳｉＯ2 層の表面が化学的に極めて活性なＴｉ原子によって還元され、Ｐｔとの密着性に優れた表面状態に改質され、かつ、Ｐｔ薄膜中にＴｉＯX が実質的に生成しないことを見出し、本発明に到達したのである。
【００３３】
即ち、本発明は、酸化物絶縁層と、上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、上記第２の金属層上に形成された強誘電体膜と、上記強誘電体膜上に形成された電極層とを有する強誘電体キャパシタであって、上記第１の金属層の厚さが 0.5 〜 1.0nm である強誘電体キャパシタに係わるものである。
【００３４】
また、本発明は、酸化物絶縁層と、上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、上記第２の金属層上に形成された強誘電体膜と、上記強誘電体膜上に形成された電極層とを有する強誘電体キャパシタであって、上記第１の金属層の厚さが、当該第１の金属層を構成する物質の単結晶格子と同等の大きさにほぼ等しい強誘電体キャパシタに係わるものである。
【００３６】
本発明はまた、酸化物絶縁層側の第１の金属層を1×10-9Torr以下の超真空状態下で形成する、上記した強誘電体キャパシタの製造方法をも提供するものである。
【００３７】
【発明の実施の形態】
本発明に基づく強誘電体キャパシタにおいて、上記第１の金属層が、上記酸化物絶縁層に対する還元作用の強い金属からなることが望ましい。
【００３８】
即ち、上記第１の金属層がチタン又はアルミニウムからなり、上記第２の金属層が白金、イリジウム、ルテニウム、パラジウム、銀及び金からなる群より選ばれた少なくとも１種からなるのが望ましい。
【００４０】
また、本発明に基づく強誘電体キャパシタにおいて、強誘電体膜がチタン酸ジルコン酸鉛系であることが望ましい。
【００４３】
また、本発明に基づく強誘電体キャパシタの製造方法において、上記第１の金属層を形成した後、大気に晒すことなしに上記第２の金属層を形成するのが望ましい。
【００４４】
また、本発明に基づく強誘電体キャパシタの製造方法において、上記第１の金属層又は上記第２の金属層を真空蒸着又はスパッタリングによって形成するのが望ましい。
【００４５】
【実施例】
以下、本発明の実施例を説明する。
【００４６】
まず、図１、及び図１のII−II線断面図である図２について、第１の実施例によるＰＺＴ薄膜を有する強誘電体キャパシタＣＡＰと、これを組み込んだ半導体デバイス、例えば不揮発性記憶素子であるダイナミックＲＡＭを概略的に説明する。
【００４７】
このデバイス44においては、先に説明した図22の従来例と基本的構造は同じであり、シリコン基板１上に例えばＮ+ 型ソース領域３とＮ+ 型ドレイン領域４が不純物拡散でそれぞれ形成され、これら両領域間には絶縁層５に埋設されたワードラインＷＬが設けられ、ドレイン領域４にはコンタクトホール９を通ってビットラインＢＬが接続されている。
【００４８】
キャパシタＣＡＰはスタック型と称されるものであって、絶縁層５のワードラインＷＬ上の部分に、下層のＴｉ薄膜10と上層のＰｔ薄膜11とからなる下部電極12（ドライブライン配線）、ＰＺＴ膜13及び上部電極14が順次積層されている。
【００４９】
この例で注目すべきことは、 100nm〜数100nm 厚のＰｔ薄膜11に対し、Ｔｉ薄膜10の厚さを 0.5nm〜1.0nm （例えば 0.5nm程度）と極めて薄くしていることである。Ｔｉの結晶の格子定数は0.47nm（ｃ軸）であるから、この例によるＴｉ薄膜10の厚さはＴｉの単結晶格子又はこれと同等の大きさにほぼ等しい厚さである。
【００５０】
キャパシタＣＡＰはＳｉＯ2 の絶縁層６で覆われており、上部電極14はＡｌ配線８によりコンタクトホール15、16を通ってソース領域３に接続され、この配線を含むキャパシタＣＡＰ上はＳｉＯ2 の絶縁層７により被覆されている。
【００５１】
図５は、１ビット分のメモリセル構造を示しており、２個のＭＯＳトランジスタＴＲと２個のＰＺＴ薄膜キャパシタＣＡＰとで構成されている。上記した図１はこの一方のＭＯＳトランジスタＴＲとＰＺＴ薄膜キャパシタＣＡＰの構造を示すものである。
【００５２】
図３は、図５におけるメモリセルの断面構造（一方のビットラインは省略）を示し、その要部を示した図４の平面図における III−III 線断面図である。
【００５３】
次に、図６、図７によって下部電極12の形成の手順を説明する。
【００５４】
まず、図６に示すように、熱酸化法や化学的気相成長法（ＣＶＤ）等により、基板（図示省略）上に形成されたＳｉＯ2 絶縁層５の上に、Ｔｉ薄膜10を厚さ 0.5nm程度に真空蒸着法（スパッタリング法でもよい。）により成膜する。このとき、例えば蒸着装置の真空度は、ハース（蒸発源収容部）より蒸発したＴｉ原子が装置内の残留酸素によって酸化されないように、１×10-9Torr以下に設定することが重要である。
【００５５】
更に、上記のようにしてＴｉ薄膜10を形成した基板は、大気に曝すことなく、同じ装置により連続して図７のように厚さ 100nmのＰｔ薄膜11を積層する。
【００５６】
このようにして形成したＰｔ薄膜11は、Ｔｉ薄膜10の存在により絶縁層５に対する密着性に優れ、以後の工程における熱処理やパターニング工程においても安定した性質を示す。また、王水等のＰｔ用エッチング液以外の薬品に対しても安定している。特に、Ｔｉ薄膜10は 0.5nmと極薄であるため、次の（１）、（２）に示す顕著な作用効果を奏する。
【００５７】
（１）Ｔｉは酸素との親和力が極めて強いので、Ｔｉ薄膜10は、ＳｉＯ2 絶縁層５との界面においてＳｉＯ2 を還元するため、Ｐｔ−ＳｉＯ2 間は金属同士の接合に近くなってその密着性が良好になる。
【００５８】
（２）この際、Ｔｉ自らは酸化してＴｉＯX となるが、Ｔｉ薄膜10は厚さが 0.5nmと極めて小さく、Ｔｉの量が僅かであるため、ＰＺＴ焼結等の熱処理時にＰｔ薄膜10中にＴｉが拡散する量は実質的になく、ＴｉＯX の析出はＰｔ中に生じない。この結果、Ｐｔ薄膜11（従って下部電極12）の電気抵抗の増大や微細化時の断線が起こることはない。
【００５９】
なお、Ｐｔ層11の表面にＴｉＯX を改めてスパッタすれば、これを核にしてそのＰｔ上に形成されるＰＺＴ薄膜はペロブスカイト結晶構造を示し、その電気的誘電特性も、従来のＴｉ／Ｐｔ膜上に形成したＰＺＴ膜と比べても遜色がない。
【００６０】
即ち、Ｐｔ薄膜11上にＴｉＯ2 ターゲットを用いたＲＦスパッタリング法により膜厚0.01〜10nm（例えば２nm）のＴｉＯX を 0.5〜500nm のクラスタ径で堆積させることにより、酸化チタン（ＴｉＯX ）を核付けしたＰｔ電極11とし、この上にゾル−ゲル法によってＰＺＴ膜13を形成すると、Ｐｔ膜上のＴｉＯX はＰＺＴ結晶化の結晶核として作用するため、このＰＺＴ膜は強誘電特性を示すペロブスカイト構造となる。このＴｉＯX 核付けについては、本出願人が特願平７−４７８６３号として既に提案した。
【００６１】
次に、上記した実施例によるメモリセルＭ−ＣＥＬの製造方法を図８〜図16により説明するが、既述したように本実施例は従来例と基本的な構造及び構成は同じであり、その製造工程もほぼ同様である。従って、本実施例と従来例と特に異なる点を中心に説明する。
【００６２】
まず、図８のように、化学的気相成長法ＣＶＤにより絶縁層５を形成するまでは前述した従来法と異なるところはない。しかし、本実施例においては、この絶縁層５上に１×10-9Torr以下の超真空状態の真空蒸着装置により厚さ 0.5nm程度のＴｉ薄膜10を蒸着し、引続き、大気に曝すことなしに同じ装置内でＴｉ薄膜10の上に数100nm 厚のＰｔ薄膜11を形成する。
【００６３】
このように、単原子層厚程度のＴｉ薄膜を超真空状態下で堆積させることにより、ＳｉＯ2 絶縁層５の表面がＴｉ原子によって還元され、下部電極12のＳｉＯ2 絶縁層５に対する密着性が高められる。
【００６４】
次に、図９のように、ＰＺＴ膜13をゾル−ゲル法により積層する。
【００６５】
即ち、下部電極を含め全面にスピンコート法又はディップコート法によって、ゾル−ゲル原料溶液を塗布した後、所定の温度(100〜300 ℃、例えば 170℃）で例えば３分間加熱し、塗布した溶液の乾燥を行い、乾燥ゲル膜を形成する。
【００６６】
次いで、乾燥を完了した基板を 480℃で処理して非晶質化した。そして、大気中でペロブスカイト結晶が生成する温度(600℃以上、例えば 600℃）で例えば10分間焼結（酸化焼結）し、強誘電体膜（ＰＺＴ）13を全面に形成する。
【００６７】
なお、ＰＺＴ膜13を所定の膜厚（例えば2000Å）に形成するには、必要に応じて上記の塗布工程と乾燥工程と焼結工程とを繰り返し、一度に目的とする塗布厚にするのではなく、乾燥膜を積層して最終膜厚を得ることができる。
【００６８】
このＰＺＴ膜13の形成において、図８の工程でＴｉ薄膜10が超真空状態下で単原子層厚程度の 0.5nm厚に設けられていることにより、ＰＺＴ膜13の焼結工程においても、前記したようにＰｔ薄膜11内にＴｉＯX 析出物は生成しない。即ち、ＰＺＴ膜13の焼結の際に、Ｔｉ薄膜は極めて薄くてそのＴｉ原子数は少ないためにＰｔ薄膜11の結晶粒界を通ってＴｉ原子が拡散することができず、Ｐｔ薄膜11内に既述した如き酸化析出物が実質的に生成しない。そして、Ｔｉ薄膜11によって、下部電極12はＳｉＯ2 絶縁層５に対し十分な接着力を示すようになる。
【００６９】
次に、図10のように、従来と同様の方法によりＰＺＴ膜13上にＰｔによる上部電極14を形成する。
【００７０】
次に、図11のように、従来と同様のフォトリソグラフィ技術によりＰＺＴ膜13、下部電極12をエッチングしてキャパシタＣＡＰを形成する。
【００７１】
次に、図12のように、従来と同様の方法によりＳｉＯ2 絶縁層６を全面に堆積させる。
【００７２】
次に、図13のように、従来と同様の方法により、ソース領域３上にコンタクトホール15を、上部電極14上にコンタクトホール16をそれぞれ形成する。
【００７３】
次に、図14のように、従来と同様の方法により、ソース領域３及び上部電極14に接合するＡｌ配線８を形成後にＳｉＯ2 絶縁層７を全面に形成する。
【００７４】
次に、図15のように、従来と同様の方法によりドレイン領域４上にスルーホール９を形成する。
【００７５】
次に、図16のように、スルーホール９に例えばポリシリコンを充填してビットラインＢＬのコンタクト部分ＢＬ’を形成し、このＢＬ’にビットラインの主配線ＢＬを接続し、図３に示したダイナミックＲＡＭを作製する。
【００７６】
以上のようにして作製した下部電極12は、ＳｉＯ2 絶縁層５に密着するＴｉ薄膜10を従来とは全く異なって 0.5〜1.0nm と極薄としているにも拘らず、ＳｉＯ2 絶縁層５との密着性に優れ、かつ下部電極の抵抗増加が実質的に生じない。このことは、上述したように、従来の下部電極において問題となったＰｔ薄膜11中のＴｉＯX の析出が、本実施例によれば起こらないことによるものである。この事実は次の測定結果から確認されている。
【００７７】
即ち、Ｔｉ薄膜の膜厚を設定する目的で、ＳｉＯ2 層上に厚さの異なるＴｉ薄膜（厚さ 0.5nm、 1.0nm、 2.0nm、 5.0nm）を形成した後、厚さ 100nmのＰｔ薄膜を形成し、酸素雰囲気中で 500℃の温度で１時間の加熱処理を施した後、Ｐｔ薄膜の表面をオージェ電子分光法で観測し、Ｔｉ原子の有無を検出した。
【００７８】
この結果、Ｔｉ薄膜の膜厚が 0.5nm（Ｔｉの格子定数は0.47nm）の場合でも、Ｐｔ薄膜表面でＴｉ原子の表面析出が観測された。つまり、Ｔｉ薄膜の膜厚は、Ｐｔ薄膜とＳｉＯ2 層との密着強度が得られるＴｉ薄膜の最小限の厚さは、 0.5nmであると言える。そして、図17に示す表面オージェ分析結果に見られる20nmのＳｉＯ2 上に 0.5nmのＴｉ薄膜、更にその上に 100nmのＰｔ膜で構成される本実施例の電極構造は、Ｐｔ薄膜内にＴｉＯX の析出物が生成せず、しかもＰｔ薄膜の絶縁層への密着性を高める効果を奏している。
【００７９】
このＴｉ薄膜は、Ｔｉ単結晶格子の厚さ（即ちｃ軸の格子定数に近い 0.5nm）程度が、上述したＴｉＯX のＰｔ膜中の析出を防止する上で好ましいのであるが、この厚さは 1.0nmまで許容される。
【００８０】
以上、説明したように、ＳｉＯ2 層に対して接着性の悪いＰｔ薄膜の接着性を高めるために下部電極の下地層として必要なＴｉ薄膜は、従来のように数10nmの膜厚では厚すぎて、Ｐｔ薄膜内にＴｉの酸化物が析出し、これが電気抵抗上昇の要因となる。これに対し、本実施例によれば、ＳｉＯ2 層上に単原子厚程度(0.5nm）又はこれと同等のＴｉ薄膜を酸素分圧比が極めて低い超真空状態下で堆積させ、更にこれを大気に曝すことなくこの上にＰｔ薄膜を形成させることにより、Ｐｔ薄膜内にＴｉ酸化物が析出せず、しかもＳｉＯ2 層に対するＰｔ薄膜の密着性を確保する効果は顕著である。
【００８１】
なお、ＰＺＴ膜13の形成前に、Ｐｔ膜11上に核としてＴｉＯX をスパッタ法等で堆積させておくと、このＴｉＯX で核付けしたＰｔ上に形成したＰＺＴ薄膜の漏れ電流値は印加電圧に依存せず、ほぼ一定であることが分かる。また、得られたＰＺＴ膜について、残留分極密度及び抗電界値は十分であった。
【００８２】
この場合、Ｐｔ上のＴｉＯX 核の粒径は通常 0.5〜500nm であり、５〜200nm が望ましいが、ＴｉＯX の粒径があまり小さくても大きくても、核付けの効果に乏しくなる。また、ＴｉＯX の膜厚は通常0.01〜10nmであり、 0.5〜５nmがよく、 1.5〜2.5nm が更によいが、あまり膜厚が薄すぎると核付けの効果に乏しく、厚すぎるとＴｉが膜中で凝集（偏析）して不均一な膜となり易い。
【００８３】
上記した第1の実施例における強誘電体キャパシタＣＡＰの下部電極 12 の構造は、図22に示した従来の半導体基板上の配線、たとえばビットラインＢＬにも適用することができる。図18〜図20は、下部電極12の薄膜構造と同じ薄膜構造をビットラインＢＬ（具体的には、コンタクト部ＢＬａ以外の配線部分ＢＬｂ）に適用した構成例を示すものである。
【００８４】
即ち、この構成例においては、上述した第1の実施例における下部電極12の薄膜形成におけると同じ要領で、図18に示すように、ＳｉＯ2絶縁層7上に超真空状態下で厚さ0.5nm〜1.0nm、例えば0.5nm程度のＴｉ薄膜18を形成する。
【００８５】
次に、図19のように、Ｔｉ薄膜18上に100nm厚若しくはそれ以上のＰｔ薄膜19を積層してから、両薄膜18、19をパターニングしてビットラインを形成する。この配線により、Ｔｉ薄膜 18 とＰｔ薄膜 19 とで構成される図 20 のビットラインＢＬにおいても、前記第１の実施例の下部電極12／ＰＺＴ層13におけると同様の良好な導電性が得られる。
【００８６】
この例によれば、ビットラインの下層にＴｉ薄膜18を用いたので、ビットラインＢＬにおいて十分な導電性、即ち動作速度が得られる。
【００８７】
図 18 〜図 20 に示す構成例の場合、配線の形成時に或いはその後の工程において加熱を伴うことがあるため、下層のＴｉ膜が本発明に基づいて0.5〜1.0nmと極薄にしていることによって、絶縁層に対する接着力が十分になる上に、上層でのＴｉＯxの析出がなく、その導電性を十分に保持することができる。
【００８８】
図21は、ダイナミックＲＡＭの要部の断面図であって、キャパシタＣＡＰ及びビットラインに上記した本発明に基づく構造を適用した場合の構成例である。
【００８９】
図示の如く、この構成例は図1で説明した第1の実施例によるメモリセルにおいて、コンタクトホール9の領域にはポリシリコンを用いてビットラインＢＬのコンタクト部分ＢＬａを設け、更に、ビットライン主部ＢＬｂには0.5nm厚のＴｉ薄膜18と、この上に100nm厚又はそれ以上のＰｔ薄膜19とを積層してビットラインＢＬを形成している。
【００９０】
この構成例によれば、上記第 1 の実施例におけるキャパシタＣＡＰの下部電極だけでなく、ビットライン主部ＢＬａにおいても薄膜18によるＳｉＯ2絶縁層7表面の還元作用と共に、以後の熱処理やパターニング工程における加熱によっても、Ｐｔ薄膜19内でのＴｉ酸化物の析出現象が起こらず、下部電極12におけると同様の導電性が確保される（これは、図 18 〜図 20 の構成例でも同様）。
【００９１】
この構成例においても、上記の第1の実施例及び図 18 〜図 20 の構成例と同様の効果が得られ、下部電極12における良好な導電性に加えて、ビットラインＢＬにおいても良好な導電性が得られるという二つのメリットが実現される。
【００９２】
以上、本発明の実施例について説明したが、本発明の技術思想に基づいて種々の変形を上記実施例に加えることができる。
【００９３】
例えば、上述の例で使用した下層材料としてはＴｉに代えて、ＳｉＯ2絶縁層とＰｔ層との間に同じく還元作用が極めて強いアルミニウム（Ａｌ）（格子定数0.405nm）を用いても同等の効果が期待できる。この効果はＳｉＯ2以外の酸化物絶縁層に対しても有効である。
【００９４】
更に、Ｐｔ同様に耐酸化性に優れたＩｒ、Ｒｕ、Ｐｄ、Ａｇ、Ａｕ等はＳｉＯ2 層との密着性が極めて悪く、これらを材料とする電極や配線を形成する場合にも、その下層としてＴｉ及びＡｌが適用可能である。
【００９５】
上記の実施例は、スタック型の強誘電体キャパシタに本発明を適用したものであるが、本発明は、トレンチ型の強誘電体キャパシタにも同様に適用できる。
【００９６】
また、本発明に基づくキャパシタは、ワードラインＷＬ上にキャパシタが配置されているので、集積度の向上に有利ではあるが、これに限らず、Ｎ+ 型領域３上にキャパシタが配置されているタイプにも適用できる。
【００９７】
キャパシタ及び配線を形成するための材料も様々に変えてよい。例えば、強誘電体薄膜は、ＰＺＴ以外の例えばナイトライドを材料として使用することもできる。
【００９９】
本発明は、上述した如く、酸化物絶縁層上に設けられた導電層が上層（第２の金属層）と前記酸化物絶縁層側の下層（第１の金属層）とを有し、この下層の構成材料が前記酸化物絶縁層を還元する作用を有し、かつ0.5〜1.0nmの厚みに形成されているので、この下層を構成する材料が酸化物絶縁層を還元して酸化物絶縁層との接着性を高めると共に、前記下層を構成する材料の酸化物が前記上層内に生成することが防止され、この酸化物による前記上層の電気抵抗の増大や微細化時の断線が実質的に起こらず、良好な導電性を確保することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２】図１のII−II線断面図である。
【図３】一対のメモリセルを組み込んだ同ダイナミックＲＡＭの要部を示す拡大断面図（図４の III−III 線断面図）である。
【図４】同ダイナミックＲＡＭの要部平面図である。
【図５】同メモリセルの１ビット分の等価回路図である。
【図６】同強誘電体キャパシタの下部電極の成膜における第１工程を示す要部の拡大断面図である。
【図７】同下部電極の成膜における第２工程を示す要部の拡大断面図である。
【図８】同強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの製造方法の一工程段階を示す拡大断面図である。
【図９】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１０】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１１】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１２】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１３】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１４】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１５】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図１６】同メモリセルの製造方法の更に他の一工程段階を示す拡大断面図である。
【図１７】同メモリセルにおける下部電極（Ｓｉ／ＳｉＯ2(200nm)／Ｔｉ(0.5nm）Ｐｔ(100nm）の構造）の表面分析オージェ信号分析グラフである。
【図１８】本発明の第２の実施例による配線の成膜の第１工程を示す要部の拡大断面図である。
【図１９】同配線の成膜の第２工程を示す要部の拡大断面図である。
【図２０】同配線をビットラインとして組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２１】本発明の第３の実施例による強誘電体キャパシタ及び配線を組み込んだダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２２】従来のダイナミックＲＡＭのメモリセルの要部を示す拡大断面図である。
【図２３】同メモリセルの要部を示す拡大断面図である。
【図２４】同強誘電体キャパシタを組み込んだダイナミックＲＡＭのメモリセルの製造方法の一工程段階を示す拡大断面図である。
【図２５】同メモリセルの製造方法の一工程段階を示す拡大断面図である。
【図２６】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２７】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２８】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図２９】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３０】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３１】同メモリセルの製造方法の他の一工程段階を示す拡大断面図である。
【図３２】同メモリセルの製造方法の更に他の一工程段階を示す拡大断面図である。
【図３３】同メモリセルの強誘電体キャパシタの下部電極におけるＴｉ酸化物の析出現象を説明する概略拡大断面図である。
【符号の説明】
１・・・シリコン基板（ウエハ）
３・・・Ｎ+ 型ソース領域
４・・・Ｎ+ 型ドレイン領域
５、６、７・・・ＳｉＯ2 絶縁層
８・・・Ａｌ配線
９、15、16・・・コンタクトホール
10、18・・・Ｔｉ層
11、19・・・Ｐｔ層
12・・・Ｔｉ／Ｐｔ下部電極
13・・・ＰＺＴ層
14・・・上部電極
17・・・ＴｉＯX 析出物
ＢＬ・・・ビットライン
ＢＬａ・・・ビットラインコンタクト部
ＢＬｂ・・・ビットライン主部
ＷＬ・・・ワードライン（ゲート電極）
ＣＡＰ・・・強誘電体キャパシタ
ＴＲ・・・トランスファゲート
Ｍ−ＣＥＬ・・・メモリセル
Claims (9)
- 酸化物絶縁層と、
上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、
上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、
上記第２の金属層上に形成された強誘電体膜と、
上記強誘電体膜上に形成された電極層と
を有する強誘電体キャパシタであって、
上記第１の金属層の厚さが0.5〜1.0nmである強誘電体キャパシタ。 - 酸化物絶縁層と、
上記酸化物絶縁層上に形成された上記酸化物絶縁層を還元する作用を有する第１の金属層と、
上記第１の金属層上に形成された耐酸化性に優れた第２の金属層と、
上記第２の金属層上に形成された強誘電体膜と、
上記強誘電体膜上に形成された電極層と
を有する強誘電体キャパシタであって、
上記第１の金属層の厚さが、当該第１の金属層を構成する物質の単結晶格子と同等の大きさにほぼ等しい強誘電体キャパシタ。 - 上記酸化物絶縁層がシリコン酸化膜である請求項１又は２に記載の強誘電体キャパシタ。
- 上記第１の金属層がチタン又はアルミニウムを有する請求項１、２又は３に記載の強誘電体キャパシタ。
- 上記第２の金属層が白金、イリジウム、ルテニウム、パラジウム、銀及び金からなる群より選ばれた少なくとも１種を有する請求項４に記載の強誘電体キャパシタ。
- 上記強誘電体膜がチタン酸ジルコン酸鉛系である請求項１、２、３、４又は５に記載の強誘電体キャパシタ。
- 上記第１の金属層を1×10-9Torr以下の超真空状態下で形成する請求項１、２、３、４、５又は６に記載の強誘電体キャパシタの製造方法。
- 上記第１の金属層を形成した後に大気に晒すことなく上記第２の金属層を形成する請求項７に記載の強誘電体キャパシタの製造方法。
- 上記第１の金属層及び／又は上記第２の金属層を真空蒸着又はスパッタリングにより形成する請求項７又は８に記載の強誘電体キャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05414096A JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05414096A JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005106825A Division JP4267589B2 (ja) | 2005-04-01 | 2005-04-01 | 配線及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09223779A JPH09223779A (ja) | 1997-08-26 |
| JP3837712B2 true JP3837712B2 (ja) | 2006-10-25 |
Family
ID=12962268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05414096A Expired - Fee Related JP3837712B2 (ja) | 1996-02-16 | 1996-02-16 | 強誘電体キャパシタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3837712B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3890634B2 (ja) * | 1995-09-19 | 2007-03-07 | セイコーエプソン株式会社 | 圧電体薄膜素子及びインクジェット式記録ヘッド |
| KR20010004368A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 강유전체 메모리 소자 및 그 제조 방법 |
| KR100391987B1 (ko) * | 2000-09-18 | 2003-07-22 | 삼성전자주식회사 | 강유전체 캐퍼시터를 갖는 반도체 장치 및 그 제조방법 |
| EP1367658B1 (en) | 2001-12-18 | 2016-04-13 | Panasonic Intellectual Property Management Co., Ltd. | Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink jet type recording apparatus |
| JP4523299B2 (ja) * | 2003-10-31 | 2010-08-11 | 学校法人早稲田大学 | 薄膜コンデンサの製造方法 |
| WO2010082342A1 (ja) | 2009-01-16 | 2010-07-22 | トヨタ自動車株式会社 | 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法 |
| JP6201128B2 (ja) * | 2013-03-01 | 2017-09-27 | 株式会社ユーテック | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| JP6497712B2 (ja) * | 2017-02-27 | 2019-04-10 | アドバンストマテリアルテクノロジーズ株式会社 | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
| JP6497713B2 (ja) * | 2017-03-14 | 2019-04-10 | アドバンストマテリアルテクノロジーズ株式会社 | 配向基板、配向膜基板の製造方法、スパッタリング装置及びマルチチャンバー装置 |
-
1996
- 1996-02-16 JP JP05414096A patent/JP3837712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09223779A (ja) | 1997-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373525B2 (ja) | シリコン上に集積された多層強誘電体セルおよびペロブスカイト電子へテロ構造 | |
| JP3319994B2 (ja) | 半導体記憶素子 | |
| TW560047B (en) | Semiconductor device having a ferroelectric capacitor and fabrication process thereof | |
| EP0821415A2 (en) | A capacitor and method of manufacture thereof | |
| JP2001504282A (ja) | 結晶ペロブスカイト強誘電体セルのアニールおよび改良された障壁特性を示すセル | |
| KR20010101386A (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| JP2000040800A (ja) | 強誘電体記憶素子及びその製造方法 | |
| JP3837712B2 (ja) | 強誘電体キャパシタ及びその製造方法 | |
| JPH09293869A (ja) | 半導体装置およびその製造方法 | |
| US6472229B1 (en) | Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor | |
| US6297085B1 (en) | Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory | |
| JPH1012832A (ja) | 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法 | |
| US6403441B1 (en) | Method for fabricating storage capacitor using high dielectric constant material | |
| KR20050076895A (ko) | 반도체 장치의 커패시터, 이를 포함하는 메모리 소자 및커패시터 제조 방법 | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JPH10173140A (ja) | 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法 | |
| JPH08222711A (ja) | 強誘電体キャパシタと、強誘電体キャパシタ及び強誘電体膜の形成方法 | |
| US6483691B1 (en) | Capacitor and method for manufacturing the same | |
| JP2001326337A (ja) | 誘電体膜の製造方法、キャパシタの製造方法および半導体装置の製造方法 | |
| JP3212194B2 (ja) | 半導体装置の製造方法 | |
| JPH0992795A (ja) | 容量素子及びその製造方法、並びに半導体装置 | |
| JP2000040799A (ja) | 半導体装置及びその製造方法 | |
| JP4267589B2 (ja) | 配線及びその製造方法 | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| EP0490288A2 (en) | Process for fabricating PZT capacitors as integrated circuit memory elements and a capacitor storage element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040727 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060718 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |