NL9000602A - Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. - Google Patents
Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. Download PDFInfo
- Publication number
- NL9000602A NL9000602A NL9000602A NL9000602A NL9000602A NL 9000602 A NL9000602 A NL 9000602A NL 9000602 A NL9000602 A NL 9000602A NL 9000602 A NL9000602 A NL 9000602A NL 9000602 A NL9000602 A NL 9000602A
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- electrode
- titanium
- dielectric
- metal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 32
- 239000003990 capacitor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 36
- 229910052719 titanium Inorganic materials 0.000 claims description 36
- 239000010936 titanium Substances 0.000 claims description 36
- 238000010438 heat treatment Methods 0.000 claims description 34
- 229910052697 platinum Inorganic materials 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 229910052735 hafnium Inorganic materials 0.000 claims description 15
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 15
- 229910045601 alloy Inorganic materials 0.000 claims description 12
- 239000000956 alloy Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 150000002739 metals Chemical class 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 229910052845 zircon Inorganic materials 0.000 claims description 6
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 89
- 239000000463 material Substances 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 10
- 229910052726 zirconium Inorganic materials 0.000 description 10
- 230000010287 polarization Effects 0.000 description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 5
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- SHZIWNPUGXLXDT-UHFFFAOYSA-N ethyl hexanoate Chemical compound CCCCCC(=O)OCC SHZIWNPUGXLXDT-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- YOBOXHGSEJBUPB-MTOQALJVSA-N (z)-4-hydroxypent-3-en-2-one;zirconium Chemical compound [Zr].C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O.C\C(O)=C\C(C)=O YOBOXHGSEJBUPB-MTOQALJVSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 150000001242 acetic acid derivatives Chemical class 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- FPCJKVGGYOAWIZ-UHFFFAOYSA-N butan-1-ol;titanium Chemical compound [Ti].CCCCO.CCCCO.CCCCO.CCCCO FPCJKVGGYOAWIZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroêlectrisch diëlectricum.
De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende een halfgeleiderlichaam met een oppervlak waarop geheugenelementen vormende condensatoren worden aangebracht met een platina bevattende onderelectrode, een ferroëlectrisch diëlectricum en een bovenelectrode.
Ferroëlectrische materialen bezitten electrische eigenschappen, die analoog zijn aan magnetische eigenschappen van ferromagnetische materialen. Wordt over een ferroëlectrisch materiaal een electrisch veld aangelegd en vervolgens weer weggenomen, dan resteert een remanente polarisatie van het materiaal. Het hiervoor genoemde geheugenelement, dat wordt gevormd door een condensator met als diëlectricum een ferroëlectrisch materiaal vormt een niet-vluchtig geheugenelement. Wordt over de condensator een electrische spanning gezet en weer weggenomen - of met andere woorden een spanningspuls gezet - dan resteert in het ferroëlectrische materiaal een remanente polarisatie. Door een even grote spanningspuls van tegengestelde polariteit over de condensator te zetten wordt de remanente polarisatie omgekeerd. Aldus is het mogelijk om door middel van spanningspulsen tussen twee stabiele polarisatietoestanden op en neer te schakelen. Het ferroëlectrische materiaal wordt tussen de electrodes aangebracht in een zodanige dikte, dat met relatief lage spanningspulsen tussen beide polarisatietoestanden op en neer geschakeld kan worden, terwijl bovendien de condensator een zodanige capaciteit bezit dat detektie van de laadstroom mogelijk is en ook doorslag tijdens bedrijf vermeden wordt. Naast de condensatoren worden in het halfgeleiderlichaam detektie-en in- en uitleesschakelingen aangebracht waardoor een electronisch geheugen wordt gevormd, dat bij voorbeeld toegepast kan worden in computers.
Uit EP-A O 338 157 is een werkwijze van de in aanhef genoemde soort bekend, waarbij de condensator gevormd wordt door op het oppervlak van een siliciumlichaam achtereenvolgens een eerste laag platina, gebruikt als onderelectrode, een laag ferroëlectrisch materiaal, gebruikt als diëlectricum, en een tweede laag platina, gebruikt als bovenelectrode, aan te brengen en vorm te geven. Als ferroëlectrisch materiaal wordt een perovskitisch materiaal zoals lood-zirkoon-titanaat gebruikt.
Uit economische overwegingen wordt er naar gestreefd om zo veel mogelijk geheugenelementen per oppervlakte eenheid op een halfgeleiderlichaam te realiseren. Dit betekent in de praktijk, dat de ruimte op het halfgeleiderlichaam zo goed mogelijk benut moet worden. De condensator moet daartoe relatief kleine afmetingen bezitten met een zo dun mogelijk diëlectricum. Wordt platina op siliciumoxyde of -nitride aangebracht, dan hecht de onderelectrode onvoldoende aan het oppervlak. Ook blijkt, dat met de bekende werkwijze contaminatie van het dunne diëlectricum met electrodemetaal en daardoor electrische doorslag in het diëlectricum kan optreden. Het geheugen blijkt dan om deze redenen niet betrouwbaar.
Met de uitvinding wordt onder meer beoogd, een werkwijze aan te geven, waarmee halfgeleiderinrichtingen met betrouwbare geheugenelementen zijn te realiseren.
Een werkwijze van de in aanhef beschreven soort heeft daartoe volgens de uitvinding het kenmerk, dat de platina bevattende onderelectrode wordt gevormd door op het oppervlak achtereenvolgens een eerste laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag met platina en een derde laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten.
Een metaal uit de groep titaan, zirkoon of hafnium heeft een vormingswarmte voor oxyde lager dan de vormingswarmte van het materiaal van het oppervlak van het halfgeleiderlichaam, waardoor tijdens de verhittingsstap door reduktie van het halfgeleideroppervlak en door oxydatie van het metaal uit de groep een goede hechting van dit metaal aan het halfgeleideroppervlak ontstaat. Ook vormen deze metalen een intermetallische verbinding met de tweede laag met platina. De eerste laag fungeert dus als een hechtlaag tussen halfgeleideroppervlak en de platina laag. De tweede laag met platina fungeert als het eigenlijke electrodemetaal, het zorgt voor een goede electrische geleiding, terwijl het tevens inert is. De derde laag met een metaal uit de groep titaan, zirkoon of hafnium gaat nadelige effekten van de de eerste laag metaal tegen. De derde laag oxydeert tijdens de verhitting in de zuurstofhoudende atmosfeer, waarbij een gladde dichte homogene isolerende laag wordt gevormd. Deze laag zorgt ervoor, dat het oppervlak van de onderelectrode glad blijft en ze fungeert verder als een barriërelaag voor het electrodemetaal, zodat geen verontreiniging van het diëlectricum met electrodemetaal optreedt. Hierdoor is het mogelijk om op de onderelectrode zo'n dunne laag ferroëlectrisch materiaal aan te brengen, dat een geheugenelement verkregen wordt dat met relatief lage spanningspulsen van de ene in de andere toestand geschakeld kan worden en dat een zo grote capaciteit bezit dat het goed mogelijk is om deze schakelovergangen te detecteren. De derde laag kan om het hiervoor genoemde gewenste effect te verkrijgen zeer dun zijn (< 10 nanometer). De uit de derde laag gevormde oxydische laag is daarmee ook zeer dun en beïnvloedt de grootte van de capaciteit praktisch niet.
Wordt de derde laag met een metaal uit de groep titaan, zirkoon of hafnium weggelaten dan ontstaat na verhitting in de zuurstofhoudende atmosfeer weliswaar een goede hechting maar ook een zodanig ruw oppervlak dat de vorming van een homogene laag ferroëlectrisch materiaal met een gelijkmatige dikte praktisch onmogelijk wordt, hierdoor kunnen lokaal grote electrische velden ontstaan, die aanleiding geven tot doorslag of degeneratie van het diëlectricum.
Bij voorkeur heeft de werkwijze als kenmerk dat zowel de eerste laag alsook de derde laag metaal worden vervaardigd van titaan. Titaan reduceert siliciumoxyde op relatief lage temperaturen en het vormt een sterke verbinding daarmee. Bovendien kan titaan in het halfgeleider produktieproces eenvoudig op silicium verbindingen worden gedeponeerd en daar ook weer eenvoudig plaatselijk, met grote selectiviteit van worden weggeëtst.
Het ferroêlectrische materiaal zal meestal een warmtebehandeling moeten ondergaan om de materiaaleigenschappen te verbeteren. Indien deze warmtebehandeling wordt gecombineerd met de warmtebehandeling van de onderelectrode heeft dit als voordeel dat de halfgeleiderinrichting minder lang aan een hoge temperatuur hoeft worden blootgesteld. De werkwijze heeft daarom bij voorkeur het kenmerk dat na depositie van de onderelectrode maar voor de verhittingsstap een ferroëlectrisch diêlectricum wordt aangebracht, waarna zowel onderelectrode alsook ferroëlectrisch diëlectricum in een zuurstofhoudende atmosfeer worden verhit.
De onderelectrode kan tijdens verschillende produktiestadia in patroon worden geëtst. Wanneer dit gebeurt direkt na het aanbrengen van de onderelectrode heeft dit als nadeel dat tijdens de volgende verhittingsstap de randen van de onderelectrode van vorm kunnen veranderen. Het is dus voordelig om de onderelectrode in patroon te etsen na de verhittingsstap, zodat scherp gedefinieerde randen van de onderelectrode gevormd worden. Indien de etsstap plaatsvindt na het aanbrengen van het ferroëlectrische diêlectricum heeft dit als voordeel dat voor het in patroon brengen van de onderelectrode en het diëlectricum slechts één processtap nodig is. Nog voordeliger is het om na de warmtebehandeling van het diëlectricum en de onderelectrode beide tegelijk in patroon te brengen. De te vormen condensator verkrijgt dan scherp gedefinieerde randen. De werkwijze heeft daarom bij voorkeur het kenmerk dat nadat de onderelectrode en het ferroêlectrisch diëlectricum zijn aangebracht en aan de warmtebehandeling zijn onderworpen, onderelectrode en ferroëlectrisch diëlectricum in patroon worden geëtst.
De werkwijze heeft verder bij voorkeur het kenmerk dat nadat onderelectrode en ferroëlectrisch diëlectricum zijn aangebracht op het diëlectricum een bovenelectrode wordt aangebracht door op het oppervlak van het diëlectricum achtereenvolgens een eerste laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag met platina en een derde laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten. Hierdoor wordt een bovenelectrode gevormd, die glad is en goed hecht op oppervlakken als oxydes en nitrides. Het is dan mogelijk om met de bovenelectrode contacten te leggen met bij voorbeeld schakelelectronica in het halfgeleiderlichaam.
Uit proeven is gebleken dat indien aan onder- en bovenkant van het ferroëlectrische diëlectricum dezelfde metalen gebruikt worden, het schakelen van de condensator tussen twee polarisatietoestanden bij een positieve en negatieve spanning van gelijke grootte gebeurt. Dit vereenvoudigt de schakelelectronica. De werkwijze heeft daarom bij voorkeur het kenmerk dat de eerste laag metaal van de bovenelectrode en de derde laag metaal van de onderelectrode worden aangebracht met een zelfde samenstelling.
De uitvinding wordt in het navolgende, bij wijze van voorbeeld, nader toegelicht aan de hand van een tekening. Hierin tonen: figuur 1 een dwarsdoorsnede van een halfgeleiderinrichting met op een oppervlak een een geheugenelement vormende condensator, vervaardigd met behulp van de werkwijze volgens de uitvinding, figuren 2 tot en met 8 schematisch en in dwarsdoorsnede achtereenvolgende stadia van vervaardiging van een halfgeleiderinrichting met behulp van de werkwijze volgens de uitvinding.
De figuren zijn zuiver schematisch, en niet op schaal getekend, waarbij in het bijzonder de afmetingen in dikterichting sterk zijn overdreven. Overeenkomstige delen zijn in de figuren in het algemeen met dezelfde verwijzingscijfers aangeduid.
Figuur 1 toont een dwarsdoorsnede van een halfgeleiderinrichting, waarvan de vervaardiging met behulp van de werkwijze volgens de uitvinding zal worden beschreven. De halfgeleiderinrichting bevat een halfgeleiderlichaam 3 met een oppervlak 10 waarop een een geheugenelement vormende condensator 2 wordt aangebracht met een platina bevattende onderelectrode 11, een ferroêlectrisch diëlectricum 12 en een bovenelectrode 13. Een dergelijke halfgeleiderinrichting vormt een geheugenelement met schakelelectronica. Daartoe is een schakeltransistor 1 verbonden met een condensator 2. Voor de duidelijkheid is slechts één transistor 1 en één condensator 2 getekend, maar in de praktijk bevat het halfgeleiderlichaam zeer veel van dergelijke transistoren en condensatoren. De MOS-transistor is op gebruikelijke wijze aangebracht in het halfgeleiderlichaam van silicium 3, met een poortelectrode 4 van polykristallijn silicium, die door een laag siliciumoxyde 5 met een dikte van circa 30 nanometer is geïsoleerd van het halfgeleiderlichaam 3. De poortelectrode 4 is verder geïsoleerd door een laag siliciumoxyde 6. Verschillende transistoren zijn van elkaar gescheiden door veldoxyde gebieden 7. Via diffusie zijn tussen veldoxyde 7 en poortelectrode 4 'source' en 'drain' gebieden 8 en 9 van de transistor gemaakt.
De halfgeleider bevat verder het oppervlak 10 waarop de een geheugenelement vormende condensator 2 wordt aangebracht met een platina bevattende onderelectrode 11, een ferroëlectrisch diëlectricum 12 en een platina bevattende bovenelectrode 13. Het oppervlak van de condensator 2 is bedekt met een isolerende siliciumoxyde laag 14. In deze oxydelaag zijn contactgaten 15 en 16 geëtst. Via deze contactgaten is de bovenelectrode 13 verbonden met het 'source'gebied 8 van de transistor 1 via metalliseringslagen 17 en 18. De laag 17 bestaat bij voorbeeld uit een legering van titaan en wolfraam en de laag 18 uit een aluminium legering.
De transistor 1 en de condensator 2 zijn verbonden met schakelelectronica in het halfgeleiderlichaam. De onderelectrode 11 is verbonden met een 'drive'lijn, de poortelectrode 4 met een woordlijn, terwijl het 'drain' gebied 9 via metalliseringslagen 17 en 18 verbonden is met een zogenaamde 'bit'lijn. Met behulp van spanningspulsen op de verschillende lijnen is het mogelijk het geheugenelement aan te sturen en het ferroëlectrisch diëlectricum 12 tussen twee stabiele polarisatietoestanden heen en weer te schakelen.
Figuren 2 tot en met 8 tonen stadia in het vervaardigen van de halfgeleiderinrichting bevattende een halfgeleiderlichaam met een oppervlak 10 waarop een een geheugenelement vormende condensator 2 wordt aangebracht met een platina bevattende onderelectrode 11, een ferroêlectrisch diëlectricum 12 en een bovenelectrode 13. Volgens de uitvinding wordt de platina bevattende onderelectrode 11 gevormd door op het oppervlak achtereenvolgens een eerste laag 19 met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag 20 met platina en een derde laag 21 met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten.
Figuur 2 toont een halfgeleiderinrichting analoog aan die uit figuur 1 echter in een fabricage stadium waarin de onderelectrode 11 reeds is aangebracht via een sputterproces, maar waarin nog geen warmtebehandeling van de onderelectrode heeft plaatsgevonden. Zowel de eerste laag 19 alsook de derde laag metaal 21 worden vervaardigd van titaan. De eerste laag 19 geeft na een verhittingsstap zowel een goede hechting aan het halfgeleideroppervlak 10 alsook aan de tweede laag 20 met platina. De derde laag 21 zorgt ervoor dat een electrode 11 met een glad oppervlak wordt gevormd tijdens de warmtebehandeling.
Bij voorkeur wordt na depositie van de onderelectrode 11 maar voor de verhittingsstap een ferroëlectrisch dièlectricum aangebracht (zie figuur 3), waarna zowel onderelectrode alsook ferroêlectrisch diëlectricum in een zuurstofhoudende atmosfeer worden verhit. Als ferroëlectrisch dièlectricum 12 wordt bij voorbeeld lood-zirkoon-titanaat gebruikt. Het aanbrengen geschiedt door middel van de sol-gel techniek. Hierbij wordt een oplossing van lood, zirkoon en titaan 'precursors' gebruikt, meestal in de vorm van acetaten of alkoxides, die geschikt zijn om een organometallische gel te vormen. Deze gel wordt via een spinproces in een centrifuge aangebracht op de electrode 11 en vervolgens onderworpen aan de warmtebehandeling in een zuurstofhoudende atmosfeer. De eerste laag 19 van titaan (figuur 3) reageert dan met het siliciumoxyde oppervlak 10 en vormt daar titaanoxyde 22 (zie figuur 4). Titaan zal vanuit de lagen 19 en 21 in de tweede laag 20 met platina diffunderen, zodat een PtTix laag 23 ontstaat, waarbij x in de orde van 0.05 ligt. De derde laag 21 van titaan oxydeert tijdens de warmtebehandeling en vormt dan een dichte homogene gladde laag titaanoxyde 24. Deze laag 24 voorkomt dat platina in het dielectricum 12 terecht komt. Nadat de onderelectrode 11 en het ferroëlectrisch diëlectricum 12 zijn aangebracht en aan de warmtebehandeling zijn onderworpen, worden onderelectrode en ferroëlectrisch diëlectricum in patroon gebracht, door ze op gebruikelijke wijze plaatselijk met een fotogevoelige laag 25 te bedekken (zie figuur 4) en vervolgens te etsen met een reaktief plasma. Dan resulteert een struktuur als geschetst in figuur 5.
Nadat onderelectrode 11 en ferroëlectrisch diëlectricum 12 zijn aangebracht wordt op het diëlectricum een bovenelectrode 13 aangebracht door op het oppervlak van het diëlectricum 12 achtereenvolgens een eerste laag 26 met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag 27 met platina en een derde laag 28 met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten. Bij voorkeur worden de eerste laag metaal 26 van de bovenelectrode 13 en de derde laag metaal 21 van de onderelectrode 11 aangebracht met een zelfde samenstelling. Hierdoor vertoont de condensator 2 een symmetrisch spann.ingsgedrag, waarbij een even grote positieve als negatieve spanning vereist is voor het omschakelen van de polarisatie toestand van het dielectricum 12 van de condensator. In dit voorbeeld wordt titaan via een sputterproces aangebracht voor zowel de eerste laag metaal 26 alsook de derde laag metaal 28 van de bovenelectrode. Na een verhittingsstap resulteert een struktuur als geschetst in figuur 7. De eerste laag titaan 26 wordt hierbij grotendeels omgezet in titaanoxyde 29, dat voor een goede hechting van de bovenelectrode 13 aan het ferroëlectrische diëlectricum 12 zorgt, het platina electrodemetaal 27 in PtTix 30, met x ongeveer 0.05 en de derde laag 28 van titaan in titaanoxyde 31, dat zorgt voor een glad oppervlak van de bovenelectrode. Onder maskering van de fotogevoelige laag 32 wordt de bovenelectrode in patroon geëtst. Het resultaat is dan te zien in figuur 8. Figuur 9 toont hoe de halfgeleiderinrichting geschetst in figuur 8 op de gebruikelijke wijze kan worden afgewerkt door bij voorbeeld het oppervlak te bedekken met behulp van isolerende laag 33, gemaakt van bij voorbeeld siliciumoxyde. In deze passivatielaag 33 worden contactgaten 15, 16 en 34 geëtst voor contactering van respectievelijk de bovenelectrode 13 en de source en drain gebieden 8 en 9. Het in kontaktgat 15 aanwezige titaanoxyde wordt via sputteretsen verwijderd. De metallizeringslaag bestaat uit een diffusiebarrierelaag 17 van een legering van titaan en wolfraam en een geleiderlaag 18 van een aluminium legering, üitvoeringsvoorbeeld 1:
In een eerste voorbeeld wordt op een halfgeleidersubstraat een onderelectrode aangebracht en warmtebehandeld in een zuurstofhoudende atmosfeer, dan wordt een diëlectricum aangebracht en warmtebehandeld in een zuurstofhoudende atmosfeer en tenslotte wordt een bovenelectrode aangebracht en warmtebehandeld in een zuurstofhoudende atmosfeer.
Een hiervoor beschreven onderelectrode werd aangebracht op een Si <100> plak die was voorzien van een circa 600 nm dikke laag S1O2 door achtereenvolgens uitvoeren van de volgende stappen:
Laden van substraten in een sputterdepositiesysteem;
Afpompen tot p < 5x10-^ Torr;
Ar sputtergas inlaten tot 5x10 Torr;
Voorsputteren van het platina target 30 min. 300 W;
Voorsputteren van het titaan target 30 min. 300 W;
Titaan depositie 20 nm 14 min. 300 W, 28 rotaties (aanbrengen eerste laag 19, figuur 2);
Platina depositie 39 nm 17 min. 300 W, 34 rotaties (aanbrengen tweede laag electrodemetaal 20, figuur 2);
Titaan depositie 5 nm 3.5 min. 300 W, 7 rotaties (aanbrengen derde laag 21, figuur 2);
Beluchten en uitladen substraten;
Laden substraten in oven;
Stoken substraten 1 hr. 750° Celcius in N2/O2 4:1 atmosfeer;
Uitladen substraten uit oven.
Op het halfgeleideroppervlak bevindt zich dan een goed hechtende platina bevattende onderelectrode met een dikte van circa 75 nm. De vierkants weerstand bedraagt circa 4 Ohm. De laag vertoont een oppervlakteruwheid van minder dan 0.01 micrometer.
De dikte van 20 nm voor de eerste laag metaal 19 van titaan is zo gekozen dat een gesloten laag titaan op het oppervlak aanwezig is, met voldoende titaan beschikbaar om met het siliciumoxyde te reageren alsook met de platina electrode een intermetallische verbinding te vormen. De dikte van de tweede laag metaal 20 met platina wordt bepaald door de gewenste electrische geleiding door de electrode. Een derde laag metaal 21 uit titaan van 5 nm dikte is voldoende om een gesloten laag titaanoxyde op het electrode oppervlak op te leveren.
De verhittingsstap wordt bij voorkeur uitgevoerd op circa 750° Celsius, een temperatuur, die iets hoger is dan die waarbij het ferroëlectrische materiaal wordt uitgestookt. Bij deze temperatuur wordt een goede hechting van de electrode aan de ondergrond verkregen, terwijl tevens de electrode stabiel is bij het uitstoken van het ferroëlectrische diëlectricum.
De zuurstofhoudende atmosfeer tijdens de verhittingsstap dient om te zorgen voor een voldoende aanbod van zuurstof tijdens de oxydatie van de derde laag 21 van titaan. Bij partiële zuurstofdrukken groter dan circa 10~3 Torr is aan deze voorwaarde meestal voldaan.
Wordt in dit voorbeeld de derde metaallaag 21 van titaan weggelaten dan resulteert na de verhittingsstap een onderelectrode, die weliswaar goed hecht aan het siliciumoxyde oppervlak, maar die een ruwheid van circa 0.1 micrometer bezit. Op het electrodeoppervlak, waar later de depositie van het ferroëlectrische diëlectricum zal plaatsvinden bevindt zich een niet gesloten circa 3 nm dikke natuurlijke titaanoxydelaag. Het een dergelijke electrode is het niet mogelijk betrouwbaar geheugenelementen te fabriceren. Door de grote ruwheid is de laagdikte van het diëlectricum niet voldoende homogeen dun te maken, terwijl door de niet gesloten zeer dunne laag titaanoxyde contaminatie van het diëlectricum met electrode materiaal kan optreden.
Nadat de onderelectrode is aangebracht wordt op het electrode materiaal het ferroëlectrische diëlectricum bij voorbeeld lood-zirkoon-titanaat aangebracht. Daarbij wordt uitgegaan van een oplossing van loodethylhexanoaat, zirkoonacetylacetonaat en titaan-n-butoxyde in n-butanol (concentraties circa 0.2 - 0.5 molair). Deze oplossing wordt via een spinproces in een centrifuge aangebracht op de onderelectrode (rotatiesnelheid tussen 500 - 1500 rpm.). Uitstoken gebeurt bij circa 700°C gedurende 6 uren in een oven met een N2/O2 4:1 atmosfeer. De laagdikte van het ferroëlectrische materiaal verkregen met één spinproces en één uitstookcyclus is circa 0.1 micron. Om een gewenste laagdikte van circa 0.5 micron te verkrijgen wordt dit proces vijf maal herhaald. Een typische samenstelling van lood-zirkoon-titanaat verkregen met hiervoorgenoemd proces is
PbZr0.47Ti0.53°3·
De onderelectrode en het ferroëlectrische diëlectricum worden dan in patroon geëtst.
Op het ferroëlectrische diëlectricum wordt een bovenelectrode aangebracht op dezelfde wijze als de onderelectrode, alleen de verhittingsstap vindt plaats op de uitstooktemperatuur van het diëlectricum circa 700°C.
Hierna wordt de bovenelectrode in patroon geëtst.
De aldus ontstane condensator is getest met een positieve en negatieve testspanning van 15 Volt. Een positieve en negatieve spanningspuls van 5 Volt blijkt voldoende om tussen de twee stabiele polarisatietoestanden van het ferroêlectrische diëlectricum op en neer te schakelen.
Oitvoeringsvoorbeeld 2:
In een tweede voorbeeld wordt op een halfgeleidersubstraat eerst een onderelectrode aangebracht, dan wordt een diëlectricum aangebracht, waarna beide worden warmtebehandeld in een zuurstofhoudende atmosfeer en tenslotte wordt een bovenelectrode aangebracht en warmtebehandeld in een zuurstofhoudende atmosfeer.
Het aanbrengen van verschillende lagen van een onderelectrode geschiedt analoog aan de werkwijze van het eerste uitvoeringsvoorbeeld, alleen vindt er geen warmtebehandeling op 750°C plaats.
Op de onderelectrode wordt dan een eerste laag van een ferroêlectrisch diêlectricum aangebracht via de werkwijze van uitvoeringsvoorbeeld 1. De warmtebehandelingen van de onderelectrode en de eerste laag van het ferroëlectrische diëlectricum vinden nu gelijktijdig plaats in een oven met een N2/O2 4:1 atmosfeer op een temperatuur van 700°C gedurende 6 uren. Hierna worden eventuele volgende lagen diëlectricum aangebracht analoog aan uitvoeringsvoorbeeld 1.
De onderelectrode en het diëlectricum worden dan in patroon geëtst.
Tenslotte wordt geheel analoog aan uitvoeringsvoorbeeld 1 een bovenelectrode aangebracht, warmtebehandeld en in patroon geëtst.
De eigenschappen van een condensator verkregen met uitvoeringsvoorbeeld 2 zijn identiek aan die verkregen met uitvoeringsvoorbeeld 1.
Hoewel in het voorgaande bepaalde technieken voor het aanbrengen en vormgeven van de electrode materialen genoemd zijn, betekent dit geenzins dat de werkwijze volgens de uitvinding alleen met dergelijke technieken uit te voeren is. De electrode materialen kunnen met alternatieve technieken als chemische afscheiding vanuit de gasfase (CVD) of galvanische afscheiding aangebracht worden, terwijl het in patroon brengen van de electrode ook zou kunnen geschieden met bij voorbeeld een nat-chemische etstechniek.
Claims (6)
1. De uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende een halfgeleiderlichaam met een oppervlak waarop geheugenelementen vormende condensatoren worden aangebracht met een platina bevattende onderelectrode, een ferroëlectrisch diëlectricum en een bovenelectrode, met het kenmerk, dat de platina bevattende onderelectrode wordt gevormd door op het oppervlak achtereenvolgens een eerste laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag met platina en een derde laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten.
2. Een werkwijze volgens conclusie 1, met het kenmerk dat zowel de eerste laag als ook de derde laag metaal worden vervaardigd van titaan.
3. Een werkwijze volgens conclusie 1 of 2, met het kenmerk dat na depositie van de onderelectrode maar voor de verhittingsstap een ferroëlectrisch diëlectricum wordt aangebracht, waarna zowel onderelectrode alsook ferroëlectrisch diëlectricum in de zuurstofhoudende atmosfeer worden verhit.
4. Een werkwijze volgens conclusie 3, met het kenmerk dat nadat de onderelectrode en het ferroëlectrisch diëlectricum zijn aangebracht en aan de warmtebehandeling zijn onderworpen, onderelectrode en ferroëlectrisch diëlectricum in patroon worden geëtst.
5. Een werkwijze volgens conclusie 1,2,3 of 4, met het kenmerk dat nadat onderelectrode en ferroëlectrisch diêlectricum zijn aangebracht op het diëlectricum een bovenelectrode wordt aangebracht door op het oppervlak van het diëlectricum achtereenvolgens een eerste laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering van deze metalen, een tweede laag met platina en een derde laag met een metaal uit de groep titaan, zirkoon, hafnium of een legering daarvan te deponeren en door daarna het halfgeleiderlichaam in een zuurstofhoudende atmosfeer te verhitten.
6. Een werkwijze volgens conclusie 5, met het kenmerk dat de eerste laag metaal van de bovenelectrode en de derde laag metaal van de onderelectrode worden aangebracht met een zelfde samenstelling.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9000602A NL9000602A (nl) | 1990-03-16 | 1990-03-16 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| US07/661,030 US5122477A (en) | 1990-03-16 | 1991-02-25 | Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material having multilayer lower and upper electrodes |
| EP91200525A EP0448151A1 (en) | 1990-03-16 | 1991-03-12 | Method of manufacturing a semiconductor device comprising capacitors which form memory elements and comprise a ferroelectric dielectric material |
| KR1019910003983A KR910017660A (ko) | 1990-03-16 | 1991-03-13 | 반도체 장치 제조방법 |
| JP3074368A JPH04221848A (ja) | 1990-03-16 | 1991-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9000602 | 1990-03-16 | ||
| NL9000602A NL9000602A (nl) | 1990-03-16 | 1990-03-16 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL9000602A true NL9000602A (nl) | 1991-10-16 |
Family
ID=19856748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL9000602A NL9000602A (nl) | 1990-03-16 | 1990-03-16 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5122477A (nl) |
| EP (1) | EP0448151A1 (nl) |
| JP (1) | JPH04221848A (nl) |
| KR (1) | KR910017660A (nl) |
| NL (1) | NL9000602A (nl) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3185220B2 (ja) * | 1990-09-28 | 2001-07-09 | セイコーエプソン株式会社 | 半導体装置 |
| JPH04259242A (ja) * | 1991-02-14 | 1992-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5620739A (en) * | 1991-02-25 | 1997-04-15 | Symetrix Corporation | Thin film capacitors on gallium arsenide substrate and process for making the same |
| US5266522A (en) * | 1991-04-10 | 1993-11-30 | International Business Machines Corporation | Structure and method for corrosion and stress-resistant interconnecting metallurgy |
| EP0513894B1 (en) * | 1991-05-08 | 1996-08-28 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor |
| EP0514149B1 (en) * | 1991-05-16 | 1995-09-27 | Nec Corporation | Thin film capacitor |
| JPH0582801A (ja) * | 1991-09-20 | 1993-04-02 | Rohm Co Ltd | 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ |
| EP0616726B1 (en) * | 1991-12-13 | 2001-06-06 | Symetrix Corporation | Layered superlattice material applications |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| US5212620A (en) * | 1992-03-03 | 1993-05-18 | Radiant Technologies | Method for isolating SiO2 layers from PZT, PLZT, and platinum layers |
| US5216572A (en) * | 1992-03-19 | 1993-06-01 | Ramtron International Corporation | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors |
| EP0574275B1 (en) * | 1992-06-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device having capacitor |
| US5453347A (en) * | 1992-11-02 | 1995-09-26 | Radiant Technologies | Method for constructing ferroelectric capacitors on integrated circuit substrates |
| US6327135B1 (en) | 1992-12-18 | 2001-12-04 | Symetrix Corp | Thin film capacitors on gallium arsenide substrate |
| US5348894A (en) | 1993-01-27 | 1994-09-20 | Texas Instruments Incorporated | Method of forming electrical connections to high dielectric constant materials |
| US5462897A (en) * | 1993-02-01 | 1995-10-31 | International Business Machines Corporation | Method for forming a thin film layer |
| US5471364A (en) * | 1993-03-31 | 1995-11-28 | Texas Instruments Incorporated | Electrode interface for high-dielectric-constant materials |
| US5356833A (en) * | 1993-04-05 | 1994-10-18 | Motorola, Inc. | Process for forming an intermetallic member on a semiconductor substrate |
| JPH06305713A (ja) * | 1993-04-16 | 1994-11-01 | Texas Instr Japan Ltd | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液 |
| JP3966479B2 (ja) * | 1993-04-16 | 2007-08-29 | 日本テキサス・インスツルメンツ株式会社 | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法 |
| JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| US5933316A (en) * | 1993-08-02 | 1999-08-03 | Motorola Inc. | Method for forming a titanate thin film on silicon, and device formed thereby |
| US5440173A (en) * | 1993-09-17 | 1995-08-08 | Radiant Technologies | High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same |
| US5330931A (en) * | 1993-09-22 | 1994-07-19 | Northern Telecom Limited | Method of making a capacitor for an integrated circuit |
| KR0171060B1 (ko) * | 1993-12-28 | 1999-03-30 | 스기야마 카즈히코 | 반도체장치의 제조방법 |
| WO1995025340A1 (en) * | 1994-03-17 | 1995-09-21 | Symetrix Corporation | Thin film capacitors on gallium arsenide substrate and process for making the same |
| JP3460347B2 (ja) * | 1994-03-30 | 2003-10-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3119997B2 (ja) * | 1994-06-21 | 2000-12-25 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| US5519235A (en) * | 1994-11-18 | 1996-05-21 | Bell Communications Research, Inc. | Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes |
| KR100214267B1 (ko) * | 1995-04-07 | 1999-08-02 | 김영환 | 반도체 소자 제조방법 |
| WO1997001854A1 (en) * | 1995-06-28 | 1997-01-16 | Bell Communication Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
| US5753945A (en) * | 1995-06-29 | 1998-05-19 | Northern Telecom Limited | Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer |
| US5571746A (en) * | 1995-10-19 | 1996-11-05 | Chartered Semiconductor Manufacturing Pte Ltd. | Method of forming a back end capacitor with high unit capacitance |
| US6242321B1 (en) | 1996-04-23 | 2001-06-05 | International Business Machines Corporation | Structure and fabrication method for non-planar memory elements |
| KR100197566B1 (ko) * | 1996-06-29 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 |
| JPH1022294A (ja) * | 1996-07-04 | 1998-01-23 | Sony Corp | 半導体装置の製造方法 |
| US5864932A (en) * | 1996-08-20 | 1999-02-02 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| EP0837504A3 (en) | 1996-08-20 | 1999-01-07 | Ramtron International Corporation | Partially or completely encapsulated ferroelectric device |
| US5920453A (en) * | 1996-08-20 | 1999-07-06 | Ramtron International Corporation | Completely encapsulated top electrode of a ferroelectric capacitor |
| US6027947A (en) * | 1996-08-20 | 2000-02-22 | Ramtron International Corporation | Partially or completely encapsulated top electrode of a ferroelectric capacitor |
| DE19640240A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben |
| KR100232223B1 (ko) * | 1996-10-24 | 1999-12-01 | 김영환 | 메모리용 플라트늄 박막 형성방법 |
| KR100190111B1 (ko) * | 1996-11-13 | 1999-06-01 | 윤종용 | 반도체장치의 커패시터 제조방법 |
| US6130124A (en) * | 1996-12-04 | 2000-10-10 | Samsung Electronics Co., Ltd. | Methods of forming capacitor electrodes having reduced susceptibility to oxidation |
| USRE38565E1 (en) * | 1997-03-03 | 2004-08-17 | Matsushita Electric Industrial Co., Ltd. | Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures |
| US6265738B1 (en) | 1997-03-03 | 2001-07-24 | Matsushita Electronics Corporation | Thin film ferroelectric capacitors having improved memory retention through the use of essentially smooth bottom electrode structures |
| KR100230418B1 (ko) * | 1997-04-17 | 1999-11-15 | 윤종용 | 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법 |
| US5902131A (en) * | 1997-05-09 | 1999-05-11 | Ramtron International Corporation | Dual-level metalization method for integrated circuit ferroelectric devices |
| EP0893832A3 (en) | 1997-07-24 | 1999-11-03 | Matsushita Electronics Corporation | Semiconductor device including a capacitor device and method for fabricating the same |
| JP3976288B2 (ja) * | 1998-01-21 | 2007-09-12 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| KR100293720B1 (ko) | 1998-10-01 | 2001-07-12 | 박종섭 | 반도체 소자의 캐패시터 형성 방법 |
| US6249014B1 (en) * | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| KR100335398B1 (ko) * | 1998-10-13 | 2002-07-18 | 박종섭 | 강유전체 램의 캐패시터 제조방법 |
| US6174735B1 (en) | 1998-10-23 | 2001-01-16 | Ramtron International Corporation | Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation |
| DE19857039A1 (de) * | 1998-12-10 | 2000-06-21 | Siemens Ag | Mikroelektronische Struktur |
| US6075264A (en) | 1999-01-25 | 2000-06-13 | Samsung Electronics Co., Ltd. | Structure of a ferroelectric memory cell and method of fabricating it |
| US6421223B2 (en) * | 1999-03-01 | 2002-07-16 | Micron Technology, Inc. | Thin film structure that may be used with an adhesion layer |
| JP4322347B2 (ja) * | 1999-03-15 | 2009-08-26 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| KR100324316B1 (ko) * | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
| US6242299B1 (en) | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
| KR20010004368A (ko) * | 1999-06-28 | 2001-01-15 | 김영환 | 강유전체 메모리 소자 및 그 제조 방법 |
| US6642567B1 (en) * | 2000-08-31 | 2003-11-04 | Micron Technology, Inc. | Devices containing zirconium-platinum-containing materials and methods for preparing such materials and devices |
| US6885138B1 (en) * | 2000-09-20 | 2005-04-26 | Samsung Electronics Co., Ltd. | Ferroelectric emitter |
| JP4688343B2 (ja) * | 2001-05-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 強誘電体メモリ装置 |
| KR100425450B1 (ko) * | 2001-06-26 | 2004-03-30 | 삼성전자주식회사 | 금속-절연층-금속 캐패시터 제조 방법 |
| KR100476376B1 (ko) * | 2002-07-19 | 2005-03-16 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
| US6938310B2 (en) * | 2002-08-26 | 2005-09-06 | Eastman Kodak Company | Method of making a multi-layer micro-electromechanical electrostatic actuator for producing drop-on-demand liquid emission devices |
| US6932124B2 (en) * | 2003-11-19 | 2005-08-23 | Ice House America Llc | Automated ice bagging apparatus and methods |
| US7190016B2 (en) * | 2004-10-08 | 2007-03-13 | Rohm And Haas Electronic Materials Llc | Capacitor structure |
| JP4908801B2 (ja) * | 2005-08-16 | 2012-04-04 | 株式会社神戸製鋼所 | 電子部品用銅系基材及び電子部品 |
| US8361811B2 (en) | 2006-06-28 | 2013-01-29 | Research In Motion Rf, Inc. | Electronic component with reactive barrier and hermetic passivation layer |
| US20080001292A1 (en) * | 2006-06-28 | 2008-01-03 | Marina Zelner | Hermetic Passivation Layer Structure for Capacitors with Perovskite or Pyrochlore Phase Dielectrics |
| JP4884104B2 (ja) * | 2006-06-29 | 2012-02-29 | 富士通セミコンダクター株式会社 | キャパシタを含む半導体装置及びその製造方法 |
| US8089113B2 (en) * | 2006-12-05 | 2012-01-03 | Spansion Llc | Damascene metal-insulator-metal (MIM) device |
| US8723654B2 (en) | 2010-07-09 | 2014-05-13 | Cypress Semiconductor Corporation | Interrupt generation and acknowledgment for RFID |
| US9092582B2 (en) | 2010-07-09 | 2015-07-28 | Cypress Semiconductor Corporation | Low power, low pin count interface for an RFID transponder |
| US9846664B2 (en) | 2010-07-09 | 2017-12-19 | Cypress Semiconductor Corporation | RFID interface and interrupt |
| US20150064492A1 (en) * | 2013-08-29 | 2015-03-05 | North Carolina State University | Patterned films, layered composites formed therewith, and methods of preparation thereof |
| CN109216360B (zh) | 2017-07-07 | 2021-01-12 | 联华电子股份有限公司 | 半导体存储装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3657029A (en) * | 1968-12-31 | 1972-04-18 | Texas Instruments Inc | Platinum thin-film metallization method |
| US4707897A (en) * | 1976-02-17 | 1987-11-24 | Ramtron Corporation | Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same |
| US4423087A (en) * | 1981-12-28 | 1983-12-27 | International Business Machines Corporation | Thin film capacitor with a dual bottom electrode structure |
| US4437139A (en) * | 1982-12-17 | 1984-03-13 | International Business Machines Corporation | Laser annealed dielectric for dual dielectric capacitor |
| JPS6135548A (ja) * | 1984-07-27 | 1986-02-20 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS6156447A (ja) * | 1984-08-28 | 1986-03-22 | Matsushita Electronics Corp | 半導体装置およびその製造方法 |
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| JPH0354828A (ja) * | 1989-07-24 | 1991-03-08 | Oki Electric Ind Co Ltd | 半導体装置の複合導電層、複合導電層を用いたキャパシタおよび複合導電層の穴開け方法 |
-
1990
- 1990-03-16 NL NL9000602A patent/NL9000602A/nl not_active Application Discontinuation
-
1991
- 1991-02-25 US US07/661,030 patent/US5122477A/en not_active Expired - Fee Related
- 1991-03-12 EP EP91200525A patent/EP0448151A1/en not_active Ceased
- 1991-03-13 KR KR1019910003983A patent/KR910017660A/ko not_active Application Discontinuation
- 1991-03-15 JP JP3074368A patent/JPH04221848A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR910017660A (ko) | 1991-11-05 |
| EP0448151A1 (en) | 1991-09-25 |
| JPH04221848A (ja) | 1992-08-12 |
| US5122477A (en) | 1992-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL9000602A (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. | |
| KR100314489B1 (ko) | 강유전체 커패시터의 간단한 제조방법 | |
| JP3351856B2 (ja) | 構造体およびコンデンサの製造方法 | |
| EP0737364B1 (en) | Semiconductor device comprising a ferroelectric memory element with a lower electrode provided with an oxygen barrier | |
| EP0514149B1 (en) | Thin film capacitor | |
| US4423087A (en) | Thin film capacitor with a dual bottom electrode structure | |
| US4471405A (en) | Thin film capacitor with a dual bottom electrode structure | |
| JP3055791B2 (ja) | 電気的セラミック酸化物装置用電極 | |
| KR100285871B1 (ko) | 강유전체를 가진 캐패시터를 포함하는 반도체 디바이스 및 그의 제조방법 | |
| US5853500A (en) | Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures | |
| KR100386539B1 (ko) | 산화된 내열 금속 동반 장벽을 갖는 복합체 이리듐 장벽구조 및 그의 제조방법 | |
| KR19980063403A (ko) | 강유전체 커패시터 및 다른 커패시터 구조체를 위한 고온전극-배리어 | |
| KR20010101386A (ko) | 90 나노미터 이하의 두께를 갖는 강유전성 박막을 지닌강유전성 메모리와 그 제조 방법 | |
| KR20000062325A (ko) | 집적회로전극구조 및 이것의 제조공정 | |
| TW571386B (en) | Barrier stack with improved barrier properties | |
| US7078309B2 (en) | Methods for producing a structured metal layer | |
| KR100264368B1 (ko) | 집적회로 메모리 엘레멘트가 되는 pzt 캐패시터 및 그의 제조방법 | |
| US7727897B2 (en) | Method of etching a TE/PCMO stack using an etch stop layer | |
| US6911689B2 (en) | Versatile system for chromium based diffusion barriers in electrode structures | |
| JP3519581B2 (ja) | 容量素子の製造方法 | |
| JP2751864B2 (ja) | 酸素拡散バリア性電極とその製造方法 | |
| KR910001191B1 (ko) | 반도체장치의 제조방법 | |
| JPH10214944A (ja) | 半導体装置の製造方法 | |
| JP3248475B2 (ja) | 強誘電体不揮発メモリセル構造の製造方法 | |
| JP2000068465A (ja) | 半導体装置及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |