JP2004221467A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004221467A JP2004221467A JP2003009631A JP2003009631A JP2004221467A JP 2004221467 A JP2004221467 A JP 2004221467A JP 2003009631 A JP2003009631 A JP 2003009631A JP 2003009631 A JP2003009631 A JP 2003009631A JP 2004221467 A JP2004221467 A JP 2004221467A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- adhesion layer
- semiconductor device
- oxide
- platinum group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D7/00—General design of wind musical instruments
- G10D7/02—General design of wind musical instruments of the type wherein an air current is directed against a ramp edge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- A—HUMAN NECESSITIES
- A63—SPORTS; GAMES; AMUSEMENTS
- A63H—TOYS, e.g. TOPS, DOLLS, HOOPS OR BUILDING BLOCKS
- A63H5/00—Musical or noise- producing devices for additional toy effects other than acoustical
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
- G09B15/00—Teaching music
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10D—STRINGED MUSICAL INSTRUMENTS; WIND MUSICAL INSTRUMENTS; ACCORDIONS OR CONCERTINAS; PERCUSSION MUSICAL INSTRUMENTS; AEOLIAN HARPS; SINGING-FLAME MUSICAL INSTRUMENTS; MUSICAL INSTRUMENTS NOT OTHERWISE PROVIDED FOR
- G10D9/00—Details of, or accessories for, wind musical instruments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Manufacturing & Machinery (AREA)
- Business, Economics & Management (AREA)
- Educational Administration (AREA)
- Educational Technology (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Memories (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【解決手段】半導体基板の上に、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料で形成された密着層が配置されている。密着層の表面上に、密着層を形成する材料の酸化物からなる酸化物表面層が配置されている。酸化物表面層の表面上に、白金族または白金族を含む合金からなる第1の導電層とが配置されている。
【選択図】 図7
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に半導体基板の上に白金族または白金族を含む合金からなる導電層が形成されている半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
ダイナミックランダムアクセスメモリ(DRAM)や強誘電体メモリ(FRAM)等のメモリ系半導体素子において、キャパシタの大容量化に伴い、その構造がMIS(Metal−Insulator−Semiconductor)構造からMIM(Metal−Insulator−Metal)構造へと移りつつある。誘電体膜の材料としても、酸化タンタルやチタン酸バリウムストロンチウム等の高誘電体材料、PZTやSBT等の強誘電体材料の採用が検討されている。この場合、キャパシタの蓄積電極として、耐酸化性に優れた金属や導電性酸化物が選択される。例えば、このような材料として、特許文献1〜3に、Ru、Ir、Pt等の耐酸化性に優れた金属、RuO2、IrO2等の導電性酸化物、及びSrRuO等のペロブスカイト構造を持った導電材料が挙げられている。
【0003】
これらの材料は、スパッタリングや蒸着等の物理的成膜法で形成され、その後熱処理を行うことにより、密着性の向上、ヒロックやピンホールの低減、粗面化等が行われる。
【0004】
ところが上述のような白金族の金属は、絶縁膜との密着性が悪い。白金族の金属からなる導電膜と絶縁膜との密着性を高めるために、両者の間にTiNやWNからなる密着層が配置される。
【0005】
【特許文献1】
特開平7−297364号公報
【特許文献2】
特開平8−335679号公報
【特許文献3】
特開平8−340091号公報
【0006】
【発明が解決しようとする課題】
アスペクト比の高いコンタクトホールの内面を、白金族の金属等からなる導電膜で覆う際に、TiNやWN等の密着層を介在させると、カバレッジやモフォロジーが低下する。
【0007】
本発明の目的は、密着層上に、白金族等の金属からなる導電膜を形成する時に、カバレッジやモフォロジーの低下を抑制することができる半導体装置及びその製造方法を提供することである。
【0008】
【課題を解決するための手段】
本発明の一観点によると、半導体基板の上に配置され、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料で形成された密着層と、前記密着層の表面上に配置され、該密着層を形成する材料の酸化物からなる酸化物表面層と、前記酸化物表面層の表面上に配置され、白金族または白金族を含む合金からなる第1の導電層とを有する半導体装置が提供される。
【0009】
本発明の他の観点によると、下地基板の表面上に、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料からなる密着層を形成する工程と、前記密着層の表面を酸化する工程と、酸化された前記密着層の表面上に、白金族または白金族を含む合金からなる第1の導電層を形成する工程とを有する半導体装置の製造方法が提供される。
【0010】
密着層の表面を酸化することにより、その上に配置される第1の導電層のカバレッジを改善することができる。
【0011】
【発明の実施の形態】
図1(A)に、本発明の実施例による半導体装置の断面図を示す。実施例による半導体装置はDRAMである。以下、図1(A)を参照しながら、第1の実施例による半導体装置の製造方法について説明する。
【0012】
シリコンからなるp型表面領域を有する半導体基板11の表面にシャロートレンチアイソレーション(STI)により酸化シリコン(SiO2)の分離領域12を形成する。分離領域12で画定された活性領域の表面に、絶縁ゲート電極13を形成する。
【0013】
図1(B)に示すように、絶縁ゲート電極13はシリコン表面に形成された酸化シリコンからなるゲート絶縁膜21と、その上に形成された多結晶シリコンの下側ゲート電極22と、その上に形成されたタングステンシリサイド(WSi)等の上側ゲート電極23と、その上に形成された窒化シリコン(SiN)等のエッチングストッパ層24と、ゲート電極側壁を覆う窒化シリコン等のサイドウォールエッチングストッパ25とを有する。なお、図示の簡略化のため、図1(A)においては、絶縁ゲート電極13は簡略化した構成で示す。
【0014】
サイドウォールエッチングストッパ25を形成する前に、ゲート絶縁膜21からエッチングストッパ層24までの積層構造をマスクとして、ソース及びドレイン領域を形成するためのイオン注入が行われる。
【0015】
絶縁ゲート電極13を形成した後、酸化シリコン等の第1層間絶縁膜14を形成する。第1層間絶縁膜14の所要個所にコンタクトホールを開口し、多結晶シリコン、タングステン(W)等のプラグ15を形成する。なお、プラグ15は、CVDによって多結晶シリコンまたはタングステン層を堆積させ、化学機械研磨(CMP)等によって不用部を除去することにより形成される。
【0016】
その後、基板全面上に第2層間絶縁膜16を形成する。なお、第2層間絶縁膜16は、一旦途中のレベルまで絶縁層を堆積させ、ビット線BLを形成した後、ビット線BLを埋め込んで、残りの部分の絶縁層を堆積させることにより形成される。第2層間絶縁膜16を貫通して、下のプラグ15に達するコンタクトホール18を形成し、コンタクトホールの中にタングステン等で形成されたプラグ17を埋め込む。
【0017】
プラグ17の形成は、例えばTiNからなるバリアメタル層とタングステン層の堆積、及びCMP等によって行う。その後、平坦化した第2層間絶縁膜16の表面上に窒化シリコン層31、酸化シリコン層32、及び窒化シリコン層33を順番に形成する。これらの積層は、後に形成するキャパシタの倒れ防止のための台座を構成する支持層となる。上下の窒化シリコン層31及び33は、酸化シリコン層のエッチング時にエッチングストッパとして機能する。
【0018】
プラグ17の形成から、その上のキャパシタの形成までの工程を、図2〜図8を参照して説明する。図2〜図8では、図1の第1層間絶縁膜14よりも上の層の、1つのキャパシタに対応する部分のみが表されている。
【0019】
図2(A)に示すように、第1層間絶縁膜16の内部にビットラインBLが埋め込まされている。図1(A)では、ビットラインBLが紙面に平行な方向に延在している場合を示したが、図2〜図8の各図は、ビットラインBLの延在する方向に対して垂直な断面を表している。
【0020】
第1層間絶縁膜16にコンタクトホール18を形成する。コンタクトホール18はビットラインBLと重ならない領域に配置され、その底面に図1(A)に示したプラグ15の上面が露出する。図2(A)では、1つのコンタクトホール18を示しているが、図2(A)に示された第1層間絶縁膜16の右側及び左側にも、他のコンタクトホールが形成されている。
【0021】
コンタクトホール18の内面及び第1層間絶縁膜16の上面を、TiN層で覆う。コンタクトホール18内を埋め込むように、基板の全面上にタングステン層を形成する。第1層間絶縁膜16の上に堆積した不要なTiN層及びタングステン層をCMPにより除去する。これにより、コンタクトホール18の内面を覆うTiNからなるバリアメタル層17A、及びコンタクトホール18内に充填されたタングステンプラグ17が残る。
【0022】
図2(B)に示すように、第1層間絶縁膜16の上に、厚さ40nmの窒化シリコン層31、厚さ100nmの酸化シリコン層32、及び厚さ40nmの窒化シリコン層33をこの順番に形成する。窒化シリコン層33の上に、厚さ900nmの酸化シリコンからなる犠牲膜50を形成する。
【0023】
図3(C)に示すように、タングステンプラグ17に対応する位置に、犠牲膜50から窒化シリコン層31までの4層を貫通するホール51を形成する。ホール51の底にタングステンプラグ17の上面が露出する。
【0024】
図3(D)に示すように、ホール51の内面及び犠牲膜50の上面に、TiNからなる厚さ10nmの密着層34を、化学気相成長(CVD)により形成する。
【0025】
図4(E)に示すように、密着層34の表層部を酸化し、酸化物表面層35を形成する。酸化物表面層35の厚さは5nm以下とする。酸化方法の詳細については後述する。
【0026】
図4(F)に示すように、酸化物表面層35の上に、CVDにより厚さ20nmのルテニウム層36を形成する。ルテニウム膜36の上にレジスト材料を塗布し、ルテニウム層36の上にレジスト膜52を形成する。レジスト膜52の一部は、ホール51内に充填される。なお、レジスト材料の代わりに、スピンオングラス(SOG)材料を用いてもよい。
【0027】
図5(G)に示すように、犠牲膜50の上面が露出するまでCMPを行う。ホール51の内面に、密着層34、酸化物表面層35、ルテニウム層36、及びレジスト膜52が残る。CMP前にホール51内がレジスト膜52で充填されているため、CMP時に用いたスラリがホール51内に残留することを防止できる。なお、犠牲膜50の上の酸化物表面層35及び密着層34は、CMPで除去する代わりに、エッチングにより除去してもよい。
【0028】
図5(H)に示すように、弗酸等を用いたウェット処理により、犠牲膜50を除去する。
図6(I)に示すように、ホール51内に充填されているレジスト膜52を除去する。円筒状(シリンダ状)のルテニウム層36が残る。ルテニウム層36の外周面上に、酸化物表面層35及び密着層34の2層が残っている。ルテニウム層36の内周面は露出している。このルテニウム層36がキャパシタの蓄積電極になる。
【0029】
図6(J)に示すように、ルテニウム層36の外周面上の密着層34を、硫酸過水またはアンモニア過水を用いたウェット処理で除去する。このとき、酸化物表面層35も除去され、ルテニウム層36の外周面が露出する。密着層34のうち、窒化シリコン膜33の上面よりも下方の一部分もエッチングされ、窒化シリコン層33及び酸化シリコン層32に形成されている凹部の内周面とルテニウム層36の外周面との間にスリット55が形成される。
【0030】
図7(K)に示すように、キャパシタの蓄積電極となるルテニウム層36の表面上に、厚さ10nmの酸化タンタル(Ta2O5)層37を、Ta(O(C2H5))5をソースガスとし、基板温度を400〜500℃としたCVDにより形成する。酸化タンタル層37は、密着層34が後退して形成されたスリット55の内部まで入り込む。このため、密着層34と直接接している部分の酸化タンタル層37が厚くなり、局所的なリーク電流の増大を防止することができる。
【0031】
Ru(EtCP)2又はRu(CP)2をソースガスとして用い、基板温度を300〜400℃としたCVDにより、酸化タンタル層37の表面を覆う厚さ30nmのルテニウム層38を形成する。このようにして、下側電極となるルテニウム層36、キャパシタ誘電体層となる酸化タンタル層37、及び上側電極となるルテニウム層38で構成されたキャパシタが形成される。
【0032】
図1(A)に戻って説明を続ける。キャパシタを埋め込むように、基板全面上に、酸化シリコンからなる第3層間絶縁膜41を形成する。ルテニウム層38の頂上部における第3層間絶縁膜41の厚さT41は、例えば300nmである。第3層間絶縁膜41の所要箇所にコンタクトホールを形成し、その底面にキャパシタの上側電極となるルテニウム層38の一部を露出させる。なお、コンタクトホールは、キャパシタの配置されていない領域に配置される。
【0033】
第3層間絶縁膜41の上に、厚さ約400nmの第1層目のアルミニウム配線42を形成する。このアルミニウム配線42は、第3層間絶縁膜41に形成されたコンタクトホール内を経由してルテニウム層38に接続される。アルミニウム配線42を覆うように、第3層間絶縁膜41の上に、酸化シリコンからなる厚さ約450nmの第4層間絶縁膜43を形成する。
【0034】
第4層間絶縁膜43の表面上に、厚さ約900nmの第2層目のアルミニウム配線44を形成する。アルミニウム配線44は、第4層間絶縁膜43に形成されたコンタクトホール内を経由して、下層の所定の配線に接続される。
【0035】
アルミニウム配線44を覆うように、第4層間絶縁膜43の上に、酸化シリコンからなる厚さ約300nmの第5層間絶縁膜45を形成する。酸化シリコンからなるこれらの層間絶縁膜は、例えばCVDにより形成される。第5層間絶縁膜45の上に、窒化シリコンからなる厚さ約600nmの保護膜46を形成する。第5層間絶縁膜45及び保護膜46の2層に開口47を形成し、その底面にアルミニウム配線44の一部を露出させる。
【0036】
図8(A)に、図4(F)に示したルテニウム層36を形成した後の断面SEM写真を示す。なお、密着層34の表面の酸化は、ダウンフロープラズマ型アッシング装置を用い、酸素流量を3slm、基板温度を室温として、60秒間行った。この酸化処理により形成される酸化物表面層35の厚さは約5nmである。比較のために、図8(B)に、密着層34の表面を酸化しないでルテニウム層を形成した場合の断面SEM写真を示す。
【0037】
実施例のように、密着層34の表面を酸化することにより、特にホールの底面におけるルテニウム層36のカバレッジが改善されていることがわかる。また、密着層34の表面を酸化したほうが、ルテニウム層36の表面モフォロジーも良好である。
【0038】
図9(A)及び(B)に、密着層34の表面を他の方法で酸化した場合の、ルテニウム層の断面SEM写真を示す。図9(A)は、酸素流量5sccm、窒素流量1000sccmの雰囲気中で、基板温度を450℃とし30分間の酸化処理を行った後にルテニウム層を形成した試料のSEM写真を示す。酸化物表面層の厚さは、約5nmであった。図9(B)は、ルテニウム成膜用のCVD装置を用い、酸素流量を650sccm、圧力を133Pa(1Torr)、基板温度を330℃として10分間の酸化処理を行った後にルテニウム層を形成した試料のSEM写真を示す。酸化物表面層の厚さは約3nmであった。
【0039】
いずれの場合にも、図8(B)に示した酸化処理を行わない場合に比べて、ルテニウム層のカバレッジ及び表面モフォロジーが改善されていることがわかる。上述のように、TiNからなる密着層の表面を酸化してTiONからなる酸化物表面層を形成し、その上にルテニウム層を形成することにより、ルテニウム層のカバレッジ及び表面モフォロジーを改善することができる。密着層の表面を酸化することにより、ルテニウム層のカバレッジ及び表面モフォロジーが改善するのは、密着層の表面が酸化により不活性になるためと考えられる。
【0040】
図10(A)に、図6(J)に示した状態における試料のSEM写真を示す。図6(J)では、窒化シリコン層31の下に、第1層間絶縁膜16及びタングステンプラグ17が配置されていたが、図10(A)に示した試料では、窒化シリコン膜31の下地の全面がタングステン層にされている。ルテニウム層の厚さは20nmとした。ルテニウム層で構成されたシリンダの倒壊や、ルテニウム層とタングステン層との間の通電不良は見られない。
【0041】
図10(B)に、比較のために、密着層34の表面を酸化しないでルテニウム層を形成した試料のSEM写真を示す。なお、ルテニウム層の厚さは30nmとした。傾斜しているシリンダ状のルテニウム層が見られる。また、多くのシリンダが黒っぽく写っている。これは、シリンダと下地のタングステン層との導通不良が発生しているためである。
【0042】
図11(A)に、図10(A)に示した試料の断面SEM写真を示す。比較のために、図11(B)に、図10(B)に示した試料の断面SEM写真を示す。図11(A)に現れているシリンダ状のルテニウム層の下端近傍に配置されているのが、図6(J)の窒化シリコン層31、酸化シリコン層32、及び窒化シリコン層33からなる支持層に相当する。この支持層の下にタングステン層が観察される。
【0043】
図11(B)のシリンダ状ルテニウム膜の下端に、窒化シリコン層31、酸化シリコン層32、及び窒化シリコン層33からなる支持層が現れている。図11(B)は、シリンダの間隙部における断面であるため、支持層が写真の左端から右端まで連続している。この3層の下のタングステン層の一部がエッチングされて隙間が形成されていることがわかる。これは、図6(J)に示した密着層34のエッチング時に、ピンホールを経由してエッチャントがタングステン層まで達したためと考えられる。
【0044】
本願の実施例のように、ルテニウム層36を形成する前に、密着層34の表面を酸化しておくことにより、ルテニウム層のカバレッジを改善し、導通不良の発生を防止することができる。
【0045】
次に、図12を参照して、図7(K)の酸化物表面層35の好ましい膜厚について説明する。
図12に、厚さ10nmのTiN層の表面を酸化してTiON層を形成した2層構造のシート抵抗とTiON層の膜厚との関係を示す。横軸はTiON層の厚さを単位「nm」で表し、縦軸はシート抵抗を単位「Ω/□」で表す。TiON層が厚くなるに従ってシート抵抗が増加する。
【0046】
本願発明者らの評価試験によると、TiON層の上に形成するルテニウム層の十分なカバレッジ改善効果を得るためには、TiON層の厚さを1nm以上にすることが好ましいことがわかった。また、図6(J)に示した工程において、TiON層(酸化物表面層)35をウェットエッチングで除去するためには、TiON層の厚さを5nm以下にすることが好ましい。
【0047】
TiON層の厚さが1〜5nmの範囲であれば、TiN層とTiON層との2層のシート抵抗は概ね1000Ω/□以下になる。これは、TiON層を形成しない場合とほぼ同等の抵抗値であり、TiON層を形成することによる抵抗増の影響は軽微である。
【0048】
上記実施例では、図4(E)に示した密着層34の表面酸化工程において、酸素雰囲気中での熱酸化処理、ダウンフロープラズマ型アッシング装置を用いた酸化処理、ルテニウム層形成のためのCVD装置を用いた酸化処理について説明したが、その他の方法で酸化を行ってもよい。
【0049】
例えば、バルアメタル層をCVDにより成膜する場合、成膜後に、CVD装置のチャンバ内にO2とNH3とを導入してH2Oを発生させ、密着層の表面を酸化してもよい。また、密着層の成膜後に基板をCVD装置から取り出し、密着層の表面を、水(H2O)、オゾン水(O3)、過酸化水素水(H2O2)、HNO3等の酸素元素を含む薬液に晒してもよい。ゴミを取り除くために、この薬液にHClやH2SO4を混ぜてもよい。また、オゾン(O3)、水蒸気(H2O)、CO2、NO、N2O等の酸素元素を含むガス中で熱処理を行ってもよいし、これらのガスのプラズマに密着層の表面を晒してもよい。
【0050】
上記実施例では、密着層としてTiNを用いたが、その他の材料を用いてもよい。例えば、チタン(Ti)、タンタル(Ta)、タングステン(W)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)等の高融点金属またはこれらの合金、窒化タングステン(WN)、窒化タンタル(TaN)、窒化ジルコニウム(ZrN)、窒化ハフニウム(HfN)、窒化ニオブ(NbN)等の高融点金属の窒化物、TiSiN、TaSiN、WSiN、ZrSiN、HfSiN、NbSiN等の高融点金属の珪化窒化物を用いることも可能である。
【0051】
また、上記実施例では、キャパシタの蓄積電極としてルテニウムを用いたが、その他の白金族の金属、例えばIr、Re、Pt、Pd、Rh、Os等、またはこれらの合金を用いることもできる。
【0052】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【0053】
上記実施例から、以下の付記に示された発明が導出される。
(付記1) 半導体基板の上に配置され、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料で形成された密着層と、
前記密着層の表面上に配置され、該密着層を形成する材料の酸化物からなる酸化物表面層と、
前記酸化物表面層の表面上に配置され、白金族または白金族を含む合金からなる第1の導電層と
を有する半導体装置。
【0054】
(付記2) 前記第1の導電層が、Ru、Ir、Re、Pt、Pd、Rh、Osからなる群より選択された1つの金属を含む付記1に記載の半導体装置。
(付記3) 前記密着層が、Ti、Ta、W、Zr、Hf、Nb、TiN、TaN、WN、ZrN、HfN、NbN、TiSiN、TaSiN、WSiN、ZrSiN、HfSiN、及びNbSiNからなる群より選択された一つの材料で形成されている付記1または2に記載の半導体装置。
【0055】
(付記4) 前記第1の導電層の表面を覆い、誘電体材料で形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜の表面を覆い、白金族または白金族の合金からなり、前記キャパシタ誘電体膜を介して前記第1の導電層とともにキャパシタを構成する第2の導電層と
を有する付記1〜3のいずれかに記載の半導体装置。
【0056】
(付記5) 前記酸化物表面層の厚さが1〜5nmである付記1〜4のいずれかに記載の半導体装置。
(付記6) さらに、前記半導体基板の上に配置され、絶縁材料で形成された支持層と、
前記支持層に形成された凹部と
を有し、前記凹部の内面上に前記密着層が配置されており、
前記第1の導電層が、前記酸化物表面層を被覆する第1の部分と、前記凹部の側面を上方に延長させた筒状の仮想面に沿い、該第1の部分に連続する第2の部分とを含む付記1〜5のいずれかに記載の半導体装置。
【0057】
(付記7) さらに、前記半導体基板の表面上に形成され、ソース及びドレインとなる一対の不純物拡散領域及びゲート電極を含むトランジスタと、
前記トランジスタを覆うように、前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜を貫通し、前記トランジスタの一方の不純物拡散領域に接続された導電性のプラグと
を有し、前記支持層が前記層間絶縁膜の上に配置され、前記凹部の底面に前記プラグが露出し、前記第1の導電層が、前記密着層及び酸化物表面層を経由して前記プラグに電気的に接続されている付記6に記載の半導体装置。
【0058】
(付記8) 下地基板の表面上に、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料からなる密着層を形成する工程と、
前記密着層の表面を酸化する工程と、
酸化された前記密着層の表面上に、白金族または白金族を含む合金からなる第1の導電層を形成する工程と
を有する半導体装置の製造方法。
【0059】
(付記9) 前記酸化する工程において前記密着層の表面上に形成される酸化物層の厚さが1〜5nmである付記8に記載の半導体装置の製造方法。
(付記10) 前記酸化工程は、前記密着層をO2、O3、H2O、CO2、NO、及びN2Oからなる群より選択された少なくとも1つのガスまたはそのプラズマを含む雰囲気に晒す工程を含む付記8または9に記載の半導体装置の製造方法。
【0060】
(付記11) 前記酸化工程は、前記密着層をH2O、H2O2、HNO3、オゾン水からなる群より選択された少なくとも1つの薬液を含む液体に晒す工程を含む付記8〜10のいずれかに記載の半導体装置の製造方法。
【0061】
(付記12) 前記液体に、HClまたはH2SO4が混入されている付記11に記載の半導体装置の製造方法。
【0062】
【発明の効果】
以上説明したように、本発明によれば、密着層の表面を酸化することにより、その上に形成する白金族の金属等からなる導電層のカバレッジや表面モフォロジーを改善することができる。
【図面の簡単な説明】
【図1】本発明の実施例による半導体装置の断面図である。
【図2】実施例による半導体装置の製造方法を説明するための部分断面図(その1)である。
【図3】実施例による半導体装置の製造方法を説明するための部分断面図(その2)である。
【図4】実施例による半導体装置の製造方法を説明するための部分断面図(その3)である。
【図5】実施例による半導体装置の製造方法を説明するための部分断面図(その4)である。
【図6】実施例による半導体装置の製造方法を説明するための部分断面図(その5)である。
【図7】実施例による半導体装置の製造方法を説明するための部分断面図(その6)である。
【図8】実施例による方法で作製した試料及び比較例による試料のシリンダ状ルテニウム層のSEM写真である。
【図9】実施例による方法で作製した試料のシリンダ状ルテニウム層のSEM写真である。
【図10】実施例による方法で作製した試料及び比較例による試料のシリンダ状ルテニウム層のSEM写真である。
【図11】実施例による方法で作製した試料及び比較例による試料のシリンダ状ルテニウム層のSEM写真である。
【図12】TiN層の表面を酸化した2層構造のシート抵抗と、酸化層の膜厚との関係を示すグラフである。
【符号の説明】
11 半導体基板
12 分離領域
13 絶縁ゲート電極
14 第1層間絶縁膜
15、17 プラグ
16 第2層間絶縁膜
18 コンタクトホール
21 ゲート絶縁膜
22 下側ゲート電極
23 上側ゲート電極
24 エッチングストッパ層
25 サイドウォールエッチングストッパ
31、33 窒化シリコン層
32 酸化シリコン層
34 密着層
35 酸化物表面層
36、38 ルテニウム層
37 酸化タンタル層
41 第3層間絶縁膜
42、44 アルミニウム配線
43 第4層間絶縁膜
45 第5層間絶縁膜
46 保護膜
47 開口
50 犠牲膜
51 ホール
52 レジスト膜
55 スリット
Claims (6)
- 半導体基板の上に配置され、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料で形成された密着層と、
前記密着層の表面上に配置され、該密着層を形成する材料の酸化物からなる酸化物表面層と、
前記酸化物表面層の表面上に配置され、白金族または白金族を含む合金からなる第1の導電層と
を有する半導体装置。 - 前記密着層が、Ti、Ta、W、Zr、Hf、Nb、TiN、TaN、WN、ZrN、HfN、NbN、TiSiN、TaSiN、WSiN、ZrSiN、HfSiN、及びNbSiNからなる群より選択された一つの材料で形成されている請求項1に記載の半導体装置。
- 前記第1の導電層の表面を覆い、誘電体材料で形成されたキャパシタ誘電体膜と、
前記キャパシタ誘電体膜の表面を覆い、白金族または白金族の合金からなり、前記キャパシタ誘電体膜を介して前記第1の導電層とともにキャパシタを構成する第2の導電層と
を有する請求項1または2に記載の半導体装置。 - さらに、前記半導体基板の上に配置され、絶縁材料で形成された支持層と、
前記支持層に形成された凹部と
を有し、前記凹部の内面上に前記密着層が配置されており、
前記第1の導電層が、前記酸化物表面層を被覆する第1の部分と、前記凹部の側面を上方に延長させた筒状の仮想面に沿い、該第1の部分に連続する第2の部分とを含む請求項1〜3のいずれかに記載の半導体装置。 - さらに、前記半導体基板の表面上に形成され、ソース及びドレインとなる一対の不純物拡散領域及びゲート電極を含むトランジスタと、
前記トランジスタを覆うように、前記半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜を貫通し、前記トランジスタの一方の不純物拡散領域に接続された導電性のプラグと
を有し、前記支持層が前記層間絶縁膜の上に配置され、前記凹部の底面に前記プラグが露出し、前記第1の導電層が、前記密着層及び酸化物表面層を経由して前記プラグに電気的に接続されている請求項4に記載の半導体装置。 - 下地基板の表面上に、高融点金属、高融点金属の合金、高融点金属の窒化物、及び高融点金属の珪化窒化物からなる群より選択された一つの材料からなる密着層を形成する工程と、
前記密着層の表面を酸化する工程と、
酸化された前記密着層の表面上に、白金族または白金族を含む合金からなる第1の導電層を形成する工程と
を有する半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009631A JP2004221467A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置及びその製造方法 |
TW092135631A TWI232519B (en) | 2003-01-17 | 2003-12-16 | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture |
US10/745,967 US7102189B2 (en) | 2003-01-17 | 2003-12-29 | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture |
KR1020040001429A KR100972212B1 (ko) | 2003-01-17 | 2004-01-09 | 반도체 장치 및 그 제조 방법 |
CNB2004100028450A CN1270384C (zh) | 2003-01-17 | 2004-01-17 | 适合形成有涂层的导电膜如铂的半导体器件及其制造方法 |
US11/497,344 US7470595B2 (en) | 2003-01-17 | 2006-08-02 | Oxidizing a metal layer for a dielectric having a platinum electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003009631A JP2004221467A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004221467A true JP2004221467A (ja) | 2004-08-05 |
Family
ID=32767223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003009631A Pending JP2004221467A (ja) | 2003-01-17 | 2003-01-17 | 半導体装置及びその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7102189B2 (ja) |
JP (1) | JP2004221467A (ja) |
KR (1) | KR100972212B1 (ja) |
CN (1) | CN1270384C (ja) |
TW (1) | TWI232519B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319121A (ja) * | 2005-05-12 | 2006-11-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP2008041769A (ja) * | 2006-08-02 | 2008-02-21 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100655074B1 (ko) * | 2004-11-11 | 2006-12-11 | 삼성전자주식회사 | 스토리지 커패시터 및 그의 제조방법 |
US20060151846A1 (en) * | 2005-01-13 | 2006-07-13 | International Business Machines Corporation | Method of forming HfSiN metal for n-FET applications |
KR100738576B1 (ko) * | 2005-06-27 | 2007-07-11 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 및 그 형성방법 |
US7416953B2 (en) * | 2005-10-31 | 2008-08-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vertical MIM capacitors and method of fabricating the same |
JP4916715B2 (ja) * | 2005-12-21 | 2012-04-18 | 富士通株式会社 | 電子部品 |
CN100539079C (zh) * | 2006-12-27 | 2009-09-09 | 中芯国际集成电路制造(上海)有限公司 | 制造dram电容器结构的方法 |
JP2010287853A (ja) * | 2009-06-15 | 2010-12-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US20130126984A1 (en) * | 2011-11-22 | 2013-05-23 | Globalfoundries Inc. | Patterning of Sensitive Metal-Containing Layers With Superior Mask Material Adhesion by Providing a Modified Surface Layer |
US10903308B2 (en) | 2016-07-13 | 2021-01-26 | Samsung Electronics Co., Ltd. | Semiconductor device |
US10043684B1 (en) * | 2017-02-06 | 2018-08-07 | Applied Materials, Inc. | Self-limiting atomic thermal etching systems and methods |
CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3021800B2 (ja) | 1990-07-24 | 2000-03-15 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
JP3007789B2 (ja) | 1994-04-25 | 2000-02-07 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3098923B2 (ja) | 1994-12-28 | 2000-10-16 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
JP3683972B2 (ja) | 1995-03-22 | 2005-08-17 | 三菱電機株式会社 | 半導体装置 |
KR100214267B1 (ko) | 1995-04-07 | 1999-08-02 | 김영환 | 반도체 소자 제조방법 |
WO1997001854A1 (en) * | 1995-06-28 | 1997-01-16 | Bell Communication Research, Inc. | Barrier layer for ferroelectric capacitor integrated on silicon |
JPH09260600A (ja) | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
TW442837B (en) * | 1998-12-03 | 2001-06-23 | Infineon Technologies Ag | Integrated circuit-arrangement and its production method |
US6429087B2 (en) * | 1999-08-30 | 2002-08-06 | Micron Technology, Inc. | Methods of forming capacitors |
US6429088B1 (en) * | 1999-12-20 | 2002-08-06 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used |
US6559499B1 (en) * | 2000-01-04 | 2003-05-06 | Agere Systems Inc. | Process for fabricating an integrated circuit device having capacitors with a multilevel metallization |
JP3895099B2 (ja) | 2000-08-10 | 2007-03-22 | 富士通株式会社 | 半導体装置及びその製造方法 |
KR100422565B1 (ko) * | 2001-06-12 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
-
2003
- 2003-01-17 JP JP2003009631A patent/JP2004221467A/ja active Pending
- 2003-12-16 TW TW092135631A patent/TWI232519B/zh not_active IP Right Cessation
- 2003-12-29 US US10/745,967 patent/US7102189B2/en not_active Expired - Lifetime
-
2004
- 2004-01-09 KR KR1020040001429A patent/KR100972212B1/ko active IP Right Grant
- 2004-01-17 CN CNB2004100028450A patent/CN1270384C/zh not_active Expired - Fee Related
-
2006
- 2006-08-02 US US11/497,344 patent/US7470595B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006319121A (ja) * | 2005-05-12 | 2006-11-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP4628862B2 (ja) * | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2008041769A (ja) * | 2006-08-02 | 2008-02-21 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
US7919385B2 (en) | 2006-08-02 | 2011-04-05 | Elpida Memory, Inc. | Semiconductor device and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
TW200414353A (en) | 2004-08-01 |
CN1518109A (zh) | 2004-08-04 |
US20040150021A1 (en) | 2004-08-05 |
KR20040067884A (ko) | 2004-07-30 |
TWI232519B (en) | 2005-05-11 |
US7470595B2 (en) | 2008-12-30 |
KR100972212B1 (ko) | 2010-07-26 |
CN1270384C (zh) | 2006-08-16 |
US20060286744A1 (en) | 2006-12-21 |
US7102189B2 (en) | 2006-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7470595B2 (en) | Oxidizing a metal layer for a dielectric having a platinum electrode | |
JP3976462B2 (ja) | 半導体装置の製造方法 | |
JP4005805B2 (ja) | 半導体装置 | |
US6559025B2 (en) | Method for manufacturing a capacitor | |
KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
KR100273689B1 (ko) | 반도체메모리장치및그제조방법 | |
US7045071B2 (en) | Method for fabricating ferroelectric random access memory device | |
US6218258B1 (en) | Method for fabricating semiconductor device including capacitor with improved bottom electrode | |
JP4376490B2 (ja) | 半導体装置の製造方法 | |
JP2003224206A (ja) | 半導体装置及びその製造方法 | |
JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP3906215B2 (ja) | 半導体装置 | |
US6689623B2 (en) | Method for forming a capacitor | |
JPH11145410A (ja) | 半導体装置およびその製造方法 | |
JP3476428B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2001053246A (ja) | 半導体装置及びその製造方法 | |
JP4632620B2 (ja) | 半導体装置の製造方法 | |
JP2003218235A (ja) | 複合式コンタクトプラグを備える記憶装置とその製造方法 | |
JP2001267529A (ja) | 半導体装置およびその製造方法 | |
JP2023091207A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009010194A (ja) | 強誘電体メモリ及びその製造方法 | |
JP2005044995A (ja) | 半導体装置及びその製造方法 | |
KR20040036019A (ko) | 실린더형 스토리지 노드를 가지는 반도체 장치 | |
JP2005101213A (ja) | 半導体装置の製造方法 | |
JP2007220807A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |