JP3353727B2 - 半導体装置の配線構造の形成方法 - Google Patents

半導体装置の配線構造の形成方法

Info

Publication number
JP3353727B2
JP3353727B2 JP36246898A JP36246898A JP3353727B2 JP 3353727 B2 JP3353727 B2 JP 3353727B2 JP 36246898 A JP36246898 A JP 36246898A JP 36246898 A JP36246898 A JP 36246898A JP 3353727 B2 JP3353727 B2 JP 3353727B2
Authority
JP
Japan
Prior art keywords
layer
wiring
depositing
forming
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36246898A
Other languages
English (en)
Other versions
JP2000183168A (ja
Inventor
誠 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36246898A priority Critical patent/JP3353727B2/ja
Priority to US09/466,811 priority patent/US6383914B1/en
Priority to TW088122687A priority patent/TW448538B/zh
Priority to KR10-1999-0059832A priority patent/KR100396236B1/ko
Priority to CNB991266056A priority patent/CN1139987C/zh
Publication of JP2000183168A publication Critical patent/JP2000183168A/ja
Priority to US09/836,171 priority patent/US20010021578A1/en
Application granted granted Critical
Publication of JP3353727B2 publication Critical patent/JP3353727B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の配線
構造とその形成方法に関し、更に詳細には、ＡｌのＥＭ
（エレクトロ・マイグレーション）現象の発生、進行を
抑制した構造を有する、Ａｌを主成分とする配線の多層
配線構造とその形成方法に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化と共に、配線構造
は多層化され、その構成も益々複雑になっていて、複数
層の配線をコンタクトで相互に接続する構成の配線構造
が、多用されている。
【０００３】ここで、図４及び図５を参照して、従来の
多層配線構造の構成の一例及びその形成方法を説明す
る。図４（ａ）から（ｃ）及び図５（ｄ）から（ｆ）
は、それぞれ、従来の方法に従って多層配線を形成する
際の各工程での積層構造を示す基板断面図である。下層
配線１４は、図４（ａ）に示すように、シリコン基板
（図示せず）上に形成されている下地絶縁膜１２上に設
けられており、下層配線１４上には、プラズマ酸化膜等
からなる層間絶縁膜１６が成膜され、平坦化されてい
る。下層配線１４は、例えば配線本体を構成するＡｌ−
Ｃｕ合金層１４ａと、ＴｉＮ層の堆積の際にＡｌＮの生
成を防止する膜厚２５ｎｍのＴｉ層１４ｂと、配線層を
パターニングするためにフォトリソグラフィ処理を施す
際の反射防止膜として形成された膜厚５０ｎｍのＴｉＮ
層１４ｃとから構成されている。
【０００４】先ず、図４（ｂ）に示すように、フォトリ
ソグラフィ処理とエッチング加工により、層間絶縁膜１
６を貫通し、下層配線１４に到達する接続孔１８を開口
する。次いで、図４（ｃ）に示すように、接続孔１８の
壁を含めて基板全面にバリヤメタル層としてＴｉＮ層２
０を成膜し、次いでＷ（タングステン）層２２を成膜す
る。
【０００５】続いて、図５（ｄ）に示すように、ＴｉＮ
層２０が露出するまで、Ｗ層２２をプラズマエッチング
法によりエッチバックし、コンタクト２４を形成する。
次に、図５（ｅ）に示すように、ＴｉＮ層２０上に、更
にスパッタ法によりバリヤメタル層として膜厚４０ｎｍ
のＴｉＮ層２６を堆積させ、引き続き温度３４０℃でス
パッタ法によりＡｌ−Ｃｕ合金層２８を堆積させる。次
いでＡｌ−Ｃｕ合金層２８を５０秒間冷却した後に、ス
パッタ法により膜厚２５ｎｍのＴｉ層３０、続いて膜厚
５０ｎｍのＴｉＮ層３２を成膜し、上層配線層３４とす
る。尚、ＴｉＮ層２６は、ＥＭ現象のためにコンタクト
上のＡｌ−Ｃｕ合金層２８に空洞ができた場合でも、Ａ
ｌ−Ｃｕ合金層２８とＷ層２２との接触抵抗が極端に高
くならないようにするために、形成されている。更に、
フォトリソグラフィ処理とドライエッチング加工とによ
りＴｉＮ層３２、Ｔｉ層３０、Ａｌ−Ｃｕ合金層２８、
ＴｉＮ層２６及びＴｉＮ層２０をパターニングして、図
５（ｆ）に示すように、所望の配線パターンを有する上
部配線３４を形成する。
【０００６】
【発明が解決しようとする課題】しかし、上述の従来の
配線構造では、配線構造の微細化とともに、Ａｌ−Ｃｕ
合金層のＡｌのＥＭ（Electro Migration)現象による配
線寿命の劣化が顕著となり、そのために、実装中に配線
抵抗が増大し、更には断線が発生する等の配線欠陥を招
くことがあった。特に、コンタクト直上部分の配線は、
電流が集中し易いために、ＥＭ現象によるＡｌの移動が
起こり易く、従って空洞が生じ易いという問題があっ
た。そこで、本発明の目的は、半導体装置の配線構造で
あって、ＡｌのＥＭ現象の発生、進行を抑制できる構造
の多層配線構造及びその形成方法を提供することであ
る。
【０００７】
【課題を解決するための手段】本発明者は、従来の配線
構造でＡｌのＥＭ現象が進行する原因を調べた結果、次
に説明するように、配線構造が形成されているシリコン
基板に対するＡｌ−Ｃｕ合金層のＡｌの〈１１１〉配向
性が著しく低いために、ＡｌのＥＭ現象が進行すること
を見い出した。配線構造に故障が生じるまでの時間、即
ち平均故障時間は、図６のグラフ（１）に示すように、
Ａｌの〈１１１〉配向性と密接な関係があって、Ａｌの
〈１１１〉配向性が高い程、平均故障時間が長くなる。
図６は、縦軸に平均故障時間（時間）を、横軸にＡｌの
〈１１１〉配向性の関数を取っている。寿命試験の条件
は、Ａｌ−０．５％Ｃｕ合金の配線に対して、温度が８
０℃、電流強度が１×１０5 Ａ／cm2 であった。一方、
Ａｌ−Ｃｕ合金層の多層配線構造の故障が主としてＡｌ
のＥＭ現象の進行に起因し、Ａｌ結晶粒の粒径が大きい
ほど、ＥＭ現象の進行が遅いことを考えると、Ａｌの
〈１１１〉配向性が高い程、Ａｌ結晶粒の粒径が大きく
なり、ＡｌのＥＭ現象の進行を抑制できると考えられ
る。
【０００８】また、発明者は、Ａｌ−Ｃｕ配線とコンタ
クトとの間のバリヤメタル層の構成と、Ａｌ−Ｃｕ配線
中のＡｌの〈１１１〉配向性との関係を調べ、図７に示
すような関係にあることを見い出した。図７はＸＲＤ分
析結果を示し、横軸に２θ、縦軸にＸ線の回折光強度を
示している。図７により、回折光強度がピークを示す２
θの値から、どの材料のどの面方位であるかが判り、回
折光強度のピーク値から面方位の配向性の大小が判る。
図７から判るように、バリヤメタル層がＴｉＮ層だけの
ときには、ＴｉＮ層及びＡｌの〈１１１〉配向性が低
く、バリヤメタル層をＴｉ層とＴｉＮ層との積層膜で形
成したときに、ＴｉＮ層及びＡｌの〈１１１〉配向性が
大幅に高くなることを見い出した。
【０００９】上記目的を達成するために、本発明に係る
半導体装置の配線構造は、シリコン基板上に形成された
半導体装置の配線構造であって、下層の拡散領域又は下
層の配線上に成膜された絶縁膜を貫通するコンタクトを
介して下層の拡散領域又は下層の配線と接続された、Ａ
ｌを主成分とする上層の配線を有する、半導体装置の配
線構造において、コンタクトと上層配線との間に、〈１
１１〉配向性の高いバリヤメタル層を介在させているこ
とを特徴としている。
【００１０】本発明は、上層の配線がＡｌを主成分する
金属で形成されている限り、配線構造の層数には制約が
無く、適用できる。例えば３層の場合には、２層目の配
線を下層の配線とし、３層目の配線を上層の配線とす
る。本発明の好適な実施態様では、第１のバリヤメタル
層が、Ｔｉ層とＴｉ層上に成膜されたＴｉＮ層との積層
膜である。また、コンタクトが第２のバリヤメタル層と
Ｗ（タングステン）層とで構成され、上層の配線がＡｌ
−Ｃｕ合金で形成されている。Ａｌ−Ｃｕ合金は、例え
ばＣｕが０．５質量％、残部がＡｌである。
【００１１】本発明では、上層の配線の下のバリヤメタ
ル層を構成するＴｉ層の膜厚は、２０ｎｍ以上、ＴｉＮ
層の膜厚は２５ｎｍ以上である。Ｔｉ層の膜厚が２０ｎ
ｍ以下又はＴｉＮ層の膜厚が２５ｎｍ以下であると、本
発明の効果、即ちＡｌのＥＭ現象の発生、進行を抑制す
る効果が乏しくなるからである。また、絶縁膜の上部層
は、プラズマ酸化膜で形成されている。プラズマ酸化膜
は、コンタクトを形成する際のＣＭＰ研磨性が良好で、
またＣＭＰ研磨で使用する研磨剤中の金属をゲッタリン
グ（Gettering)し、金属汚染を防止する効果があるから
である。
【００１２】本発明に係る配線構造を形成する方法は、
シリコン基板上に形成された半導体装置の配線構造であ
って、下層の拡散領域又は下層の配線上に成膜された絶
縁膜を貫通するコンタクトを介して下層の拡散領域又は
下層の配線と接続された、Ａｌを主成分とする上層の配
線を有する、半導体装置の配線構造の形成方法であっ
て、絶縁膜を貫通する接続孔を形成し、下層の拡散領域
又は下層の配線を露出させる工程と、接続孔の孔壁を含
めて基板面に第１のにバリヤメタル層をスパッタ法で堆
積させ、次いでバリヤメタル層上に金属層を堆積させ、
接続孔を埋め込む工程と、絶縁膜が露出するまで、金属
層及びバリヤメタル層を除去してコンタクトを形成する
工程と、絶縁膜及びコンタクト上に第２のバリヤメタル
層をスパッタ法により堆積させる工程と、前記第２のバ
リヤメタル層上にＡｌを主成分とする配線層をスパッタ
法により堆積させる工程とを有することを特徴としてい
る。
【００１３】本発明方法の好適な実施態様では、ＴｉＮ
層、次いでＴｉＮ層をスパッタ法により堆積させて、前
記第２のバリヤメタル層を形成する。更には、コンタク
トを形成する工程で金属層及びバリヤメタル層を除去す
る際には、ＣＭＰ研磨により除去する。また、バリヤメ
タル層をスパッタ法により堆積させる工程では、Ｔｉ層
を堆積した後、連続してスパッタ法によりＴｉＮ層を堆
積させる。本発明で連続して堆積させるとは、同じスパ
ッタ装置で連続してスパッタリングすること、又は一つ
のスパッタ装置でスパッタリングし、次いで別の処理又
は加工を行うことなく、酸素不含雰囲気中を搬送して別
のスパッタ装置で引き続きスパッタリングすることを言
う。更には、配線層をスパッタ法により堆積させる工程
では、ＴｉＮ層を堆積した後、連続して配線層をスパッ
タ法により堆積させる。
【００１４】本発明方法では、配線層をスパッタ法によ
り堆積させる工程を実施した後、所定時間、例えば６０
秒間、配線層を冷却した後、配線層上にＴｉ層及びＴｉ
Ｎ層を堆積させる。また、本発明方法は、Ａｌを主成分
とする金属で配線を形成する限り適用でき、例えば、配
線層の形成工程では、Ａｌ−Ｃｕ合金の配線層を形成す
る。
【００１５】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体装置の配線構造の実施形態例 本実施形態例は、本発明に係る半導体装置の配線構造の
実施形態の一例であって、図１は本実施形態例の半導体
装置の配線構造の構成を示す基板断面図である。本実施
形態例の半導体装置の配線構造４０は、シリコン基板
（図示せず）上に形成された半導体装置の配線構造であ
って、下地絶縁膜４２上に形成された下層配線４４と、
下層配線４４上に成膜された層間絶縁膜４６と、層間絶
縁膜４６を貫通するコンタクト４８と、コンタクト４８
を介して下層配線４４と接続された上層配線５０とから
構成されている。下層配線４４及び上部配線５０は、そ
れぞれ、所定のパターンに従って、パターニングにされ
ている。
【００１６】下層配線４４は、下層配線４４の配線本体
を構成するＡｌ−Ｃｕ合金層４４ａと、ＴｉＮ層の堆積
の際にＡｌＮの生成を防止する膜厚２５ｎｍのＴｉ層４
４ｂと、配線層をパターニングするためにフォトリソグ
ラフィ処理を施す際の反射防止膜として形成された膜厚
５０ｎｍのＴｉＮ層４４ｃとから構成されている。
【００１７】層間絶縁膜４６は、下層のＢＰＳＧ膜４６
ａと、ＢＰＳＧ膜４６ａ上にプラズマＣＶＤ法で成膜さ
れたＣＶＤ酸化膜、例えばＳｉＯＦ膜４６ｂとから構成
されている。ＳｉＯＦ膜４６ｂは、コンタクト４８を形
成する際のＣＭＰ研磨性が良好で、またＣＭＰ研磨で使
用する研磨剤中の金属、例えばＰ（リン）をゲッタリン
グ（Getting)して捕捉し、基板の金属汚染を防止する効
果があるからである。
【００１８】コンタクト４８は、層間絶縁膜４６を貫通
して下層配線４４を露出させた接続孔を埋め込んで形成
されており、底部を含む接続孔壁にバリヤメタル層とし
て設けられたＴｉＮ層４８ａと接続孔を埋め込んだＷ層
４８ｂとから構成されている。
【００１９】上部配線５０は、コンタクト４８との間に
設けられた積層バリヤメタル層５２と、上部配線５０の
配線本体を構成するＡｌ−Ｃｕ合金層５０ａと、Ａｌ−
Ｃｕ合金層５０ａ上にＴｉＮ層を堆積する際にＡｌＮが
生成するのを防止するＴｉ層５０ｂと、配線層をパター
ニングするためにフォトリソグラフィ処理を施す際の反
射防止膜として形成されたＴｉＮ層５０ｃとから構成さ
れている。積層バリヤメタル層５２は、膜厚２０ｎｍの
Ｔｉ層５２ａと、Ｔｉ層５２ａ上に設けられた膜厚４０
ｎｍのＴｉＮ層５２ｂとから構成されている。Ａｌ−Ｃ
ｕ合金層５０ａは、例えばＣｕが０．５質量％、残部が
Ａｌである。Ａｌ−Ｃｕ合金層５０ａの膜厚、Ｔｉ層５
０ｂの膜厚、及びＴｉＮ層５０ｃの膜厚は、それぞれ、
４５０ｎｍ、２５ｎｍ、及び、５０ｎｍである。
【００２０】本実施形態例の半導体装置の配線構造４０
では、上部配線５０のバリヤメタル層が、Ｔｉ層５２ａ
とＴｉＮ層５２ｂとの積層構造で構成される〈１１１〉
配向性の高いバリヤメタル層であるから、上部配線５０
のＡｌ−Ｃｕ合金層５０ａ中のＡｌの〈１１１〉配向性
が極めて高く、ＡｌのＥＭ現象の発生、進行を著しく抑
制することができる。よって、ＡｌのＥＭ現象に起因す
る配線欠陥が生じないので、配線構造の信頼性が高い。
本実施形態例の配線構造４０と同じ構成の試料配線構造
を試作して、寿命試験をしたところ、従来の配線構造１
０に比べて、平均故障時間が約２．５倍に延びることが
確認できた。
【００２１】配線構造の形成方法の実施形態例 本実施形態例は、本発明に係る配線構造の形成方法の実
施形態の一例であって、下層配線上にコンタクトを介し
て上部配線を形成する場合に本発明方法を適用した例で
ある。図２（ａ）から（ｃ）及び図３（ｄ）から（ｆ）
は、それぞれ、本実施形態例の方法に従って多段配線を
形成する際の各工程での積層構造を示す基板断面図であ
る。
【００２２】先ず、図２（ａ）に示すように、シリコン
基板（図示せず）上に形成されている下地絶縁膜１２上
に下層配線４４を形成する。本実施形態例では、下層配
線４４として、配線本体を構成するＡｌ−Ｃｕ合金層４
４ａを、次いでＴｉＮ層の堆積の際にＡｌＮの生成を防
止するために、膜厚２５ｎｍのＴｉ層４４ｂを、及び配
線層をパターニングするためにフォトリソグラフィ処理
を施す際の反射防止膜として膜厚５０ｎｍのＴｉＮ層４
４ｃを順次スパッタ法により堆積させる。次いで、下層
配線４４上にＢＰＳＧ膜４６ａ、続いてプラズマＣＶＤ
法によりＳｉＯＦ膜４６ｂを成膜して、層間絶縁膜４６
を形成し、ＳｉＯＦ膜４６ｂを平坦化する。ＳｉＯＦ膜
４６ｂは、コンタクト４８を形成する際のＣＭＰ研磨性
が良好で、またＣＭＰ研磨で使用する研磨剤中の金属、
例えばＰ（リン）をゲタリング（Getting)し、金属汚染
を防止するために、成膜されている。
【００２３】先ず、図２（ｂ）に示すように、フォトリ
ソグラフィ処理とエッチング加工により、ＳｉＯＦ膜４
６ｂ及びＢＰＳＧ膜４６ａからなる層間絶縁膜４６を貫
通し、下層配線４４に到達する接続孔４７を開口する。
次いで、図２（ｃ）に示すように、接続孔４７の壁を含
めて基板全面にバリヤメタル層としてＴｉＮ層４８ａを
成膜し、次いでＷ（タングステン）層４８ｂを成膜す
る。
【００２４】続いて、図３（ｄ）に示すように、ＳｉＯ
Ｆ膜４６ｂが露出するまで、Ｗ層４８ｂ及びＴｉＮ層４
８ａをＣＭＰ研磨により研磨除去し、コンタクト４８を
形成する。ＣＭＰ研磨により平坦化されたＳｉＯＦ膜４
６は、平坦度が高いので、その上に形成されるバリヤメ
タル層の〈１１１〉配向性が、より一層高くなる。
【００２５】次に、図３（ｅ）に示すように、コンタク
ト４８及びＳｉＯＦ膜４６ｂ上に、バリヤメタル層とし
て、膜厚２０ｎｍのＴｉ層５２ａ及び膜厚４０ｎｍのＴ
ｉＮ層５２ｂからなる積層バリヤメタル層５２をスパッ
タ法により形成する。先ず、Ａｒガスを３５sccm流しつ
つバックヒート無しでＴｉ層５２ａをスパッタ法により
堆積させ、次いでＴｉ層５２ａの成膜に連続してＡｒガ
スを５７sccm及びＮ2 ガスを８５sccm流しつつバックヒ
ート無しでＴｉＮ層５２ｂをスパッタ法により堆積させ
る。次いで、ＴｉＮ層５２ｂの成膜に連続して、Ａｒガ
スを３５sccm流しつつ上部配線５２の配線本体である、
膜厚４５０ｎｍのＡｌ−Ｃｕ合金層５０ａを温度３４０
℃でスパッタ法により堆積させる。Ａｌ−Ｃｕ合金層５
０ａは、例えばＣｕが０．５質量％、残部がＡｌであ
る。
【００２６】Ａｌ−Ｃｕ合金層５０ａを堆積させた後、
約６０秒間冷却する。冷却は、チャンバー内に６０秒放
置することにより行い、２００℃まで冷却する。次い
で、Ａｌ−Ｃｕ合金層５０ａ上に、ＴｉＮ層５０ｃの堆
積の際にＡｌＮの生成を防止するための、膜厚２５ｎｍ
のＴｉ層５０ｂ、及び、配線層をパターニングするため
にフォトリソグラフィ処理を施す際の反射防止膜として
機能する、膜厚５０ｎｍのＴｉＮ層５０ｃからなる積層
バリヤメタル層５２をスパッタ法により形成する。先
ず、Ａｒガスを３５sccm流しつつバックヒート無しでＴ
ｉ層５０ｂを成膜し、Ｔｉ層５０ｂの成膜に連続して、
Ａｒガスを５７sccm及びＮ2 ガスを８５sccm流しつつバ
ックヒート無しでＴｉＮ層５０ｃをスパッタ法により堆
積させる。
【００２７】更に、フォトリソグラフィ処理とドライエ
ッチング加工とによりＴｉＮ層５０ｃ、Ｔｉ層５０ｂ、
Ａｌ−Ｃｕ合金層５０ａ、ＴｉＮ層５２ｂ及びＴｉ層５
２ａをパターニングして、図３（ｆ）に示すように、所
望の配線パターンを有する上部配線５０を形成する。
【００２８】
【発明の効果】本発明によれば、コンタクトとＡｌを主
成分とする上層配線との間に、Ｔｉ層とＴｉ層上に成膜
されたＴｉＮ層との積層膜からなる〈１１１〉配向性の
高いバリヤメタル層を介在させた配線構造を形成するこ
とにより、上部配線のＡｌの〈１１１〉配向性を向上さ
せ、ＡｌのＥＭ現象の発生、進行を抑制することができ
る。これにより、ＡｌのＥＭ現象に起因する配線欠陥が
生じないので、配線構造の信頼性が高い。本発明方法
は、本発明に係る半導体装置の配線構造を形成する好適
な方法を実現している。
【図面の簡単な説明】
【図１】実施形態例の半導体装置の配線構造の構成を示
す基板断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態
例の方法に従って多層配線を形成する際の各工程での積
層構造を示す基板断面図である。
【図３】図３（ｄ）から（ｆ）は、それぞれ、図２
（ｃ）に続いて、本実施形態例の方法に従って多段配線
を形成する際の各工程での積層構造を示す基板断面図で
ある。
【図４】図４（ａ）から（ｃ）は、それぞれ、従来の方
法に従って多層配線を形成する際の各工程での積層構造
を示す基板断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４
（ａ）に続いて、従来の方法に従って多層配線を形成す
る際の各工程での積層構造を示す基板断面図である。
【図６】平均故障時間とＡｌの〈１１１〉配向性及びＡ
ｌ結晶粒の粒径との関係を示すグラフである。
【図７】バリヤメタル層の構成とＡｌの〈１１１〉配向
性との関係を示すグラフである。
【符号の説明】
１２ 下地絶縁膜 １４ 下層配線 １４ａ Ａｌ−Ｃｕ合金層 １４ｂ Ｔｉ層 １４ｃ ＴｉＮ層 １６ 層間絶縁膜 １８ 接続孔 ２０ ＴｉＮ層 ２２ Ｗ層 ２４ コンタクト ２６ ＴｉＮ層 ２８ Ａｌ−Ｃｕ合金層 ３０ Ｔｉ層 ３２ ＴｉＮ層 ３４ 上部配線 ４０ 実施形態例の半導体装置の配線構造 ４２ 下地絶縁膜 ４４ 下層配線 ４４ａ Ａｌ−Ｃｕ合金層 ４４ｂ Ｔｉ層 ４４ｃ ＴｉＮ層 ４６ 層間絶縁膜 ４６ａ ＢＰＳＧ膜 ４６ｂ ＳｉＯＦ膜４６ ４７ 接続孔 ４８ コンタクト ４８ａ ＴｉＮ層 ４８ｂ Ｗ層 ５０ 上層配線 ５０ａ Ａｌ−Ｃｕ合金層 ５０ｂ Ｔｉ層 ５０ｃ ＴｉＮ層 ５２ 積層バリヤメタル層 ５２ａ Ｔｉ層 ５２ｂ ＴｉＮ層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に形成された半導体装置
    の配線構造であって、下層の拡散領域又は下層の配線上
    に成膜された絶縁膜を貫通するコンタクトを介して下層
    の拡散領域又は下層の配線と接続された、Ａｌを主成分
    とする上層の配線を有する、半導体装置の配線構造の形
    成方法であって、 絶縁膜を成膜する際、絶縁膜の上層部としてプラズマＣ
    ＶＤ法によりプラズマＳｉＯＦ膜を成膜する工程と、前記プラズマＳｉＯＦ膜を平坦化する工程と、 前記 プラズマＳｉＯＦ膜を上層部に有する絶縁膜を貫通
    する接続孔を形成し、下層の拡散領域又は下層の配線を
    露出させる工程と、 接続孔の孔壁を含めて基板面に第１のバリヤメタル層を
    スパッタ法で堆積させ、次いで第１のバリヤメタル層上
    に金属層を堆積させ、接続孔を埋め込む工程と、 絶縁膜の上層部である前記プラズマＳｉＯＦ膜が露出す
    るまで、金属層及び第１のバリヤメタル層をＣＭＰ研磨
    により除去してコンタクトを形成する工程と、 絶縁膜の上層部である前記プラズマＳｉＯＦ膜上及びコ
    ンタクト上に第２のバリヤメタル層としてＴｉ層、次い
    でＴｉＮ層をスパッタ法により堆積させる工程と、 前記第２のバリヤメタル層上にＡｌを主成分とする配線
    層をスパッタ法により堆積させる工程とを有し、前記第
    ２のバリヤメタル層の〈１１１〉配向性を高めることを
    特徴とする配線構造の形成方法。
  2. 【請求項２】 Ｗ（タングステン）を成膜させて、前記
    金属層を形成することを特徴とする請求項１に記載の配
    線構造の形成方法。
  3. 【請求項３】 Ｔｉ層、次いでＴｉＮ層をスパッタ法に
    より堆積させる工程では、Ｔｉ層を堆積した後、連続し
    てスパッタ法によりＴｉＮ層を堆積させることを特徴と
    する請求項１又は２に記載の配線構造の形成方法。
  4. 【請求項４】 前記配線層をスパッタ法により堆積させ
    る工程では、ＴｉＮ層を堆積した後、連続して前記配線
    層をスパッタ法により堆積させることを特徴とする請求
    項１から３のいずれか１項に記載の配線構造の形成方
    法。
  5. 【請求項５】 前記配線層をスパッタ法により堆積させ
    る工程を実施した後、所定時間、配線層を冷却した後、
    前記配線層上にＴｉ層及びＴｉＮ層を堆積させることを
    特徴とする請求項１から４のいずれか１項に記載の配線
    構造の形成方法。
  6. 【請求項６】 前記配線層の形成工程では、Ａｌ−Ｃｕ
    合金の配線層を形成することを特徴とする請求項１から
    ５のいずれか１項に記載の配線構造の形成方法。
JP36246898A 1998-12-21 1998-12-21 半導体装置の配線構造の形成方法 Expired - Fee Related JP3353727B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP36246898A JP3353727B2 (ja) 1998-12-21 1998-12-21 半導体装置の配線構造の形成方法
US09/466,811 US6383914B1 (en) 1998-12-21 1999-12-20 Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation
TW088122687A TW448538B (en) 1998-12-21 1999-12-21 Interconnect structure of semiconductor device and method for manufacturing same
KR10-1999-0059832A KR100396236B1 (ko) 1998-12-21 1999-12-21 반도체 장치의 배선 구조 및 그 제조 방법
CNB991266056A CN1139987C (zh) 1998-12-21 1999-12-21 半导体器件的互连结构及其制造方法
US09/836,171 US20010021578A1 (en) 1998-12-21 2001-04-18 Interconnect structure of semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36246898A JP3353727B2 (ja) 1998-12-21 1998-12-21 半導体装置の配線構造の形成方法

Publications (2)

Publication Number Publication Date
JP2000183168A JP2000183168A (ja) 2000-06-30
JP3353727B2 true JP3353727B2 (ja) 2002-12-03

Family

ID=18476933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36246898A Expired - Fee Related JP3353727B2 (ja) 1998-12-21 1998-12-21 半導体装置の配線構造の形成方法

Country Status (5)

Country Link
US (2) US6383914B1 (ja)
JP (1) JP3353727B2 (ja)
KR (1) KR100396236B1 (ja)
CN (1) CN1139987C (ja)
TW (1) TW448538B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4236778B2 (ja) * 1999-11-01 2009-03-11 株式会社ルネサステクノロジ 半導体装置
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
US6617689B1 (en) * 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US6492281B1 (en) * 2000-09-22 2002-12-10 Advanced Micro Devices, Inc. Method of fabricating conductor structures with metal comb bridging avoidance
JP4943577B2 (ja) * 2000-11-14 2012-05-30 白土 猛英 Ｍｉｓ電界効果トランジスタ及びその製造方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
KR100447970B1 (ko) * 2001-12-15 2004-09-10 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20040025110A (ko) * 2002-09-18 2004-03-24 아남반도체 주식회사 반도체 소자의 텅스텐 플러그 형성 방법
US7030031B2 (en) * 2003-06-24 2006-04-18 International Business Machines Corporation Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material
KR100590205B1 (ko) * 2004-01-12 2006-06-15 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR100628216B1 (ko) 2004-12-24 2006-09-26 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4718962B2 (ja) 2005-10-07 2011-07-06 ルネサスエレクトロニクス株式会社 半導体装置
US7494921B2 (en) * 2005-12-29 2009-02-24 Dongbu Electronics Co., Ltd. Aluminum metal line of a semiconductor device and method of fabricating the same
US7960835B2 (en) * 2009-05-04 2011-06-14 Macronix International Co., Ltd. Fabrication of metal film stacks having improved bottom critical dimension
JP5655308B2 (ja) * 2010-01-07 2015-01-21 ヤマハ株式会社 半導体装置の製造方法
CN102092671B (zh) * 2010-12-30 2016-01-06 上海集成电路研发中心有限公司 平坦牺牲层和mems微桥结构的制造方法
CN103123909A (zh) * 2011-11-18 2013-05-29 无锡华润上华科技有限公司 一种铝互连线及其制备方法
KR102038090B1 (ko) 2012-12-11 2019-10-29 삼성전자 주식회사 반도체 소자
CN106409754B (zh) * 2015-07-29 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN109585420A (zh) * 2018-12-24 2019-04-05 中国电子科技集团公司第五十八研究所 一种抗电迁移的金属层结构及其工艺方法
CN110534428B (zh) * 2019-09-05 2022-02-15 武汉新芯集成电路制造有限公司 金属层结构的制造方法以及半导体器件及其制造方法
WO2021183728A1 (en) * 2020-03-11 2021-09-16 Applied Materials, Inc. Gap fill methods using catalyzed deposition

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US5242860A (en) * 1991-07-24 1993-09-07 Applied Materials, Inc. Method for the formation of tin barrier layer with preferential (111) crystallographic orientation
JPH06268083A (ja) * 1993-03-11 1994-09-22 Sony Corp 半導体装置の配線
JP3328359B2 (ja) * 1993-03-26 2002-09-24 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
JPH0917785A (ja) 1995-06-30 1997-01-17 Sony Corp 半導体装置のアルミニウム系金属配線
JPH09275139A (ja) 1996-04-04 1997-10-21 Sony Corp 半導体装置の配線形成方法及びスパッタ装置
JP3651112B2 (ja) 1996-05-10 2005-05-25 ソニー株式会社 配線形成方法
KR100230392B1 (ko) 1996-12-05 1999-11-15 윤종용 반도체 소자의 콘택 플러그 형성방법
JPH10294314A (ja) 1997-04-17 1998-11-04 Sony Corp 半導体装置およびその製造方法
JPH11354519A (ja) 1998-06-04 1999-12-24 Denso Corp 半導体装置及びその製造方法
JP2000114263A (ja) 1998-10-08 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6207568B1 (en) * 1998-11-27 2001-03-27 Taiwan Semiconductor Manufacturing Company Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer

Also Published As

Publication number Publication date
KR20000048295A (ko) 2000-07-25
TW448538B (en) 2001-08-01
CN1258099A (zh) 2000-06-28
CN1139987C (zh) 2004-02-25
US20010021578A1 (en) 2001-09-13
US6383914B1 (en) 2002-05-07
JP2000183168A (ja) 2000-06-30
KR100396236B1 (ko) 2003-09-02

Similar Documents

Publication Publication Date Title
JP3353727B2 (ja) 半導体装置の配線構造の形成方法
US7528066B2 (en) Structure and method for metal integration
US6306761B1 (en) Method of manufacturing semiconductor device
JP2951636B2 (ja) メタライゼーション構造を製造する方法
JP3133842B2 (ja) 多層配線構造の製造方法
JP3277909B2 (ja) 半導体装置及びその製造方法
JP3745460B2 (ja) 半導体装置の配線形成方法
JPH09199593A (ja) 半導体装置およびその製造方法
JPH11289012A (ja) 半導体装置及びその製造方法
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JP2674473B2 (ja) 配線構造
JPH0851153A (ja) 多層配線を有する半導体装置
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH065544A (ja) 半導体装置の製造方法
JP3417193B2 (ja) 半導体装置の製造方法
JPH06236928A (ja) 半導体装置およびその製造方法
JPH0582653A (ja) 半導体装置の製造方法
JPH0574956A (ja) 半導体素子の電極構造
JPH06267888A (ja) 半導体装置の製造方法
JPH1140516A (ja) 半導体装置の製造方法
JPH1027797A (ja) Ａｌ／Ｔｉ積層配線およびその形成方法
JPH05251567A (ja) 半導体装置
JPH0536693A (ja) ヒロツクを抑えた半導体装置とヒロツク抑制方法
JPH07193130A (ja) 半導体装置の製造方法
JPH06151429A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees