JPH06268083A - 半導体装置の配線 - Google Patents
半導体装置の配線Info
- Publication number
- JPH06268083A JPH06268083A JP5078894A JP7889493A JPH06268083A JP H06268083 A JPH06268083 A JP H06268083A JP 5078894 A JP5078894 A JP 5078894A JP 7889493 A JP7889493 A JP 7889493A JP H06268083 A JPH06268083 A JP H06268083A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- substrate
- orientation
- crystals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000013078 crystal Substances 0.000 claims abstract description 32
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 24
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 16
- 239000010936 titanium Substances 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 20
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000012447 hatching Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/973—Substrate orientation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 本発明は、高温スパッタ法で成膜する配線形
成膜（例えばアルミニウム系金属膜）の表面モホロジー
を高めて、多層配線構造への適用、レジスト膜感光時の
ハレーションの低減、エレクトロマイグレーション耐性
の向上等を図る。 【構成】 基板11の成膜面11ａに対して垂直方向に結晶
の配向をそろえた下地膜12と、その下地膜12の配向にそ
って、成膜面11ａに対して垂直方向に結晶の配向をそろ
えた配線形成膜13とよりなるものである。例えば下地膜
12は、基板の成膜面に対して垂直方向に結晶の配向をそ
ろえたもので、結晶を(002) ，(010) または(011) 配向
させたチタン膜よりなる。また配線形成膜13は、上記各
チタン膜の配向にそって、基板の成膜面に対して垂直方
向に結晶の配向をそろえたもので、かつ結晶を(111) 配
向させたアルミニウム系金属膜とよりなる。
成膜（例えばアルミニウム系金属膜）の表面モホロジー
を高めて、多層配線構造への適用、レジスト膜感光時の
ハレーションの低減、エレクトロマイグレーション耐性
の向上等を図る。 【構成】 基板11の成膜面11ａに対して垂直方向に結晶
の配向をそろえた下地膜12と、その下地膜12の配向にそ
って、成膜面11ａに対して垂直方向に結晶の配向をそろ
えた配線形成膜13とよりなるものである。例えば下地膜
12は、基板の成膜面に対して垂直方向に結晶の配向をそ
ろえたもので、結晶を(002) ，(010) または(011) 配向
させたチタン膜よりなる。また配線形成膜13は、上記各
チタン膜の配向にそって、基板の成膜面に対して垂直方
向に結晶の配向をそろえたもので、かつ結晶を(111) 配
向させたアルミニウム系金属膜とよりなる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線に関
するものである。
するものである。
【０００２】
【従来の技術】超ＬＳＩの高集積化とそれにともなう設
計ルールの縮小化によって、接続孔の径も微細化されて
いる。このため、微細な接続孔の内部に配線材料を埋め
込む技術が重要になってきている。上記のような埋め込
み技術としては、一つにアルミニウムもしくはアルミニ
ウム合金（以下アルミニウム系金属と記す）の高温スパ
ッタ法が提案されている。この方法は、半導体基板をア
ルミニウム系金属の融点付近の温度まで加熱することに
よりアルミニウム系金属を流動状態にしながらスパッタ
成膜する方法である。したがって、接続孔の内部には、
アルミニウム系金属が流れ込み、形成されるアルミニウ
ム系金属膜の表面は平坦化されるとされている。このよ
うに、配線形成膜と埋め込みプラグとを同時に形成でき
るというプロセスの簡便性やアルミニウム系金属が低抵
抗材料であるということにより、他のプロセス、例えば
ブランケットタングステン法やタングステンの選択成長
法によってタングステンプラグを形成した後、配線を形
成する方法よりも有利である。
計ルールの縮小化によって、接続孔の径も微細化されて
いる。このため、微細な接続孔の内部に配線材料を埋め
込む技術が重要になってきている。上記のような埋め込
み技術としては、一つにアルミニウムもしくはアルミニ
ウム合金（以下アルミニウム系金属と記す）の高温スパ
ッタ法が提案されている。この方法は、半導体基板をア
ルミニウム系金属の融点付近の温度まで加熱することに
よりアルミニウム系金属を流動状態にしながらスパッタ
成膜する方法である。したがって、接続孔の内部には、
アルミニウム系金属が流れ込み、形成されるアルミニウ
ム系金属膜の表面は平坦化されるとされている。このよ
うに、配線形成膜と埋め込みプラグとを同時に形成でき
るというプロセスの簡便性やアルミニウム系金属が低抵
抗材料であるということにより、他のプロセス、例えば
ブランケットタングステン法やタングステンの選択成長
法によってタングステンプラグを形成した後、配線を形
成する方法よりも有利である。
【０００３】
【発明が解決しようとする課題】しかしながら、上記高
温スパッタ法では、図３に示すように、基板５１の成膜
面５１ａに形成される下地膜５２の配向性は矢印で示す
ように、当該成膜面５１ａに対して、必ずしも垂直方向
に向いていない。このため、下地膜５２の上面に形成さ
れるアルミニウム系金属膜５３は、下地膜５２の配向性
にそって成長するため、その配向は基板５１の成膜面５
１ａに対して垂直方向にならない。この結果、アルミニ
ウム系金属膜５３の表面モホロジーが低下し、その表面
は凸凹になる。なお図では、図を見やすくするために、
断面を示すハッチングは省略した。
温スパッタ法では、図３に示すように、基板５１の成膜
面５１ａに形成される下地膜５２の配向性は矢印で示す
ように、当該成膜面５１ａに対して、必ずしも垂直方向
に向いていない。このため、下地膜５２の上面に形成さ
れるアルミニウム系金属膜５３は、下地膜５２の配向性
にそって成長するため、その配向は基板５１の成膜面５
１ａに対して垂直方向にならない。この結果、アルミニ
ウム系金属膜５３の表面モホロジーが低下し、その表面
は凸凹になる。なお図では、図を見やすくするために、
断面を示すハッチングは省略した。
【０００４】このように表面モホロジーが低下したアル
ミニウム系金属膜を用いて配線を形成した場合には、以
下のような課題を生じる。すなわち、図４に示すよう
に、基板６１上に成膜されたアルミニウム系金属膜の表
面が凸凹しているために、このアルミニウム系金属膜で
形成した配線６２の表面も凸凹になる。このような配線
６２を覆う状態に形成した１層目の層間絶縁膜６３の表
面も凸凹になり、この１層目の層間絶縁膜６３上に２層
目の配線６４を形成することが難しくなる。さらに上記
２層目の配線６４を覆う状態に形成した２層目の層間絶
縁膜６５の表面は１層目の層間絶縁膜６３の表面よりさ
らに凸凹になる。したがって、層を重ねるごとに、配線
の形成が困難になる。
ミニウム系金属膜を用いて配線を形成した場合には、以
下のような課題を生じる。すなわち、図４に示すよう
に、基板６１上に成膜されたアルミニウム系金属膜の表
面が凸凹しているために、このアルミニウム系金属膜で
形成した配線６２の表面も凸凹になる。このような配線
６２を覆う状態に形成した１層目の層間絶縁膜６３の表
面も凸凹になり、この１層目の層間絶縁膜６３上に２層
目の配線６４を形成することが難しくなる。さらに上記
２層目の配線６４を覆う状態に形成した２層目の層間絶
縁膜６５の表面は１層目の層間絶縁膜６３の表面よりさ
らに凸凹になる。したがって、層を重ねるごとに、配線
の形成が困難になる。
【０００５】また図５に示すように、ホトリソグラフィ
ー工程におけるレジストの感光工程では、基板７１上に
成膜されたアルミニウム系金属膜７２の表面が凸凹して
いるので、その表面に成膜されているレジスト膜７３を
透過した露光光線８１はアルミニウム系金属膜７２の表
面で乱反射する。この結果、レジスト膜７３の例えば網
目で示した領域にハレーションが発生する。このような
状態で、現像処理されて形成されるレジストパターン
（図示せず）は非常に細った状態になる。したがってレ
ジストのパターニングの精度は非常に低下する。図では
レジスト膜７３の断面を示すハッチングは省略した。
ー工程におけるレジストの感光工程では、基板７１上に
成膜されたアルミニウム系金属膜７２の表面が凸凹して
いるので、その表面に成膜されているレジスト膜７３を
透過した露光光線８１はアルミニウム系金属膜７２の表
面で乱反射する。この結果、レジスト膜７３の例えば網
目で示した領域にハレーションが発生する。このような
状態で、現像処理されて形成されるレジストパターン
（図示せず）は非常に細った状態になる。したがってレ
ジストのパターニングの精度は非常に低下する。図では
レジスト膜７３の断面を示すハッチングは省略した。
【０００６】さらに図６に示すように、金属９１上に、
表面モホロジーが悪いアルミニウム系金属膜で配線９２
を形成した場合には、その配線９２の膜厚が部分的に異
なる。このため、配線９２に電流をながした場合には、
膜厚が薄い部分９２ａの電流密度が高まり、配線９２の
温度が上昇する。このため、エレクトロマイグレーショ
ン耐性が低下して、配線９２が切れる。
表面モホロジーが悪いアルミニウム系金属膜で配線９２
を形成した場合には、その配線９２の膜厚が部分的に異
なる。このため、配線９２に電流をながした場合には、
膜厚が薄い部分９２ａの電流密度が高まり、配線９２の
温度が上昇する。このため、エレクトロマイグレーショ
ン耐性が低下して、配線９２が切れる。
【０００７】本発明は、表面モホロジーに優れた半導体
装置の配線を提供することを目的とする。
装置の配線を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置の配線である。すなわ
ち、基板の成膜面に対して垂直方向に結晶の配向をそろ
えた配線形成膜よりなるものである。この配線形成膜
は、例えば基板の成膜面に対して垂直方向に結晶の配向
をそろえて形成した下地膜の配向にそって、当該成膜面
に対して垂直方向に結晶の配向をそろえたものよりな
る。例えば基板の成膜面に対して垂直方向に結晶の配向
をそろえたもので、かつ結晶を（１１１）配向させたア
ルミニウム系金属膜よりなる。また下地膜は、基板の成
膜面に対して垂直方向に結晶の配向をそろえたもので、
かつ結晶を（００２），（０１０）または（０１１）配
向させたチタン膜よりなる。
成するためになされた半導体装置の配線である。すなわ
ち、基板の成膜面に対して垂直方向に結晶の配向をそろ
えた配線形成膜よりなるものである。この配線形成膜
は、例えば基板の成膜面に対して垂直方向に結晶の配向
をそろえて形成した下地膜の配向にそって、当該成膜面
に対して垂直方向に結晶の配向をそろえたものよりな
る。例えば基板の成膜面に対して垂直方向に結晶の配向
をそろえたもので、かつ結晶を（１１１）配向させたア
ルミニウム系金属膜よりなる。また下地膜は、基板の成
膜面に対して垂直方向に結晶の配向をそろえたもので、
かつ結晶を（００２），（０１０）または（０１１）配
向させたチタン膜よりなる。
【０００９】
【作用】上記半導体装置の配線は、基板の成膜面に対し
て垂直方向に結晶の配向そろえた下地膜と、その下地膜
の配向にそって、基板の成膜面に対して垂直方向に結晶
の配向をそろえた配線形成膜とよりなることにより、配
線形成膜は表面モホロジーに優れた平坦な表面になる。
て垂直方向に結晶の配向そろえた下地膜と、その下地膜
の配向にそって、基板の成膜面に対して垂直方向に結晶
の配向をそろえた配線形成膜とよりなることにより、配
線形成膜は表面モホロジーに優れた平坦な表面になる。
【００１０】
【実施例】本発明の実施例を図１の概略構成断面図によ
り説明する。なお図では、当該図面を見やすくするため
に、断面を示すハッチングは省略した。図に示すよう
に、基板１１には、その成膜面１１ａに対して垂直方向
（矢印２１方向）に結晶の配向そろえた下地膜１２が成
膜されている。この下地膜１２の上面には、この下地膜
１２の配向にそって、かつ基板１１の成膜面１２ａに対
して垂直方向（矢印２２方向）に結晶の配向をそろえた
配線形成膜１３が形成されている。上記下地膜１２と配
線形成膜１３とによって、配線１４が形成される。
り説明する。なお図では、当該図面を見やすくするため
に、断面を示すハッチングは省略した。図に示すよう
に、基板１１には、その成膜面１１ａに対して垂直方向
（矢印２１方向）に結晶の配向そろえた下地膜１２が成
膜されている。この下地膜１２の上面には、この下地膜
１２の配向にそって、かつ基板１１の成膜面１２ａに対
して垂直方向（矢印２２方向）に結晶の配向をそろえた
配線形成膜１３が形成されている。上記下地膜１２と配
線形成膜１３とによって、配線１４が形成される。
【００１１】例えば、上記下地膜１２は、基板１１の成
膜面１１ａに対して垂直方向に結晶の配向をそろえた
（００２）配向のチタン膜で形成されている。あるいは
（０１０）配向のチタン膜または（０１１）配向のチタ
ン膜で形成されている。また配線形成膜１３は、上記チ
タン膜の配向にそって、かつ基板１１の成膜面１１ａに
対して垂直方向に結晶の配向をそろえた（１１１）配向
のアルミニウム系金属膜で形成されている。
膜面１１ａに対して垂直方向に結晶の配向をそろえた
（００２）配向のチタン膜で形成されている。あるいは
（０１０）配向のチタン膜または（０１１）配向のチタ
ン膜で形成されている。また配線形成膜１３は、上記チ
タン膜の配向にそって、かつ基板１１の成膜面１１ａに
対して垂直方向に結晶の配向をそろえた（１１１）配向
のアルミニウム系金属膜で形成されている。
【００１２】上記半導体装置の配線は、下地膜１２の結
晶の配向方向と配線形成膜１３の結晶の配向方向とを、
基板１１の成膜面１１ａに対して垂直方向にそろえたこ
とにより、配線形成膜１３の表面はモホロジーに優れた
ほぼ平坦な表面になる。このような配線形成膜１３を用
いて形成した配線１４に、第１の層間絶縁膜（図示せ
ず）を被覆し、さらに第１の層間絶縁膜に上記のような
配線（図示せず）を形成し、その配線を覆う状態に第２
に層間絶縁膜を形成した、多層配線構造では、各第１，
第２の層間絶縁膜の表面が、各配線の表面の影響をうけ
て凸凹にならない。このため、各第１，第２の層間絶縁
膜の表面は平坦になる。また配線形成膜１３上にレジス
ト膜（図示せず）を形成して、感光工程を行っても、配
線形成膜１３の表面があれていないので、ハレーション
が発生しない。よって高精度なレジストのパターニング
ができる。さらに配線形成膜１３の表面が平坦化されて
いるので、当該配線形成膜１３はほぼ均一な膜厚に形成
されている。このため、この配線形成膜１３で形成した
配線１４はエレクトロマイグレーション耐性が高いもの
になる。
晶の配向方向と配線形成膜１３の結晶の配向方向とを、
基板１１の成膜面１１ａに対して垂直方向にそろえたこ
とにより、配線形成膜１３の表面はモホロジーに優れた
ほぼ平坦な表面になる。このような配線形成膜１３を用
いて形成した配線１４に、第１の層間絶縁膜（図示せ
ず）を被覆し、さらに第１の層間絶縁膜に上記のような
配線（図示せず）を形成し、その配線を覆う状態に第２
に層間絶縁膜を形成した、多層配線構造では、各第１，
第２の層間絶縁膜の表面が、各配線の表面の影響をうけ
て凸凹にならない。このため、各第１，第２の層間絶縁
膜の表面は平坦になる。また配線形成膜１３上にレジス
ト膜（図示せず）を形成して、感光工程を行っても、配
線形成膜１３の表面があれていないので、ハレーション
が発生しない。よって高精度なレジストのパターニング
ができる。さらに配線形成膜１３の表面が平坦化されて
いるので、当該配線形成膜１３はほぼ均一な膜厚に形成
されている。このため、この配線形成膜１３で形成した
配線１４はエレクトロマイグレーション耐性が高いもの
になる。
【００１３】次に、基板上の絶縁膜に設けた接続孔に上
記構造の配線を製造する一例を、図２により説明する。
図２の（１）に示すように、基板（例えばシリコン系基
板）１１の上層には拡散層３１が形成されている。この
基板１１の上面には絶縁膜３２が成膜されている。上記
拡散層３１の上方の絶縁膜３２には接続孔３３が設けら
れている。
記構造の配線を製造する一例を、図２により説明する。
図２の（１）に示すように、基板（例えばシリコン系基
板）１１の上層には拡散層３１が形成されている。この
基板１１の上面には絶縁膜３２が成膜されている。上記
拡散層３１の上方の絶縁膜３２には接続孔３３が設けら
れている。
【００１４】まず、基板１１との密着性を高めるため
に、接続孔３３の底部を含むその内壁と上記絶縁膜３２
の上面に密着膜３４となるチタン膜を成膜する。このチ
タン膜の成膜は、例えばスパッタ法によって行う。この
スパッタ条件としては、例えばプロセスガスに流量が１
００ｓｃｃｍのアルゴン（Ａｒ）を用い、ＤＣパワーを
例えば４ｋＷ、スパッタ雰囲気の圧力を例えば０．４Ｐ
ａ、基板の加熱温度を例えば１５０℃に設定する。
に、接続孔３３の底部を含むその内壁と上記絶縁膜３２
の上面に密着膜３４となるチタン膜を成膜する。このチ
タン膜の成膜は、例えばスパッタ法によって行う。この
スパッタ条件としては、例えばプロセスガスに流量が１
００ｓｃｃｍのアルゴン（Ａｒ）を用い、ＤＣパワーを
例えば４ｋＷ、スパッタ雰囲気の圧力を例えば０．４Ｐ
ａ、基板の加熱温度を例えば１５０℃に設定する。
【００１５】続いて上記密着膜３４の表面に、バリア性
を有する反応防止膜３５として例えば窒化チタン膜を成
膜する。この反応防止膜３５の成膜は、例えばスパッタ
法によって行う。スパッタ条件としては、例えばプロセ
スガスに流量が１００ｓｃｃｍのアルゴン（Ａｒ）と流
量が７０ｓｃｃｍの窒素（Ｎ2 ）との混合ガスを用い、
ＤＣパワーを例えば５ｋＷ、スパッタ雰囲気の圧力を例
えば０．４Ｐａ、基板の加熱温度を例えば１５０℃に設
定する。
を有する反応防止膜３５として例えば窒化チタン膜を成
膜する。この反応防止膜３５の成膜は、例えばスパッタ
法によって行う。スパッタ条件としては、例えばプロセ
スガスに流量が１００ｓｃｃｍのアルゴン（Ａｒ）と流
量が７０ｓｃｃｍの窒素（Ｎ2 ）との混合ガスを用い、
ＤＣパワーを例えば５ｋＷ、スパッタ雰囲気の圧力を例
えば０．４Ｐａ、基板の加熱温度を例えば１５０℃に設
定する。
【００１６】次いで図２の（２）に示すように、上記反
応防止膜３５の表面に、下地膜１２になるチタン膜を成
膜する。この下地膜１２の成膜は、例えばスパッタ法に
よって行う。スパッタ条件としては、上記密着膜３４の
成膜条件と同様である。上記条件で下地膜１２になるチ
タン膜を成膜すると、チタン膜は、結晶の配向方向が成
膜面に対し垂直方向にそろった状態の（００２）配向を
有する。上記チタン膜の配向性は、成膜条件によって、
他の配向性として、例えば（０１０）または（０１１）
配向を得ることも可能である。
応防止膜３５の表面に、下地膜１２になるチタン膜を成
膜する。この下地膜１２の成膜は、例えばスパッタ法に
よって行う。スパッタ条件としては、上記密着膜３４の
成膜条件と同様である。上記条件で下地膜１２になるチ
タン膜を成膜すると、チタン膜は、結晶の配向方向が成
膜面に対し垂直方向にそろった状態の（００２）配向を
有する。上記チタン膜の配向性は、成膜条件によって、
他の配向性として、例えば（０１０）または（０１１）
配向を得ることも可能である。
【００１７】続いて図２の（３）に示すように、上記下
地膜１２の表面に、配線形成膜１３になるアルミニウム
系金属膜（例えばアルミニウム−シリコン膜またはアル
ミニウム−シリコン−銅膜等）を成膜する。この配線形
成膜１２の成膜は、高温スパッタ法によって行う。例え
ばアルミニウム−１％シリコン膜の成膜する高温スパッ
タ条件としては、例えばプロセスガスに流量が１００ｓ
ｃｃｍのアルゴン（Ａｒ）を用い、ＤＣパワーを例えば
２０ｋＷ、スパッタ雰囲気の圧力を例えば０．４Ｐａ、
基板の加熱温度を例えば５００℃に設定する。上記条件
で配線形成膜１３のアルミニウム系金属膜を成膜する
と、アルミニウム系金属膜は、結晶の配向方向が成膜面
に対し垂直方向にそろった状態の（１１１）配向を有す
る。
地膜１２の表面に、配線形成膜１３になるアルミニウム
系金属膜（例えばアルミニウム−シリコン膜またはアル
ミニウム−シリコン−銅膜等）を成膜する。この配線形
成膜１２の成膜は、高温スパッタ法によって行う。例え
ばアルミニウム−１％シリコン膜の成膜する高温スパッ
タ条件としては、例えばプロセスガスに流量が１００ｓ
ｃｃｍのアルゴン（Ａｒ）を用い、ＤＣパワーを例えば
２０ｋＷ、スパッタ雰囲気の圧力を例えば０．４Ｐａ、
基板の加熱温度を例えば５００℃に設定する。上記条件
で配線形成膜１３のアルミニウム系金属膜を成膜する
と、アルミニウム系金属膜は、結晶の配向方向が成膜面
に対し垂直方向にそろった状態の（１１１）配向を有す
る。
【００１８】さらに上記配線形成膜１３の表面に、反射
防止膜３６になる窒化酸化チタン（ＴｉＯＮ）膜を成膜
する。この反射防止膜３６の成膜は、スパッタ法によっ
て行う。このスパッタ条件としては、例えばプロセスガ
スに流量が１００ｓｃｃｍのアルゴン（Ａｒ）と流量が
７０ｓｃｃｍの窒素（Ｎ2 ）とに６％の酸素（Ｏ2 ）を
混合したガスを用い、ＤＣパワーを例えば５ｋＷ、スパ
ッタ雰囲気の圧力を例えば０．４Ｐａ、基板の加熱温度
を例えば１５０℃に設定する。
防止膜３６になる窒化酸化チタン（ＴｉＯＮ）膜を成膜
する。この反射防止膜３６の成膜は、スパッタ法によっ
て行う。このスパッタ条件としては、例えばプロセスガ
スに流量が１００ｓｃｃｍのアルゴン（Ａｒ）と流量が
７０ｓｃｃｍの窒素（Ｎ2 ）とに６％の酸素（Ｏ2 ）を
混合したガスを用い、ＤＣパワーを例えば５ｋＷ、スパ
ッタ雰囲気の圧力を例えば０．４Ｐａ、基板の加熱温度
を例えば１５０℃に設定する。
【００１９】その後図２の（４）に示すように、通常の
ホトリソグラフィー技術とエッチング（例えばドライエ
ッチング）によって、上記反射防止膜３６，配線形成膜
１３，下地膜１２，反応防止膜３５および密着膜３４の
２点鎖線で示す部分を除去して、ハッチング形成膜１３
を主材料として配線１４を形成する。
ホトリソグラフィー技術とエッチング（例えばドライエ
ッチング）によって、上記反射防止膜３６，配線形成膜
１３，下地膜１２，反応防止膜３５および密着膜３４の
２点鎖線で示す部分を除去して、ハッチング形成膜１３
を主材料として配線１４を形成する。
【００２０】上記説明した製造方法では、成膜方法とし
てスパッタ法を用いたが、スパッタ法に限定されること
はなく、上記膜構造が得られる成膜方法であれば、例え
ばＣＶＤ法またはその他の成膜方法を用いて成膜するこ
とも可能である。また上記成膜条件で示した数値は、そ
の値に限定されることはなく、成膜装置の種類、成膜す
る膜の配向性等によって変更される。
てスパッタ法を用いたが、スパッタ法に限定されること
はなく、上記膜構造が得られる成膜方法であれば、例え
ばＣＶＤ法またはその他の成膜方法を用いて成膜するこ
とも可能である。また上記成膜条件で示した数値は、そ
の値に限定されることはなく、成膜装置の種類、成膜す
る膜の配向性等によって変更される。
【００２１】
【発明の効果】以上、説明したように本発明によれば、
基板の成膜面に対して垂直方向に結晶の配向そろえた下
地膜と、その下地膜の配向にそって、基板の成膜面に対
して垂直方向に結晶の配向をそろえた配線形成膜とより
なるので、配線形成膜の表面はモホロジーに優れた平坦
な面になる。したがって、多層配線構造に適用したもの
では、層間絶縁膜の平坦化が容易になる。また配線形成
膜の表面のモホロジーが良好になるのでホトリソグラフ
ィー工程の感光を行った際にハレーションが発生しな
い。よって高精度な配線を形成できる。さらに配線形成
膜の膜厚が均一化できるので、配線形成膜で形成した配
線のエレクトロマイグレーション耐性が向上できる。
基板の成膜面に対して垂直方向に結晶の配向そろえた下
地膜と、その下地膜の配向にそって、基板の成膜面に対
して垂直方向に結晶の配向をそろえた配線形成膜とより
なるので、配線形成膜の表面はモホロジーに優れた平坦
な面になる。したがって、多層配線構造に適用したもの
では、層間絶縁膜の平坦化が容易になる。また配線形成
膜の表面のモホロジーが良好になるのでホトリソグラフ
ィー工程の感光を行った際にハレーションが発生しな
い。よって高精度な配線を形成できる。さらに配線形成
膜の膜厚が均一化できるので、配線形成膜で形成した配
線のエレクトロマイグレーション耐性が向上できる。
【図１】実施例の概略構成断面図である。
【図２】実施例の製造方法の一例を説明する製造工程図
である。
である。
【図３】従来例の課題の説明図である。
【図４】多層配線における課題の説明図である。
【図５】感光工程における課題の説明図である。
【図６】配線におけるエレクトロマイグレーションの説
明図である。
明図である。
１１ 基板 １１ａ 成膜面 １２ 下地膜 １３ 配線形成膜 １４ 配線
Claims (4)
- 【請求項１】 基板の成膜面に対して垂直方向に結晶の
配向をそろえた配線形成膜よりなることを特徴とする半
導体装置の配線。 - 【請求項２】 請求項１記載の半導体装置の配線におい
て、 前記配線形成膜は、前記基板の成膜面に対して垂直方向
に結晶の配向をそろえて形成した下地膜の配向にそっ
て、当該成膜面に対して垂直方向に結晶の配向をそろえ
たものよりなることを特徴とする半導体装置の配線。 - 【請求項３】 請求項１または請求項２記載の半導体装
置の配線において、 前記配線形成膜は、前記基板の成膜面に対して垂直方向
に結晶の配向をそろえたもので、かつ結晶を（１１１）
配向させたアルミニウム系金属膜よりなることを特徴と
する半導体装置の配線。 - 【請求項４】 請求項２または請求項３記載の半導体装
置の配線において、 前記下地膜は、基板の成膜面に対して垂直方向に結晶の
配向をそろえたもので、かつ結晶を（００２），（０１
０）または（０１１）配向させたチタン膜よりなり、 前記配線形成膜は、前記（００２），（０１０）または
（０１１）配向させたチタン膜の配向にそって、前記基
板の成膜面に対して垂直方向に結晶の配向をそろえたも
ので、かつ結晶を（１１１）配向させたアルミニウム系
金属膜とよりなることを特徴とする半導体装置の配線。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078894A JPH06268083A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の配線 |
| US08/206,652 US5449641A (en) | 1993-03-11 | 1994-03-07 | Method for fabricating an interconnect for semiconductor devices using (111) crystal plane orientation |
| KR1019940004494A KR100302215B1 (ko) | 1993-03-11 | 1994-03-09 | 반도체장치의배선 |
| US08/468,710 US5581125A (en) | 1993-03-11 | 1995-06-06 | Interconnect for semiconductor devices and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5078894A JPH06268083A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268083A true JPH06268083A (ja) | 1994-09-22 |
Family
ID=13674525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5078894A Pending JPH06268083A (ja) | 1993-03-11 | 1993-03-11 | 半導体装置の配線 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5449641A (ja) |
| JP (1) | JPH06268083A (ja) |
| KR (1) | KR100302215B1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
| KR100320364B1 (ko) * | 1993-03-23 | 2002-04-22 | 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 | 금속배선및그의형성방법 |
| JP3491237B2 (ja) * | 1993-09-24 | 2004-01-26 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置の積層導電膜構造 |
| CN1062978C (zh) * | 1994-07-07 | 2001-03-07 | 现代电子产业株式会社 | 半导体器件中制作金属阻挡层的方法 |
| JP3586899B2 (ja) * | 1994-09-22 | 2004-11-10 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5580823A (en) * | 1994-12-15 | 1996-12-03 | Motorola, Inc. | Process for fabricating a collimated metal layer and contact structure in a semiconductor device |
| DE69625265T2 (de) * | 1995-03-28 | 2003-09-04 | Texas Instruments Inc., Dallas | Halbleiterstrukturen |
| JPH09115829A (ja) * | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
| US5776831A (en) * | 1995-12-27 | 1998-07-07 | Lsi Logic Corporation | Method of forming a high electromigration resistant metallization system |
| NO970220L (no) * | 1996-01-19 | 1997-07-21 | Murata Manufacturing Co | Transduktor med tynnfilmsjikt av metall, for akustiske overflatebölger |
| US5895266A (en) | 1996-02-26 | 1999-04-20 | Applied Materials, Inc. | Titanium nitride barrier layers |
| JPH1064907A (ja) * | 1996-08-13 | 1998-03-06 | Toshiba Corp | 電気的固体装置及びその製造方法 |
| US6071811A (en) * | 1997-02-26 | 2000-06-06 | Applied Materials, Inc. | Deposition of titanium nitride films having improved uniformity |
| EP0875923A3 (en) * | 1997-04-30 | 1999-11-03 | International Business Machines Corporation | Multilayer metallization structure comprising a group IVA metal |
| US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
| US6107195A (en) * | 1997-06-18 | 2000-08-22 | Tokyo Electron Limited | Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer |
| KR19990003495A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 반도체 소자의 베리어 금속층 형성방법 |
| US6045634A (en) * | 1997-08-14 | 2000-04-04 | Praxair S. T. Technology, Inc. | High purity titanium sputtering target and method of making |
| KR100765682B1 (ko) * | 1998-06-19 | 2007-10-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| KR100484253B1 (ko) | 1998-06-27 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체 장치의 타이타늄막 형성방법 |
| JP4307592B2 (ja) | 1998-07-07 | 2009-08-05 | Ｏｋｉセミコンダクタ株式会社 | 半導体素子における配線形成方法 |
| US6207568B1 (en) | 1998-11-27 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer |
| JP3353727B2 (ja) * | 1998-12-21 | 2002-12-03 | 日本電気株式会社 | 半導体装置の配線構造の形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4217153A (en) * | 1977-04-04 | 1980-08-12 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
| US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
| JPH04286323A (ja) * | 1991-03-15 | 1992-10-12 | Toshiba Corp | 半導体装置の製造方法 |
| US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
| JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
-
1993
- 1993-03-11 JP JP5078894A patent/JPH06268083A/ja active Pending
-
1994
- 1994-03-07 US US08/206,652 patent/US5449641A/en not_active Expired - Lifetime
- 1994-03-09 KR KR1019940004494A patent/KR100302215B1/ko active IP Right Grant
-
1995
- 1995-06-06 US US08/468,710 patent/US5581125A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100302215B1 (ko) | 2001-11-30 |
| US5449641A (en) | 1995-09-12 |
| US5581125A (en) | 1996-12-03 |
| KR940022710A (ko) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06268083A (ja) | 半導体装置の配線 | |
| EP0552968B1 (en) | Semiconductor device including a wiring layer | |
| JPH0897209A (ja) | 半導体装置およびその製造方法 | |
| JP2770945B2 (ja) | タングステン被覆法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JPH05234935A (ja) | 半導体装置及びその製造方法 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP3082683B2 (ja) | タングステンｃｖｄ成膜方法 | |
| JPH07201851A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH0945770A (ja) | 半導体装置及びその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP3301466B2 (ja) | 半導体装置の製造方法 | |
| JP3278877B2 (ja) | 配線の形成方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2983098B2 (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| KR960015489B1 (ko) | 반도체의 금속배선 형성방법 | |
| JPH0590425A (ja) | 多層配線形成法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 |