JPH09199593A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH09199593A JPH09199593A JP2011496A JP2011496A JPH09199593A JP H09199593 A JPH09199593 A JP H09199593A JP 2011496 A JP2011496 A JP 2011496A JP 2011496 A JP2011496 A JP 2011496A JP H09199593 A JPH09199593 A JP H09199593A
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- semiconductor device
- aluminum
- conductive material
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 接続孔に酸化防止膜が良好に形成された半導
体装置を提供する。 【解決手段】 層間絶縁層1を挟んで位置する上層配線
2と下層配線3との間を電気的に接続するために前記の
層間絶縁層1に形成された接続孔6に、前記上層配線2
であるアルミニウム系材料に対して濡れ性を持ち当該ア
ルミニウム系材料の埋め込みを良好に行わせるチタン層
8を被覆して成る半導体装置において、前記下層配線2
の上面に窒化チタン膜5が形成され、前記接続孔6の下
方に位置していた前記窒化チタン膜5が接続孔6の側壁
部に付着されて酸化防止膜7を成している。
体装置を提供する。 【解決手段】 層間絶縁層1を挟んで位置する上層配線
2と下層配線3との間を電気的に接続するために前記の
層間絶縁層1に形成された接続孔6に、前記上層配線2
であるアルミニウム系材料に対して濡れ性を持ち当該ア
ルミニウム系材料の埋め込みを良好に行わせるチタン層
8を被覆して成る半導体装置において、前記下層配線2
の上面に窒化チタン膜5が形成され、前記接続孔6の下
方に位置していた前記窒化チタン膜5が接続孔6の側壁
部に付着されて酸化防止膜7を成している。
Description
【0001】
【発明の属する技術分野】本発明は、層間絶縁層を挟ん
で位置する上層配線と下層配線との間を電気的に接続す
るために前記の層間絶縁層に形成された接続孔に、アル
ミニウム系材料を埋め込んで成る半導体装置およびその
製造方法に関する。
で位置する上層配線と下層配線との間を電気的に接続す
るために前記の層間絶縁層に形成された接続孔に、アル
ミニウム系材料を埋め込んで成る半導体装置およびその
製造方法に関する。
【0002】
【従来の技術】LSI等に代表される半導体装置は、一
般に多層配線構造をとり、下層配線と上層配線は層間絶
縁層に形成された接続孔により電気的に接続される構造
となっている。そして、近年の半導体装置の微細化や高
集積化に伴って、前記接続孔も微細化する必要が生じ、
この微細化された接続孔に配線材料である金属を埋め込
む技術が重要になってくる。この金属埋め込み方法とし
て、高温アルミニウムスパッタ、高温アルミニウムリフ
ロー、タングステンCVD、アルミニウムCVD、或い
は銅CVDなどの方法が挙げられる。これらの方法のう
ち、アルミニウムCVDや銅CVDなどは、量産化に対
応できる技術として確立されてはおらず、また、タング
ステンCVDは生産コストが高いという欠点を有してい
る。このため、高温アルミニウムスパッタに期待がよせ
られている。
般に多層配線構造をとり、下層配線と上層配線は層間絶
縁層に形成された接続孔により電気的に接続される構造
となっている。そして、近年の半導体装置の微細化や高
集積化に伴って、前記接続孔も微細化する必要が生じ、
この微細化された接続孔に配線材料である金属を埋め込
む技術が重要になってくる。この金属埋め込み方法とし
て、高温アルミニウムスパッタ、高温アルミニウムリフ
ロー、タングステンCVD、アルミニウムCVD、或い
は銅CVDなどの方法が挙げられる。これらの方法のう
ち、アルミニウムCVDや銅CVDなどは、量産化に対
応できる技術として確立されてはおらず、また、タング
ステンCVDは生産コストが高いという欠点を有してい
る。このため、高温アルミニウムスパッタに期待がよせ
られている。
【0003】前記の高温アルミニウムスパッタは、前記
層間絶縁層に接続孔を有する基板を450〜500℃に
加熱し、この加熱状態でアルミニウム系材料をスパッタ
成膜することにより、アルミニウム系材料を接続孔に充
填する技術である。
層間絶縁層に接続孔を有する基板を450〜500℃に
加熱し、この加熱状態でアルミニウム系材料をスパッタ
成膜することにより、アルミニウム系材料を接続孔に充
填する技術である。
【0004】更に、この方法を改良した方法として、図
4に示すように、層間絶縁層100を挟んで位置する上
層配線110と下層配線111との間を電気的に接続す
るための接続孔101に、アルミニウム系材料に対して
濡れ性の良いチタン(Ti)を下地層(以下、下地チタ
ン層という)102として形成し、アルミニウム系材料
の埋め込み特性を良好にして接続孔101に空隙を形成
することなくアルミニウム系材料が充填されるようにし
た方法が知られている。アルミニウム系材料の埋め込み
特性が良好になる理由は、アルミニウム系材料とチタン
とが400℃程度で合金化反応を起こし(従って、前記
の下地チタン層102はアルミニウム−チタン合金の層
となる)、アルミニウム系材料を動き易くする働きよる
ものと考えられている。
4に示すように、層間絶縁層100を挟んで位置する上
層配線110と下層配線111との間を電気的に接続す
るための接続孔101に、アルミニウム系材料に対して
濡れ性の良いチタン(Ti)を下地層(以下、下地チタ
ン層という)102として形成し、アルミニウム系材料
の埋め込み特性を良好にして接続孔101に空隙を形成
することなくアルミニウム系材料が充填されるようにし
た方法が知られている。アルミニウム系材料の埋め込み
特性が良好になる理由は、アルミニウム系材料とチタン
とが400℃程度で合金化反応を起こし(従って、前記
の下地チタン層102はアルミニウム−チタン合金の層
となる)、アルミニウム系材料を動き易くする働きよる
ものと考えられている。
【0005】しかしながら、スパッタリングにより成膜
したチタン系高融点金属材料の多くは結晶構造をとり、
構造上粒界を有するため、粒界を通って酸素の拡散(チ
タン系高融点金属材料の酸化)が生じやすく、下地チタ
ン層102におけるアルミニウム系材料との界面が酸化
され易くなる。このような酸化が生じると、アルミニウ
ム系材料の濡れ性が劣化し、接続孔101の埋め込み不
良が発生する。特に、層間絶縁層100としてSiO2
を用いる場合であって接続孔101の側壁部の下地チタ
ン層102が薄い場合には、SiO2 の酸素がチタン膜
とアルミニウム系材料の界面に拡散して埋め込み不良を
誘発するという欠点がある。
したチタン系高融点金属材料の多くは結晶構造をとり、
構造上粒界を有するため、粒界を通って酸素の拡散(チ
タン系高融点金属材料の酸化)が生じやすく、下地チタ
ン層102におけるアルミニウム系材料との界面が酸化
され易くなる。このような酸化が生じると、アルミニウ
ム系材料の濡れ性が劣化し、接続孔101の埋め込み不
良が発生する。特に、層間絶縁層100としてSiO2
を用いる場合であって接続孔101の側壁部の下地チタ
ン層102が薄い場合には、SiO2 の酸素がチタン膜
とアルミニウム系材料の界面に拡散して埋め込み不良を
誘発するという欠点がある。
【0006】そこで、前記酸素の拡散を防止するため
に、下地チタン層102と層間絶縁層100であるSi
O2 との間に、下地チタン層102の下地層として酸化
防止膜を形成する方法が提案されている。
に、下地チタン層102と層間絶縁層100であるSi
O2 との間に、下地チタン層102の下地層として酸化
防止膜を形成する方法が提案されている。
【0007】例えば、特開平5−152244号公報に
は、チタン系高融点金属系材料を介してアルミニウム系
材料を埋め込んで配線を形成する場合に、接続孔に酸化
防止膜としてポリシリコン膜やアモルファスシリコン膜
を形成し、アルミニウム系材料の埋め込み特性を向上さ
せるようにした方法が開示されている。
は、チタン系高融点金属系材料を介してアルミニウム系
材料を埋め込んで配線を形成する場合に、接続孔に酸化
防止膜としてポリシリコン膜やアモルファスシリコン膜
を形成し、アルミニウム系材料の埋め込み特性を向上さ
せるようにした方法が開示されている。
【0008】また、特開平6−85084号公報には、
接続孔に高温スパッタによりアルミニウム系材料を埋め
込んで配線を形成する方法において、接続孔に酸化防止
膜としてポリシリコン又は不純物導入ポリシリコンを形
成し、アルミニウム系材料の高温スパッタを行う方法が
開示されている。
接続孔に高温スパッタによりアルミニウム系材料を埋め
込んで配線を形成する方法において、接続孔に酸化防止
膜としてポリシリコン又は不純物導入ポリシリコンを形
成し、アルミニウム系材料の高温スパッタを行う方法が
開示されている。
【0009】更に、特開平6−232273号公報に
は、チタン系材料からなる反射防止膜を配設した下層配
線に接続する接続孔を、アルミニウム系材料で埋め込む
配線方法において、上記接続孔を開口した際に、接続孔
側壁に付着するチタン系化合物と前記接続孔埋め込み用
アルミニウム系材料の下地材料とを接触させずに下地材
料の膜を接続孔内に形成する方法が開示されている。
は、チタン系材料からなる反射防止膜を配設した下層配
線に接続する接続孔を、アルミニウム系材料で埋め込む
配線方法において、上記接続孔を開口した際に、接続孔
側壁に付着するチタン系化合物と前記接続孔埋め込み用
アルミニウム系材料の下地材料とを接触させずに下地材
料の膜を接続孔内に形成する方法が開示されている。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来の方法は、前記接続孔を形成した後に酸化防止膜とな
るポリシリコンや窒化シリコンを成膜する工程が必要に
なる。更に、ポリシリコンや窒化シリコンは高抵抗材料
であるため、エッチバックによって前記接続孔の側壁部
の酸化防止膜以外の部分を除去する工程が必要になる。
従って、工程数が増えて生産コストが割高になるという
欠点がある。
来の方法は、前記接続孔を形成した後に酸化防止膜とな
るポリシリコンや窒化シリコンを成膜する工程が必要に
なる。更に、ポリシリコンや窒化シリコンは高抵抗材料
であるため、エッチバックによって前記接続孔の側壁部
の酸化防止膜以外の部分を除去する工程が必要になる。
従って、工程数が増えて生産コストが割高になるという
欠点がある。
【0011】ところで、酸化防止膜として高抵抗のポリ
シリコンやアモルファスシリコンに代えて導電材を用い
る方法が考えられる。図5は、導電材である窒化チタン
(TiN)から成る酸化防止膜103が堆積形成された
半導体装置を示している。導電材である窒化チタンから
成る酸化防止膜103を形成した場合には、接続孔10
1の側壁以外の部分、即ち、接続孔101の底面部、及
び上層配線110の前記接続孔101の形成領域外の平
坦部における酸化防止膜103を除去する必要が無く、
工程数を少なくできる。
シリコンやアモルファスシリコンに代えて導電材を用い
る方法が考えられる。図5は、導電材である窒化チタン
(TiN)から成る酸化防止膜103が堆積形成された
半導体装置を示している。導電材である窒化チタンから
成る酸化防止膜103を形成した場合には、接続孔10
1の側壁以外の部分、即ち、接続孔101の底面部、及
び上層配線110の前記接続孔101の形成領域外の平
坦部における酸化防止膜103を除去する必要が無く、
工程数を少なくできる。
【0012】また、上層配線110の前記接続孔101
の形成領域外の平坦部における酸化防止膜103が除去
されなかった半導体装置は、上層配線110の前記接続
孔101の形成領域外の平坦部における酸化防止膜10
3が残ったままとなるが、当該膜厚が厚ければ、いわゆ
るオーバーハングがもたらす埋め込み不良が生じやすく
なるといった欠点を生じる。
の形成領域外の平坦部における酸化防止膜103が除去
されなかった半導体装置は、上層配線110の前記接続
孔101の形成領域外の平坦部における酸化防止膜10
3が残ったままとなるが、当該膜厚が厚ければ、いわゆ
るオーバーハングがもたらす埋め込み不良が生じやすく
なるといった欠点を生じる。
【0013】本発明は、上記の事情に鑑み、前記の接続
孔に酸化防止膜が少ない工程数で良好に形成された半導
体装置およびこの半導体装置を製造する製造方法を提供
することを目的とする。
孔に酸化防止膜が少ない工程数で良好に形成された半導
体装置およびこの半導体装置を製造する製造方法を提供
することを目的とする。
【0014】
【課題を解決するための手段】この発明の半導体装置
は、上記の課題を解決するために、層間絶縁層を挟んで
位置する上層配線と下層配線との間を電気的に接続する
ために前記の層間絶縁層に形成された接続孔に、前記上
層配線であるアルミニウム系材料に対して濡れ性を持ち
当該アルミニウム系材料の埋め込みを良好に行わせるチ
タン系高融点材料を被覆して成る半導体装置において、
前記チタン系高融点材料の下地層として導電材からなる
酸化防止膜が前記接続孔の底面部と側壁部とにだけ設け
られていることを特徴とする。
は、上記の課題を解決するために、層間絶縁層を挟んで
位置する上層配線と下層配線との間を電気的に接続する
ために前記の層間絶縁層に形成された接続孔に、前記上
層配線であるアルミニウム系材料に対して濡れ性を持ち
当該アルミニウム系材料の埋め込みを良好に行わせるチ
タン系高融点材料を被覆して成る半導体装置において、
前記チタン系高融点材料の下地層として導電材からなる
酸化防止膜が前記接続孔の底面部と側壁部とにだけ設け
られていることを特徴とする。
【0015】前記酸化防止膜は導電材であるので、当該
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。なお、この構
成の半導体装置は、接続孔の形成領域外の上層配線の平
坦部における酸化防止膜が残ったままとなる従来構造と
は異なり、いわゆるオーバーハング形状による埋め込み
不良といった欠点も生じない。
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。なお、この構
成の半導体装置は、接続孔の形成領域外の上層配線の平
坦部における酸化防止膜が残ったままとなる従来構造と
は異なり、いわゆるオーバーハング形状による埋め込み
不良といった欠点も生じない。
【0016】また、この発明の半導体装置は、層間絶縁
層を挟んで位置する上層配線と下層配線との間を電気的
に接続するために前記の層間絶縁層に形成された接続孔
に、前記上層配線であるアルミニウム系材料に対して濡
れ性を持ち当該アルミニウム系材料の埋め込みを良好に
行わせるチタン系高融点材料を被覆して成る半導体装置
において、前記下層配線の上面に導電材が形成され、前
記接続孔の下方に位置していた前記導電材が接続孔の側
壁部に付着されて酸化防止膜を成していることを特徴と
している。
層を挟んで位置する上層配線と下層配線との間を電気的
に接続するために前記の層間絶縁層に形成された接続孔
に、前記上層配線であるアルミニウム系材料に対して濡
れ性を持ち当該アルミニウム系材料の埋め込みを良好に
行わせるチタン系高融点材料を被覆して成る半導体装置
において、前記下層配線の上面に導電材が形成され、前
記接続孔の下方に位置していた前記導電材が接続孔の側
壁部に付着されて酸化防止膜を成していることを特徴と
している。
【0017】前記酸化防止膜は導電材であるので、当該
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。また、前記接
続孔の下方に位置していた前記導電材が接続孔の側壁部
に付着されて酸化防止膜を成しているから、層間絶縁層
上に導電材を堆積形成する工程は必要ない。
酸化防止膜が前記接続孔の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜を取り除いてない構造
であるから、少ない工程数で製造できる。また、前記接
続孔の下方に位置していた前記導電材が接続孔の側壁部
に付着されて酸化防止膜を成しているから、層間絶縁層
上に導電材を堆積形成する工程は必要ない。
【0018】前記導電材から成る酸化防止膜の側壁部厚
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っていてもよい。
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っていてもよい。
【0019】ここで、前記接続孔の底までアルミニウム
系材料を埋め込むためには、当該接続孔の下側の方で高
い濡れ性を確保する必要がある。接続孔の下側での酸化
防止膜の厚みが厚ければ、接続孔の下側でチタン下地層
の酸化が確実に防止されることになるので、接続孔の下
側の方で高い濡れ性が確保され、アルミニウム系材料の
埋め込み特性が向上される。
系材料を埋め込むためには、当該接続孔の下側の方で高
い濡れ性を確保する必要がある。接続孔の下側での酸化
防止膜の厚みが厚ければ、接続孔の下側でチタン下地層
の酸化が確実に防止されることになるので、接続孔の下
側の方で高い濡れ性が確保され、アルミニウム系材料の
埋め込み特性が向上される。
【0020】前記導電材から成る酸化防止膜は窒化チタ
ン膜であってもよい。特に、下層配線の上面に導電材と
して窒化チタン膜が形成され、前記接続孔の下方に位置
していた前記窒化チタン膜が接続孔の側壁部に付着され
て酸化防止膜を成している場合には、フォトリソグラフ
ィー工程により下層配線をパターニングするとき及び層
間絶縁層に接続孔を形成するときに前記窒化チタン膜が
反射防止膜として機能することになり、フォトリソグラ
フィー工程のレジスト露光時のハレーションを防止する
ことができる。
ン膜であってもよい。特に、下層配線の上面に導電材と
して窒化チタン膜が形成され、前記接続孔の下方に位置
していた前記窒化チタン膜が接続孔の側壁部に付着され
て酸化防止膜を成している場合には、フォトリソグラフ
ィー工程により下層配線をパターニングするとき及び層
間絶縁層に接続孔を形成するときに前記窒化チタン膜が
反射防止膜として機能することになり、フォトリソグラ
フィー工程のレジスト露光時のハレーションを防止する
ことができる。
【0021】前記導電材と前記下層配線との間にアルミ
ニウム−チタン合金層が形成されていてもよい。これに
よれば、前記接続孔の下方に位置していた前記導電材を
スパッタエッチングによって接続孔の側壁部に付着させ
て酸化防止膜とする場合に、前記接続孔下の導電材の全
てが酸化防止膜として使われて完全に無くなってしまっ
た場合でも、前記アルミニウム−チタン合金が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線が削れてしまうのを防止
できる。これにより、接続孔の実効的なアスペクト比が
増加するのを防止でき、歩留り良く接続孔に上層配線の
材料を埋め込むことが可能となる。
ニウム−チタン合金層が形成されていてもよい。これに
よれば、前記接続孔の下方に位置していた前記導電材を
スパッタエッチングによって接続孔の側壁部に付着させ
て酸化防止膜とする場合に、前記接続孔下の導電材の全
てが酸化防止膜として使われて完全に無くなってしまっ
た場合でも、前記アルミニウム−チタン合金が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線が削れてしまうのを防止
できる。これにより、接続孔の実効的なアスペクト比が
増加するのを防止でき、歩留り良く接続孔に上層配線の
材料を埋め込むことが可能となる。
【0022】前記導電材の全体的な厚みをd1、前記導
電材のうち前記接続孔の下方に位置している部分の厚み
をd2とするとき、d1≧60nm、d1−d2≧60
nmとされていてもよい。これによれば、前記接続孔の
下方に位置していた前記導電材を接続孔の側壁部に付着
させて酸化防止膜とする場合に、当該酸化防止膜の膜厚
が、導電材の全体的な厚みと前記接続孔の下方に位置し
ている部分の厚みとの相互の関係で定められるため、酸
化防止膜の膜厚が良好に制御され、膜厚不足といった事
態が生じるのを防止して半導体装置の生産の歩留りを向
上することができる。
電材のうち前記接続孔の下方に位置している部分の厚み
をd2とするとき、d1≧60nm、d1−d2≧60
nmとされていてもよい。これによれば、前記接続孔の
下方に位置していた前記導電材を接続孔の側壁部に付着
させて酸化防止膜とする場合に、当該酸化防止膜の膜厚
が、導電材の全体的な厚みと前記接続孔の下方に位置し
ている部分の厚みとの相互の関係で定められるため、酸
化防止膜の膜厚が良好に制御され、膜厚不足といった事
態が生じるのを防止して半導体装置の生産の歩留りを向
上することができる。
【0023】また、本発明の半導体装置の製造方法は、
上記いずれかの半導体装置を製造する方法であって、前
記接続孔の下方に位置している前記導電材をスパッタエ
ッチング処理により前記接続孔の側壁部に付着させるこ
とを特徴とする。
上記いずれかの半導体装置を製造する方法であって、前
記接続孔の下方に位置している前記導電材をスパッタエ
ッチング処理により前記接続孔の側壁部に付着させるこ
とを特徴とする。
【0024】かかる方法であれば、層間絶縁層上に導電
材を形成する工程や余分な導電材を除去する工程が不要
になり、半導体装置の製造コストを低減できる。更に、
スパッタエッチングを用いて接続孔の側壁部に酸化防止
膜を形成するので、アルミニウム系材料の埋め込みまで
の一連の工程を基板を真空中に保持したまま行えること
になり、大気暴露による酸素の影響を極力低減すること
ができる。更に、スパッタエッチングは、一般的な半導
体装置の製造プロセスで用いられる方法であり、制御性
及び信頼性が高いので、アルミニウム系材料の埋め込み
特性の良い半導体装置を歩留り良く製造することができ
る。
材を形成する工程や余分な導電材を除去する工程が不要
になり、半導体装置の製造コストを低減できる。更に、
スパッタエッチングを用いて接続孔の側壁部に酸化防止
膜を形成するので、アルミニウム系材料の埋め込みまで
の一連の工程を基板を真空中に保持したまま行えること
になり、大気暴露による酸素の影響を極力低減すること
ができる。更に、スパッタエッチングは、一般的な半導
体装置の製造プロセスで用いられる方法であり、制御性
及び信頼性が高いので、アルミニウム系材料の埋め込み
特性の良い半導体装置を歩留り良く製造することができ
る。
【0025】
【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。
基づいて説明する。
【0026】図1は、この実施の形態の半導体装置の縦
断側面図である。SiO2 からなる層間絶縁層1を挟ん
でそれぞれアルミニウム系材料(例えば、AlSiC
u)からなる上層配線2と下層配線3とが形成されてい
る。また、前記の下層配線3上にはアルミニウム−チタ
ン(Al−Ti)合金層4が形成されており、更に、こ
のアルミニウム−チタン合金層4上に導電材である窒化
チタン(TiN)層5が形成されている。なお、前記の
アルミニウム−チタン合金層4は、その成膜時にはチタ
ン層(4′:図3(a)参照)であり、このチタン層
(4′)が上層配線2であるアルミニウム系材料を高温
スパッタするときのDegas処理の熱で合金化して形
成されるものである。
断側面図である。SiO2 からなる層間絶縁層1を挟ん
でそれぞれアルミニウム系材料(例えば、AlSiC
u)からなる上層配線2と下層配線3とが形成されてい
る。また、前記の下層配線3上にはアルミニウム−チタ
ン(Al−Ti)合金層4が形成されており、更に、こ
のアルミニウム−チタン合金層4上に導電材である窒化
チタン(TiN)層5が形成されている。なお、前記の
アルミニウム−チタン合金層4は、その成膜時にはチタ
ン層(4′:図3(a)参照)であり、このチタン層
(4′)が上層配線2であるアルミニウム系材料を高温
スパッタするときのDegas処理の熱で合金化して形
成されるものである。
【0027】層間絶縁層1には、上層配線2と下層配線
3との間を電気的に接続するための接続孔6が形成され
ている。前記接続孔6の底面部と側壁部及び層間絶縁層
1上には、下地チタン層(Al−Ti)8が形成されて
いる。この下地チタン層8は、上層配線2のアルミニウ
ム系材料に対して濡れ性を持ち当該アルミニウム系材料
の埋め込みを良好に行わせるために接続孔6に形成され
たチタン(Ti)層(8′:図3(d)参照)が、前記
上層配線2であるアルミニウム系材料を高温スパッタす
るときにAl−Ti合金化して成るものである。
3との間を電気的に接続するための接続孔6が形成され
ている。前記接続孔6の底面部と側壁部及び層間絶縁層
1上には、下地チタン層(Al−Ti)8が形成されて
いる。この下地チタン層8は、上層配線2のアルミニウ
ム系材料に対して濡れ性を持ち当該アルミニウム系材料
の埋め込みを良好に行わせるために接続孔6に形成され
たチタン(Ti)層(8′:図3(d)参照)が、前記
上層配線2であるアルミニウム系材料を高温スパッタす
るときにAl−Ti合金化して成るものである。
【0028】前記接続孔6の底面部及び側壁部には、前
記下地チタン層8の下地層として、導電材である窒化チ
タン(TiN)から成る酸化防止膜7が形成されてい
る。この酸化防止膜7は、具体的には、前記接続孔6の
下方に位置していた前記の導電材である窒化チタン層5
がスパッタエッチング処理によって接続孔6の側壁部に
再付着されたものである。そして、酸化防止膜7の厚み
は、接続孔6の下側から上側にかけて徐々に薄くなるよ
うに形成されている。
記下地チタン層8の下地層として、導電材である窒化チ
タン(TiN)から成る酸化防止膜7が形成されてい
る。この酸化防止膜7は、具体的には、前記接続孔6の
下方に位置していた前記の導電材である窒化チタン層5
がスパッタエッチング処理によって接続孔6の側壁部に
再付着されたものである。そして、酸化防止膜7の厚み
は、接続孔6の下側から上側にかけて徐々に薄くなるよ
うに形成されている。
【0029】上記のごとく構成された半導体装置にあっ
ては、前記酸化防止膜7は導電材であるので、当該酸化
防止膜7が前記接続孔6の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜7を取り除いてない構
造であるから、少ない工程数で製造できる。
ては、前記酸化防止膜7は導電材であるので、当該酸化
防止膜7が前記接続孔6の底面部に形成されていても、
上層配線と下層配線との間の電気的接続に支障は無い。
そして、前記底面部の酸化防止膜7を取り除いてない構
造であるから、少ない工程数で製造できる。
【0030】更に、酸化防止膜7は、前記接続孔の下方
に位置していた前記窒化チタン層5が接続孔6の側壁部
に再付着されて成るから、層間絶縁層1上に導電材を堆
積形成する工程は必要ない。従って、接続孔6の形成領
域外の上層配線2の平坦部における酸化防止膜が残った
ままとなる従来構造と異なり、いわゆるオーバーハング
形状による埋め込み不良といった欠点も生じない。
に位置していた前記窒化チタン層5が接続孔6の側壁部
に再付着されて成るから、層間絶縁層1上に導電材を堆
積形成する工程は必要ない。従って、接続孔6の形成領
域外の上層配線2の平坦部における酸化防止膜が残った
ままとなる従来構造と異なり、いわゆるオーバーハング
形状による埋め込み不良といった欠点も生じない。
【0031】また、前記酸化防止膜7の厚みが、前記接
続孔6の下側から上側にかけて徐々に薄くなっていてい
るので、上層配線2であるアルミニウム系材料の埋め込
み特性が向上される。即ち、前記接続孔6の底までアル
ミニウム系材料を埋め込むためには、当該接続孔6の下
側の方で高い濡れ性を確保する必要がある。接続孔6の
下側での酸化防止膜7の厚みが厚ければ、接続孔6の下
側で下地チタン層(Al−Ti)8の酸化が確実に防止
され、接続孔6の下側の方で高い濡れ性が確保されるた
め、アルミニウム系材料の埋め込み特性が向上される。
続孔6の下側から上側にかけて徐々に薄くなっていてい
るので、上層配線2であるアルミニウム系材料の埋め込
み特性が向上される。即ち、前記接続孔6の底までアル
ミニウム系材料を埋め込むためには、当該接続孔6の下
側の方で高い濡れ性を確保する必要がある。接続孔6の
下側での酸化防止膜7の厚みが厚ければ、接続孔6の下
側で下地チタン層(Al−Ti)8の酸化が確実に防止
され、接続孔6の下側の方で高い濡れ性が確保されるた
め、アルミニウム系材料の埋め込み特性が向上される。
【0032】また、下層配線3の上面に導電材として窒
化チタン膜5が形成され、前記接続孔6の下方に位置し
ていた前記窒化チタン膜5が接続孔6の側壁部に付着さ
れて酸化防止膜7を成しているので、後述する製造方法
において、フォトリソグラフィー工程により下層配線を
パターニングするとき及び層間絶縁層1に接続孔6を形
成するときに前記窒化チタン膜5が反射防止膜として機
能することになり、フォトリソグラフィー工程のレジス
ト露光時のハレーションを防止することができる。
化チタン膜5が形成され、前記接続孔6の下方に位置し
ていた前記窒化チタン膜5が接続孔6の側壁部に付着さ
れて酸化防止膜7を成しているので、後述する製造方法
において、フォトリソグラフィー工程により下層配線を
パターニングするとき及び層間絶縁層1に接続孔6を形
成するときに前記窒化チタン膜5が反射防止膜として機
能することになり、フォトリソグラフィー工程のレジス
ト露光時のハレーションを防止することができる。
【0033】また、前記導電材である窒化チタン膜5と
前記下層配線3との間にアルミニウム−チタン合金4が
形成されているので、前記接続孔6の下方に位置してい
た前記導電材である窒化チタン膜5をスパッタエッチン
グによって接続孔の側壁部に付着させて酸化防止膜7と
する場合に、前記接続孔6下の窒化チタン膜5の全てが
酸化防止膜7として使われて完全に無くなってしまった
場合でも、前記アルミニウム−チタン合金4が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線3が削れてしまうのを防
止できる。これにより、接続孔6の実効的なアスペクト
比が増加するのを防止でき、歩留り良く接続孔6に上層
配線2の材料を埋め込むことが可能となる。
前記下層配線3との間にアルミニウム−チタン合金4が
形成されているので、前記接続孔6の下方に位置してい
た前記導電材である窒化チタン膜5をスパッタエッチン
グによって接続孔の側壁部に付着させて酸化防止膜7と
する場合に、前記接続孔6下の窒化チタン膜5の全てが
酸化防止膜7として使われて完全に無くなってしまった
場合でも、前記アルミニウム−チタン合金4が前記スパ
ッタエッチングのストッパーとして機能するため、前記
スパッタエッチングで下層配線3が削れてしまうのを防
止できる。これにより、接続孔6の実効的なアスペクト
比が増加するのを防止でき、歩留り良く接続孔6に上層
配線2の材料を埋め込むことが可能となる。
【0034】次に、半導体装置の製造方法を説明する。
なお、この製造方法の説明では、図2に示す構造を有す
る半導体装置についての製造方法を示す。図2に示した
半導体装置は、図1の構造に加えて下層配線3の下面側
にアルミニウム−チタン(Al−Ti)合金膜9が形成
され、上層配線2の上面側に窒化チタン(TiN)膜1
1及びアルミニウム−チタン(Al−Ti)合金膜10
が形成された構造を有している。
なお、この製造方法の説明では、図2に示す構造を有す
る半導体装置についての製造方法を示す。図2に示した
半導体装置は、図1の構造に加えて下層配線3の下面側
にアルミニウム−チタン(Al−Ti)合金膜9が形成
され、上層配線2の上面側に窒化チタン(TiN)膜1
1及びアルミニウム−チタン(Al−Ti)合金膜10
が形成された構造を有している。
【0035】図3(a)乃至(f)は図2の半導体装置
の製造方法を工程順に示した工程図である。まず、図3
(a)に示すように、下層配線構造を形成する。この下
層配線構造を形成するには、図示しない基板上にチタン
膜9を20nmの厚みに形成し、このチタン膜9上に下
層配線3を500nmの厚みに形成する。更に、前記下
層配線3上にチタン層4′を20nmの厚みに形成し、
このチタン層4′上に窒化チタン(TiN)層5を形成
する。そして、かかる下層配線構造のパターニングを行
う。これら各層のパターニングには、公知のリソグラフ
ィ法及びドライエッチング法を用いることができる。な
お、窒化チタン(TiN)層5の膜厚については、後述
の実施例で示す結果に基づいて決定する。
の製造方法を工程順に示した工程図である。まず、図3
(a)に示すように、下層配線構造を形成する。この下
層配線構造を形成するには、図示しない基板上にチタン
膜9を20nmの厚みに形成し、このチタン膜9上に下
層配線3を500nmの厚みに形成する。更に、前記下
層配線3上にチタン層4′を20nmの厚みに形成し、
このチタン層4′上に窒化チタン(TiN)層5を形成
する。そして、かかる下層配線構造のパターニングを行
う。これら各層のパターニングには、公知のリソグラフ
ィ法及びドライエッチング法を用いることができる。な
お、窒化チタン(TiN)層5の膜厚については、後述
の実施例で示す結果に基づいて決定する。
【0036】次に、同図(b)に示すように、前記窒化
チタン層5上に層間絶縁層1となるSiO2 を形成す
る。このSiO2 層である層間絶縁層1は、まず、第1
のP−TEOS(Tetra−Ethyl−Ortho
−Silicate)にて第1のSiO2 層を500n
mの厚みに形成し、続いてSOG(Spin on G
lass)エッチバックを行い、更に、第2のP−TE
OSにて第2のSiO2層を500nmの厚みに形成す
ることにより得ている。その後、公知のリソグラフィ法
及びドライエッチング法を用い、前記の層間絶縁層1に
接続孔6を形成し、当該接続孔6の底に前記の窒化チタ
ン層5を露出させる。なお、接続孔6の直径は0.5μ
mとし、テーパー角(側壁部の傾斜角)は85°とし
た。
チタン層5上に層間絶縁層1となるSiO2 を形成す
る。このSiO2 層である層間絶縁層1は、まず、第1
のP−TEOS(Tetra−Ethyl−Ortho
−Silicate)にて第1のSiO2 層を500n
mの厚みに形成し、続いてSOG(Spin on G
lass)エッチバックを行い、更に、第2のP−TE
OSにて第2のSiO2層を500nmの厚みに形成す
ることにより得ている。その後、公知のリソグラフィ法
及びドライエッチング法を用い、前記の層間絶縁層1に
接続孔6を形成し、当該接続孔6の底に前記の窒化チタ
ン層5を露出させる。なお、接続孔6の直径は0.5μ
mとし、テーパー角(側壁部の傾斜角)は85°とし
た。
【0037】次に、同図(c)に示すように、アルゴン
(Ar)スパッタエッチング法により、接続孔6の底に
位置している前記窒化チタン層5にAr+ を打ち当て、
窒化チタンをはじき出して接続孔6の側壁部に付着させ
る。この付着により成膜された窒化チタン及び接続孔6
の底に残された窒化チタンが酸化防止膜7となる。前記
のアルゴン(Ar)スパッタエッチング法は、前述のご
とく、窒化チタン層5にAr+ を打ち当て、窒化チタン
をはじき出して接続孔6の側壁部に付着させるため、接
続孔6の底から遠いほど側壁部への付着量は少なくなる
ので、接続孔6の側壁部に付着した窒化チタン(酸化防
止膜7)の厚みは、前記接続孔6の下側から上側にかけ
て徐々に薄くなるように形成される。
(Ar)スパッタエッチング法により、接続孔6の底に
位置している前記窒化チタン層5にAr+ を打ち当て、
窒化チタンをはじき出して接続孔6の側壁部に付着させ
る。この付着により成膜された窒化チタン及び接続孔6
の底に残された窒化チタンが酸化防止膜7となる。前記
のアルゴン(Ar)スパッタエッチング法は、前述のご
とく、窒化チタン層5にAr+ を打ち当て、窒化チタン
をはじき出して接続孔6の側壁部に付着させるため、接
続孔6の底から遠いほど側壁部への付着量は少なくなる
ので、接続孔6の側壁部に付着した窒化チタン(酸化防
止膜7)の厚みは、前記接続孔6の下側から上側にかけ
て徐々に薄くなるように形成される。
【0038】次に、同図(d)に示すように、スパッタ
法を用いて下地チタン膜8を平坦部分(層間絶縁層1の
上面部)で約100nmとなるように形成する。
法を用いて下地チタン膜8を平坦部分(層間絶縁層1の
上面部)で約100nmとなるように形成する。
【0039】次に、同図(e)に示すように、高温アル
ミニウムスパッタ法により、上層配線2を形成する。こ
の上層配線2の形成は第1成膜処理と第2成膜処理とを
順に行うことにより形成している。第1成膜処理では、
基板の実温度を150℃として200nmの厚みでアル
ミニウム系材料を形成し、第2の成膜処理では、基板の
実温度を480℃として400nmの厚みでアルミニウ
ム系材料を形成する。なお、前記第2の成膜処理時の熱
により、前記の下地チタン層5の下側のチタン層4′が
下層配線3のAlと反応してアルミニウム−チタン(A
l−Ti)合金層4を形成することになる。また、Ar
スパッタエッチングに先立って行われるDegas処
理、具体的には、基板実温度を500℃の雰囲気下で6
0秒間放置する処理により、下層配線3の下側のチタン
層9′が下層配線3のAlと反応してアルミニウム−チ
タン(Al−Ti)合金層9を形成することになる。
ミニウムスパッタ法により、上層配線2を形成する。こ
の上層配線2の形成は第1成膜処理と第2成膜処理とを
順に行うことにより形成している。第1成膜処理では、
基板の実温度を150℃として200nmの厚みでアル
ミニウム系材料を形成し、第2の成膜処理では、基板の
実温度を480℃として400nmの厚みでアルミニウ
ム系材料を形成する。なお、前記第2の成膜処理時の熱
により、前記の下地チタン層5の下側のチタン層4′が
下層配線3のAlと反応してアルミニウム−チタン(A
l−Ti)合金層4を形成することになる。また、Ar
スパッタエッチングに先立って行われるDegas処
理、具体的には、基板実温度を500℃の雰囲気下で6
0秒間放置する処理により、下層配線3の下側のチタン
層9′が下層配線3のAlと反応してアルミニウム−チ
タン(Al−Ti)合金層9を形成することになる。
【0040】次に、同図(f)に示すように、前記の上
層配線2上に反射防止膜としてアルミニウム−チタン
(Al−Ti)合金層10及び窒化チタン層11を成膜
した後、公知のリソグラフィ法およびドライエッチング
法を用いて上層配線2のパターニングを行う。
層配線2上に反射防止膜としてアルミニウム−チタン
(Al−Ti)合金層10及び窒化チタン層11を成膜
した後、公知のリソグラフィ法およびドライエッチング
法を用いて上層配線2のパターニングを行う。
【0041】
【実施例】次に、窒化チタン(TiN)層5の膜厚を種
々設定し、接続孔6へのアルミニウム系材料の埋め込み
の良否を検証したので、その結果を示す。
々設定し、接続孔6へのアルミニウム系材料の埋め込み
の良否を検証したので、その結果を示す。
【0042】この検証では、窒化チタン(TiN)層5
の膜厚を30nm〜100nmの範囲で10nm刻みで
変更するとともに、アルゴン(Ar)スパッタエッチン
グ法による窒化チタン層5の削り込み量も10nm刻み
で変更して実験を行っている。そして、接続孔へのアル
ミニウム系材料の埋め込みの良否を、SEM(走査型電
子顕微鏡)観察と接続孔抵抗値とで評価している。
の膜厚を30nm〜100nmの範囲で10nm刻みで
変更するとともに、アルゴン(Ar)スパッタエッチン
グ法による窒化チタン層5の削り込み量も10nm刻み
で変更して実験を行っている。そして、接続孔へのアル
ミニウム系材料の埋め込みの良否を、SEM(走査型電
子顕微鏡)観察と接続孔抵抗値とで評価している。
【0043】SEM観察は、0.5μmの接続孔を各条
件について10ホールずつ行い、以下に示す基準で評価
した。 ×:10ホール中に全く埋め込まれていないものが1個
以上存在する △:10ホール中に途中までしか埋め込まれていないも
のが1個以上存在する ○:10ホール全てが完全に埋め込まれている
件について10ホールずつ行い、以下に示す基準で評価
した。 ×:10ホール中に全く埋め込まれていないものが1個
以上存在する △:10ホール中に途中までしか埋め込まれていないも
のが1個以上存在する ○:10ホール全てが完全に埋め込まれている
【0044】接続孔抵抗値は、0.5μmの接続孔を2
000個つないだ合計抵抗値を2000で割って一接続
孔当たりの抵抗値で示しており、100Ω以上あればO
pen(完全不良)として示している。なお、2000
個の全てが完全に埋め込まれていれば、抵抗値は0.8
Ω程度になるが、前記10ホールのSEM観察で○と評
価されても、2000個の全てが完全に埋め込まれてい
なければ、抵抗値は数Ω以上の値を示す。
000個つないだ合計抵抗値を2000で割って一接続
孔当たりの抵抗値で示しており、100Ω以上あればO
pen(完全不良)として示している。なお、2000
個の全てが完全に埋め込まれていれば、抵抗値は0.8
Ω程度になるが、前記10ホールのSEM観察で○と評
価されても、2000個の全てが完全に埋め込まれてい
なければ、抵抗値は数Ω以上の値を示す。
【0045】以下の表1は、前記の評価結果を示した表
である。この表から分かるように、SEM観察および接
続孔抵抗値の両者を共に充足するのは、窒化チタン(T
iN)層5の削り込み量が60nm以上のときである。
従って、前記窒化チタン(TiN)層5の全体的な厚み
をd1、酸化防止膜7の形成後の前記接続孔6の下方に
位置している窒化チタン(TiN)層5の厚みをd2と
するとき、d1≧60nm、d1−d2≧60nmとな
るように形成するのが望ましいと考えられる。
である。この表から分かるように、SEM観察および接
続孔抵抗値の両者を共に充足するのは、窒化チタン(T
iN)層5の削り込み量が60nm以上のときである。
従って、前記窒化チタン(TiN)層5の全体的な厚み
をd1、酸化防止膜7の形成後の前記接続孔6の下方に
位置している窒化チタン(TiN)層5の厚みをd2と
するとき、d1≧60nm、d1−d2≧60nmとな
るように形成するのが望ましいと考えられる。
【0046】
【表1】
【0047】なお、以上の実施例では、酸化防止膜とし
て窒化チタン膜を用いたが、この窒化チタン膜と同様に
導電性および反射防止膜として機能する材料として、窒
化タングステン(WN)、タングステンシリサイド(W
Si)などがあり、これらを酸化防止膜となる導電材と
して用いることができる。また、高温アルミニウムスパ
ッタにより接続孔に埋め込むアルミニウム系材料として
は、AlSiCuの他、AlSi、AlCu、AlSi
Ti、或いはAlGeなどを用いることができる。更
に、アルミニウム系材料の形成法は、高温スパッタに限
らず、例えば、700気圧程度の圧力を印加して接続孔
に埋め込む高圧スパッタや、アルミニウム系材料の成膜
後に基板加熱を行って埋め込む、いわゆるアルミリフロ
ーなどの種々の方法を用いることができる。
て窒化チタン膜を用いたが、この窒化チタン膜と同様に
導電性および反射防止膜として機能する材料として、窒
化タングステン(WN)、タングステンシリサイド(W
Si)などがあり、これらを酸化防止膜となる導電材と
して用いることができる。また、高温アルミニウムスパ
ッタにより接続孔に埋め込むアルミニウム系材料として
は、AlSiCuの他、AlSi、AlCu、AlSi
Ti、或いはAlGeなどを用いることができる。更
に、アルミニウム系材料の形成法は、高温スパッタに限
らず、例えば、700気圧程度の圧力を印加して接続孔
に埋め込む高圧スパッタや、アルミニウム系材料の成膜
後に基板加熱を行って埋め込む、いわゆるアルミリフロ
ーなどの種々の方法を用いることができる。
【0048】
【発明の効果】以上のように、本発明によれば、チタン
系高融点材料の酸化を防止するための酸化防止膜を有す
る半導体装置を少ない工程数で製造できる。
系高融点材料の酸化を防止するための酸化防止膜を有す
る半導体装置を少ない工程数で製造できる。
【0049】また、前記導電材から成る酸化防止膜の厚
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っている場合には、接続孔の下側の方で高い濡れ性が確
保され、アルミニウム系材料の埋め込み特性が向上され
る。
みが、前記接続孔の下側から上側にかけて徐々に薄くな
っている場合には、接続孔の下側の方で高い濡れ性が確
保され、アルミニウム系材料の埋め込み特性が向上され
る。
【0050】また、前記導電材から成る酸化防止膜が窒
化チタン膜である場合には、前記窒化チタン膜が反射防
止膜として機能することになり、半導体装置製造におけ
るフォトリソグラフィー工程のレジスト露光時のハレー
ションを防止することができる。
化チタン膜である場合には、前記窒化チタン膜が反射防
止膜として機能することになり、半導体装置製造におけ
るフォトリソグラフィー工程のレジスト露光時のハレー
ションを防止することができる。
【0051】また、前記導電材と前記下層配線との間に
アルミニウム−チタン合金が形成されている場合には、
前記導電材をスパッタするときにその下方の下層配線が
削れてしまうのを前記アルミニウム−チタン合金が防止
するため、歩留り良く接続孔に上層配線の材料を埋め込
むことが可能となる。
アルミニウム−チタン合金が形成されている場合には、
前記導電材をスパッタするときにその下方の下層配線が
削れてしまうのを前記アルミニウム−チタン合金が防止
するため、歩留り良く接続孔に上層配線の材料を埋め込
むことが可能となる。
【0052】前記導電材の全体的な厚み及び接続孔の下
方に位置している部分の厚みを規制することにより、酸
化防止膜の膜厚が不足するといった事態が生じるのを防
止して半導体装置の生産の歩留りを向上することができ
る。
方に位置している部分の厚みを規制することにより、酸
化防止膜の膜厚が不足するといった事態が生じるのを防
止して半導体装置の生産の歩留りを向上することができ
る。
【0053】本発明の半導体装置の製造方法により、層
間絶縁層上に導電材を形成する工程や余分な導電材を除
去する工程が不要になり、半導体装置の製造コストを低
減できるという効果を奏する。
間絶縁層上に導電材を形成する工程や余分な導電材を除
去する工程が不要になり、半導体装置の製造コストを低
減できるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の半導体装置を示す縦断側面図である。
【図2】本発明の半導体装置の変形例を示す縦断側面図
である。
である。
【図3】図2の半導体装置の製造方法を示す工程図であ
る。
る。
【図4】従来の接続孔にチタン層が形成された様子を示
す縦断側面図である。
す縦断側面図である。
【図5】窒化チタンをスパッタ法により堆積形成して酸
化防止膜を形成して成る半導体装置を示す縦断側面図で
ある。
化防止膜を形成して成る半導体装置を示す縦断側面図で
ある。
1 層間絶縁層 2 上層配線 3 下層配線 4 アルミニウム−チタン合金層 5 窒化チタン層(導電材) 6 接続孔 7 酸化防止膜 8 下地チタン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/90 A
Claims (7)
- 【請求項1】 層間絶縁層を挟んで位置する上層配線と
下層配線との間を電気的に接続するために前記の層間絶
縁層に形成された接続孔に、前記上層配線であるアルミ
ニウム系材料に対して濡れ性を持ち当該アルミニウム系
材料の埋め込みを良好に行わせるチタン系高融点材料を
被覆して成る半導体装置において、前記チタン系高融点
材料の下地層として導電材からなる酸化防止膜が前記接
続孔の底面部と側壁部とにだけ設けられていることを特
徴とする半導体装置。 - 【請求項2】 層間絶縁層を挟んで位置する上層配線と
下層配線との間を電気的に接続するために前記の層間絶
縁層に形成された接続孔に、前記上層配線であるアルミ
ニウム系材料に対して濡れ性を持ち当該アルミニウム系
材料の埋め込みを良好に行わせるチタン系高融点材料を
被覆して成る半導体装置において、前記下層配線の上面
に導電材が形成され、前記接続孔の下方に位置していた
前記導電材が接続孔の側壁部に付着されて酸化防止膜を
成していることを特徴とする半導体装置。 - 【請求項3】 前記導電材から成る酸化防止膜の側壁部
厚みが、前記接続孔の下側から上側にかけて徐々に薄く
なっていることを特徴とする請求項1又は請求項2に記
載の半導体装置。 - 【請求項4】 前記導電材から成る酸化防止膜が、窒化
チタン膜であることを特徴とする請求項1乃至請求項3
のいずれかに記載の半導体装置。 - 【請求項5】 前記導電材と前記下層配線との間にアル
ミニウム−チタン合金層が形成されていることを特徴と
する請求項1乃至請求項4のいずれかに記載の半導体装
置。 - 【請求項6】 前記下層配線の上面に形成されている導
電材の全体的な厚みをd1、前記導電材のうち前記接続
孔の下方に位置している部分の厚みをd2とするとき、
d1≧60nm、d1−d2≧60nmとされているこ
とを特徴とする請求項1乃至請求項5のいずれかに記載
の半導体装置。 - 【請求項7】 請求項1乃至請求項6のいずれかの半導
体装置を製造する方法であって、前記接続孔の下方に位
置している前記導電材をスパッタエッチング処理により
前記接続孔の側壁部に付着させることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011496A JPH09199593A (ja) | 1995-11-14 | 1996-02-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29550395 | 1995-11-14 | ||
JP7-295503 | 1995-11-14 | ||
JP2011496A JPH09199593A (ja) | 1995-11-14 | 1996-02-06 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09199593A true JPH09199593A (ja) | 1997-07-31 |
Family
ID=26357009
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011496A Pending JPH09199593A (ja) | 1995-11-14 | 1996-02-06 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09199593A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036285A (ja) * | 2006-10-02 | 2007-02-08 | Canon Anelva Corp | 高温リフロースパッタリング装置及び高温リフロースパッタリング方法 |
JP2007266073A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009033209A (ja) * | 2008-11-10 | 2009-02-12 | Seiko Epson Corp | 半導体装置及びその製造方法 |
US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
JP2014187404A (ja) * | 2014-07-08 | 2014-10-02 | Fujikura Ltd | 貫通配線基板の製造方法 |
-
1996
- 1996-02-06 JP JP2011496A patent/JPH09199593A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7566972B2 (en) | 2005-07-13 | 2009-07-28 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the semiconductor device |
JP2007266073A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007036285A (ja) * | 2006-10-02 | 2007-02-08 | Canon Anelva Corp | 高温リフロースパッタリング装置及び高温リフロースパッタリング方法 |
JP2009033209A (ja) * | 2008-11-10 | 2009-02-12 | Seiko Epson Corp | 半導体装置及びその製造方法 |
JP2014187404A (ja) * | 2014-07-08 | 2014-10-02 | Fujikura Ltd | 貫通配線基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4937652A (en) | Semiconductor device and method of manufacturing the same | |
EP1313140A1 (en) | Method of forming a liner for tungsten plugs | |
US5847461A (en) | Integrated circuit structure having contact openings and vias filled by self-extrusion of overlying metal layer | |
JPH04320024A (ja) | 半導体装置の製造方法 | |
JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
JPH07201984A (ja) | アルミニウムコンタクト形成方法 | |
US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
JP3104534B2 (ja) | 半導体装置とその製法 | |
JP2000260770A (ja) | 半導体装置およびその製造方法 | |
JPH07153757A (ja) | 半導体装置及び製造方法 | |
JPH09199593A (ja) | 半導体装置およびその製造方法 | |
JPH09283624A (ja) | 半導体装置の製造方法 | |
KR100256523B1 (ko) | 배선층의 형성방법 | |
JPH07254642A (ja) | 多層配線構造およびその製造方法 | |
JPH0212859A (ja) | 多層配線の形成方法 | |
JPH09139424A (ja) | 半導体装置およびその製造方法 | |
JPH10242274A (ja) | 多層配線基板の製造方法 | |
JPH08139190A (ja) | 半導体装置の製造方法 | |
US20050136645A1 (en) | Semiconductor device and fabrication method thereof | |
JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP3778155B2 (ja) | 配線形成法 | |
JP3096551B2 (ja) | 半導体装置の製造方法 | |
JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
JPH08222629A (ja) | 配線構造及び配線構造の製造方法 |