JP2000183168A - 半導体装置の配線構造及びその形成方法 - Google Patents
半導体装置の配線構造及びその形成方法Info
- Publication number
- JP2000183168A JP2000183168A JP10362468A JP36246898A JP2000183168A JP 2000183168 A JP2000183168 A JP 2000183168A JP 10362468 A JP10362468 A JP 10362468A JP 36246898 A JP36246898 A JP 36246898A JP 2000183168 A JP2000183168 A JP 2000183168A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal layer
- forming
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 57
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 229910018182 Al—Cu Inorganic materials 0.000 claims abstract description 27
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 27
- 239000000956 alloy Substances 0.000 claims abstract description 27
- 238000004544 sputter deposition Methods 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 19
- 238000005498 polishing Methods 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 190
- 229910020177 SiOF Inorganic materials 0.000 abstract description 10
- 239000011229 interlayer Substances 0.000 abstract description 10
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 6
- 238000000206 photolithography Methods 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101150016011 RR11 gene Proteins 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 241001122767 Theaceae Species 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1078—Multiple stacked thin films not being formed in openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の配線構造であって、AlのEM
現象の発生、進行を抑制できる構造の多段配線構造を提
供する。 【解決手段】 本配線構造40は、下地絶縁膜42上に
形成された下層配線44と、下層配線44上に成膜され
た層間絶縁膜46と、層間絶縁膜46を貫通するコンタ
クト48と、コンタクト48を介して下層配線44と接
続された上層配線50とを備える。下層配線は、配線本
体を構成するAl−Cu合金層44aと、Ti層44b
と、TiN層44cとから構成される。層間絶縁膜は、
BPSG膜46aと、SiOF膜46bとから構成され
る。上部配線は、コンタクトとの間に設けられ、〈11
1〉配向性の高い積層バリヤメタル層52と、配線本体
を構成するAl−Cu合金層50aと、Ti層50b
と、TiN層50cとから構成される。〈111〉配向
性の高い積層バリヤメタル層は、Alの〈111〉配向
性を向上させ、AlのEM現象の発生、進行を抑制する
ために、膜厚20nmのTi層52aと、膜厚40nm
のTiN層52bとから構成されている。
現象の発生、進行を抑制できる構造の多段配線構造を提
供する。 【解決手段】 本配線構造40は、下地絶縁膜42上に
形成された下層配線44と、下層配線44上に成膜され
た層間絶縁膜46と、層間絶縁膜46を貫通するコンタ
クト48と、コンタクト48を介して下層配線44と接
続された上層配線50とを備える。下層配線は、配線本
体を構成するAl−Cu合金層44aと、Ti層44b
と、TiN層44cとから構成される。層間絶縁膜は、
BPSG膜46aと、SiOF膜46bとから構成され
る。上部配線は、コンタクトとの間に設けられ、〈11
1〉配向性の高い積層バリヤメタル層52と、配線本体
を構成するAl−Cu合金層50aと、Ti層50b
と、TiN層50cとから構成される。〈111〉配向
性の高い積層バリヤメタル層は、Alの〈111〉配向
性を向上させ、AlのEM現象の発生、進行を抑制する
ために、膜厚20nmのTi層52aと、膜厚40nm
のTiN層52bとから構成されている。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の配線
構造とその形成方法に関し、更に詳細には、AlのEM
(エレクトロ・マイグレーション)現象の発生、進行を
抑制した構造を有する、Alを主成分とする配線の多層
配線構造とその形成方法に関するものである。
構造とその形成方法に関し、更に詳細には、AlのEM
(エレクトロ・マイグレーション)現象の発生、進行を
抑制した構造を有する、Alを主成分とする配線の多層
配線構造とその形成方法に関するものである。
【0002】
【従来の技術】半導体装置の高集積化と共に、配線構造
は多層化され、その構成も益々複雑になっていて、複数
層の配線をコンタクトで相互に接続する構成の配線構造
が、多用されている。
は多層化され、その構成も益々複雑になっていて、複数
層の配線をコンタクトで相互に接続する構成の配線構造
が、多用されている。
【0003】ここで、図4及び図5を参照して、従来の
多層配線構造の構成の一例及びその形成方法を説明す
る。図4(a)から(c)及び図5(d)から(f)
は、それぞれ、従来の方法に従って多層配線を形成する
際の各工程での積層構造を示す基板断面図である。下層
配線14は、図4(a)に示すように、シリコン基板
(図示せず)上に形成されている下地絶縁膜12上に設
けられており、下層配線14上には、プラズマ酸化膜等
からなる層間絶縁膜16が成膜され、平坦化されてい
る。下層配線14は、例えば配線本体を構成するAl−
Cu合金層14aと、TiN層の堆積の際にAlNの生
成を防止する膜厚25nmのTi層14bと、配線層を
パターニングするためにフォトリソグラフィ処理を施す
際の反射防止膜として形成された膜厚50nmのTiN
層14cとから構成されている。
多層配線構造の構成の一例及びその形成方法を説明す
る。図4(a)から(c)及び図5(d)から(f)
は、それぞれ、従来の方法に従って多層配線を形成する
際の各工程での積層構造を示す基板断面図である。下層
配線14は、図4(a)に示すように、シリコン基板
(図示せず)上に形成されている下地絶縁膜12上に設
けられており、下層配線14上には、プラズマ酸化膜等
からなる層間絶縁膜16が成膜され、平坦化されてい
る。下層配線14は、例えば配線本体を構成するAl−
Cu合金層14aと、TiN層の堆積の際にAlNの生
成を防止する膜厚25nmのTi層14bと、配線層を
パターニングするためにフォトリソグラフィ処理を施す
際の反射防止膜として形成された膜厚50nmのTiN
層14cとから構成されている。
【0004】先ず、図4(b)に示すように、フォトリ
ソグラフィ処理とエッチング加工により、層間絶縁膜1
6を貫通し、下層配線14に到達する接続孔18を開口
する。次いで、図4(c)に示すように、接続孔18の
壁を含めて基板全面にバリヤメタル層としてTiN層2
0を成膜し、次いでW(タングステン)層22を成膜す
る。
ソグラフィ処理とエッチング加工により、層間絶縁膜1
6を貫通し、下層配線14に到達する接続孔18を開口
する。次いで、図4(c)に示すように、接続孔18の
壁を含めて基板全面にバリヤメタル層としてTiN層2
0を成膜し、次いでW(タングステン)層22を成膜す
る。
【0005】続いて、図5(d)に示すように、TiN
層20が露出するまで、W層22をプラズマエッチング
法によりエッチバックし、コンタクト24を形成する。
次に、図5(e)に示すように、TiN層20上に、更
にスパッタ法によりバリヤメタル層として膜厚40nm
のTiN層26を堆積させ、引き続き温度340℃でス
パッタ法によりAl−Cu合金層28を堆積させる。次
いでAl−Cu合金層28を50秒間冷却した後に、ス
パッタ法により膜厚25nmのTi層30、続いて膜厚
50nmのTiN層32を成膜し、上層配線層34とす
る。尚、TiN層26は、EM現象のためにコンタクト
上のAl−Cu合金層28に空洞ができた場合でも、A
l−Cu合金層28とW層22との接触抵抗が極端に高
くならないようにするために、形成されている。更に、
フォトリソグラフィ処理とドライエッチング加工とによ
りTiN層32、Ti層30、Al−Cu合金層28、
TiN層26及びTiN層20をパターニングして、図
5(f)に示すように、所望の配線パターンを有する上
部配線34を形成する。
層20が露出するまで、W層22をプラズマエッチング
法によりエッチバックし、コンタクト24を形成する。
次に、図5(e)に示すように、TiN層20上に、更
にスパッタ法によりバリヤメタル層として膜厚40nm
のTiN層26を堆積させ、引き続き温度340℃でス
パッタ法によりAl−Cu合金層28を堆積させる。次
いでAl−Cu合金層28を50秒間冷却した後に、ス
パッタ法により膜厚25nmのTi層30、続いて膜厚
50nmのTiN層32を成膜し、上層配線層34とす
る。尚、TiN層26は、EM現象のためにコンタクト
上のAl−Cu合金層28に空洞ができた場合でも、A
l−Cu合金層28とW層22との接触抵抗が極端に高
くならないようにするために、形成されている。更に、
フォトリソグラフィ処理とドライエッチング加工とによ
りTiN層32、Ti層30、Al−Cu合金層28、
TiN層26及びTiN層20をパターニングして、図
5(f)に示すように、所望の配線パターンを有する上
部配線34を形成する。
【0006】
【発明が解決しようとする課題】しかし、上述の従来の
配線構造では、配線構造の微細化とともに、Al−Cu
合金層のAlのEM(Electro Migration)現象による配
線寿命の劣化が顕著となり、そのために、実装中に配線
抵抗が増大し、更には断線が発生する等の配線欠陥を招
くことがあった。特に、コンタクト直上部分の配線は、
電流が集中し易いために、EM現象によるAlの移動が
起こり易く、従って空洞が生じ易いという問題があっ
た。そこで、本発明の目的は、半導体装置の配線構造で
あって、AlのEM現象の発生、進行を抑制できる構造
の多層配線構造及びその形成方法を提供することであ
る。
配線構造では、配線構造の微細化とともに、Al−Cu
合金層のAlのEM(Electro Migration)現象による配
線寿命の劣化が顕著となり、そのために、実装中に配線
抵抗が増大し、更には断線が発生する等の配線欠陥を招
くことがあった。特に、コンタクト直上部分の配線は、
電流が集中し易いために、EM現象によるAlの移動が
起こり易く、従って空洞が生じ易いという問題があっ
た。そこで、本発明の目的は、半導体装置の配線構造で
あって、AlのEM現象の発生、進行を抑制できる構造
の多層配線構造及びその形成方法を提供することであ
る。
【0007】
【課題を解決するための手段】本発明者は、従来の配線
構造でAlのEM現象が進行する原因を調べた結果、次
に説明するように、配線構造が形成されているシリコン
基板に対するAl−Cu合金層のAlの〈111〉配向
性が著しく低いために、AlのEM現象が進行すること
を見い出した。配線構造に故障が生じるまでの時間、即
ち平均故障時間は、図6のグラフ(1)に示すように、
Alの〈111〉配向性と密接な関係があって、Alの
〈111〉配向性が高い程、平均故障時間が長くなる。
図6は、縦軸に平均故障時間(時間)を、横軸にAlの
〈111〉配向性の関数を取っている。寿命試験の条件
は、Al−0.5%Cu合金の配線に対して、温度が8
0℃、電流強度が1×105 A/cm2 であった。一方、
Al−Cu合金層の多層配線構造の故障が主としてAl
のEM現象の進行に起因し、Al結晶粒の粒径が大きい
ほど、EM現象の進行が遅いことを考えると、Alの
〈111〉配向性が高い程、Al結晶粒の粒径が大きく
なり、AlのEM現象の進行を抑制できると考えられ
る。
構造でAlのEM現象が進行する原因を調べた結果、次
に説明するように、配線構造が形成されているシリコン
基板に対するAl−Cu合金層のAlの〈111〉配向
性が著しく低いために、AlのEM現象が進行すること
を見い出した。配線構造に故障が生じるまでの時間、即
ち平均故障時間は、図6のグラフ(1)に示すように、
Alの〈111〉配向性と密接な関係があって、Alの
〈111〉配向性が高い程、平均故障時間が長くなる。
図6は、縦軸に平均故障時間(時間)を、横軸にAlの
〈111〉配向性の関数を取っている。寿命試験の条件
は、Al−0.5%Cu合金の配線に対して、温度が8
0℃、電流強度が1×105 A/cm2 であった。一方、
Al−Cu合金層の多層配線構造の故障が主としてAl
のEM現象の進行に起因し、Al結晶粒の粒径が大きい
ほど、EM現象の進行が遅いことを考えると、Alの
〈111〉配向性が高い程、Al結晶粒の粒径が大きく
なり、AlのEM現象の進行を抑制できると考えられ
る。
【0008】また、発明者は、Al−Cu配線とコンタ
クトとの間のバリヤメタル層の構成と、Al−Cu配線
中のAlの〈111〉配向性との関係を調べ、図7に示
すような関係にあることを見い出した。図7はXRD分
析結果を示し、横軸に2θ、縦軸にX線の回折光強度を
示している。図7により、回折光強度がピークを示す2
θの値から、どの材料のどの面方位であるかが判り、回
折光強度のピーク値から面方位の配向性の大小が判る。
図7から判るように、バリヤメタル層がTiN層だけの
ときには、TiN層及びAlの〈111〉配向性が低
く、バリヤメタル層をTi層とTiN層との積層膜で形
成したときに、TiN層及びAlの〈111〉配向性が
大幅に高くなることを見い出した。
クトとの間のバリヤメタル層の構成と、Al−Cu配線
中のAlの〈111〉配向性との関係を調べ、図7に示
すような関係にあることを見い出した。図7はXRD分
析結果を示し、横軸に2θ、縦軸にX線の回折光強度を
示している。図7により、回折光強度がピークを示す2
θの値から、どの材料のどの面方位であるかが判り、回
折光強度のピーク値から面方位の配向性の大小が判る。
図7から判るように、バリヤメタル層がTiN層だけの
ときには、TiN層及びAlの〈111〉配向性が低
く、バリヤメタル層をTi層とTiN層との積層膜で形
成したときに、TiN層及びAlの〈111〉配向性が
大幅に高くなることを見い出した。
【0009】上記目的を達成するために、本発明に係る
半導体装置の配線構造は、シリコン基板上に形成された
半導体装置の配線構造であって、下層の拡散領域又は下
層の配線上に成膜された絶縁膜を貫通するコンタクトを
介して下層の拡散領域又は下層の配線と接続された、A
lを主成分とする上層の配線を有する、半導体装置の配
線構造において、コンタクトと上層配線との間に、〈1
11〉配向性の高いバリヤメタル層を介在させているこ
とを特徴としている。
半導体装置の配線構造は、シリコン基板上に形成された
半導体装置の配線構造であって、下層の拡散領域又は下
層の配線上に成膜された絶縁膜を貫通するコンタクトを
介して下層の拡散領域又は下層の配線と接続された、A
lを主成分とする上層の配線を有する、半導体装置の配
線構造において、コンタクトと上層配線との間に、〈1
11〉配向性の高いバリヤメタル層を介在させているこ
とを特徴としている。
【0010】本発明は、上層の配線がAlを主成分する
金属で形成されている限り、配線構造の層数には制約が
無く、適用できる。例えば3層の場合には、2層目の配
線を下層の配線とし、3層目の配線を上層の配線とす
る。本発明の好適な実施態様では、第1のバリヤメタル
層が、Ti層とTi層上に成膜されたTiN層との積層
膜である。また、コンタクトが第2のバリヤメタル層と
W(タングステン)層とで構成され、上層の配線がAl
−Cu合金で形成されている。Al−Cu合金は、例え
ばCuが0.5質量%、残部がAlである。
金属で形成されている限り、配線構造の層数には制約が
無く、適用できる。例えば3層の場合には、2層目の配
線を下層の配線とし、3層目の配線を上層の配線とす
る。本発明の好適な実施態様では、第1のバリヤメタル
層が、Ti層とTi層上に成膜されたTiN層との積層
膜である。また、コンタクトが第2のバリヤメタル層と
W(タングステン)層とで構成され、上層の配線がAl
−Cu合金で形成されている。Al−Cu合金は、例え
ばCuが0.5質量%、残部がAlである。
【0011】本発明では、上層の配線の下のバリヤメタ
ル層を構成するTi層の膜厚は、20nm以上、TiN
層の膜厚は25nm以上である。Ti層の膜厚が20n
m以下又はTiN層の膜厚が25nm以下であると、本
発明の効果、即ちAlのEM現象の発生、進行を抑制す
る効果が乏しくなるからである。また、絶縁膜の上部層
は、プラズマ酸化膜で形成されている。プラズマ酸化膜
は、コンタクトを形成する際のCMP研磨性が良好で、
またCMP研磨で使用する研磨剤中の金属をゲッタリン
グ(Gettering)し、金属汚染を防止する効果があるから
である。
ル層を構成するTi層の膜厚は、20nm以上、TiN
層の膜厚は25nm以上である。Ti層の膜厚が20n
m以下又はTiN層の膜厚が25nm以下であると、本
発明の効果、即ちAlのEM現象の発生、進行を抑制す
る効果が乏しくなるからである。また、絶縁膜の上部層
は、プラズマ酸化膜で形成されている。プラズマ酸化膜
は、コンタクトを形成する際のCMP研磨性が良好で、
またCMP研磨で使用する研磨剤中の金属をゲッタリン
グ(Gettering)し、金属汚染を防止する効果があるから
である。
【0012】本発明に係る配線構造を形成する方法は、
シリコン基板上に形成された半導体装置の配線構造であ
って、下層の拡散領域又は下層の配線上に成膜された絶
縁膜を貫通するコンタクトを介して下層の拡散領域又は
下層の配線と接続された、Alを主成分とする上層の配
線を有する、半導体装置の配線構造の形成方法であっ
て、絶縁膜を貫通する接続孔を形成し、下層の拡散領域
又は下層の配線を露出させる工程と、接続孔の孔壁を含
めて基板面に第1のにバリヤメタル層をスパッタ法で堆
積させ、次いでバリヤメタル層上に金属層を堆積させ、
接続孔を埋め込む工程と、絶縁膜が露出するまで、金属
層及びバリヤメタル層を除去してコンタクトを形成する
工程と、絶縁膜及びコンタクト上に第2のバリヤメタル
層をスパッタ法により堆積させる工程と、前記第2のバ
リヤメタル層上にAlを主成分とする配線層をスパッタ
法により堆積させる工程とを有することを特徴としてい
る。
シリコン基板上に形成された半導体装置の配線構造であ
って、下層の拡散領域又は下層の配線上に成膜された絶
縁膜を貫通するコンタクトを介して下層の拡散領域又は
下層の配線と接続された、Alを主成分とする上層の配
線を有する、半導体装置の配線構造の形成方法であっ
て、絶縁膜を貫通する接続孔を形成し、下層の拡散領域
又は下層の配線を露出させる工程と、接続孔の孔壁を含
めて基板面に第1のにバリヤメタル層をスパッタ法で堆
積させ、次いでバリヤメタル層上に金属層を堆積させ、
接続孔を埋め込む工程と、絶縁膜が露出するまで、金属
層及びバリヤメタル層を除去してコンタクトを形成する
工程と、絶縁膜及びコンタクト上に第2のバリヤメタル
層をスパッタ法により堆積させる工程と、前記第2のバ
リヤメタル層上にAlを主成分とする配線層をスパッタ
法により堆積させる工程とを有することを特徴としてい
る。
【0013】本発明方法の好適な実施態様では、TiN
層、次いでTiN層をスパッタ法により堆積させて、前
記第2のバリヤメタル層を形成する。更には、コンタク
トを形成する工程で金属層及びバリヤメタル層を除去す
る際には、CMP研磨により除去する。また、バリヤメ
タル層をスパッタ法により堆積させる工程では、Ti層
を堆積した後、連続してスパッタ法によりTiN層を堆
積させる。本発明で連続して堆積させるとは、同じスパ
ッタ装置で連続してスパッタリングすること、又は一つ
のスパッタ装置でスパッタリングし、次いで別の処理又
は加工を行うことなく、酸素不含雰囲気中を搬送して別
のスパッタ装置で引き続きスパッタリングすることを言
う。更には、配線層をスパッタ法により堆積させる工程
では、TiN層を堆積した後、連続して配線層をスパッ
タ法により堆積させる。
層、次いでTiN層をスパッタ法により堆積させて、前
記第2のバリヤメタル層を形成する。更には、コンタク
トを形成する工程で金属層及びバリヤメタル層を除去す
る際には、CMP研磨により除去する。また、バリヤメ
タル層をスパッタ法により堆積させる工程では、Ti層
を堆積した後、連続してスパッタ法によりTiN層を堆
積させる。本発明で連続して堆積させるとは、同じスパ
ッタ装置で連続してスパッタリングすること、又は一つ
のスパッタ装置でスパッタリングし、次いで別の処理又
は加工を行うことなく、酸素不含雰囲気中を搬送して別
のスパッタ装置で引き続きスパッタリングすることを言
う。更には、配線層をスパッタ法により堆積させる工程
では、TiN層を堆積した後、連続して配線層をスパッ
タ法により堆積させる。
【0014】本発明方法では、配線層をスパッタ法によ
り堆積させる工程を実施した後、所定時間、例えば60
秒間、配線層を冷却した後、配線層上にTi層及びTi
N層を堆積させる。また、本発明方法は、Alを主成分
とする金属で配線を形成する限り適用でき、例えば、配
線層の形成工程では、Al−Cu合金の配線層を形成す
る。
り堆積させる工程を実施した後、所定時間、例えば60
秒間、配線層を冷却した後、配線層上にTi層及びTi
N層を堆積させる。また、本発明方法は、Alを主成分
とする金属で配線を形成する限り適用でき、例えば、配
線層の形成工程では、Al−Cu合金の配線層を形成す
る。
【0015】
【発明の実施の形態】以下に、添付図面を参照し、実施
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体装置の配線構造の実施形態例 本実施形態例は、本発明に係る半導体装置の配線構造の
実施形態の一例であって、図1は本実施形態例の半導体
装置の配線構造の構成を示す基板断面図である。本実施
形態例の半導体装置の配線構造40は、シリコン基板
(図示せず)上に形成された半導体装置の配線構造であ
って、下地絶縁膜42上に形成された下層配線44と、
下層配線44上に成膜された層間絶縁膜46と、層間絶
縁膜46を貫通するコンタクト48と、コンタクト48
を介して下層配線44と接続された上層配線50とから
構成されている。下層配線44及び上部配線50は、そ
れぞれ、所定のパターンに従って、パターニングにされ
ている。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体装置の配線構造の実施形態例 本実施形態例は、本発明に係る半導体装置の配線構造の
実施形態の一例であって、図1は本実施形態例の半導体
装置の配線構造の構成を示す基板断面図である。本実施
形態例の半導体装置の配線構造40は、シリコン基板
(図示せず)上に形成された半導体装置の配線構造であ
って、下地絶縁膜42上に形成された下層配線44と、
下層配線44上に成膜された層間絶縁膜46と、層間絶
縁膜46を貫通するコンタクト48と、コンタクト48
を介して下層配線44と接続された上層配線50とから
構成されている。下層配線44及び上部配線50は、そ
れぞれ、所定のパターンに従って、パターニングにされ
ている。
【0016】下層配線44は、下層配線44の配線本体
を構成するAl−Cu合金層44aと、TiN層の堆積
の際にAlNの生成を防止する膜厚25nmのTi層4
4bと、配線層をパターニングするためにフォトリソグ
ラフィ処理を施す際の反射防止膜として形成された膜厚
50nmのTiN層44cとから構成されている。
を構成するAl−Cu合金層44aと、TiN層の堆積
の際にAlNの生成を防止する膜厚25nmのTi層4
4bと、配線層をパターニングするためにフォトリソグ
ラフィ処理を施す際の反射防止膜として形成された膜厚
50nmのTiN層44cとから構成されている。
【0017】層間絶縁膜46は、下層のBPSG膜46
aと、BPSG膜46a上にプラズマCVD法で成膜さ
れたCVD酸化膜、例えばSiOF膜46bとから構成
されている。SiOF膜46bは、コンタクト48を形
成する際のCMP研磨性が良好で、またCMP研磨で使
用する研磨剤中の金属、例えばP(リン)をゲッタリン
グ(Getting)して捕捉し、基板の金属汚染を防止する効
果があるからである。
aと、BPSG膜46a上にプラズマCVD法で成膜さ
れたCVD酸化膜、例えばSiOF膜46bとから構成
されている。SiOF膜46bは、コンタクト48を形
成する際のCMP研磨性が良好で、またCMP研磨で使
用する研磨剤中の金属、例えばP(リン)をゲッタリン
グ(Getting)して捕捉し、基板の金属汚染を防止する効
果があるからである。
【0018】コンタクト48は、層間絶縁膜46を貫通
して下層配線44を露出させた接続孔を埋め込んで形成
されており、底部を含む接続孔壁にバリヤメタル層とし
て設けられたTiN層48aと接続孔を埋め込んだW層
48bとから構成されている。
して下層配線44を露出させた接続孔を埋め込んで形成
されており、底部を含む接続孔壁にバリヤメタル層とし
て設けられたTiN層48aと接続孔を埋め込んだW層
48bとから構成されている。
【0019】上部配線50は、コンタクト48との間に
設けられた積層バリヤメタル層52と、上部配線50の
配線本体を構成するAl−Cu合金層50aと、Al−
Cu合金層50a上にTiN層を堆積する際にAlNが
生成するのを防止するTi層50bと、配線層をパター
ニングするためにフォトリソグラフィ処理を施す際の反
射防止膜として形成されたTiN層50cとから構成さ
れている。積層バリヤメタル層52は、膜厚20nmの
Ti層52aと、Ti層52a上に設けられた膜厚40
nmのTiN層52bとから構成されている。Al−C
u合金層50aは、例えばCuが0.5質量%、残部が
Alである。Al−Cu合金層50aの膜厚、Ti層5
0bの膜厚、及びTiN層50cの膜厚は、それぞれ、
450nm、25nm、及び、50nmである。
設けられた積層バリヤメタル層52と、上部配線50の
配線本体を構成するAl−Cu合金層50aと、Al−
Cu合金層50a上にTiN層を堆積する際にAlNが
生成するのを防止するTi層50bと、配線層をパター
ニングするためにフォトリソグラフィ処理を施す際の反
射防止膜として形成されたTiN層50cとから構成さ
れている。積層バリヤメタル層52は、膜厚20nmの
Ti層52aと、Ti層52a上に設けられた膜厚40
nmのTiN層52bとから構成されている。Al−C
u合金層50aは、例えばCuが0.5質量%、残部が
Alである。Al−Cu合金層50aの膜厚、Ti層5
0bの膜厚、及びTiN層50cの膜厚は、それぞれ、
450nm、25nm、及び、50nmである。
【0020】本実施形態例の半導体装置の配線構造40
では、上部配線50のバリヤメタル層が、Ti層52a
とTiN層52bとの積層構造で構成される〈111〉
配向性の高いバリヤメタル層であるから、上部配線50
のAl−Cu合金層50a中のAlの〈111〉配向性
が極めて高く、AlのEM現象の発生、進行を著しく抑
制することができる。よって、AlのEM現象に起因す
る配線欠陥が生じないので、配線構造の信頼性が高い。
本実施形態例の配線構造40と同じ構成の試料配線構造
を試作して、寿命試験をしたところ、従来の配線構造1
0に比べて、平均故障時間が約2.5倍に延びることが
確認できた。
では、上部配線50のバリヤメタル層が、Ti層52a
とTiN層52bとの積層構造で構成される〈111〉
配向性の高いバリヤメタル層であるから、上部配線50
のAl−Cu合金層50a中のAlの〈111〉配向性
が極めて高く、AlのEM現象の発生、進行を著しく抑
制することができる。よって、AlのEM現象に起因す
る配線欠陥が生じないので、配線構造の信頼性が高い。
本実施形態例の配線構造40と同じ構成の試料配線構造
を試作して、寿命試験をしたところ、従来の配線構造1
0に比べて、平均故障時間が約2.5倍に延びることが
確認できた。
【0021】配線構造の形成方法の実施形態例 本実施形態例は、本発明に係る配線構造の形成方法の実
施形態の一例であって、下層配線上にコンタクトを介し
て上部配線を形成する場合に本発明方法を適用した例で
ある。図2(a)から(c)及び図3(d)から(f)
は、それぞれ、本実施形態例の方法に従って多段配線を
形成する際の各工程での積層構造を示す基板断面図であ
る。
施形態の一例であって、下層配線上にコンタクトを介し
て上部配線を形成する場合に本発明方法を適用した例で
ある。図2(a)から(c)及び図3(d)から(f)
は、それぞれ、本実施形態例の方法に従って多段配線を
形成する際の各工程での積層構造を示す基板断面図であ
る。
【0022】先ず、図2(a)に示すように、シリコン
基板(図示せず)上に形成されている下地絶縁膜12上
に下層配線44を形成する。本実施形態例では、下層配
線44として、配線本体を構成するAl−Cu合金層4
4aを、次いでTiN層の堆積の際にAlNの生成を防
止するために、膜厚25nmのTi層44bを、及び配
線層をパターニングするためにフォトリソグラフィ処理
を施す際の反射防止膜として膜厚50nmのTiN層4
4cを順次スパッタ法により堆積させる。次いで、下層
配線44上にBPSG膜46a、続いてプラズマCVD
法によりSiOF膜46bを成膜して、層間絶縁膜46
を形成し、SiOF膜46bを平坦化する。SiOF膜
46bは、コンタクト48を形成する際のCMP研磨性
が良好で、またCMP研磨で使用する研磨剤中の金属、
例えばP(リン)をゲタリング(Getting)し、金属汚染
を防止するために、成膜されている。
基板(図示せず)上に形成されている下地絶縁膜12上
に下層配線44を形成する。本実施形態例では、下層配
線44として、配線本体を構成するAl−Cu合金層4
4aを、次いでTiN層の堆積の際にAlNの生成を防
止するために、膜厚25nmのTi層44bを、及び配
線層をパターニングするためにフォトリソグラフィ処理
を施す際の反射防止膜として膜厚50nmのTiN層4
4cを順次スパッタ法により堆積させる。次いで、下層
配線44上にBPSG膜46a、続いてプラズマCVD
法によりSiOF膜46bを成膜して、層間絶縁膜46
を形成し、SiOF膜46bを平坦化する。SiOF膜
46bは、コンタクト48を形成する際のCMP研磨性
が良好で、またCMP研磨で使用する研磨剤中の金属、
例えばP(リン)をゲタリング(Getting)し、金属汚染
を防止するために、成膜されている。
【0023】先ず、図2(b)に示すように、フォトリ
ソグラフィ処理とエッチング加工により、SiOF膜4
6b及びBPSG膜46aからなる層間絶縁膜46を貫
通し、下層配線44に到達する接続孔47を開口する。
次いで、図2(c)に示すように、接続孔47の壁を含
めて基板全面にバリヤメタル層としてTiN層48aを
成膜し、次いでW(タングステン)層48bを成膜す
る。
ソグラフィ処理とエッチング加工により、SiOF膜4
6b及びBPSG膜46aからなる層間絶縁膜46を貫
通し、下層配線44に到達する接続孔47を開口する。
次いで、図2(c)に示すように、接続孔47の壁を含
めて基板全面にバリヤメタル層としてTiN層48aを
成膜し、次いでW(タングステン)層48bを成膜す
る。
【0024】続いて、図3(d)に示すように、SiO
F膜46bが露出するまで、W層48b及びTiN層4
8aをCMP研磨により研磨除去し、コンタクト48を
形成する。CMP研磨により平坦化されたSiOF膜4
6は、平坦度が高いので、その上に形成されるバリヤメ
タル層の〈111〉配向性が、より一層高くなる。
F膜46bが露出するまで、W層48b及びTiN層4
8aをCMP研磨により研磨除去し、コンタクト48を
形成する。CMP研磨により平坦化されたSiOF膜4
6は、平坦度が高いので、その上に形成されるバリヤメ
タル層の〈111〉配向性が、より一層高くなる。
【0025】次に、図3(e)に示すように、コンタク
ト48及びSiOF膜46b上に、バリヤメタル層とし
て、膜厚20nmのTi層52a及び膜厚40nmのT
iN層52bからなる積層バリヤメタル層52をスパッ
タ法により形成する。先ず、Arガスを35sccm流しつ
つバックヒート無しでTi層52aをスパッタ法により
堆積させ、次いでTi層52aの成膜に連続してArガ
スを57sccm及びN2 ガスを85sccm流しつつバックヒ
ート無しでTiN層52bをスパッタ法により堆積させ
る。次いで、TiN層52bの成膜に連続して、Arガ
スを35sccm流しつつ上部配線52の配線本体である、
膜厚450nmのAl−Cu合金層50aを温度340
℃でスパッタ法により堆積させる。Al−Cu合金層5
0aは、例えばCuが0.5質量%、残部がAlであ
る。
ト48及びSiOF膜46b上に、バリヤメタル層とし
て、膜厚20nmのTi層52a及び膜厚40nmのT
iN層52bからなる積層バリヤメタル層52をスパッ
タ法により形成する。先ず、Arガスを35sccm流しつ
つバックヒート無しでTi層52aをスパッタ法により
堆積させ、次いでTi層52aの成膜に連続してArガ
スを57sccm及びN2 ガスを85sccm流しつつバックヒ
ート無しでTiN層52bをスパッタ法により堆積させ
る。次いで、TiN層52bの成膜に連続して、Arガ
スを35sccm流しつつ上部配線52の配線本体である、
膜厚450nmのAl−Cu合金層50aを温度340
℃でスパッタ法により堆積させる。Al−Cu合金層5
0aは、例えばCuが0.5質量%、残部がAlであ
る。
【0026】Al−Cu合金層50aを堆積させた後、
約60秒間冷却する。冷却は、チャンバー内に60秒放
置することにより行い、200℃まで冷却する。次い
で、Al−Cu合金層50a上に、TiN層50cの堆
積の際にAlNの生成を防止するための、膜厚25nm
のTi層50b、及び、配線層をパターニングするため
にフォトリソグラフィ処理を施す際の反射防止膜として
機能する、膜厚50nmのTiN層50cからなる積層
バリヤメタル層52をスパッタ法により形成する。先
ず、Arガスを35sccm流しつつバックヒート無しでT
i層50bを成膜し、Ti層50bの成膜に連続して、
Arガスを57sccm及びN2 ガスを85sccm流しつつバ
ックヒート無しでTiN層50cをスパッタ法により堆
積させる。
約60秒間冷却する。冷却は、チャンバー内に60秒放
置することにより行い、200℃まで冷却する。次い
で、Al−Cu合金層50a上に、TiN層50cの堆
積の際にAlNの生成を防止するための、膜厚25nm
のTi層50b、及び、配線層をパターニングするため
にフォトリソグラフィ処理を施す際の反射防止膜として
機能する、膜厚50nmのTiN層50cからなる積層
バリヤメタル層52をスパッタ法により形成する。先
ず、Arガスを35sccm流しつつバックヒート無しでT
i層50bを成膜し、Ti層50bの成膜に連続して、
Arガスを57sccm及びN2 ガスを85sccm流しつつバ
ックヒート無しでTiN層50cをスパッタ法により堆
積させる。
【0027】更に、フォトリソグラフィ処理とドライエ
ッチング加工とによりTiN層50c、Ti層50b、
Al−Cu合金層50a、TiN層52b及びTi層5
2aをパターニングして、図3(f)に示すように、所
望の配線パターンを有する上部配線50を形成する。
ッチング加工とによりTiN層50c、Ti層50b、
Al−Cu合金層50a、TiN層52b及びTi層5
2aをパターニングして、図3(f)に示すように、所
望の配線パターンを有する上部配線50を形成する。
【0028】
【発明の効果】本発明によれば、コンタクトとAlを主
成分とする上層配線との間に、Ti層とTi層上に成膜
されたTiN層との積層膜からなる〈111〉配向性の
高いバリヤメタル層を介在させた配線構造を形成するこ
とにより、上部配線のAlの〈111〉配向性を向上さ
せ、AlのEM現象の発生、進行を抑制することができ
る。これにより、AlのEM現象に起因する配線欠陥が
生じないので、配線構造の信頼性が高い。本発明方法
は、本発明に係る半導体装置の配線構造を形成する好適
な方法を実現している。
成分とする上層配線との間に、Ti層とTi層上に成膜
されたTiN層との積層膜からなる〈111〉配向性の
高いバリヤメタル層を介在させた配線構造を形成するこ
とにより、上部配線のAlの〈111〉配向性を向上さ
せ、AlのEM現象の発生、進行を抑制することができ
る。これにより、AlのEM現象に起因する配線欠陥が
生じないので、配線構造の信頼性が高い。本発明方法
は、本発明に係る半導体装置の配線構造を形成する好適
な方法を実現している。
【図1】実施形態例の半導体装置の配線構造の構成を示
す基板断面図である。
す基板断面図である。
【図2】図2(a)から(c)は、それぞれ、実施形態
例の方法に従って多層配線を形成する際の各工程での積
層構造を示す基板断面図である。
例の方法に従って多層配線を形成する際の各工程での積
層構造を示す基板断面図である。
【図3】図3(d)から(f)は、それぞれ、図2
(c)に続いて、本実施形態例の方法に従って多段配線
を形成する際の各工程での積層構造を示す基板断面図で
ある。
(c)に続いて、本実施形態例の方法に従って多段配線
を形成する際の各工程での積層構造を示す基板断面図で
ある。
【図4】図4(a)から(c)は、それぞれ、従来の方
法に従って多層配線を形成する際の各工程での積層構造
を示す基板断面図である。
法に従って多層配線を形成する際の各工程での積層構造
を示す基板断面図である。
【図5】図5(d)から(f)は、それぞれ、図4
(a)に続いて、従来の方法に従って多層配線を形成す
る際の各工程での積層構造を示す基板断面図である。
(a)に続いて、従来の方法に従って多層配線を形成す
る際の各工程での積層構造を示す基板断面図である。
【図6】平均故障時間とAlの〈111〉配向性及びA
l結晶粒の粒径との関係を示すグラフである。
l結晶粒の粒径との関係を示すグラフである。
【図7】バリヤメタル層の構成とAlの〈111〉配向
性との関係を示すグラフである。
性との関係を示すグラフである。
12 下地絶縁膜 14 下層配線 14a Al−Cu合金層 14b Ti層 14c TiN層 16 層間絶縁膜 18 接続孔 20 TiN層 22 W層 24 コンタクト 26 TiN層 28 Al−Cu合金層 30 Ti層 32 TiN層 34 上部配線 40 実施形態例の半導体装置の配線構造 42 下地絶縁膜 44 下層配線 44a Al−Cu合金層 44b Ti層 44c TiN層 46 層間絶縁膜 46a BPSG膜 46b SiOF膜46 47 接続孔 48 コンタクト 48a TiN層 48b W層 50 上層配線 50a Al−Cu合金層 50b Ti層 50c TiN層 52 積層バリヤメタル層 52a Ti層 52b TiN層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 C Fターム(参考) 4M104 BB02 BB14 BB18 BB30 DD07 DD16 DD19 DD37 DD65 DD79 EE12 EE14 EE15 FF06 FF13 FF16 FF22 FF27 HH01 HH12 5F033 HH09 HH18 HH33 JJ19 JJ33 KK01 KK09 KK18 KK33 LL07 LL09 MM08 MM13 MM17 NN06 NN07 PP15 QQ03 QQ08 QQ09 QQ11 QQ37 QQ48 QQ73 QQ85 QQ88 RR11 RR15 SS15 TT02 WW02 XX01 XX05 5F058 BC02 BC20 BF07
Claims (12)
- 【請求項1】 シリコン基板上に形成された半導体装置
の配線構造であって、下層の拡散領域又は下層の配線上
に成膜された絶縁膜を貫通するコンタクトを介して下層
の拡散領域又は下層の配線と接続された、Alを主成分
とする上層の配線を有する、半導体装置の配線構造にお
いて、 コンタクトと上層配線との間に、〈111〉配向性の高
い第1のバリヤメタル層を介在させていることを特徴と
する半導体装置の配線構造。 - 【請求項2】 前記第1のバリヤメタル層が、Ti層と
Ti層上に成膜されたTiN層との積層膜であることを
特徴とする請求項1に記載の半導体装置の配線構造。 - 【請求項3】 前記コンタクトが、第2のバリヤメタル
層とW(タングステン)層とで構成され、上層の配線が
Al−Cu合金で形成されていることを特徴とする請求
項1又は請求項2に記載の半導体装置の配線構造。 - 【請求項4】 前記第1のバリヤメタル層を構成するT
i層の膜厚は20nm以上、TiN層の膜厚は25nm
以上であることを特徴とする請求項2又は3に記載の半
導体装置の配線構造。 - 【請求項5】 前記絶縁膜の上部層は、プラズマ酸化膜
で形成されていることを特徴とする請求項1から4のい
ずれか1項に記載の半導体装置の配線構造。 - 【請求項6】 シリコン基板上に形成された半導体装置
の配線構造であって、下層の拡散領域又は下層の配線上
に成膜された絶縁膜を貫通するコンタクトを介して下層
の拡散領域又は下層の配線と接続された、Alを主成分
とする上層の配線を有する、半導体装置の配線構造の形
成方法であって、 絶縁膜を貫通する接続孔を形成し、下層の拡散領域又は
下層の配線を露出させる工程と、 接続孔の孔壁を含めて基板面に第1のにバリヤメタル層
をスパッタ法で堆積させ、次いでバリヤメタル層上に金
属層を堆積させ、接続孔を埋め込む工程と、 絶縁膜が露出するまで、金属層及びバリヤメタル層を除
去してコンタクトを形成する工程と、 絶縁膜及びコンタクト上に第2のバリヤメタル層をスパ
ッタ法により堆積させる工程と、 前記第2のバリヤメタル層上にAlを主成分とする配線
層をスパッタ法により堆積させる工程とを有することを
特徴とする配線構造の形成方法。 - 【請求項7】 TiN層、次いでTiN層をスパッタ法
により堆積させて、前記第2のバリヤメタル層を形成す
ることを特徴とする請求項6に記載の配線構造の形成方
法。 - 【請求項8】 前記コンタクトを形成する工程で、前記
金属層及び前記第1のバリヤメタル層を除去する際に
は、CMP研磨により除去することを特徴とする請求項
6又は7に記載の配線構造の形成方法。 - 【請求項9】 Ti層、次いでTiN層をスパッタ法に
より堆積させる工程では、Ti層を堆積した後、連続し
てスパッタ法によりTiN層を堆積させることを特徴と
する請求項7又は8に記載の配線構造の形成方法。 - 【請求項10】 前記配線層をスパッタ法により堆積さ
せる工程では、TiN層を堆積した後、連続して前記配
線層をスパッタ法により堆積させることを特徴とする請
求項7から9のいずれか1項に記載の配線構造の形成方
法。 - 【請求項11】 前記配線層をスパッタ法により堆積さ
せる工程を実施した後、所定時間、配線層を冷却した
後、前記配線層上にTi層及びTiN層を堆積させるこ
とを特徴とする請求項7から10のいずれか1項に記載
の配線構造の形成方法。 - 【請求項12】 前記配線層の形成工程では、Al−C
u合金の配線層を形成することを特徴とする請求項6か
ら11のいずれか1項に記載の配線構造の形成方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36246898A JP3353727B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の配線構造の形成方法 |
US09/466,811 US6383914B1 (en) | 1998-12-21 | 1999-12-20 | Method of manufacturing an aluminum interconnect structure of a semiconductor device having <111> orientation |
CNB991266056A CN1139987C (zh) | 1998-12-21 | 1999-12-21 | 半导体器件的互连结构及其制造方法 |
TW088122687A TW448538B (en) | 1998-12-21 | 1999-12-21 | Interconnect structure of semiconductor device and method for manufacturing same |
KR10-1999-0059832A KR100396236B1 (ko) | 1998-12-21 | 1999-12-21 | 반도체 장치의 배선 구조 및 그 제조 방법 |
US09/836,171 US20010021578A1 (en) | 1998-12-21 | 2001-04-18 | Interconnect structure of semiconductor device and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36246898A JP3353727B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の配線構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000183168A true JP2000183168A (ja) | 2000-06-30 |
JP3353727B2 JP3353727B2 (ja) | 2002-12-03 |
Family
ID=18476933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36246898A Expired - Fee Related JP3353727B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の配線構造の形成方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6383914B1 (ja) |
JP (1) | JP3353727B2 (ja) |
KR (1) | KR100396236B1 (ja) |
CN (1) | CN1139987C (ja) |
TW (1) | TW448538B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151696A (ja) * | 2000-11-14 | 2002-05-24 | Takehide Shirato | Mis電界効果トランジスタ及びその製造方法 |
KR100787557B1 (ko) | 2005-10-07 | 2007-12-21 | 엔이씨 일렉트로닉스 가부시키가이샤 | 개선된 금속배선을 구비한 반도체장치 |
US7341942B2 (en) | 2004-12-24 | 2008-03-11 | Dongbu Electronics Co., Ltd | Method for forming metal line of semiconductor device |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4236778B2 (ja) * | 1999-11-01 | 2009-03-11 | 株式会社ルネサステクノロジ | 半導体装置 |
DE10011886A1 (de) * | 2000-03-07 | 2001-09-20 | Infineon Technologies Ag | Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis |
US6617689B1 (en) * | 2000-08-31 | 2003-09-09 | Micron Technology, Inc. | Metal line and method of suppressing void formation therein |
US6492281B1 (en) * | 2000-09-22 | 2002-12-10 | Advanced Micro Devices, Inc. | Method of fabricating conductor structures with metal comb bridging avoidance |
US6958264B1 (en) * | 2001-04-03 | 2005-10-25 | Advanced Micro Devices, Inc. | Scribe lane for gettering of contaminants on SOI wafers and gettering method |
KR100447970B1 (ko) * | 2001-12-15 | 2004-09-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
KR20040025110A (ko) * | 2002-09-18 | 2004-03-24 | 아남반도체 주식회사 | 반도체 소자의 텅스텐 플러그 형성 방법 |
US7030031B2 (en) * | 2003-06-24 | 2006-04-18 | International Business Machines Corporation | Method for forming damascene structure utilizing planarizing material coupled with diffusion barrier material |
KR100590205B1 (ko) * | 2004-01-12 | 2006-06-15 | 삼성전자주식회사 | 반도체 장치의 배선 구조체 및 그 형성 방법 |
JP5204370B2 (ja) * | 2005-03-17 | 2013-06-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7494921B2 (en) * | 2005-12-29 | 2009-02-24 | Dongbu Electronics Co., Ltd. | Aluminum metal line of a semiconductor device and method of fabricating the same |
US7960835B2 (en) * | 2009-05-04 | 2011-06-14 | Macronix International Co., Ltd. | Fabrication of metal film stacks having improved bottom critical dimension |
CN102092671B (zh) * | 2010-12-30 | 2016-01-06 | 上海集成电路研发中心有限公司 | 平坦牺牲层和mems微桥结构的制造方法 |
CN103123909A (zh) * | 2011-11-18 | 2013-05-29 | 无锡华润上华科技有限公司 | 一种铝互连线及其制备方法 |
KR102038090B1 (ko) | 2012-12-11 | 2019-10-29 | 삼성전자 주식회사 | 반도체 소자 |
CN106409754B (zh) * | 2015-07-29 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
CN109585420A (zh) * | 2018-12-24 | 2019-04-05 | 中国电子科技集团公司第五十八研究所 | 一种抗电迁移的金属层结构及其工艺方法 |
CN110534428B (zh) * | 2019-09-05 | 2022-02-15 | 武汉新芯集成电路制造有限公司 | 金属层结构的制造方法以及半导体器件及其制造方法 |
JP2023515751A (ja) * | 2020-03-11 | 2023-04-14 | アプライド マテリアルズ インコーポレイテッド | 触媒堆積を使用する間隙充填方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4998157A (en) * | 1988-08-06 | 1991-03-05 | Seiko Epson Corporation | Ohmic contact to silicon substrate |
US5242860A (en) * | 1991-07-24 | 1993-09-07 | Applied Materials, Inc. | Method for the formation of tin barrier layer with preferential (111) crystallographic orientation |
JPH06268083A (ja) * | 1993-03-11 | 1994-09-22 | Sony Corp | 半導体装置の配線 |
JP3328359B2 (ja) * | 1993-03-26 | 2002-09-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JPH0917785A (ja) | 1995-06-30 | 1997-01-17 | Sony Corp | 半導体装置のアルミニウム系金属配線 |
JPH09275139A (ja) | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置の配線形成方法及びスパッタ装置 |
JP3651112B2 (ja) | 1996-05-10 | 2005-05-25 | ソニー株式会社 | 配線形成方法 |
KR100230392B1 (ko) | 1996-12-05 | 1999-11-15 | 윤종용 | 반도체 소자의 콘택 플러그 형성방법 |
JPH10294314A (ja) | 1997-04-17 | 1998-11-04 | Sony Corp | 半導体装置およびその製造方法 |
JPH11354519A (ja) | 1998-06-04 | 1999-12-24 | Denso Corp | 半導体装置及びその製造方法 |
JP2000114263A (ja) | 1998-10-08 | 2000-04-21 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6207568B1 (en) * | 1998-11-27 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | Ionized metal plasma (IMP) method for forming (111) oriented aluminum containing conductor layer |
-
1998
- 1998-12-21 JP JP36246898A patent/JP3353727B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-20 US US09/466,811 patent/US6383914B1/en not_active Expired - Fee Related
- 1999-12-21 TW TW088122687A patent/TW448538B/zh not_active IP Right Cessation
- 1999-12-21 CN CNB991266056A patent/CN1139987C/zh not_active Expired - Fee Related
- 1999-12-21 KR KR10-1999-0059832A patent/KR100396236B1/ko not_active IP Right Cessation
-
2001
- 2001-04-18 US US09/836,171 patent/US20010021578A1/en not_active Abandoned
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002151696A (ja) * | 2000-11-14 | 2002-05-24 | Takehide Shirato | Mis電界効果トランジスタ及びその製造方法 |
US7341942B2 (en) | 2004-12-24 | 2008-03-11 | Dongbu Electronics Co., Ltd | Method for forming metal line of semiconductor device |
KR100787557B1 (ko) | 2005-10-07 | 2007-12-21 | 엔이씨 일렉트로닉스 가부시키가이샤 | 개선된 금속배선을 구비한 반도체장치 |
JP2011142221A (ja) * | 2010-01-07 | 2011-07-21 | Yamaha Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1139987C (zh) | 2004-02-25 |
KR100396236B1 (ko) | 2003-09-02 |
KR20000048295A (ko) | 2000-07-25 |
JP3353727B2 (ja) | 2002-12-03 |
US20010021578A1 (en) | 2001-09-13 |
CN1258099A (zh) | 2000-06-28 |
TW448538B (en) | 2001-08-01 |
US6383914B1 (en) | 2002-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
US7528066B2 (en) | Structure and method for metal integration | |
JPH0752733B2 (ja) | 配線構造体の形成方法 | |
US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
US6306761B1 (en) | Method of manufacturing semiconductor device | |
JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
JP3133842B2 (ja) | 多層配線構造の製造方法 | |
JP2005044910A (ja) | 配線形成方法及び配線形成装置 | |
JPH10209272A (ja) | 半導体装置及びその製造方法 | |
JP3471266B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JPH11289012A (ja) | 半導体装置及びその製造方法 | |
JP2001127153A (ja) | 半導体装置およびその製法 | |
JP3745460B2 (ja) | 半導体装置の配線形成方法 | |
US6083823A (en) | Metal deposition process for metal lines over topography | |
JP2674473B2 (ja) | 配線構造 | |
JPH11297699A (ja) | 拡散バリア層およびその製造方法 | |
JPH0851153A (ja) | 多層配線を有する半導体装置 | |
JPH06224150A (ja) | 多層配線構造の形成方法 | |
JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのTi膜の腐食防止方法 | |
JPH0582653A (ja) | 半導体装置の製造方法 | |
JP2000183063A (ja) | 半導体装置及びその製造方法 | |
JPH0574956A (ja) | 半導体素子の電極構造 | |
JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
JPH10150102A (ja) | 半導体装置およびその製造方法 | |
JPH1167903A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |