JP3651112B2

JP3651112B2 - 配線形成方法

Info

Publication number: JP3651112B2
Application number: JP11592396A
Authority: JP
Inventors: 信久山岸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-05-10
Filing date: 1996-05-10
Publication date: 2005-05-25
Anticipated expiration: 2016-05-10
Also published as: JPH09306989A

Description

【０００１】
【発明の属する技術分野】
本発明は配線形成方法に関し、さらに詳しくは、ボーダーレスコンタクトを有する半導体装置の配線形成方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化に伴い各種パターンが微細化し、各構成素子間等を接続する電極配線形成用のコンタクトホール径等はハーフミルロン以下になってきている。この様に微細なコンタクトホール形成やこのコンタクトホール部への電極配線形成には平坦化技術や埋め込みプラグ技術等が使用されている。また、高集積化された半導体装置は、電極配線も高密度になるため、配線自体の幅や配線間隔が狭くなること等により、多層配線技術を用いた多層配線構成となっているのが通常である。この多層配線構成の高集積化した半導体装置では、コンタクトホール径と配線幅とが同程度である、所謂ボーダーレスコンタクトが用いられる。
このボーダーレスコンタクトを有する半導体装置の従来の配線形成方法を、図３を参照して説明する。
【０００３】
まず、図３（ａ）に示すように、半導体装置の各種構成素子等が形成されている半導体基板１１に、層間絶縁膜１２を堆積する。その後、層間絶縁膜１２をリフロー法、又はＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法等による平坦化を行う。更にその後、例えばＭＯＳトランジスタのソース／ドレイン等の不純物拡散層（図示省略）等に対応した部分の層間絶縁膜１２にコンタクトホールの開口１３を形成する。
【０００４】
次に、スパッタリング法等によりＴｉ膜とＴｉＮ膜によるバリア膜を堆積し、熱処理を行った後、ＣＶＤ法によりブランケットタングステン膜（ブランケットＷ膜）を堆積する。その後、ブランケットＷ膜、ＴｉＮ膜およびＴｉ膜をエッチバックして、コンタクトホール部１の開口１３に、バリア膜１４と埋め込みプラグとしてのタングステンプラグ１５を形成する。この際、層間絶縁膜１２上のブランケットＷ膜、ＴｉＮ膜およびＴｉ膜を完全にエッチングするため、オーバーエッチングが行われるので、タングステンプラグ１５は層間絶縁膜１２表面より落ち込み、この落ち込みの深さ、所謂プラグロスが生じる。
【０００５】
次に、図３（ｂ）に示すように、Ｔｉ膜とＴｉＮ膜によるバリア膜１６を堆積し、続いてＳｉとＣｕを含むＡｌ合金膜１７を堆積し、更にＴｉ膜とＴｉＮ膜によるバリア膜１８を堆積する。その後、これらバリア膜１８、Ａｌ合金膜１７およびバリア膜１６をパターニングして配線２を形成する。ここで、図３（ｂ）に示すコンタクトホールの開口１３と配線２との間隔Ｌは、配線２形成時のマスク合わせ精度によるパターニングずれを示すものである。
【０００６】
その後、図示は省略するが、２層目の配線形成には、層間絶縁膜の堆積、平坦化、コンタクトホールの開口形成およびタングステンプラグ形成後、上述したと同様なバリア膜／Ａｌ合金膜／バリア膜による２層目の配線を形成する。更に、３層目以後の配線を形成する時には、２層目の配線形成と同様な工程を採る。これらの配線に際して、コンタクトホール径は配線幅と同程度なため、コンタクトホールの開口形成や配線形成時にパターニングずれがあると、下層配線とタングステンプラグ間やタングステンプラグと上層配線間の接続面積が小さくなる。
【０００７】
上記のようなコンタクトホールの開口１３と配線２幅を同程度としたボーダーレスコンタクトを有する半導体装置の配線形成方法は、パターニングずれによるタングステンプラグ１５と配線２との接続面積減少で、コンタクト抵抗が増加する。この接続面積減少により、この接続部付近での電流密度が増加し、又コンタクト抵抗の増加による配線の温度上昇が大きくなるために、図４に示すように、エレクトロマイグレーションにより接続部の配線２部にボイド１９が発生し、断線を引き起こすという問題が発生する虞がある。
【０００８】
【発明が解決しようとする課題】
本発明は、上述した配線形成方法における問題点を解決することをその目的とする。即ち本発明の課題は、ボーダーレスコンタクトを有する半導体装置の製造工程における配線形成時のパターニングずれで生じるコンタクト抵抗増加を軽減する配線形成方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の配線形成方法は、上述の課題を解決するために提案するものであり、ボーダーレスコンタクトを有する半導体装置の配線形成方法において、層間絶縁膜にコンタクトホールの開口を形成する工程と、開口に埋め込みプラグを形成する工程と、埋め込みプラグを酸化し、埋め込みプラグ表面に酸化膜を形成する工程と、酸化膜をエッチングしてプラグ表面の凹凸形状を大きくする工程と、埋め込みプラグに接続する配線を形成する工程とを有することを特徴とするものである。
【００１０】
本発明によれば、陽極酸化、又はプラズマ酸化による埋め込みプラグ表面の酸化とこの陽極酸化膜のエッチングとにより、埋め込みプラグ表面の凹凸形状を大きくすることができ、埋め込みプラグと配線との接続面積が大きくなり、埋め込みプラグと配線とのコンタクト抵抗を軽減することができる。従って、エレクトロマイグレーション発生による断線が抑えられて、半導体装置の信頼性が向上する。
【００１１】
【実施例】
以下、本発明の具体的実施例につき、添付図面を参照して説明する。なお従来技術の説明で参照した図３中の構成部分と同様の構成部分には、同一の参照符号を付すものとする。
【００１２】
本実施例は配線形成方法に本発明を適用した例であり、これを図１および図２を参照して説明する。
まず、図１（ａ）に示すように、半導体装置の各種構成素子等が形成されている半導体基板１１に、ＣＶＤ法により層間絶縁膜１２を膜厚約６００ｎｍ程堆積する。その後、層間絶縁膜１２をリフロー法、又はＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｍｉｃａｌＰｏｌｉｓｈｉｎｇ）法等による平坦化処理を行う。更にその後、例えばＭＯＳトランジスタのソース／ドレイン等の不純物拡散層（図示省略）等に対応した部分の層間絶縁膜１２に、フォトレジストをマスクとして、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）による異方性エッチングを行い、コンタクトホールの開口１３を形成する。
【００１３】
次に、スパッタリング法により、膜厚約５０ｎｍのＴｉ膜と膜厚約１００ｎｍのＴｉＮ膜によるバリア膜１４を堆積し、その後、半導体基板１１の不純物拡散層とのオーミックコンタクト形成やバリア膜１４のバリア性向上を兼ねたＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）による窒素雰囲気中での短時間熱処理を行う。更にその後、ＣＶＤ法によりブランケットタングステン膜（ブランケットＷ膜）を膜厚約４００ｎｍ程堆積する。このブランケットＷ膜のＣＶＤ条件は、例えば下記のようなものである。
［ブランケットＷ膜のＣＶＤ条件］
ＷＦ₆ガス流量：９０ｓｃｃｍ
Ｈ₂ガス流量：４００ｓｃｃｍ
Ａｒガス流量：１６００ｓｃｃｍ
圧力：１０．７ｋＰａ
基板温度：４５０ °Ｃ
【００１４】
次に、ブランケットＷ膜、ＴｉＮ膜およびＴｉ膜をマグネトロンＲＩＥ装置によりエッチバックして、コンタクトホール部１の開口１３に、バリア膜１４と埋め込みプラグとしてのタングステンプラグ１５を形成する。この際、層間絶縁膜１２上のブランケットＷ膜、ＴｉＮ膜およびＴｉ膜を完全にエッチングするため、オーバーエッチングが行われるので、タングステンプラグ１５は層間絶縁膜１２表面より落ち込む。この落ち込みの深さ、所謂プラグロスは出来るだけ少なくすることが望ましいが、通常約５０ｎｍ程度のプラグロスが生じる。なお、このエッチバック条件としては、例えば下記のようなものである。
［ブランケットＷ膜のエッチバック条件］
ＳＦ₆ガス流量：１５０ｓｃｃｍ
Ａｒガス流量：７５ｓｃｃｍ
圧力：２６．７Ｐａ
ＲＦパワー：６００Ｗ
【００１５】
次に、陽極酸化法、又はプラズマ酸化法によりタングステンプラグ１５表面を約５０ｎｍ程酸化してＷＯ_X膜を形成する。ここでは、一例として陽極酸化法によるタングステンプラグ１５表面部の酸化に関して説明する。まず、上記のタングステンプラグ１５が形成された半導体基板１１と白金板を陽極酸化溶液、例えば純水で希釈した１〜１０％蓚酸の水溶液中に入れ、半導体基板１１を陽極とし、白金板を陰極として、陽極酸化を行う。なお、この陽極酸化時の電流としては、例えば約０．１ｍＡ／ｃｍ²とする。
その後、半導体基板１１を純水で希釈した弗酸（ＨＦ）溶液に入れ、タングステンプラグ１５表面のＷＯ_X膜をエッチングする。なお、この際、層間絶縁膜１２もエッチングされて図１（ｂ）に示す如き形状となる。
【００１６】
次に、上記の陽極酸化と陽極酸化膜のエッチングとの工程で、タングステンプラグ１５表面がどの様になるかを、図２を参照して説明する。ここで、図２（ａ）は図１（ａ）のＰ部の拡大図で、図２（ｂ）は陽極酸化後の図１（ａ）のＰ部に対応する部分で、図２（ｃ）は図１（ｂ）のＱ部の拡大図で、図２（ｄ）は後述する図１（ｃ）のＲ部の拡大図である。
まず、タングステンプラグ１５形成直後のタングステンプラグ１５表面は、ＣＶＤ法によるブランケットＷ膜形成時のグレイン形状を反映してわずかに凹凸形状がある表面状態（図２（ａ））となっている。このタングステンプラグ１５を上述した方法で陽極酸化をすると、グレインの境界に沿った部分では陽極酸化がより進み、図２（ｂ）に示す如き形状のＷＯ_X膜１５ａが形成される。
【００１７】
その後、上述した希釈した弗酸（ＨＦ）水溶液でＷＯ_X膜１５ａをエッチングすると、タングステンプラグ１５表面は、図２（ｃ）に示すように、大きな凹凸形状を持つ表面状態となる。なお、この弗酸（ＨＦ）溶液でのＷＯ_X膜１５ａエッチング時に、層間絶縁膜１２も僅かにエッチングされるので、図２（ｃ）に示す如き形状、即ち層間絶縁膜１２表面がタングステンプラグ１５表面よりわずかに下方となる。
【００１８】
上述した如く、陽極酸化と陽極酸化膜のエッチングとの工程で、タングステンプラグ１５の表面積を大きくすることができる。また、このタングステンプラグ１５の酸化を陽極酸化で行うために、タングステンプラグ１５表面の限定された部分のみが酸化されるので、この酸化膜、即ちＷＯ_X膜１５ａ除去後のタングステンプラグの抵抗率には何らの変化もない。
【００１９】
次に、図１（ｃ）に示すように、スパッタリング法により膜厚約５０ｎｍのＴｉ膜と膜厚約５０ｎｍのＴｉＮ膜によるバリア膜１６を堆積し、続いてＳｉとＣｕを含むＡｌ合金膜１７を膜厚約５００ｎｍ程堆積し、更に膜厚約５０ｎｍのＴｉ膜と膜厚約２０ｎｍのＴｉＮ膜によるバリア膜１８を堆積する。
【００２０】
その後、これらバリア膜１８、Ａｌ合金膜１７およびバリア膜１６をパターニングして配線２を形成する。この配線２形成は、ＥＣＲエッチング装置で行い、エッチング条件としては、例えば下記のようなものである。
［配線２のエッチング条件］
ＢＣｌ ₃ガス流量：８０ｓｃｃｍ
Ａｒガス流量：１２０ｓｃｃｍ
圧力：６．７Ｐａ
マグネトロンパワー：１ｋＷ
ＲＦ基板バイアスパワー：１２０Ｗ
なお、図１（ｃ）に示すコンタクトホールの開口１３と配線２との間隔Ｌは、配線２形成時のマスク合わせ精度によるパターニングずれを示すものである。
【００２１】
この配線２形成後の配線２とタングステンプラグ１５とが接続するＲ部の拡大図を示したのが図２（ｄ）である。図２（ｄ）に示す如く、タングステンプラグ１５表面は大きな凹凸形状のある表面状態となっているので、タングステンプラグ１５と配線２の接続面積が大きくなる。従って、配線２形成時のマスク合わせ精度によるパターニングずれにより、平面的な接続面積が減少しても、実質的な接続面積は従来例に比べて大幅に増加し、コンタクト抵抗増加を軽減できる。
また、上述した如く、タングステンプラグ１５表面に形成されたＷＯ_X膜のエッチング時に層間絶縁膜１２もエッチングされ、図２（ｃ）に示すように、層間絶縁膜１２表面がタングステンプラグ１５表面より下方になると、タングステンプラグ１５側壁でも配線２が接続する状態となって接続面積が更に大きくなり、コンタクト抵抗が更に減少する。
【００２２】
その後、図示は省略するが、２層目の配線形成には、層間絶縁膜の堆積、平坦化、コンタクトホールの開口形成、ブランケットＷ膜又はバリア膜とブランケットＷ膜を用いたタングステンプラグ形成および上述した陽極酸化と陽極酸化膜のエッチング後、上述したと同様なバリア膜／Ａｌ合金膜／バリア膜による２層目の配線を形成する。更に３層目以後の配線を形成する時には、２層目の配線形成と同様な工程を採る。
【００２３】
これらの配線形成に際して、コンタクトホール径は配線幅と同程度なため、コンタクトホールの開口形成や配線形成時にパターニングずれがあると、下層配線とタングステンプラグ間、タングステンプラグと上層配線間の平面的な接続面積は小さくなるが、下層配線とタングステンプラグ間は配線の側壁がタングステンプラグと接続するので実質的な接続面積はあまり減少せず、一方タングステンプラグと上層配線間は上述した理由により、実質的な接続面積は従来例に比べて大幅に増加する。従って、タングステンプラグ径と配線が同程度とするボーダーレスコンタクトを有する半導体装置での配線形成におけるコンタクト抵抗増加を抑えることができ、エレクトロマイグレーション発生による断線が抑えられて、半導体装置の信頼性が向上する。
【００２４】
以上、本発明を実施例により説明したが、本発明はこの実施例に何ら限定されるものではない。
例えば、埋め込みプラグ形成用にブランケットＷ膜を用いて説明したが、選択成長タングステン膜を用いてもよく、Ｍｏ，Ｔｉ，Ｃｏ等の高融点金属膜、ＷＳｉ_x，ＭｏＳｉ_x，ＴｉＳｉ_x，ＣｏＳｉ_x等の高融点金属シリサイイド膜、Ｃｕ膜等を用いてもよい。
また、タングステンプラグ表面の酸化を陽極酸化法による酸化で説明したが、プラズマ酸化を用いてもよい。
更にまた、配線としてＡｌ合金膜を用いて説明したが、Ｃｕ膜を配線として用いてもよい。
その他、本発明の技術的思想の範囲内で、プロセス装置やプロセス条件は適宜変更が可能である。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明のボーダーレスコンタクトを有する半導体装置の配線形成方法は、埋め込みプラグと配線とのコンタクト抵抗増加を軽減することができ、従って、エレクトロマイグレーション発生による断線が抑えられて、半導体装置の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明を適用した実施例の工程を工程順に説明する、半導体装置の概略断面図で、（ａ）は埋め込みプラグを形成した状態、（ｂ）は埋め込みプラグ表面を陽極酸化し、陽極酸化膜をエッチングした状態、（ｃ）は配線を形成した状態である。
【図２】本発明を適用した実施例をより詳細に説明するための、図１の埋め込みプラグ表面近傍の拡大図で、（ａ）は図１（ａ）のＰ部の拡大図、（ｂ）は陽極酸化後の図１（ａ）のＰ部に対応する部分の拡大図、（ｃ）は図１（ｂ）のＱ部の拡大図、（ｄ）は図１（ｃ）のＲ部の拡大図である。
【図３】従来例の工程を工程順に説明する、半導体装置の概略断面図で、（ａ）は埋め込みプラグを形成した状態、（ｂ）は配線を形成した状態である。
【図４】従来例の半導体装置のおけるエレクトロマイグレーション発生による断線を説明するための、半導体装置の概略断面図である。
【符号の説明】
１…コンタクトホール部、２…配線、１１…半導体基板、１２…層間絶縁膜、１３…開口、１４，１６，１８…バリア膜、１５…タングステンプラグ、１５ａ…ＷＯ_X、１７…Ａｌ合金膜、１９…ボイド

Claims

ボーダーレスコンタクトを有する半導体装置の配線形成方法において、
層間絶縁膜にコンタクトホールの開口を形成する工程と、
前記開口に埋め込みプラグを形成する工程と、
前記埋め込みプラグを酸化し、前記埋め込みプラグ表面に酸化膜を形成する工程と、
前記酸化膜をエッチングして前記プラグ表面の凹凸形状を大きくする工程と、
前記埋め込みプラグに接続する配線を形成する工程と
を有することを特徴とする配線形成方法。
前記埋め込みプラグとしてタングステンプラグを用いることを特徴とする、請求項１に記載の配線形成方法。
前記埋め込みプラグ表面の前記酸化膜は、陽極酸化法およびプラズマ酸化法の内、いずれか一方の酸化法により形成することを特徴とする、請求項１に記載の配線形成方法。
前記酸化膜の前記エッチングは、純水で希釈した弗酸溶液にて行うことを特徴とする、請求項１に記載の配線形成方法。