JP5655308B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5655308B2 JP5655308B2 JP2010002204A JP2010002204A JP5655308B2 JP 5655308 B2 JP5655308 B2 JP 5655308B2 JP 2010002204 A JP2010002204 A JP 2010002204A JP 2010002204 A JP2010002204 A JP 2010002204A JP 5655308 B2 JP5655308 B2 JP 5655308B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- manufacturing
- semiconductor device
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
金属配線にAl(アルミニウム)を用いる場合には、1%程度のCu(銅)を混合した合金とすることにより、Alの粒界にCuを析出させて、エレクトロマイグレーションを抑制することができるが、この析出の影響が強く出てしまうと、逆にストレスマイグレーションへの耐性が弱くなる場合があった。
そのため、金属配線におけるエレクトロマイグレーション耐性およびストレスマイグレーション耐性を向上させる様々な技術が開発されている(例えば、特許文献1)。
本発明は、上述の事情に鑑みてなされたものであり、金属配線に用いられるAlにCuを添加した合金導電膜の膜質を改善して、ストレスマイグレーション耐性を向上させることを目的とする。
本実施形態に係る半導体装置の製造方法は、IC(Integrated Circuit)、LSI(Large Scale Integration)などの半導体装置に用いられる配線となる導電層の形成する方法である。以下、この導電層を配線層という。この配線層がフォトリソグラフィ技術などによりパターン形成されることにより半導体装置における配線として用いられる。
この例においては、インライン方式のスパッタ装置を用いて、複数の導電膜をスパッタリングにより成膜して積層することにより、半導体基板に配線層を形成する。このスパッタ装置は、Ti(チタン)のターゲットが設置された第1チャンバ、AlにCuが0.5から2wt%程度(この例においては、1wt%)添加された合金(以下、Al−Cuという)のターゲットが設置された第2チャンバ、Tiのターゲットが設置された第3チャンバを有する。なおAl−Cuには、数wt%のSi(シリコン)が含まれていてもよい。
そして、スパッタ装置は、第1チャンバ、第2チャンバ、第3チャンバの順に、配線層が形成される半導体基板を基板ステージに固定した状態で移動させる。少なくとも半導体基板が存在する間の各チャンバは大気開放されず、また半導体基板のチャンバ間の移動においても、大気開放はされないようになっている。大気開放とは、チャンバ内にチャンバ外の空気を導入して、チャンバ内を大気圧にすることである。
また、スパッタ装置は、第1チャンバに搬送する前、および第3チャンバから搬送された後に、スパッタ装置から半導体基板を出し入れするためのロードロックチャンバを有している。
なお、最上層のTi膜230については成膜されていなくてもよく、また、いずれか1層の膜のみが成膜されるようにしてもよい。また、第1成膜工程の前(加熱工程の前でもよい)において、Arプラズマ処理により露出しているゲート電極、Siの表面の酸化膜を除去してもよい。
冷却工程において、スパッタ装置は、第2チャンバにAl−Cuのスパッタリングに用いたガスであるArを導入して、第2チャンバ内の圧力を上昇させる。この例においては、Arの流入量は、3.13×10-1Pa・m3/s(185sccm)であり、10秒から20秒程度(この例においては、15秒)流入させることで、第2チャンバの圧力が2.7×102Pa(2Torr)になるようにした。このArについては、室温のガスとして導入されることにより、また、圧力がスパッタリングのときに比べて高くなることにより、Arを導入しない場合に比べて、半導体基板の冷却が進みやすくなる。このとき、スパッタ装置は、半導体基板を固定する基板ステージの温度として設定されている150℃を室温(以下、単に室温という場合には、23℃とする)に設定する。これにより、基板ステージも半導体基板と共に冷却される。
この例においては、冷却開始前の半導体基板の温度は200℃であるが、第2チャンバの圧力が上記圧力に達してArの第2チャンバへの導入を終了したとき、すなわち、冷却開始から15秒後においては、50℃から80℃程度、この例においては、60℃まで冷却された。そして、スパッタ装置が第2チャンバへのArの導入を終了した後、半導体基板は、さらに冷却が進み、この例においては、Arの導入終了後40秒経過後すると、その温度は概ね室温になった。
なお、上述した半導体基板の温度変化は一例であって、後述するように、従来例における製造工程に比べて改善された膜質のAl−Cu膜310が得られるものであれば、どのような温度変化であってもよく、スパッタ装置は、半導体基板がこの温度変化で冷却されるように、Arの流入量、第2チャンバ内の圧力を制御すればよい。
次に、本実施形態における製造工程で成膜されたAl−Cu膜310と、従来例として冷却工程(ステップS400)が無いものとして成膜されたAl−Cu膜310との粒界析出の違いについて図3を用いて説明する。なお、従来例においては、冷却工程がないため、半導体基板は、第3成膜工程後にロードロックチャンバに搬送され、大気開放されることにより冷却される。
Al−Cu膜310は、図3に示すように、Al−Cuの結晶粒(グレイン)310aと粒界に析出したCu析出物(Alも含まれる)310bを有する。このような結晶粒310aとCu析出物310bとの存在により、Al−Cu膜310内で粗密差が生じ、後の工程による熱履歴によっては、熱履歴により生じるAl−Cu膜310への応力に起因してヒロックが発生してストレスマイグレーション耐性が低くなる場合がある。
以上、本発明の実施形態について説明したが、本発明は以下のように、さまざまな態様で実施可能である。
[変形例1]
上述した実施形態においては、インライン方式のスパッタ装置を用いて、複数の導電膜を積層して成膜することにより配線層を形成していたが、枚葉式のスパッタ装置を用いてもよい。
上述した実施形態においては、第1成膜工程、第3成膜工程において成膜する導電膜にはTi、TiNを用いたが、Tiの代わりにTa(タンタル)など他の遷移金属を用いてもよい。
上述した実施形態においては、各成膜工程においてスパッタリングを行うためのガスとしてArを用いたが、Arに代えて例えば、He(ヘリウム)、Xe(キセノン)などの他の希ガスを用いてもよい。また、冷却工程(ステップS400)において第2チャンバ内に導入されるガスも希ガスであれば、Arでなくてもよい。このとき、各成膜工程においてスパッタリングを行うためのガスと冷却工程において冷却に用いるガスとは同一のガスでなくてもよいが、複数の希ガスを用いなくても済むように同一のガスを用いることが望ましい。
上述した実施形態においては、冷却工程(ステップS400)において、スパッタ装置は、基板ステージを自然冷却で冷却させていたが、水冷、ペルチェ素子などを用いて基板ステージを冷却することにより、予め決められた温度変化で半導体基板が冷却されるようにしてもよい。この温度変化とは、実施形態における冷却工程での半導体基板の温度変化を再現するものとして予め決められたものである。この場合は、実施形態における場合と比べて、Arを第2チャンバへ導入するときの流入量は少なくてもよいし、第2チャンバの圧力がより低いものであってもよい。また、Arの導入を行わなくてもよい。
Claims (7)
- 表面の少なくとも一部の領域に絶縁膜が形成された半導体基板上に、大気開放をせずに複数の導電膜を積層して成膜することにより半導体装置の配線となる導電層を形成する半導体装置の製造方法であって、
第1の温度に前記半導体基板を加熱する加熱工程と、
前記加熱された半導体基板の表面側に遷移金属を含む1以上の層の導電膜を成膜する第1成膜工程と、
前記第1成膜工程において成膜された導電膜上にアルミニウムおよび銅の合金を含む合金導電膜を成膜する第2成膜工程と、
前記合金導電膜が成膜された半導体基板を、前記第2成膜工程よりもチャンバ内の圧力が高い状態で、第2の温度に冷却する冷却工程と、
前記冷却された半導体基板における前記合金導電膜上に遷移金属を含む1以上の層の導電膜を成膜する第3成膜工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第1成膜工程、前記第2成膜工程および前記第3成膜工程においては、スパッタリングにより前記導電膜の成膜を行い、
前記冷却工程においては、前記スパッタリングによる成膜に用いるガスを前記半導体基板が存在する前記チャンバ内に流入させることにより、予め決められた温度変化となるように前記半導体基板を冷却する
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記冷却工程においては、前記ガスの圧力が予め決められた圧力に達するまで、前記ガスを流入させる
ことを特徴とする請求項2に記載の半導体装置の製造方法。 - 前記ガスは、希ガスである
ことを特徴とする請求項2または請求項3に記載の半導体装置の製造方法。 - 前記冷却工程においては、前記チャンバ内に室温のガスが流入される
ことを特徴とする請求項2乃至請求項4のいずれかに記載の半導体装置の製造方法。 - 前記第1成膜工程および前記第3成膜工程において成膜される前記導電膜は、遷移金属の導電膜および当該遷移金属窒化物の導電膜を含む
ことを特徴とする請求項1乃至請求項5のいずれかに記載の半導体装置の製造方法。 - 前記冷却工程においては、前記半導体基板を固定する基板ステージの温度を室温にする
ことを特徴とする請求項1乃至請求項6のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002204A JP5655308B2 (ja) | 2010-01-07 | 2010-01-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010002204A JP5655308B2 (ja) | 2010-01-07 | 2010-01-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011142221A JP2011142221A (ja) | 2011-07-21 |
JP5655308B2 true JP5655308B2 (ja) | 2015-01-21 |
Family
ID=44457872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010002204A Expired - Fee Related JP5655308B2 (ja) | 2010-01-07 | 2010-01-07 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5655308B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6327079B2 (ja) * | 2014-09-11 | 2018-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0291941A (ja) * | 1988-09-29 | 1990-03-30 | Sony Corp | 電極配線の形成方法 |
JP3158598B2 (ja) * | 1991-02-26 | 2001-04-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP2555949B2 (ja) * | 1993-09-27 | 1996-11-20 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08186175A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 半導体装置の配線形成方法及び成膜装置 |
JPH09275139A (ja) * | 1996-04-04 | 1997-10-21 | Sony Corp | 半導体装置の配線形成方法及びスパッタ装置 |
JP3123553B2 (ja) * | 1997-10-02 | 2001-01-15 | セイコーエプソン株式会社 | 半導体装置 |
JP3353727B2 (ja) * | 1998-12-21 | 2002-12-03 | 日本電気株式会社 | 半導体装置の配線構造の形成方法 |
KR100576363B1 (ko) * | 2003-05-30 | 2006-05-03 | 삼성전자주식회사 | 인시투 화학기상증착 금속 공정 및 그에 사용되는화학기상증착 장비 |
-
2010
- 2010-01-07 JP JP2010002204A patent/JP5655308B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011142221A (ja) | 2011-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6204167B1 (en) | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer | |
JPH10125782A (ja) | 半導体装置の製造方法 | |
KR100319588B1 (ko) | 배선구조의 형성방법 | |
JP2763023B2 (ja) | 半導体装置の製造方法 | |
JPH07153754A (ja) | 半導体装置の製造方法 | |
JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
JP2555940B2 (ja) | 半導体装置及びその製造方法 | |
JP4007822B2 (ja) | 配線構造の形成方法 | |
JP5655308B2 (ja) | 半導体装置の製造方法 | |
JP3133842B2 (ja) | 多層配線構造の製造方法 | |
JP3322305B2 (ja) | 半導体装置の製造方法 | |
US6329718B1 (en) | Method for reducing stress-induced voids for 0.25mμ and smaller semiconductor chip technology by annealing interconnect lines and using low bias voltage and low interlayer dielectric deposition rate and semiconductor chip made thereby | |
JP3329290B2 (ja) | 半導体装置の製造方法 | |
JP2000022154A (ja) | タングステンケイ化物の熱的安定性を改善する方法 | |
JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
JP2005085929A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
JP2004266178A (ja) | 配線形成方法 | |
JP3164152B2 (ja) | 半導体装置の製造方法 | |
JP3510943B2 (ja) | 半導体装置の製造方法 | |
JP2001168100A (ja) | 半導体装置の製造方法 | |
JP2005129849A (ja) | 半導体装置の製造方法 | |
JPH09115906A (ja) | 半導体装置の製造方法 | |
JPH10150102A (ja) | 半導体装置およびその製造方法 | |
JPH06342790A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141110 |
|
LAPS | Cancellation because of no payment of annual fees |