JP3847935B2 - 多孔質領域の除去方法及び半導体基体の製造方法 - Google Patents

多孔質領域の除去方法及び半導体基体の製造方法 Download PDF

Info

Publication number
JP3847935B2
JP3847935B2 JP00339798A JP339798A JP3847935B2 JP 3847935 B2 JP3847935 B2 JP 3847935B2 JP 00339798 A JP00339798 A JP 00339798A JP 339798 A JP339798 A JP 339798A JP 3847935 B2 JP3847935 B2 JP 3847935B2
Authority
JP
Japan
Prior art keywords
substrate
porous
layer
wafer
porous region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00339798A
Other languages
English (en)
Other versions
JPH11204494A (ja
Inventor
清文 坂口
一隆 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP00339798A priority Critical patent/JP3847935B2/ja
Priority to US09/211,559 priority patent/US6127281A/en
Priority to SG1998005829A priority patent/SG75147A1/en
Priority to TW087120966A priority patent/TW440950B/zh
Priority to AT98310437T priority patent/ATE293284T1/de
Priority to DE69829738T priority patent/DE69829738T2/de
Priority to EP98310437A priority patent/EP0938132B1/en
Priority to AU98188/98A priority patent/AU745396B2/en
Priority to KR1019980058992A priority patent/KR100354918B1/ko
Publication of JPH11204494A publication Critical patent/JPH11204494A/ja
Application granted granted Critical
Publication of JP3847935B2 publication Critical patent/JP3847935B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、多孔質領域の除去方法及び半導体基体の製造方法に係り、特に、多孔質領域を有する基体から該多孔質領域を除去する方法及び該方法を適用した半導体基体の製造方法並びに多孔質領域を除去する装置に関する。
【０００２】
【従来の技術】
第１の基板に多孔質Ｓｉ層及び単結晶Ｓｉ層を順に形成し、この基板を別途用意した第2の基板に貼り合せ、その貼り合せ基板を多孔質Ｓｉ層において2枚に分離して、第１の基板側に形成された単結晶Ｓｉ層を第2の基板側に移すことによりＳＯＩ基板を作成する方法がある。
【０００３】
【発明が解決しようとする課題】
上記の方法においては、貼り合せ基板を2枚に分離した後、第2の基板側の表面に残存する多孔質Ｓｉ層を除去する。この多孔質Ｓｉ層の除去の際、その下地である第２の基板の表面の平坦性、特に、該第2の基板の表面層である単結晶Ｓｉ層の膜厚の均一性を阻害しないことが望まれる。
【０００４】
本発明は、上記の背景に鑑みてなされたものであり、下地の平坦性を維持することが可能な多孔質領域の除去方法及び該方法を適用した半導体基体の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に係る多孔質領域の除去方法は、多孔質領域を有する基体から該多孔質領域を除去する方法であって、エッチング液に超音波を誘導しながら該エッチング液により多孔質領域を処理する第１工程と、エッチング液に超音波を誘導することなく、又はエッチング液に前記第１工程において誘導する超音波よりも弱い超音波を誘導しながら該エッチング液により多孔質領域を処理する第2工程と、基体に残存する多孔質領域を除去する第３工程とを含むことを特徴とする。
【０００６】
上記の多孔質領域の除去方法において、前記第１工程では、エッチング液を多孔質領域の孔の深部まで染み込ませることが好ましい。
【０００７】
上記の多孔質領域の除去方法において、前記第2工程では、エッチング作用により多孔質領域の孔壁の厚さを所定厚以下まで薄くすることが好ましい。
【０００８】
上記の多孔質領域の除去方法において、前記第2工程では、前記第3工程において残存する多孔質領域を一括して除去し得る程度に多孔質領域の孔壁を薄くさせることが好ましい。
【０００９】
上記の多孔質領域の除去方法において、前記第３工程では、基体に残存する多孔質領域をエッチング液により除去することが好ましい。
【００１０】
上記の多孔質領域の除去方法において、前記第3工程では、エッチング液に超音波を誘導しながら該エッチング液により基体に残存する多孔質領域を除去することが好ましい。
【００１１】
上記の多孔質領域の除去方法において、処理対象の基体を同一のエッチング液に浸した状態で前記第１乃至第3工程を実行することが好ましい。
【００１２】
上記の多孔質領域の除去方法において、前記第３工程では、多孔質領域に対するエッチング速度が前記第１及び第2のエッチング液よりも速いエッチング液により、基体に残存する多孔質領域を除去することが好ましい。
【００１３】
上記の多孔質領域の除去方法において、処理対象の基体をエッチング液に完全に浸した状態で前記第１乃至第３工程を実行することが好ましい。
【００１４】
上記の多孔質領域の除去方法において、処理対象の基体をエッチング液に完全に浸した状態で前記第１及び／又は第2工程を実行することが好ましい。
【００１５】
上記の多孔質領域の除去方法において、前記第３工程では、基体に残存する多孔質領域を高圧の流体により除去することが好ましい。
【００１６】
上記の多孔質領域の除去方法において、前記第３工程では、基体に残存する多孔質領域をスクラバー洗浄法により除去することが好ましい。
【００１７】
上記の多孔質領域の除去方法において、エッチング液に超音波を誘導しながら基体を処理する際に、超音波源と該基体との相対的な位置関係を変化させることが好ましい。
【００１８】
上記の多孔質領域の除去方法において、エッチング液に超音波を誘導しながら基体を処理する際に、該基体をエッチング液中で揺動させることが好ましい。
【００１９】
上記の多孔質領域の除去方法において、エッチング液に超音波を誘導しながら基体を処理する際に、該基体を回転させることが好ましい。
【００２０】
上記の多孔質領域の除去方法において、エッチング液に超音波を誘導しながら基体を処理する際に、該基体及び前記超音波源の少なくとも一方の位置を超音波の振動面に対して実質的に平行又は垂直な方向に変化させることが好ましい。
【００２１】
上記の多孔質領域の除去方法において、エッチング液により基体を処理する際に、該基体を揺動又は回転させることが好ましい。
【００２２】
上記の多孔質領域の除去方法において、エッチング液により基体を処理する際に、該エッチング液を循環させて該基体付近において該エッチング液の流れを形成することが好ましい。
【００２３】
上記の多孔質領域の除去方法において、前記第１及び第2工程を同一のエッチング槽内に基体を浸して実行し、前記第１工程では、超音波源を動作させ、第2工程では、該超音波源の動作を停止させることが好ましい。
【００２４】
上記の多孔質領域の除去方法において、前記第１及び第2工程を同一のエッチング槽内に基体を浸して実行し、前記第１及び第2工程において連続的に超音波源を動作させ、かつ、前記第2工程では、超音波源と該基体との間に超音波の遮蔽板を挟むことが好ましい。
【００２５】
上記の多孔質領域の除去方法において、処理対象の基体は、例えば単結晶Ｓｉからなることが好ましい。
【００２６】
上記の多孔質領域の除去方法において、前記多孔質領域は、例えば多孔質Ｓｉからなることが好ましい。
【００２７】
上記の多孔質領域の除去方法において、前記多孔質領域は、例えば単結晶Ｓｉからなる基体を陽極化成してなることが好ましい。
【００２８】
上記の多孔質領域の除去方法において、エッチング液として、例えば、
（ａ）弗酸
（ｂ）弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、（ｃ）バッファード弗酸、
（ｄ）バッファード弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、
のいずれかを使用することが好ましい。
【００２９】
本発明に係る半導体基体の製造方法は、第１の基体に多孔質層及び少なくとも１層の非多孔質層を形成する工程と、第１の基体の非多孔質層側に第2の基体を貼り合せる工程と、貼り合せた基体より第１の基体を除去して第2の基体上に多孔質層を表出させる工程と、上記の多孔質領域の除去方法を適用して第2の基体上の多孔質層を除去する工程とを含むことを特徴とする。
【００３０】
上記の半導体基体の製造方法において、前記多孔質層を表出させる工程では、前記貼り合せた基体の第１の基体の裏面側から該第１の基体を、例えば研削、研磨又はエッチングすることにより、第2の基体上に多孔質層を表出させることが好ましい。
【００３１】
上記の半導体基体の製造方法において、前記多孔質層を表出させる工程では、例えば、前記貼り合せた基体を多孔質層で分割することにより、第2の基体上に多孔質層を表出させることが好ましい。
【００３２】
上記の半導体基体の製造方法において、前記非多孔質層は、例えば単結晶Ｓｉ層を含むことが好ましい。
【００３３】
上記の半導体基体の製造方法において、前記非多孔質層は、例えば単結晶Ｓｉ層及びＳｉ酸化物層を含むことが好ましい。
【００３４】
上記の半導体基体の製造方法において、前記単結晶Ｓｉ層は、例えば、第１の基体の多孔質層上にエピタキシャル成長法により形成された層であることが好ましい。
【００３５】
上記の半導体基体の製造方法において、前記非多孔質層は、例えば単結晶化合物半導体層を含むことが好ましい。
【００３６】
上記の半導体基体の製造方法において、前記第2の基体は、例えばＳｉ材料からなる基体であることが好ましい。
【００３７】
上記の半導体基体の製造方法において、前記第2の基体は、例えば、第１の基体と貼り合せる面にＳｉ酸化物層を有することが好ましい。
【００３８】
上記の半導体基体の製造方法において、前記第2の基体は、光透過性の基体であることが好ましい。
【００３９】
本発明に係る多孔質領域の除去装置は、多孔質領域を有する基体から該多孔質領域を除去する装置であって、エッチング液に超音波を誘導しながら該エッチング液により多孔質領域を処理する第１工程を実行する手段と、エッチング液に超音波を誘導することなく、又はエッチング液に前記第１工程において誘導する超音波よりも弱い超音波を誘導しながら該エッチング液により多孔質領域を処理する第2工程を実行する手段と、基体に残存する多孔質領域を除去する第３工程を実行する手段とを含むことを特徴とする。
【００４０】
【発明の実施の形態】
この発明は、例えば、第１の基板に多孔質層及び非多孔質層を順に形成し、この基板を別途用意した第2の基板に貼り合せ、その貼り合せ基板を多孔質層において2枚に分離して、第１の基板側に形成された非多孔質層を第2の基板側に移した後、第2の基板側の表面に残存する多孔質層を除去することにより、ＳＯＩ基板等の基板を作成する方法に好適である。
【００４１】
第１の基板の材料としては、例えば単結晶Ｓｉ基板が好適である。この場合、多孔質層は、多孔質Ｓｉ層となる。また、その多孔質Ｓｉ層の上に非多孔質層として単結晶Ｓｉ層をエピタキシャル成長させることができる。さらに、該単結晶Ｓｉ層の上にＳｉＯ2層等の絶縁層を形成してもよい。
【００４２】
この実施の形態では、多孔質Ｓｉ層及び非多孔質層を順に形成した第１の基板と別途用意した第2の基板とを貼り合せて貼り合せ基板を作成し、該貼り合せ基板を多孔質Ｓｉ層において2枚に分離した後に、第２の基板側に残存する多孔質Ｓｉ層をウエットエッチング法等を適用して除去する。
【００４３】
多孔質Ｓｉ層のエッチングにおいて、エッチング槽内に超音波を供給することにより多孔質Ｓｉ層の崩壊を促進することができる。すなわち、エッチング処理の際にエッチング槽内、より詳しくは貼り合せ基板に超音波を供給することにより、多孔質Ｓｉ層の孔壁が薄くなる前に該孔壁を崩壊させることができる。これにより、多孔質Ｓｉ層の孔壁が崩壊し始めてから崩壊が完了するまでの時間を極めて短縮することができるため、多孔質層と該多孔質層の下地である第2の基板（例えば、単結晶Ｓｉ基板）とのエッチング選択比を高めることができる。したがって、多孔質層を除去した後の第2の基板の面内のばらつき、更には基板間のばらつきを抑え、単結晶Ｓｉ層の膜厚均一性の高い高品質のＳＯＩ基板を得ることができる。
【００４４】
しかしながら、エッチング処理に供する基板の多孔質層の厚さにばらつきがあると、多孔質Ｓｉ層を除去した後における第2の基板の表面層（単結晶Ｓｉ層）の膜厚均一性を確保することが困難な場合も想定される。特に、量産工程において当該問題が発生して歩留まりが低下することが危惧される。
【００４５】
そこで、この実施の形態では、多孔質Ｓｉ層の除去の後の第2の基板の表面層（単結晶Ｓｉ層）の膜厚均一性をより確実に確保するための方法を提供する。
【００４６】
図１は、本発明の好適な実施の形態に係る多孔質層の除去方法の原理を説明するための図である。図１（ａ）〜図１（ｃ）において、２０１は下地の基板（第2の基板）、２０２は多孔質層、２０３はエッチング液を示す。
【００４７】
まず、図１（ａ）に示す工程では、エッチング液２０３を多孔質層２０２の孔の最深部まで染み込ませる。この際、処理の対象物（例えば、貼り合せ基板）に超音波を供給することが好ましい。超音波を供給した場合、孔内にエッチング液が染み込む速度が速いからである。
【００４８】
次いで、図１（ｂ）に示す工程では、エッチング作用により孔を拡大させる。この際、処理の対象物に超音波を供給しないか、或いは、超音波の強度を小さくすることが好ましい。超音波を供給した場合、孔が拡大することにより隣接する孔の間の孔壁がある程度薄くなったところで、多孔質層の崩壊が開始するため、多孔質層の薄い部分では当該多孔質層の崩壊が早く起こり、当該部分では下地の基板２０１の表面がエッチングされることになるからである。この場合、基板２０１の表面層の膜厚均一性が阻害されることは言うまでもない。一方、超音波を供給しない場合は、超音波を供給した場合に比べて孔壁がより薄くならないと孔が崩壊しないため、部分的に過度にエッチングが進行することを防止することができる。
【００４９】
なお、処理の対象物に超音波を供給しない場合においても、エッチングは横方向（面方向）のみならず下地方向にも進む。しかし、この場合のエッチングの影響は、超音波を供給した場合に比べて軽微である。
【００５０】
次いで、図１（ｃ）に示す工程では、孔壁が薄くなった多孔質層２０２を除去する。この工程には、エッチングの他、研磨、スクラバー洗浄、ウォータージェット法等を適用することができる。この工程では、エッチングにより構造的に脆弱になった多孔質層を一気に除去する。
【００５１】
図１（ｃ）に示す工程にエッチングを適用する場合、図１（ａ）〜図１（ｃ）に示す工程を同一のエッチング槽を用いて実行することができる。この場合、超音波の再度の供給によって多孔質層の最深部の孔壁が全領域において一気に崩壊し得る程度に薄くなるまで図１（ｂ）に示す工程を実行し、その後、図１（ｃ）の工程を実行する（超音波の供給）。これにより、多孔質層を一気に除去し、処理の対象物の全域において略同時に下地である基板２０１を露出させることができる。したがって、エッチングのばらつきを低減し、下地である基板２０１の平坦性を維持することができる。
【００５２】
以上の多孔質層の除去方法は、多数枚の基板の一括処理に容易に適用することができる。すなわち、図１（ｂ）に示す工程において、多数枚の処理対象の夫々に関して、多孔質層の最深部の孔壁が全領域において一気に崩壊し得る厚さに到達した後に、図１（ｃ）に示す工程を実行すればよい。
【００５３】
この多孔質層の除去方法は、処理の対象物を完全にエッチング液に浸漬して行うことが好ましく、この場合、エッチング液と大気との界面付近において処理の対象物にパーティクルが付着することを防止することができる。
【００５４】
この多孔質層の除去方法によれば、超音波を供給することにより、エッチングを促進して多孔質層の破壊を促進する他、処理の対象物からパーティクルを効率的に除去することができる。
【００５５】
ここで、超音波源（例えば、超音波振動子）と処理の対象物との相対的な位置関係、より具体的には、超音波振動面とエッチング液の液面との間に生じる定在波と基板との位置関係を変化させながら多孔質層の除去を行うことにより、基板の面内の全域において均一な処理を行うことができる。この方法としては、例えば、基板を回転させる方法、基板を揺動させる方法、基板を収容したキャリアを揺動させる方法、超音波源を移動させる方法等がある。
【００５６】
以下に、多孔質層の除去方法の好適な応用例を説明する。
（応用例１）
この応用例は、物体の加工方法に関する。図２は、この応用例に係る加工方法を示す図である。図２(a)に示す工程では、部分的に多孔質Ｓｉ部４０２を有するＳｉ基板４０１を作成する。これは、例えば、Ｓｉ基板上にレジスト膜を形成し、これをリソグラフィー工程によりパタニングした後に、その結果物を陽極化成することにより得られる。ここで、レジスト膜の代わりに、例えば、パタニングしたＳｉ3Ｎ4膜やワックス等を採用することもできる。このワックスとしては、耐弗酸性のワックス、例えばアピエゾンワックス（商品名）が好適である。
【００５７】
次いで、図２（ｂ）に示す工程では、図２（ａ）に示すＳｉ基板の表面に非多孔質層（パターン）４０３を形成する。
【００５８】
次いで、図２（ｃ）に示す工程では、多孔質Ｓｉ部４０２を除去する。具体的には、まず、多孔質Ｓｉ部４０２が表出した図２（ｂ）に示す基板を、多孔質Ｓｉ用のエッチング液をエッチング槽に満たしたエッチング装置にセットし、超音波を供給しながらエッチングを行う。
【００５９】
多孔質Ｓｉ部４０２の孔にエッチング液が十分に染み込んだら、超音波の供給を中止し、エッチングを続行する。この処理において、多孔質Ｓｉ部４０２の孔壁が次第に薄くなる。この時、表面（図中の下方）から見た多孔質Ｓｉ部４０２の色も次第に薄くなり、十分に孔壁が薄くなると下地である非多孔質層（パターン）４０３が透けて見えるようになる。
【００６０】
この状態で、残存した多孔質Ｓｉ部を除去する。この除去の方法としては、例えば、１）再度超音波を供給しながらエッチングする方法、２）Ｓｉのエッチング速度が高いエッチング液によりエッチングする方法等がある。
【００６１】
なお、強固な構造物を残すのであれば、ウォータージェット法により多孔質Ｓｉ部を除去してもよい。
【００６２】
ここで、Ｓｉ基板４０１の全体を多孔質Ｓｉにすることにより、該基板上に形成された非多孔質層のみを残すことができる。また、上記の例の如く非多孔質層４０３をパタニングしておくことにより、例えば、図２（ｃ）に示す片持ち梁のように、種々の構造体を形成することができる。
【００６３】
（応用例２）
この応用例は、半導体基板の製造方法に関する。図３は、この応用例に係る半導体基板の製造方法に関する。まず、図３（ａ）に示す工程では、第１のＳｉ単結晶基板５０１を用意して、その片面に多孔質Ｓｉ層５０２を形成する。次いで、図３（ｂ）に示す工程では、多孔質Ｓｉ層５０２の表面に少なくとも１層の非多孔質層５０３を形成する。この非多孔質層５０３としては、例えば、単結晶Ｓｉ層、多結晶Ｓｉ層、非晶質Ｓｉ層、金属層、化合物半導体層、超伝導層等が好適である。また、この非多孔質層５０３として、MOSFET等の素子構造を含む層を形成してもよい。更に、最表面層にＳｉＯ2層５０４を形成してこれを第１の基板とすることが好ましい。このＳｉＯ2層５０４は、後続の工程で第１の基板と第２の基板５０５とを貼り合わせた際に、その貼り合わせの界面の界面準位を活性層から離すことができるという意味でも有用である。
【００６４】
次いで、図３（ｄ）に示すように、別途用意した第2の基板５０５と図３（ｃ）に示す第１の基板とを、ＳｉＯ2層５０４を挟むようにして、室温で密着させる。その後、陽極接合処理、加圧処理、あるいは必要に応じて熱処理を施すこと、あるいはこれらの処理を組合わせることにより、貼り合わせを強固なものにしても良い。
【００６５】
なお、非多孔質層５０３として、単結晶Ｓｉ層を形成した場合には、例えば該単結晶Ｓｉ層の表面に熱酸化等の方法によってＳｉＯ2層５０４を形成した後に第２の基板５０５と貼り合わせることが好ましい。
【００６６】
第２の基板５０５としては、Ｓｉ基板、Ｓｉ基板上にＳｉＯ2層を形成した基板、石英等の光透過性の基板、サファイヤ等が好適である。しかし、第２の基板５０５は、貼り合わせに供される面が十分に平坦であれば十分であり、他の種類の基板であっても良い。
【００６７】
なお、図３（ｄ）は、ＳｉＯ2層５０４を介して第１の基板と第２の基板とを貼り合わせた状態を示しているが、このＳｉＯ2層５０４は、非多孔質層５０３または第２の基板がＳｉでない場合には設けなくても良い。
【００６８】
また、貼り合わせの際には、第１の基板と第２の基板との間に絶縁性の薄板を挟んでも良い。
【００６９】
次いで、図３（ｅ）に示す工程では、多孔質Ｓｉ層５０２を境にして、第1のＳｉ基板５０１側を第2の基板側から除去する。除去の方法としては、研削、研磨或いはエッチング等により第１の基板側を廃棄する方法と、多孔質Ｓｉ層５０２を境にして第１の基板側と第2の基板側とに分離する方法とがある。
【００７０】
次いで、図３（ｆ）に示す工程では、第2の基板側の表面に残存する多孔質Ｓｉ層５０２を除去する。具体的には、まず、第2の基板側を多孔質Ｓｉのエッチング液をエッチング槽に満たしたエッチング槽にセットし、超音波を供給しながらエッチングを行う。
【００７１】
多孔質Ｓｉ部の孔にエッチング液が十分に染み込んだら、超音波の供給を中止し、エッチングを続行する。この処理において、多孔質Ｓｉ層５０２の孔壁が次第に薄くなる。この時、表面から見た多孔質Ｓｉ層５０２の色も次第に薄くなり、十分に孔壁が薄くなると下地である非多孔質層（例えば、単結晶Ｓｉ層）５０３が透けて見えるようになる。
【００７２】
この状態で、残留した多孔質Ｓｉ層５０２を除去する。この除去の方法としては、例えば、１）再度超音波を供給しながらエッチングする方法、２）Ｓｉのエッチング速度が高いエッチング液によりエッチングする方法、３）ウォータージェット法により多孔質Ｓｉ層５０２を除去する方法、４）多孔質Ｓｉ層５０２を研磨する方法、５）スクラバー洗浄する方法等がある。
【００７３】
図３（ｆ）は、上記の方法で得られる半導体基板（ＳＯＩ基板）を概略的に示す図である。第2の基板５０５上に絶縁層（例えば、ＳｉＯ2層）５０４を介して非多孔質層(例えば、単結晶Ｓｉ層）５０３が平坦かつ均一な膜厚で形成される。この方法によれば、良好な品質を有する大面積の半導体基板を製造することができる。
【００７４】
例えば、第２の基板５０５として絶縁性の基板を採用すると、上記の製造方法によって得られる半導体基板は、絶縁された電子素子の形成に極めて有用である。
【００７５】
ここで、図３（ｄ）に示す貼り合せ基板を多孔質Ｓｉ層５０２で分割した場合には、第1の基板５０１上に残留する多孔質Ｓｉ層５０２を除去して、必要に応じて、その表面を平坦化した後に、再利用することができる。
【００７６】
次に、多孔質層を除去するために好適なウェハ処理装置の具体例を列挙する。
【００７７】
（処理装置の構成例１）
図４は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す斜視図である。
【００７８】
このウェハ処理装置１００のうち処理液が接触し得る部分は、用途に応じて、石英、プラスチック等で構成することが好ましい。プラスチックとしては、例えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート（ＰＢＴ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等が好適である。このうち弗素樹脂としては、例えば、ＰＶＤＦ，ＰＦＡ，ＰＴＦＥ等が好適である。
【００７９】
このウェハ処理装置１００は、ウェハ処理槽１１０と、オーバーフロー槽１２０と、超音波槽１３０と、ウェハ１４０を回転させながら支持するウェハ回転機構（１１１〜１１９）とを有する。
【００８０】
ウェハを処理する際には、ウェハ処理槽１１０に処理液（エッチング液）を満たす。ウェハ処理槽１１０の上部の周囲には、ウェハ処理槽１１０から溢れた処理液を一旦貯留するためのオーバフロー槽１２０が設けられている。オーバフロー槽１２０に一旦貯留された処理液は、オーバフロー槽１２０の底部から循環器１２１に向けて排出パイプ２１ａを通して排出される。循環器１２１は、排出された処理液をフィルタリングしてパーティクルを除去し、供給パイプ１２１ｂを介してウェハ処理槽１１０の底部に送り出す。したがって、ウェハ処理槽１１０内のパーティクルが効率的に除去される。
【００８１】
ウェハ処理槽１１０の深さは、ウェハ１４０が完全に埋没する深さにすることが好ましく、これにより大気中や液面付近のパーティクルがウェハ１４０に吸着することを防止することができる。
【００８２】
ウェハ処理槽１１０の下部には、超音波槽３０が配置されている。超音波槽１３０の内部には、調整機構１３２により超音波源１３１が支持されている。この調整機構１３２は、超音波源１３１とウェハ処理槽１１０との相対的な位置関係を調整する機構として、超音波源１３１の上下方向の位置を調整するための機構と、水平面内の位置を調整するための機構とを有し、この機構により、ウェハ処理槽１１０、より詳しくはウェハ１４０に供給される超音波を最適化することができる。超音波源１３１は、発生する超音波の周波数や強度を調整する機能を備えることが好ましく、これにより超音波の供給をさらに最適化することができる。このように、ウェハ１４０に対する超音波の供給を最適化するための機能を備えることにより、多様な種類のウェハに個別に対向可能になる。超音波槽１３０には、超音波伝達媒体（例えば、水）が満たされており、この超音波伝達媒体によりウェハ処理槽１１０に超音波が伝達される。
【００８３】
このウェハ処理装置１００は、超音波源１３１のオン・オフを制御する制御部を有し、該制御部により、上記の多孔質層の除去処理を制御することができる。
【００８４】
ウェハ１４０は、ウェハ１４０に係合する溝１１１ａを有する４本のウェハ回転ロッド１１１によってウェハ処理槽１１０の底面に対して略垂直に保持される。このウェハ回転ロッド１１１は、ウェハ１４０を回転させながら支持する機能を有し、ウェハ回転機構の一部をなす。各ウェハ回転ロッド１１１は、対向する一対のロッド支持部材１１８により回動可能に支持されており、モータ１１９が発生する駆動トルクを伝達されて夫々同一方向に回転する。また、各ウェハ回転ロッド１１１は、超音波の伝達を阻害しない程度に小径にすることが好ましい。
【００８５】
なお、ウェハ回転ロッド１１１の本数は、少ない方が好ましいが、ウェハ１４０との摩擦力を確保することを考慮すると、ウェハ１４０の転がり方向（Ｘ軸方向）の移動を制限する２本のウェハ回転ロッド１１１と、ウェハ１４０を下方から支持するための２本のウェハ回転ロッド１１１を設けることが好ましい。ウェハの下方に２本のウェハ回転ロッド１１１を適切な間隙をもって配置することにより、オリエンテーション・フラットを有するウェハに対する駆動トルクの伝達を効率化することができる。これは、ウェハの下方に１本のウェハ回転ロッド１１１しか存在しない場合には、当該ウェハ回転ロッド１１１上にオリエンテーション・フラットが位置する場合に、当該ウェハ回転ロッド１１１によってはウェハを回転させることができないからである。
【００８６】
通常、ウェハ処理槽１１０の底面と液面との間には定在波、すなわち、超音波の強度が強い部分と弱い部分とが形成されるが、このウェハ処理装置１００は、ウェハ１４０を回転させながら処理することができるため、定在波に起因する処理の不均一性が低減される。
【００８７】
このウェハ処理装置１００は、ウェハ処理槽１１０の底部やウェハ４０の周囲の部材を可能な限り排除した構造を有するため、ウェハ１４０に対する超音波の供給を効率化すると共に均一化することができる。また、このような構造により、ウェハ１４０の付近における処理液の流動が自由になるため、ウェハに対する処理を均一化し、処理不良の発生を防止することができる。
【００８８】
（ウェハ処理装置の構成例２）
図５は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す図である。
【００８９】
このウェハ処理装置１０のうち処理液が接触し得る部分は、用途に応じて、石英、プラスチック等で構成することが好ましい。プラスチックとしては、例えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート（ＰＢＴ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等が好適である。このうち弗素樹脂としては、例えば、ＰＶＤＦ，ＰＦＡ，ＰＴＦＥ等が好適である。
【００９０】
このウェハ処理装置１０は、ウェハ処理槽１１と、ウェハホルダ２１をウェハ処理槽１１内で揺動させるためのホルダ駆動機構３１とを有する。また、ウェハ処理装置１０は、超音波槽６１を有することが好ましい。
【００９１】
ウェハを処理する際には、ウェハ処理槽１１に処理液を満たす。ウェハ処理槽１１には、４面オーバーフロー槽１２が設けられており、フィルタを内蔵した循環器７１により処理液をウェハ処理槽１１の底部よりウェハ処理槽１１内に供給する。ウェハ処理槽１１から溢れた処理液は４面オーバーフロー槽１２に貯留され、４面オーバーフロー槽１２の底部から循環器７１に向けて排出される。このウェハ処理装置１０は、ホルダ駆動機構３１によりウェハホルダ２１を揺動させながら同時に処理液を撹拌するため、処理液の液面を一定に維持するために上記の４面オーバーフロー槽１２を含む循環系が極めて有用である。
【００９２】
ウェハホルダ２１は、一般に市販されている製品をそのまま使用することができるが、石英、プラスチック等で構成したものが好ましい。プラスチックとしては、例えば、弗素樹脂、塩化ビニール、ポリエチレン、ポリプロピレン、ポリブチレンテレフタレート（ＰＢＴ）またはポリエーテルエーテルケトン（ＰＥＥＫ）等が好適である。このうち弗素樹脂としては、例えば、ＰＶＤＦ，ＰＦＡ，ＰＴＦＥ等が好適である。
【００９３】
ホルダ駆動機構３１は、ウェハホルダ２１を把持する一対の把持部３１ａを有し、この一対の把持部３１ａによりウェハホルダ２１を把持してウェハ処理槽１１内に浸漬させると共に、ウェハ処理槽１１内においてウェハホルダ２１を揺動させながらウェハ４０に対して所望の処理を施すことができる。したがって、ホルダ駆動機構３１は、一方では、前の工程が終了したウェハ４０が収容されたウェハホルダ２１をウェハ処理槽１１に搬送する機能や次の工程に搬送する機能を有し、他方では、ウェハ処理装置１０の一部としての機能を有する。
【００９４】
なお、この実施の形態は、把持部３１ａによりウェハホルダ２１を保持することによりウェハ４０を間接的に保持するものであるが、例えば、把持部３１を吸着パッド等に置換えることにより、ウェハ４０を直接的に保持可能な構成にすることもできる。また、ウェハ４０の保持する方向は、ウェハ処理槽１１の底面に垂直な方向に限られず、例えば、該底面に平行する方向等であっても良い。
【００９５】
超音波槽６１内には、超音波源５１が配され、超音波伝達媒体（例えば、水）で満たされている。この超音波源５１は、上下及び／または左右に超音波源５１の位置を調整するための調整機構６２上に固定されている。この調整機構６２により超音波源５１とウェハ処理槽１１との位置関係を調整することにより、ウェハ処理槽１１、より詳しくはウェハ４０に供給される超音波を最適化することができる。超音波源５１は、発生する超音波の周波数や強度を調整する機能を備えることが好ましく、これにより超音波の供給をさらに最適化できる。このように、ウェハ４０に対する超音波の供給を最適化するための機能を備えることにより、多様な種類のウェハに個別に対応可能になる。
【００９６】
このウェハ処理装置１０は、超音波源５１のオン・オフを制御する制御部を有し、該制御部により、上記の多孔質層の除去処理を制御することができる。
【００９７】
（ウェハ処理装置の構成例３）
図６は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す図である。図７Ａ〜図７Ｅは、図６に示すウェハ処理装置の動作を示す図である。図８は、図６に示すウェハ処理装置における揺動支援部材の斜視図である。
【００９８】
ウェハ処理槽１１の底部には、ホルダ駆動機構３１によりウェハ４０を揺動する際に、ウェハ４０の揺動の効率を高めるための揺動支援部材１３を備えることが好ましい。この揺動支援部材１３は、ウェハホルダ２１が移動する際に、ウェハホルダ２１に保持されたウェハ４０の外周部に接触し、摩擦力によりウェハ４０を回転させると共にウェハホルダ２１内で上下に移動させる。したがって、この揺動支援部材１３は、処理後のウェハの面内均一性を向上させる上で有用である。
【００９９】
さらに、この揺動支援部材１３を上下（ｙ軸方向）及び／又は左右（ｘ軸方向）に移動せしめる駆動機構を備えることも有効である。この場合、揺動支援部材１３自体が移動することによりウェハ４０を回転させると共にウェハホルダ２１内で上下に移動させることができる。したがって、ホルダ駆動機構３１によりウェハホルダ２１を移動させる範囲を小さくすること、換言すると、ウェハ処理槽１１を小型化することができる。
【０１００】
超音波槽６１内には、超音波源５１が配され、超音波伝達媒体（例えば、水）で満たされている。この超音波源５１は、上下及び／または左右に超音波源５１の位置を調整するための調整機構６２上に固定されている。この調整機構６２により超音波源５１とウェハ処理槽１１との位置関係を調整することにより、ウェハ処理槽１１、より詳しくはウェハ４０に供給される超音波を最適化することができる。超音波源５１は、発生する超音波の周波数や強度を調整する機能を備えることが好ましく、これにより超音波の供給をさらに最適化できる。このように、ウェハ４０に対する超音波の供給を最適化するための機能を備えることにより、多様な種類のウェハに個別に対応可能になる。
【０１０１】
このウェハ処理装置１０は、超音波源５１のオン・オフを制御する制御部を有し、該制御部により、上記の多孔質層の除去処理を制御することができる。
【０１０２】
図７Ａ〜図７Ｅは、ウェハの揺動方式を説明するための図である。これらの図において、矢印はウェハホルダ２１の移動方向を示す。図７Ａは、ウェハの揺動動作を開始する直前の状態を示している。ウェハの揺動動作の開始が指示されると、コンピュータ制御の下、先ず、図７Ｂに示すように、ホルダ駆動機構３１は把持部３１ａを下方向に押し下げる。この押し下げの中途でウェハ４０の外周部は揺動支援部材１３に接する。したがって、ウェハ４０は揺動支援部材１３によって下部を支えられる。
【０１０３】
揺動支援部材１３は、ウェハ４０に接触する際に僅かではあるがパーティクルを発生させる可能性がある。そこで、図８に示すように先端部分をＲ加工することにより、滑らかにウェハ４０と接するようにすることが好ましい。
【０１０４】
揺動支援部材１３は、ウェハ４０の揺動を支援できれば十分であるから、超音波の伝達を阻害しないような形状、例えば、薄板状にすることができる。これにより、ウェハ４０に供給される超音波を均一化し、もってウェハ４０に施す処理を均一化することができる。
【０１０５】
また、このウェハ処理装置１０は、ウェハ４０と揺動支援部材１３との相対的な位置関係、換言すると、ウェハ４０とウェハ処理槽１１との相対的な位置関係を変化させながらウェハ４０に対して処理を施すため、揺動支援部材１３によって生じ得る僅かな超音波の不均一性も問題とならない。
ウェハホルダ２１の押し下げ量は、ある程度大きい方が、ウェハ４０と揺動支援部材１３との接触圧力を大きくすることができるため、揺動支援部材１３とウェハ４０との滑りをなくして動作不良を防止することができる。これは、押し下げ量が小さすぎると、ウェハ４０に対する重力が揺動支援部材１３の先端部に作用する割合よりもウェハホルダ２１に作用する割合が大きくなるためである。この実施の形態に係る形状の揺動支援部材１３を用いた場合、押し下げ量は、ウェハ４０が揺動支援部材１３に接触してから３０ｍｍ程度とすることが好ましい。
【０１０６】
ウェハホルダ２１の押し下げ動作が終了すると、ホルダ駆動機構３１は、コンピュータ制御の下、図７Ｃに示すように、把持部３１ａを右方向（ｘ軸の正方向）に移動させる。これにより、ウェハ４０は、時計回りに回転しながら、ウェハ処理槽１１内において、右方向（ｘ軸の正方向）に略水平に移動する。把持部３１ａの移動量は、ウェハホルダ２１の下部の開口部に衝突しない範囲に設定する必要がある。
【０１０７】
ウェハホルダ２１の右方向（ｘ軸の正方向）への動作が終了すると、ホルダ駆動機構３１は、コンピュータ制御の下、図７Ｄに示すように、把持部３１ａを上方向に移動させる。把持部３１ａの移動量は、ウェハ４０が処理液の液面１４の近傍に至らない範囲にすることが好ましい。これは、ウェハ４０が液面１４の近傍に至ると、ウェハ４０の表面にパーティクルが付着する虞があるからである。
ウェハのホルダ２１の上方向への動作が終了すると、ホルダ駆動機構３１は、コンピュータ制御の下、図７Ｅに示すように、把持部３１ａを左方向（ｘ軸の負方向）へ移動させ、初期状態（図７Ａ）に戻す。
【０１０８】
以上の動作（図７Ａ→図７Ｂ→図７Ｃ→図７Ｄ→図７Ｅ）を繰り返すことにより、ウェハ４０を適切に揺動させることができ、ウェハ４０に施す処理を均一化することができる。
【０１０９】
このウェハ処理装置１０に拠れば、超音波槽６１を調整することによって超音波の供給が最適化された領域においてウェハ４０を揺動させるため、ウェハ４０に作用する超音波を最適化することができる。
【０１１０】
ところで、超音波の定常波は定間隔で腹と節とを有することが知られている。したがって、超音波をウェハ処理槽１１内において均一化することは困難である。
【０１１１】
しかし、このウェハ処理装置１０は、ホルダ駆動機構３１によりウェハ４０を揺動させるため、超音波の強度の不均一な分布に拘わらず、ウェハ４０に対する処理を均一化することができる。なお、ウェハ４０を移動させる方向は、例えば、水平方向のみ、垂直方向のみ、斜め方向のみ等の単純なものであっても、ウェハ４０に対する処理の均一化に寄与させることができる。また、ウェハ４０をその軸方向（Ｚ軸方向）にも揺動させることにより、水平面内における超音波の強度部分によるウェハ間の処理の不均一性等をも是正することができる。
【０１１２】
このウェハ処理装置１０は、さらに、揺動支援部材１３を備えているため、ウェハ４０の揺動量を効率的に高めることができる。なお、揺動支援部材１３の固定位置はウェハ処理槽１１の底部に限定されず、ウェハホルダ２１の全ウェハ４０に接触し得る構造であれば、例えば、ウェハ処理槽１１の側壁に固定しても良いし、例えば、ホルダ駆動機構３１に固定しても良い（この場合は、把持部３１ａとの相対的な位置関係を変化させる機構を設ける）。
【０１１３】
さらに、このウェハ処理装置１０に拠れば、ウェハ処理槽１１内に駆動機構が存在しないため、駆動機構に起因するパーティクルが発生しない。
【０１１４】
（ウェハ処理装置の構成例４）
図９は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す図である。
【０１１５】
このウェハ処理装置３００は、ウェハ移動機構８０によって、ウェハ処理槽１１の底面に対して略平行（すなわち、超音波の振動面に対して略平行）にウェハ４０を保持して、ウェハ処理槽１１内の処理液（エッチング液）に完全に浸漬した状態で揺動させることにより、ウェハ４０に施す処理を均一化すると共にパーティクルによる汚染を防止するものである。
【０１１６】
ウェハ移動機構８０は、アーム８１によってウェハ４０を把持し、ウェハ処理槽１１内においてウェハ４０を揺動させる。この揺動は、超音波の振動面を横切るような方向（すなわち、上下方向）の他、該振動面に平行な方向（すなわち、水平方向）が好ましい。
【０１１７】
このウェハ処理装置３００においても、ウェハ４０を処理液に完全に浸漬した状態で処理することが好ましく、この場合、処理液と気体との界面付近においてウェハ４０にパーティクルが付着することを防止することができる。
【０１１８】
このウェハ処理装置３００に拠れば、ウェハ４０をウェハ処理槽１１内で揺動させることにより、ウェハ４０に施す処理を均一化することができる。
【０１１９】
（ウェハ処理装置の構成例５）
図１０は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す図である。上記の構成例２乃至構成例４に係るウェハ処理装置は、ウェハを揺動させながら処理するものであるが、この構成例に係るウェハ処理装置５００は、ウェハを揺動させる代わりに処理液（エッチング液）の流れを速くしたものである。
【０１２０】
このウェハ処理装置５００は、ウェハ処理槽１１の下部にウェハホルダ２１の支持部７３を設け、該支持部７３の下部の吹き出し口７２により、循環器７１から供給される処理液を高速に吹き出す。支持部７３には、複数の開口部が設けられており、吹き出し口７２から吹き出された処理液は、この開口部を通して上方に移動する。
【０１２１】
このように処理液の循環を高速にすることにより、ウェハ４０に対する処理を均一化することができる。
【０１２２】
なお、上記のような循環機構（７１〜７３）を例えば図５に示すウェハ処理装置１０に組み込むことも有効である。
【０１２３】
（ウェハ処理装置の構成例６）
上記の各ウェハ処理装置は、超音波源を制御することにより、ウェハ処理槽に超音波を供給するか否かを切替えるものであるが、例えば、超音波源とウェハとの間に、必要に応じて超音波の伝達を遮断するための機構を設けてもよい。
【０１２４】
ここでは一例として図５又は図６に示すウェハ処理装置の変形例を挙げる。図１１は、図５又は図６に示すウェハ処理装置の変形例を示す図である。なお、図１１において、オーバーフロー槽や循環器等は省略されている。
【０１２５】
この変形例に係るウェハ処理装置は、超音波源５１とウェハ処理槽１１の底面との間に、必要に応じて超音波の伝達を遮断するシャッタ９１，９２を有する。このシャッタ９１，９２は、ウェハ処理槽１１に超音波を伝達させる場合には、図１１（ａ）に示すように、不図示の駆動部により開放され、ウェハ処理槽１１に対する超音波の伝達を遮断する場合には、図１１（ｂ）に示すように、不図示の駆動部により閉じられる。このシャッタ９１，９２の材質としては、超音波を伝達しにくい材質、例えば、ＰＦＡやＰＴＦＥが好適である。
【０１２６】
（ウェハ処理装置の構成例７）
図１２は、多孔質層を除去するために好適なウェハ処理装置の概略構成を示す図である。図１２（ａ）は正面図、図１２（ｂ）は側面図、図１２（ｃ）は平面図である。
【０１２７】
このウェハ処理装置７００は、噴射ノズル７００よりストライプ状の流体（例えば、水）７０１を噴射し、この噴射された流体によりウェハ４０の多孔質層４０ａを除去する。
【０１２８】
図１２に示す例では、噴射ノズル７００よりウェハ４０に対して垂直に流体７０１を噴射しながらｚ軸方向に該噴射ノズル７００を走査することにより、多孔質層４０ａを全面にわたって除去することができる。
【０１２９】
以下、上記の多孔質層の除去方法を適用した実施例を挙げる。
【０１３０】
（実施例１）
まず、単結晶Ｓｉ基板の表面に、耐HF性の素材からなる膜を形成し、これをパタニングして開口部を有するマスクパターンを形成した。そして、該開口部により露出した部分の単結晶Ｓｉ基板に対してＨＦ溶液中で陽極化成処理を施して多孔質層を形成した。この処理により単結晶Ｓｉ基板に５０μｍ厚の多孔質層を形成した。次いで、マスクパターンを除去した。なお、単結晶Ｓｉ基板の表面にマスクパターンを形成する代わりに、多孔質層を形成すべき領域のみにＨＦ溶液が接触し得るホルダに単結晶Ｓｉ基板をセットして陽極化成処理を実行してもよい。
次いで、結果物としての基板を図４に示す処理装置１００にセットした。ここで、図４に示す処理装置１００のウェハ処理槽１１０には、予め弗酸、過酸化水素水及び純水の混合液（エッチング液）を満たしておいた。この処理装置１００において、約２時間、基板を回転させると共に1MHz付近の超音波を印加し、多孔質Ｓｉ層中にエッチング液を染み込まさせた。
【０１３１】
次いで、超音波源１３１の動作を停止させて、約１時間、基板をウェハ処理槽１１０中に放置した。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１３２】
次いで、図１２に示す装置により多孔質Ｓｉ層を完全に除去した。その結果、基板表面に深さ50μmの凹部を有する構造体を形成することができた。
【０１３３】
なお、図５、図６、図９に示す装置によっても、同様の構造体を形成することができることを確認した。
【０１３４】
（実施例２）
まず、単結晶Ｓｉ基板の表面に、耐HF性の素材からなる膜を形成し、これをパタニングして開口部を有するマスクパターンを形成した。そして、該開口部により露出した部分の単結晶Ｓｉ基板に対してＨＦ溶液中で陽極化成処理を施して、裏面側まで至る多孔質層を形成した。この処理によりをパターニングして開口部を設け、その開口部のみ陽極化成により多孔質層を形成し、その後、マスクパターンを除去した。なお、単結晶Ｓｉ基板の表面にマスクパターンを形成する代わりに、多孔質層を形成すべき領域のみにＨＦ溶液が接触し得るホルダに単結晶Ｓｉ基板をセットして陽極化成処理を実行してもよい。
次いで、結果物としての基板の表面に厚さ１μｍの単結晶Ｓｉ層をエピタキシャル成長法により形成した。
【０１３５】
次いで、結果物としての基板を図４に示す処理装置１００にセットした。ここで、図４に示すウェハ処理装置１００のウェハ処理槽１１０には、予め弗酸、過酸化水素水及び純水の混合液（エッチング液）を満たしておいた。この処理装置１００において、約６時間、基板を回転させると共に0.25MHz付近の超音波を印加し、多孔質Ｓｉ層中にエッチング液を染み込ませた。
【０１３６】
次いで、超音波源１３１の動作を停止させて、約2時間、基板をウェハ処理槽１１０中に放置した。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１３７】
次いで、約５分間、再度超音波源１３１を動作させることにより、多孔質Ｓｉ層を完全に除去した。その結果、多孔質Ｓｉ層の上部に形成されていたエピタキシャル層（単結晶Ｓｉ層）を含む単結晶Ｓｉのメンブレンを形成することが形成できた。ここで、エピタキシャル層は、全面において略均一の厚さを有していた。
【０１３８】
事前にエピタキシャル層（単結晶Ｓｉ層）の一部を除去しておくことにより、例えば図２（ｃ）に示すように、単結晶Ｓｉを材料とする片持ち梁状の構造体を形成することもできる。
【０１３９】
なお、図５、図６、図９に示す装置によっても、同様の結果を得ることができることを確認した。
【０１４０】
（実施例３）
まず、第1の単結晶Si基板を準備し、その表面層をHF溶液中において陽極化成することにより多孔質Ｓｉ層を形成した。その陽極化成条件は以下の通りである。
【０１４１】
電流密度 ：7（ｍＡ／ｃｍ2）
陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1
時間 ：11（ｍｉｎ）
多孔質Ｓｉの厚み：12（μｍ）
次いで、この基板を酸素雰囲気中において400℃で1時間酸化させた。この酸化により多孔質Ｓｉ層の孔の内壁は熱酸化膜で覆われた。更に、多孔質Ｓｉ層上にCVD(Chemical Vapor Deposition)法により厚さ0.30μｍの単結晶Ｓｉ層をエピタキシャル成長させた。その成長条件は以下の通りである。
【０１４２】
ソ−スガス：SiＨ2Cl2/H2
ガス流量 ：0.5/180（ｌ/min）
ガス圧力 ：80（Torr）
温度 ：950（℃）
成長速度 ：0.3（μｍ/ｍｉｎ）
次いで、このエピタキシャルSi層の表面に熱酸化法により厚さ200nmのSiO2層を形成した。
【０１４３】
次いで、この第１の基板のSiO2層の表面と別途用意したSi基板（第2の基板）の表面とを貼り合わせた。
【０１４４】
次いで、第1の基板側を研削、研磨、エッチング等の方法により除去して、第2の基板上の全域に多孔質Si層を表出させた。
【０１４５】
次いで、この第2の基板を図４に示すウェハ処理装置１００にセットした。ここで、図４に示すウェハ処理装置のウェハ処理槽１１０には、予め弗酸、過酸化水素水及び純水の混合液（エッチング液）を満たしておいた。 この処理装置１００において、約１．５時間、第2の基板を回転させると共に0.25MHz付近の超音波を印加し、多孔質Ｓｉ層中にエッチング液を染み込ませた。
【０１４６】
次いで、超音波源１３１の動作を停止させて、約１時間、基板をウェハ処理槽１１０中に放置した。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１４７】
次いで、約５分間、再度超音波源１３１を動作させることにより、多孔質Ｓｉ層を完全に除去した。この際、例えば図１０に示すように、エッチング液を適度に循環させた方が、処理後の基板の面内の均一性が良くなる。
【０１４８】
ここで、多孔質Ｓｉ層のエッチング液に超音波を印加し、基板を回転させると共にエッチング液を循環させながら、該基板の多孔質層にエッチング液を染み込ませ、その後、超音波の印加を中断して相応の時間だけ放置することにより、全基板に関して、面内の全域にわたり多孔質Ｓｉ層の孔壁の厚さを十分に薄くすることができる。このため、再度超音波を印加することにより、全基板の全域にわたって均一に、残留している多孔質Ｓｉを一括して除去することができる。
【０１４９】
なお、図５、図６、図９に示す装置によっても、同様の結果を得ることができることを確認した。
【０１５０】
ここで、超音波の印加を中断した後において、再度超音波を印加する方法の代わりに以下に列挙する各方法を採用した場合においても、残留した多孔質Ｓｉ層を高品位に除去することができる。
（例１）弗酸、硝酸及び純水の混合液に５秒程度浸して多孔質Ｓｉ層を除去する方法。
（例２）多孔質Ｓｉ層を研磨により除去する方法。
（例３）多孔質Ｓｉ層をスクラバー洗浄により除去する方法。
（例４）例えば1000kg/cm2の圧力でウォータージェットを噴射しながら基板上を走査することにより多孔質Ｓｉ層を除去する方法。
【０１５１】
上記の多孔質Ｓｉ層の除去の工程において、単結晶Ｓｉはエッチストップとして機能し、多孔質Ｓｉ層が選択的にエッチングされて完全に除去された。
【０１５２】
上記のエッチング液に対する非多孔質のＳｉ単結晶のエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は１０5以上であり、非多孔質層のエッチング量（数十オングストローム程度）は、実用上許容可能な量である。
【０１５３】
以上の工程により、Ｓｉ酸化膜上に0.2μｍの厚みを持った単結晶Ｓｉ層を有するＳＯＩ基板を形成することができた。形成された単結晶Si層の膜厚を面内の全面にわたって100点について測定したところ、膜厚は201nm±4nmであった。
【０１５４】
さらに、上記の結果物に対して水素中において1100℃で熱処理を1時間施した後に、表面粗さを原子間力顕微鏡で評価したところ、5μｍ角の領域での平均2乗粗さはおよそ0.2nmであった。これは通常市販されているSiウエハと同等である。
【０１５５】
透過電子顕微鏡による断面観察の結果、単結晶Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１５６】
なお、酸化膜（ＳｉＯ2）をエピタキシャル層の表面でなく、第2の基板の表面に形成した場合或いは双方に形成した場合においても同様の結果が得られた。
【０１５７】
また、第2の基板として石英等の光透過性の基板を用いた場合においても良好な結果を得ることができた。ただし、この場合、石英と単結晶Ｓｉ層との熱膨張係数の差により単結晶Ｓｉ層にスリップが入るおそれがあるため、水素中において熱処理する温度を1100℃から1000℃以下にした。
【０１５８】
（実施例４）
第1の単結晶Si基板に対してＨＦ溶液中において２段階の陽極化成を施し、2層の多孔質層を形成した。この陽極化成条件は以下の通りであった。
【０１５９】
＜第１段階の陽極化成＞
電流密度 ：7（ｍＡ／ｃｍ2）
陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1
時間 ：5（ｍｉｎ）
多孔質Ｓｉの厚み：5.5（μｍ）
＜第2段階の陽極化成＞
電流密度 ：30（ｍＡ／ｃｍ2）
陽極化成溶液 ：HF:H2O:C2H5OH=1:1:1
時間 ：110（ｓｅｃ）
多孔質Ｓｉの厚み：3（μｍ）
次いで、この基板を酸素雰囲気中において400℃で1時間酸化させた。この酸化により多孔質Si層の孔の内壁は熱酸化膜で覆われた。更に、この多孔質Si層上にCVD(Chemical Vapor Deposition)法により厚さ0.15μｍの単結晶Si層をエピタキシャル成長法により形成した。この成長条件は以下の通りである。
【０１６０】
ソ−スガス：SiＨ2Cl2/H2
ガス流量 ：0.5/180（ｌ/min）
ガス圧力 ：80（Torr）
温度 ：950（℃）
成長速度 ：0.3（μｍ/min）
次いで、このエピタキシャルSi層の表面に熱酸化法により厚さ100nmのSiO2層を形成した。
【０１６１】
次いで、この第１の基板のSiO2層の表面と別途に用意したSi基板（第2の基板）の表面とを貼り合わせた。
【０１６２】
次いで、３０ｍＡ／ｃｍ2の電流密度（第2段階の陽極化成）で形成した多孔質Si層で、貼り合せた基板を2分割し、第2の基板側の全面に多孔質Si層を表出させた。分割方法としては、機械的に引っ張る方法、ねじる方法、加圧する方法、楔を入れる方法、端面から酸化して剥がす方法、熱応力を利用する方法、超音波を加える方法、ウォータージェットを貼り合わせた基板に挟入する方法等が好適である。
【０１６３】
次いで、この第2の基板を図４に示すウェハ処理装置１００にセットした。ここで、図４に示すウェハ処理装置のウェハ処理槽１１０には、予め弗酸、過酸化水素水及び純水の混合液（エッチング液）を満たしておいた。 この処理装置１００において、約１．５時間、第2の基板を回転させると共に0.25MHz付近の超音波を印加し、多孔質Ｓｉ層中にエッチング液を染み込ませた。
【０１６４】
次いで、超音波源１３１の動作を停止させて、約１時間、基板をウェハ処理槽１１０中に放置した。これにより、多孔質Ｓｉ層の孔壁が薄くなった。
【０１６５】
次いで、約５分間、再度超音波源１３１を動作させることにより、多孔質Ｓｉ層を完全に除去した。この際、例えば図１０に示すように、エッチング液を適度に循環させた方が、処理後の基板の面内の均一性が良くなる。
【０１６６】
ここで、多孔質Ｓｉ層のエッチング液に超音波を印加し、基板を回転させると共にエッチング液を循環させながら、該基板の多孔質層にエッチング液を染み込ませ、その後、超音波の印加を中断して相応の時間だけ放置することにより、全基板に関して、面内の全域にわたり多孔質Ｓｉ層の孔壁の厚さを十分に薄くすることができる。このため、再度超音波を印加することにより、全基板の全域にわたって均一に、残留している多孔質Ｓｉを一括して除去することができる。
【０１６７】
なお、図５、図６、図９に示す装置によっても、同様の結果を得ることができることを確認した。
【０１６８】
ここで、超音波の印加を中断した後において、再度超音波を印加する方法の代わりに以下に列挙する各方法を採用した場合においても、残留した多孔質Ｓｉ層を高品位に除去することができる。
（例１）弗酸、硝酸及び純水の混合液に５秒程度浸して多孔質Ｓｉ層を除去する方法。
（例２）多孔質Ｓｉ層を研磨により除去する方法。
（例３）多孔質Ｓｉ層をスクラバー洗浄により除去する方法。
（例４）例えば1000kg/cm2の圧力でウォータージェットを噴射しながら基板上を走査することにより多孔質Ｓｉ層を除去する方法。
【０１６９】
上記の多孔質Ｓｉ層の除去の工程において、単結晶Ｓｉはエッチストップとして機能し、多孔質Ｓｉ層が選択的にエッチングされて完全に除去された。
【０１７０】
上記のエッチング液に対する非多孔質のＳｉ単結晶のエッチング速度は極めて低く、多孔質層のエッチング速度との選択比は１０5以上であり、非多孔質層のエッチング量（数十オングストローム程度）は、実用上許容可能な量である。
【０１７１】
以上の工程により、Ｓｉ酸化膜上に0.1μｍの厚みを持った単結晶Ｓｉ層を有するＳＯＩ基板を形成することができた。形成された単結晶Si層の膜厚を面内の全面にわたって100点について測定したところ、膜厚は101nm±3nmであった。
【０１７２】
さらに、上記の結果物に対して水素中において1100℃で熱処理を1時間施した後に、表面粗さを原子間力顕微鏡で評価したところ、5μｍ角の領域での平均2乗粗さはおよそ0.2nmであった。これは通常市販されているSiウエハと同等である。
【０１７３】
透過電子顕微鏡による断面観察の結果、Si層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１７４】
酸化膜は、エピタキシャル層表面でなく、第2の基板表面に形成しても、あるいは、その両者に形成しても同様の結果が得られた。
【０１７５】
また、第2の基板として石英等の光透過性ウエハを用いても、本実施例は、同様に実施できた。ただし、石英とSi層との熱膨張係数の差により単結晶Si層にスリップがはいるため、水素中1100℃での熱処理は、温度を1000℃以下に下げておこなった。
【０１７６】
透過電子顕微鏡による断面観察の結果、単結晶Ｓｉ層には新たな結晶欠陥は導入されておらず、良好な結晶性が維持されていることが確認された。
【０１７７】
なお、酸化膜（ＳｉＯ2）をエピタキシャル層の表面でなく、第2の基板の表面に形成した場合或いは双方に形成した場合においても同様の結果が得られた。
【０１７８】
また、第2の基板として石英等の光透過性の基板を用いた場合においても良好な結果を得ることができた。ただし、この場合、石英と単結晶Ｓｉ層との熱膨張係数の差により単結晶Ｓｉ層にスリップが入るおそれがあるため、水素中において熱処理する温度を1100℃から1000℃以下にした。
【０１７９】
一方、第１の基板側に残った多孔質Si層を選択的にエッチングし、その後、水素アニール又は表面研磨等の表面処理を施すことにより、第1の基板又は第2の基板として再利用することができた。
【０１８０】
なお、陽極化成により形成する多孔質層を1層構造とした場合においても略同様の結果が得られた。
【０１８１】
上記の実施例において、多孔質Ｓｉ層上に単結晶Ｓｉ層を形成するエピタキシャル成長法としては、CVD法の他、MBE法、スパッタ法、液相成長法等が好適である。また、多孔質Si層上には、GaAs、InP等の単結晶化合物半導体をエピタキシャル成長させることもできる。この場合、GaAs on Si、GaAs on Glass(Quartz)等の高周波デバイス、OEICに適した基板を作製することができる。。
【０１８２】
また、多孔質Si層を選択的にエッチングするためのエッチング液は、４９％の弗酸と３０％の過酸化水素水と水との混合液が好適であるが、以下に列挙するエッチング液も好適である。多孔質Ｓｉは、膨大な表面積を有するため、選択的なエッチングが容易だからである。
(a)弗酸
(b)弗酸にアルコールおよび過酸化水素水の少なくとも一方を添加した混合液
(c)バッファード弗酸
(d)バッファード弗酸にアルコールおよび過酸化水素水の少なくとも一方を添加した混合液
(e)弗酸・硝酸・酢酸の混合液
また、上記の実施例では、超音波の印加を中断する方法として、超音波源の動作を停止させる方法を挙げているが、例えば、図１１に示すように、シャッターを用いる方法も有効である。
【０１８３】
以上、特定の実施の形態及び実施例を挙げて特徴的な技術的思想を説明したが、本発明は、これらの実施の形態及び実施例に記載された事項によって限定されるものではなく、特許請求の範囲に記載された技術的思想の範囲内において様々な変形をなし得る。
【０１８４】
【発明の効果】
本発明によれば、例えば、多孔質領域の下地の平坦性を維持することができる。
【０１８５】
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る多孔質層の除去方法の原理を説明するための図である。
【図２】多孔質層の除去方法の第１の応用例に係る加工方法を示す図である。
【図３】本発明の好適な実施の形態に係る半導体基体の製造方法を示す図である。
【図４】構成例１に係るウェハ処理装置を示す斜視図である。
【図５】構成例２に係るウェハ処理装置を示す図である。
【図６】構成例３に係るウェハ処理装置を示す図である。
【図７Ａ】図６に示すウェハ処理装置の動作を示す図である。
【図７Ｂ】図６に示すウェハ処理装置の動作を示す図である。
【図７Ｃ】図６に示すウェハ処理装置の動作を示す図である。
【図７Ｄ】図６に示すウェハ処理装置の動作を示す図である。
【図７Ｅ】図６に示すウェハ処理装置の動作を示す図である。
【図８】図６に示すウェハ処理装置における揺動支援部材の斜視図である。
【図９】構成例４に係るウェハ処理装置を示す図である。
【図１０】構成例５に係るウェハ処理装置を示す図である。
【図１１】図５又は図６に示すウェハ処理装置の変形例を示す図である。
【図１２】構成例７に係るウェハ処理装置を示す図である。
【符号の説明】
２０１ 基板
２０２ 多孔質層
２０３ エッチング液
４０１ 基板
４０２ 多孔質Ｓｉ部
４０３ 非多孔質層
５０１ 単結晶Ｓｉ基板
５０２ 多孔質Ｓｉ層
５０３ 非多孔質層
５０４ ＳｉＯ2層
５０５ 第２の基板
１１０ ウェハ処理槽
１１１ ウェハ回転ロッド
１１１ａ 溝
１１２ 駆動力伝達ギア
１１４ 中間ギア
１１４ａ 駆動力伝達ギア
１１５ クランク
１１６ 連結ロッド
１１７ クランク
１１８，１１８’ ロッド支持部材
１１９ モータ
１２０ オーバーフロー槽
１２１ 循環器
１２１ａ 排出パイプ
１２１ｂ 供給パイプ
１２１ｃ 供給口
１３０ 超音波槽
１３１ 超音波源
１３２ 調整機構
１４０ ウェハ
１１ ウェハ処理槽
１２ ４面オーバーフロー槽
１３，１３’ 揺動支援部材
１３ａ，１３ｂ 溝
１４ 液面
２１ ウェハホルダ
３１，３１’ ホルダ駆動機構
３１ａ，３１ａ’ 把持部
３１ｂ 開閉用ロッド
３１ｃ 水平駆動軸
３１ｄ 垂直駆動軸
４０ ウェハ
４０ａ 多孔質層
５１ 超音波源
６１ 超音波槽
６２ 調整機構
７１ 循環器
７２ 循環吹き出し口
８０ ウェハ移動機構
８１ アーム
９１、９２ 超音波遮断シャッター
１０ ウェハ処理装置
７００ 噴射ノズル
７０１ 流体

Claims (14)

  1. 多孔質領域を有する基体から該多孔質領域を除去する多孔質領域の除去方法であって、
    エッチング液に超音波を誘導しながら該エッチング液により多孔質領域を処理する第１工程と、
    エッチング液に超音波を誘導することなく、又はエッチング液に前記第１工程において誘導する超音波よりも弱い超音波を誘導しながら該エッチング液により多孔質領域を処理する第２工程と、
    基体に残存する多孔質領域を除去する第３工程と、
    を含むことを特徴とする多孔質領域の除去方法。
  2. エッチング液に超音波を誘導しながら基体を処理する際に、超音波源と該基体との相対的な位置関係を変化させることを特徴とする請求項１に記載の多孔質領域の除去方法。
  3. エッチング液に超音波を誘導しながら基体を処理する際に、該基体をエッチング液中で揺動させることを特徴とする請求項２に記載の多孔質領域の除去方法。
  4. エッチング液に超音波を誘導しながら基体を処理する際に、該基体を回転させることを特徴とする請求項２に記載の多孔質領域の除去方法。
  5. エッチング液に超音波を誘導しながら基体を処理する際に、該基体及び前記超音波源の少なくとも一方の位置を超音波の振動面に対して実質的に平行又は垂直な方向に変化させることを特徴とする請求項２に記載の多孔質領域の除去方法。
  6. エッチング液により基体を処理する際に、該基体を揺動又は回転させることを特徴とする請求項１に記載の多孔質領域の除去方法。
  7. エッチング液により基体を処理する際に、該エッチング液を循環させて該基体付近において該エッチング液の流れを形成することを特徴とする請求項１に記載の多孔質領域の除去方法。
  8. 前記第１及び第２工程を同一のエッチング槽内に基体を浸して実行し、前記第１工程では、超音波源を動作させ、第２工程では、該超音波源の動作を停止させることを特徴とする請求項１乃至請求項７のいずれか１項に記載の多孔質領域の除去方法。
  9. 前記第１及び第２工程を同一のエッチング槽内に基体を浸して実行し、前記第１及び第２工程において連続的に超音波源を動作させ、かつ、前記第２工程では、超音波源と該基体との間に超音波の遮蔽板を挟むことを特徴とする請求項１乃至請求項７のいずれか１項に記載の多孔質領域の除去方法。
  10. 処理対象の基体は、単結晶Ｓｉからなることを特徴とする請求項１乃至請求項９のいずれか１項に記載の多孔質領域の除去方法。
  11. 前記多孔質領域は、多孔質Ｓｉからなることを特徴とする請求項１乃至請求項９のいずれか１項に記載の多孔質領域の除去方法。
  12. 前記多孔質領域は、単結晶Ｓｉからなる基体を陽極化成してなることを特徴とする請求項１１に記載の多孔質領域の除去方法。
  13. エッチング液として、
    （ａ）弗酸
    （ｂ）弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、
    （ｃ）バッファード弗酸、
    （ｄ）バッファード弗酸にアルコール及び過酸化水素水の少なくとも一方を添加した混合液、
    のいずれかを使用することを特徴とする請求項１乃至請求項１２のいずれか１項に記載の多孔質領域の除去方法。
  14. 半導体基体の製造方法であって、
    第１の基体に多孔質層及び少なくとも１層の非多孔質層を形成する工程と、
    第１の基体の非多孔質層側に第２の基体を貼り合せる工程と、
    貼り合せた基体より第１の基体を除去して第２の基体上に多孔質層を表出させる工程と、
    請求項１乃至請求項１３のいずれか１項に記載の多孔質領域の除去方法を適用して、第２の基体上の多孔質層を除去する工程と、
    を含むことを特徴とする半導体基体の製造方法。
JP00339798A 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法 Expired - Fee Related JP3847935B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法
US09/211,559 US6127281A (en) 1998-01-09 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
SG1998005829A SG75147A1 (en) 1998-01-09 1998-12-15 Porous region removing method and semiconductor substrate manufacturing method
TW087120966A TW440950B (en) 1998-01-09 1998-12-16 Porous region removing method and semiconductor substrate manufacturing method
AT98310437T ATE293284T1 (de) 1998-01-09 1998-12-18 Verfahren zur entfernung einer porösen halbleiterzone und verfahren zur herstellung eines halbleitenden substrats
DE69829738T DE69829738T2 (de) 1998-01-09 1998-12-18 Verfahren zur Entfernung einer porösen Halbleiterzone und Verfahren zur Herstellung eines halbleitenden Substrats
EP98310437A EP0938132B1 (en) 1998-01-09 1998-12-18 Porous region removing method and semiconductor substrate manufacturing method
AU98188/98A AU745396B2 (en) 1998-01-09 1998-12-24 Porous region removing method and semiconductor substrate manufacturing method
KR1019980058992A KR100354918B1 (ko) 1998-01-09 1998-12-26 다공질영역의제거방법및반도체기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00339798A JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Publications (2)

Publication Number Publication Date
JPH11204494A JPH11204494A (ja) 1999-07-30
JP3847935B2 true JP3847935B2 (ja) 2006-11-22

Family

ID=11556241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00339798A Expired - Fee Related JP3847935B2 (ja) 1998-01-09 1998-01-09 多孔質領域の除去方法及び半導体基体の製造方法

Country Status (9)

Country Link
US (1) US6127281A (ja)
EP (1) EP0938132B1 (ja)
JP (1) JP3847935B2 (ja)
KR (1) KR100354918B1 (ja)
AT (1) ATE293284T1 (ja)
AU (1) AU745396B2 (ja)
DE (1) DE69829738T2 (ja)
SG (1) SG75147A1 (ja)
TW (1) TW440950B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) * 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH10223585A (ja) * 1997-02-04 1998-08-21 Canon Inc ウェハ処理装置及びその方法並びにｓｏｉウェハの製造方法
US6391067B2 (en) 1997-02-04 2002-05-21 Canon Kabushiki Kaisha Wafer processing apparatus and method, wafer convey robot, semiconductor substrate fabrication method, and semiconductor fabrication apparatus
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JP3218564B2 (ja) 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
CN1349655A (zh) * 1999-04-27 2002-05-15 德克尔兄弟两合公司 硅晶片处理装置
JP3810968B2 (ja) * 1999-12-03 2006-08-16 東京エレクトロン株式会社 液処理装置および液処理方法
JP2004228150A (ja) * 2003-01-20 2004-08-12 Canon Inc エッチング方法
US7040330B2 (en) * 2003-02-20 2006-05-09 Lam Research Corporation Method and apparatus for megasonic cleaning of patterned substrates
TWI227932B (en) * 2003-06-23 2005-02-11 Promos Technologies Inc Method for forming a bottle-shaped trench
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20050181572A1 (en) * 2004-02-13 2005-08-18 Verhoeven Tracy B. Method for acoustically isolating an acoustic resonator from a substrate
JP2005327856A (ja) * 2004-05-13 2005-11-24 Komatsu Electronic Metals Co Ltd 半導体ウェーハのエッチング装置
JP4955264B2 (ja) 2005-03-11 2012-06-20 エルピーダメモリ株式会社 多孔質単結晶層を備えた半導体チップおよびその製造方法
US8327861B2 (en) * 2006-12-19 2012-12-11 Lam Research Corporation Megasonic precision cleaning of semiconductor process equipment components and parts
DE102008003453A1 (de) * 2008-01-08 2009-07-09 Robert Bosch Gmbh Verfahren zur Herstellung poröser Mikrostrukturen, nach diesem Verfahren hergestellte poröse Mikrostrukturen sowie deren Verwendung
CN102125921B (zh) * 2010-01-20 2012-09-05 常州瑞择微电子科技有限公司 一种光掩模在清洗过程中的传输方法
JP7276036B2 (ja) * 2019-09-19 2023-05-18 大日本印刷株式会社 エッチング装置およびエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05217824A (ja) * 1992-01-31 1993-08-27 Canon Inc 半導体ウエハ及びその製造方法
US5593505A (en) * 1995-04-19 1997-01-14 Memc Electronic Materials, Inc. Method for cleaning semiconductor wafers with sonic energy and passing through a gas-liquid-interface
US6103598A (en) * 1995-07-13 2000-08-15 Canon Kabushiki Kaisha Process for producing semiconductor substrate
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
JPH09331049A (ja) * 1996-04-08 1997-12-22 Canon Inc 貼り合わせｓｏｉ基板の作製方法及びｓｏｉ基板

Also Published As

Publication number Publication date
EP0938132A3 (en) 1999-12-22
TW440950B (en) 2001-06-16
EP0938132B1 (en) 2005-04-13
AU9818898A (en) 1999-07-29
KR19990066873A (ko) 1999-08-16
JPH11204494A (ja) 1999-07-30
DE69829738D1 (de) 2005-05-19
KR100354918B1 (ko) 2002-11-18
US6127281A (en) 2000-10-03
DE69829738T2 (de) 2006-02-09
EP0938132A2 (en) 1999-08-25
AU745396B2 (en) 2002-03-21
SG75147A1 (en) 2000-09-19
ATE293284T1 (de) 2005-04-15

Similar Documents

Publication Publication Date Title
JP3218564B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
JP3847935B2 (ja) 多孔質領域の除去方法及び半導体基体の製造方法
CA2229975C (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
CA2228571C (en) Wafer processing apparatus, wafer processing method, and soi wafer fabrication method
US7256104B2 (en) Substrate manufacturing method and substrate processing apparatus
KR100382325B1 (ko) 웨이퍼처리장치및그방법,웨이퍼반송장치,그리고반도체제조장치
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
JPH10229066A (ja) ウェハ処理装置及びその方法、ウェハ搬送ロボット、半導体基体の製造方法並びに半導体製造装置
JPH10242103A (ja) ウェハ処理装置
JP3831877B2 (ja) 半導体基体の製造方法
JP2000150837A (ja) 半導体基体の作製方法
JP2004247609A (ja) 基板の製造方法
JP2000336499A (ja) 基板の処理方法及び製造方法並びに陽極化成装置
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体
JP2004158882A (ja) 半導体基体の製造方法
JP2007194344A (ja) 多孔質領域の除去方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050106

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20050106

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130901

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees