CN109406555B - 一种样品去层次方法 - Google Patents

一种样品去层次方法 Download PDF

Info

Publication number
CN109406555B
CN109406555B CN201811198243.5A CN201811198243A CN109406555B CN 109406555 B CN109406555 B CN 109406555B CN 201811198243 A CN201811198243 A CN 201811198243A CN 109406555 B CN109406555 B CN 109406555B
Authority
CN
China
Prior art keywords
protective film
metal layer
semiconductor chip
film layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811198243.5A
Other languages
English (en)
Other versions
CN109406555A (zh
Inventor
孙丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811198243.5A priority Critical patent/CN109406555B/zh
Publication of CN109406555A publication Critical patent/CN109406555A/zh
Application granted granted Critical
Publication of CN109406555B publication Critical patent/CN109406555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/2202—Preparing specimens therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/07—Investigating materials by wave or particle radiation secondary emission
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/10—Different kinds of radiation or particles
    • G01N2223/102—Different kinds of radiation or particles beta or electrons
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/646—Specific applications or type of materials flaws, defects

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种样品去层次方法，用于半导体芯片的失效分析，包括以下步骤：步骤S1、所述半导体芯片具有一目标区域；步骤S2、研磨所述半导体芯片，并停止于位于所述层间介质层上表面的所述金属层；步骤S3、形成一保护膜层，所述保护膜层覆盖所述目标区域的正上方的所述金属层的上表面；步骤S4、继续研磨所述半导体芯片，去除位于所述保护膜层下方的所述金属层之外的所述金属层；步骤S5、去除所述保护膜层；步骤S6、去除所述金属层；步骤S7、去除所述半导体衬底上表面的其余物质，露出所述半导体衬底。其优点在于，设置一层保护膜层，避免出现化学试剂与金属层反应，保障半导体衬底不被损伤以及污染；有效提高失效分析的准确性，提高工作效率。

Description

一种样品去层次方法
技术领域
本发明涉及半导体检测技术领域，尤其涉及一种样品去层次方法。
背景技术
在对半导体芯片进行测试分析时，通过需要对存在问题的半导体芯片进行失效分析。
在对半导体进行失效分析时，需要对半导体芯片的包含失效定位点的目标区域进行逐渐去层次，直至半导体衬底，以观察失效现象，并分析失效原因。理想的去层次方法为，半导体芯片的各部分可以被均匀地研磨，使目标区域和半导体芯片上的其他区域能够处于同一层，并且在金属层全部去除后，使用化学试剂对半导体芯片进行处理，以显露半导体衬底，避免化学试剂与金属层反应后的产物对半导体衬底造成损伤和污染，更好地观察失效定位点以及分析失效原因。
但是现有的去层次方法无法获得以上的理想效果，在对半导体芯片进行去层次时，由于无法进行均匀地研磨，导致包含失效定位点的目标区域与半导体芯片上的其他区域存在一定的梯度，即目标区域和其他区域不处于同一层。尤其是当目标区域位于半导体芯片边缘时，半导体芯片边缘区域的研磨速度较半导体中心区域的研磨速度快，导致半导体芯片边缘区域研磨到层间介质层(Interlayer Dielectric，ILD)时，半导体芯片中心区域仍只研磨到金属层(Metal)，在后续进行化学试剂处理时，化学试剂和金属层中的金属进行反应后，其反应物会对半导体衬底造成损伤和污染，进而影响失效观察以及分析。如图1所示，图1是使用现有的去层次方法对半导体芯片进行处理后，使用扫描电子显微镜(Scanning Electron Microscope，SEM)拍摄的图像，从图1中可以看出，半导体芯片的半导体衬底上出现大量的损伤和污染，导致无法进行失效观察。
因此，亟需一种新的样品去层次方法，解决半导体衬底被损伤及污染导致的无法进行失效观察及分析的问题。
发明内容
本发明的目的是针对现有技术中的不足，提供一种样品去层次方法。
为实现上述目的，本发明采取的技术方案是：
一种样品去层次方法，用于半导体芯片的失效分析，所述半导体芯片包括半导体衬底、栅极、层间介质层、至少一层金属层和金属间介质层，所述栅极设置在所述半导体衬底的上表面，所述层间介质层设置在所述栅极的上表面，所述金属层设置在所述层间介质层的上表面，所述金属间介质层设置在所述金属层之间，包括以下步骤：
步骤S1、所述半导体芯片具有一目标区域，所述目标区域位于所述半导体衬底的上表面；
步骤S2、研磨所述半导体芯片，并停止于位于所述层间介质层上表面的所述金属层；
步骤S3、形成一保护膜层，所述保护膜层覆盖所述目标区域的正上方的所述金属层的上表面；
步骤S4、继续研磨所述半导体芯片，去除位于所述保护膜层下方的所述金属层之外的所述金属层；
步骤S5、去除所述保护膜层，露出所述保护膜层下方的所述金属层；
步骤S6、继续研磨所述半导体芯片，去除所述金属层；
步骤S7、去除所述半导体衬底上表面的其余物质，露出所述半导体衬底。
优选地，在所述步骤S3中，所述保护膜层的形成方法为：使用聚焦离子束在所述目标区域的正上方的所述金属层的上表面镀一层所述保护膜层。
优选地，所述保护膜层的厚度为0.5～1μm。
优选地，所述保护膜层的面积大于所述目标区域的面积。
优选地，所述保护膜层的免于与所述目标区域的面积的比值至少为3。
优选地，所述保护膜层的面积与所述目标区域的面积的比值为3～5。
优选地，在所述步骤S5中，去除所述保护膜层的方法为聚焦离子束方法、等离子方法。
优选地，在所述步骤S7中，使用化学试剂去除所述半导体衬底上表面的其余物质。
还提供一种半导体芯片分析方法，采用上述任一所述的样品去层次方法对半导体芯片进行处理。
本发明采用以上技术方案，与现有技术相比，具有如下技术效果：
本发明的一种样品去层次方法，在半导体芯片的包含失效定位点的目标区域的上方设置一层保护膜层，使保护膜层覆盖目标区域上方的金属层，保护该金属层在初次研磨时不被去除，使得后续去除该金属层后，半导体芯片能够处于一个较为平坦的状态，避免出现部分金属层不被去除的情况；避免出现化学试剂与金属层反应，保障半导体衬底不被损伤以及污染，使半导体衬底呈现一个干净的状态；有效提高失效分析的准确性，提高工作效率。
附图说明
图1是对一半导体器件使用现有的样品去层次方法后的SEM图像。
图2是本发明的一种样品去层次方法的一个示意性实施例的流程图。
图3～9是本发明的一种样品去层次方法的一个示意性实施例的结构示意图。
图10是对一半导体器件使用本发明的样品去层次方法后的SEM图像。
其中的附图标记为：半导体衬底1；栅极2；层间介质层3；金属层4；金属间介质层5；目标区域6；保护膜层7；浅沟道隔离区8；通孔9。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明的一个示意性实施例，如图2所示，一种样品去层次方法，用于对半导体芯片的失效分析，半导体芯片包括半导体衬底、栅极、层间介质层、至少一层金属层、金属间介质层、浅沟道隔离区、通孔，其中浅沟道隔离区位于半导体衬底上，栅极覆盖在半导体衬底的上表面，层间介质层覆盖在浅沟道隔离区和栅极的上表面，至少一层金属层覆盖在层间介质层的上表面，栅极和金属层之间通过通孔连接，金属间介质层设置在金属层之间，用于对金属层进行隔离，包括以下步骤：
步骤S1、半导体芯片具有一目标区域，目标区域包含失效定位点，目标区域位于半导体衬底的上表面，并被栅极覆盖。
步骤S2、对半导体芯片进行研磨，并停止于位于层间介质层上表面的金属层。
步骤S3、形成一保护膜层，该保护膜层覆盖在目标区域的正上方的金属层的上表面。
步骤S4、对半导体芯片继续进行研磨，去除位于保护膜层下方的金属层之外的金属层(即去除未被保护膜层覆盖的金属层)。
步骤S5、去除保护膜层，露出保护膜层下方的金属层。
步骤S6、对半导体芯片继续进行研磨，去除金属层。
步骤S7、对半导体芯片进行处理，去除半导体衬底上的其余物质，露出半导体衬底和位于半导体衬底上的目标区域。
进一步地，对于步骤S2，当半导体芯片包括一层金属层时，在研磨至该金属层的上表面时，停止研磨；当半导体芯片包括多层金属层时，从上至下进行研磨时，在研磨至最下层的金属层的上表面时，停止研磨。
进一步地，对于步骤S3，形成保护膜层的方法为使用聚焦离子束(Focused IonBeam，FIB)在目标区域的正上方的金属层的上表面镀一层保护膜层。
对于保护膜层，其厚度不应太厚，其厚度在0.5～1μm范围内为最佳。
为了确保保护膜层能够覆盖足够的区域，保护膜层的面积要大于目标区域的面积，且保护膜层的面积与目标区域的面积的比值至少为3，优选的，保护膜层的面积与目标区域的面积的比值为3～5。
进一步地，对于步骤S5，去除保护膜层的方法包括但不限于聚焦离子束方法、等离子方法，使用这些方法，能够仅除去保护膜层，且不会影响其他半导体芯片上的物质。
进一步地，对于步骤S7，使用化学试剂去除半导体衬底上的其余物质，包括层间介质层、通孔、栅极和浅沟道隔离区，从而只剩下半导体衬底以及位于半导体衬底上的目标区域。
在进行步骤S7时，由于半导体芯片上无金属层存在，不会出现化学试剂与金属层中的金属(如铜)进行反应，即不会有反应物对半导体衬底造成损伤及污染。
在本实施例中，使用的化学试剂包括但不限于发烟硝酸、氢氟酸。
进一步地，对于步骤S2、步骤S4和步骤S6，对半导体芯片进行研磨所使用的研磨方法包括但不限于机械研磨、手动研磨。
如图3～9所示，本发明的一种样品去层次方法的一个示意性实施例的结构过程如下：
如图3所示，步骤S1、半导体芯片包括半导体衬底1(硅衬底)、栅极2、层间介质层3、至少一层金属层4、金属间介质层5、目标区域6、浅沟道隔离区8、通孔9，其中，浅沟道隔离区8位于半导体衬底1上，栅极2覆盖在半导体衬底1的上表面，层间介质层3覆盖在浅沟道隔离区8和栅极2的上表面，至少一层金属层4覆盖在层间介质层3的上表面，栅极2和金属层4之间通过通孔9连接，金属间介质层5设置在金属层4之间，用于对金属层4进行隔离，目标区域6包含失效定位点，目标区域6位于半导体衬底1的上表面，并被栅极2覆盖。
如图4所示，步骤S2、对半导体芯片进行研磨，并停止于位于层间介质层3上表面的金属层4。
如图5所示，步骤S3、使用聚焦离子束(Focused Ion Beam，FIB)在目标区域6的正上方的金属层4的上表面镀一层厚度为0.5～1μm的保护膜层7，且保护膜层7的面积与目标区域6的面积比值为3～5。
如图6所示，步骤S4、对半导体芯片继续进行研磨，去除未被保护膜层7覆盖的金属层4。
如图7所示，步骤S5、使用聚焦离子束或等离子去除保护膜层7，以露出剩余的金属层4。
如图8所示，步骤S6、对半导体芯片继续进行研磨，去除剩余的金属层4，以露出目标区域6上方的层间介质层3。
如图9所示，步骤S7、使用化学试剂去除半导体衬底1上的栅极2、层间介质层3、浅沟道隔离区8和通孔9，以露出半导体衬底1和位于半导体衬底1上的目标区域6。
对一采用本发明的样品去层次方法处理后的半导体芯片进行扫描电子显微镜观察，并获得其SEM图像，如图10所示，半导体衬底的表面无损伤且无污染，且目标区域的失效定位点清晰可见。将图10与图1相比，可知，本发明的样品去层次方法能够避免出现半导体衬底被损伤及污染问题，有效提高失效分析的准确性。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (5)

1.一种样品去层次方法，用于半导体芯片的失效分析，其特征在于，所述半导体芯片包括半导体衬底、栅极、层间介质层、至少一层金属层和金属间介质层，所述栅极设置在所述半导体衬底的上表面，所述层间介质层设置在所述栅极的上表面，所述金属层设置在所述层间介质层的上表面，所述金属间介质层设置在所述金属层之间，包括以下步骤：
步骤S1、所述半导体芯片具有一目标区域，所述目标区域位于所述半导体衬底的上表面；
步骤S2、研磨所述半导体芯片，并停止于位于所述层间介质层上表面的所述金属层；
步骤S3、形成一保护膜层，所述保护膜层覆盖所述目标区域的正上方的所述金属层的上表面；
步骤S4、继续研磨所述半导体芯片，去除位于所述保护膜层下方的所述金属层之外的所述金属层；
步骤S5、去除所述保护膜层，露出所述保护膜层下方的所述金属层；
步骤S6、继续研磨所述半导体芯片，去除剩余所述金属层；
步骤S7、去除所述半导体衬底上表面的其余物质，露出所述半导体衬底；
所述保护膜层的面积与所述目标区域的面积的比值为3~5；
在所述步骤S5中，去除所述保护膜层的方法为聚焦离子束方法或等离子方法；
所述保护膜层的厚度为0.5~1μm。
2.根据权利要求1所述的样品去层次方法，其特征在于，在所述步骤S3中，所述保护膜层的形成方法为：使用聚焦离子束在所述目标区域的正上方的所述金属层的上表面镀一层所述保护膜层。
3.根据权利要求1所述的样品去层次方法，其特征在于，所述保护膜层的面积大于所述目标区域的面积。
4.根据权利要求1所述的样品去层次方法，其特征在于，在所述步骤S7中，使用化学试剂去除所述半导体衬底上表面的其余物质。
5.一种半导体芯片分析方法，其特征在于，采用权利要求1~4任一所述的样品去层次方法对半导体芯片进行处理。
CN201811198243.5A 2018-10-15 2018-10-15 一种样品去层次方法 Active CN109406555B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811198243.5A CN109406555B (zh) 2018-10-15 2018-10-15 一种样品去层次方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811198243.5A CN109406555B (zh) 2018-10-15 2018-10-15 一种样品去层次方法

Publications (2)

Publication Number Publication Date
CN109406555A CN109406555A (zh) 2019-03-01
CN109406555B true CN109406555B (zh) 2021-12-07

Family

ID=65467220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811198243.5A Active CN109406555B (zh) 2018-10-15 2018-10-15 一种样品去层次方法

Country Status (1)

Country Link
CN (1) CN109406555B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112179915A (zh) * 2019-07-04 2021-01-05 深圳长城开发科技股份有限公司 一种用于定位裸片内部损伤点的去除层次方法
CN110444469B (zh) * 2019-08-27 2021-08-13 北京智芯微电子科技有限公司 缓解芯片顶层刻蚀时造成下层部位损伤的方法
CN112198416A (zh) * 2020-09-28 2021-01-08 上海华力集成电路制造有限公司 一种提高芯片平整度的去层方法
CN112435961A (zh) * 2020-11-27 2021-03-02 华虹半导体(无锡)有限公司 晶圆失效分析中的样品处理方法
CN113299573B (zh) * 2021-04-28 2022-06-10 长鑫存储技术有限公司 晶圆研磨方法及晶圆失效分析方法
CN114354665B (zh) * 2022-03-21 2022-05-17 晶芯成(北京)科技有限公司 一种失效芯片的剥层方法
CN114800107B (zh) * 2022-06-27 2022-12-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 芯片去层调节装置及制样方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301554A (ja) * 2004-04-09 2005-10-27 Toppan Printing Co Ltd 非接触ｉｃ媒体
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104237567A (zh) * 2014-09-10 2014-12-24 武汉新芯集成电路制造有限公司 一种超薄平面透射电镜样品的制备方法
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN104535392A (zh) * 2015-01-05 2015-04-22 武汉新芯集成电路制造有限公司 一种提高透射电镜图像质量的平面样品制备方法
CN104658968A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种改善半导体样品定点研磨过程中平坦性的方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN105699698A (zh) * 2016-03-22 2016-06-22 上海华力微电子有限公司 一种tem样品的制备方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法
CN105842264A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 失效点的定位方法及芯片的失效分析方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN108037146A (zh) * 2017-11-16 2018-05-15 长江存储科技有限责任公司 基于非精确定位的透射电镜样品制备方法
CN108375598A (zh) * 2018-01-17 2018-08-07 华东理工大学 一种电子显微镜用新型光纤耦合原位液体样品***及使用方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494300A (en) * 1981-06-30 1985-01-22 International Business Machines, Inc. Process for forming transistors using silicon ribbons as substrates
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
DE102006048218A1 (de) * 2006-10-11 2008-04-17 Siltronic Ag Optimierung der Kantenprofile von Halbleiterscheiben
CN102253328B (zh) * 2010-05-21 2013-07-10 武汉新芯集成电路制造有限公司 存储芯片位线失效分析方法
CN102253325B (zh) * 2010-05-21 2013-07-31 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
JP5976522B2 (ja) * 2012-05-31 2016-08-23 株式会社荏原製作所 研磨装置および研磨方法
CN102768944A (zh) * 2012-07-03 2012-11-07 上海华力微电子有限公司 一种修补去层次样品的方法
KR101979713B1 (ko) * 2012-11-12 2019-05-17 삼성전자 주식회사 반도체 장치의 테스트 방법 및 반도체 테스트 장비
CN103811614B (zh) * 2012-11-14 2020-03-03 韩国光技术院 具有异质材料结构的发光元件及其制造方法
CN105097492A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 芯片制造工艺和芯片
CN103994910B (zh) * 2014-06-09 2016-08-31 上海华力微电子有限公司 小尺寸样品层次去除方法
CN105047535A (zh) * 2015-06-30 2015-11-11 上海华力微电子有限公司 避免晶圆边缘剥落缺陷的方法
CN105806679A (zh) * 2016-05-17 2016-07-27 上海华力微电子有限公司 一种tem样品的制备方法
CN106356312A (zh) * 2016-09-12 2017-01-25 武汉新芯集成电路制造有限公司 对封装芯片进行测试及失效分析的方法
CN107342256A (zh) * 2017-06-26 2017-11-10 矽力杰半导体技术(杭州)有限公司 半导体工艺及半导体结构
CN107871712A (zh) * 2017-10-31 2018-04-03 中国电子科技集团公司第五十五研究所 一种硅晶体管与氮化镓晶体管异构集成的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005301554A (ja) * 2004-04-09 2005-10-27 Toppan Printing Co Ltd 非接触ｉｃ媒体
CN104422606A (zh) * 2013-08-27 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析样品的制备方法
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN104658968A (zh) * 2013-11-21 2015-05-27 中芯国际集成电路制造(上海)有限公司 一种改善半导体样品定点研磨过程中平坦性的方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104237567A (zh) * 2014-09-10 2014-12-24 武汉新芯集成电路制造有限公司 一种超薄平面透射电镜样品的制备方法
CN104535392A (zh) * 2015-01-05 2015-04-22 武汉新芯集成电路制造有限公司 一种提高透射电镜图像质量的平面样品制备方法
CN105842264A (zh) * 2015-01-15 2016-08-10 中芯国际集成电路制造(上海)有限公司 失效点的定位方法及芯片的失效分析方法
CN104849643A (zh) * 2015-05-15 2015-08-19 上海华力微电子有限公司 一种提高芯片去层次时均匀度的方法
CN105699698A (zh) * 2016-03-22 2016-06-22 上海华力微电子有限公司 一种tem样品的制备方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法
CN107738141A (zh) * 2017-11-10 2018-02-27 上海华力微电子有限公司 一种芯片样品去层次的研磨方法
CN108037146A (zh) * 2017-11-16 2018-05-15 长江存储科技有限责任公司 基于非精确定位的透射电镜样品制备方法
CN108375598A (zh) * 2018-01-17 2018-08-07 华东理工大学 一种电子显微镜用新型光纤耦合原位液体样品***及使用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
芯片剥层技术在集成电路失效分析中的应用;陈媛;《2009第十三届全国可靠性物理学术讨论会论文集》;20091019;10-14 *

Also Published As

Publication number Publication date
CN109406555A (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
CN109406555B (zh) 一种样品去层次方法
US20230187264A1 (en) Methods for bonding semiconductor elements
US7678670B2 (en) TEG removing method in manufacturing method for semiconductor chips
CN105699875B (zh) 多层铜互连布线结构的检测方法
US20080009140A1 (en) Electron induced chemical etching for device level diagnosis
CN105699149A (zh) 芯片失效分析过程中的剥层方法
CN104237567A (zh) 一种超薄平面透射电镜样品的制备方法
CN104458371B (zh) 一种tem样品的制备方法
Rebhan et al. Analytical methods used for low temperature Cu–Cu wafer bonding process evaluation
CN103645075A (zh) Tem样品的制作方法及其tem样品
CN112180231B (zh) 一种晶圆的失效分析方法
CN106596225A (zh) 制备透射电镜样品的方法
Chen et al. The evaluation of wafer thinning and singulating processes to enhance chip strength
CN104215482A (zh) 一种失效分析样品的制备方法
CN104037106B (zh) 半导体芯片失效分析的方法
TWI240422B (en) Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof
Nowakowski et al. Advances in large-area microelectronic device deprocessing for physical failure analyses and quality control
Signamarcheix Chip-to-wafer technologies for high density 3D integration
TWI738568B (zh) 一種故障分析用的半導體試片的製備方法
Nowakowski et al. An innovative technique for large-scale delayering of semiconductor devices with nanometric-scale surface flatness
CN212848317U (zh) 一种晶圆裂片夹具
Chong et al. Sideways FIB TEM sample preparation for improved construction analysis in TEM
Niedermeier et al. Qualifying Inline Xe Plasma FIB-Returning Milled Wafers Back to Production
Prejean et al. CMOS backside deprocessing with TMAH/IPA as a sample preparation procedure for failure analysis
KR100831576B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant