JP3348564B2 - 誘電体キャパシタの製造方法 - Google Patents
誘電体キャパシタの製造方法Info
- Publication number
- JP3348564B2 JP3348564B2 JP12978395A JP12978395A JP3348564B2 JP 3348564 B2 JP3348564 B2 JP 3348564B2 JP 12978395 A JP12978395 A JP 12978395A JP 12978395 A JP12978395 A JP 12978395A JP 3348564 B2 JP3348564 B2 JP 3348564B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- etching
- dielectric
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、上部電極、下部電極及
び誘電体膜を有する誘電体キャパシタの製造方法に関す
るものである。
び誘電体膜を有する誘電体キャパシタの製造方法に関す
るものである。
【０００２】
【従来の技術】各種の膜等のパターニングに際しては、
従来から、リソグラフィでレジストを所望のパターンに
加工し、このレジストをマスクにしてエッチングを行う
ことが多用されている。
従来から、リソグラフィでレジストを所望のパターンに
加工し、このレジストをマスクにしてエッチングを行う
ことが多用されている。
【０００３】しかし、誘電体膜としてペロブスカイト型
誘電体膜を用いる誘電体キャパシタでは、その電極とし
て一般に高融点貴金属膜が用いられており、高融点貴金
属膜のエッチングに際しては、レジストとの選択比が低
く、エッチング種と高融点貴金属との反応性を高めるた
めにウェハを３００℃程度の高温にする必要もある。こ
のため、レジストはエッチングのマスクに適しておら
ず、ＳｉＯ2 膜やＳＯＧ膜等の無機膜がエッチングのマ
スクとして用いられている。
誘電体膜を用いる誘電体キャパシタでは、その電極とし
て一般に高融点貴金属膜が用いられており、高融点貴金
属膜のエッチングに際しては、レジストとの選択比が低
く、エッチング種と高融点貴金属との反応性を高めるた
めにウェハを３００℃程度の高温にする必要もある。こ
のため、レジストはエッチングのマスクに適しておら
ず、ＳｉＯ2 膜やＳＯＧ膜等の無機膜がエッチングのマ
スクとして用いられている。
【０００４】図２は、上述の様な誘電体キャパシタの製
造方法の一従来例を示している。この一従来例では、図
２（ａ）に示す様に、下地の層間絶縁膜１１上に、層間
絶縁膜１１に対する密着層１２、高融点貴金属膜１３、
誘電体膜１４、高融点貴金属膜１５及び無機膜１６を順
次に堆積させる。
造方法の一従来例を示している。この一従来例では、図
２（ａ）に示す様に、下地の層間絶縁膜１１上に、層間
絶縁膜１１に対する密着層１２、高融点貴金属膜１３、
誘電体膜１４、高融点貴金属膜１５及び無機膜１６を順
次に堆積させる。
【０００５】次に、図２（ｂ）に示す様に、無機膜１６
上でリソグラフィによってレジスト１７を上部電極のパ
ターンに加工し、このレジスト１７をマスクにして無機
膜１６をエッチングする。そして、図２（ｃ）に示す様
に、レジスト１７を除去した後、無機膜１６をマスクに
して高融点貴金属膜１５をエッチングする。
上でリソグラフィによってレジスト１７を上部電極のパ
ターンに加工し、このレジスト１７をマスクにして無機
膜１６をエッチングする。そして、図２（ｃ）に示す様
に、レジスト１７を除去した後、無機膜１６をマスクに
して高融点貴金属膜１５をエッチングする。
【０００６】次に、図２（ｄ）に示す様に、無機膜１６
とは別の無機膜２１を堆積させ、この無機膜２１上でリ
ソグラフィによってレジスト２２を下部電極のパターン
に加工する。そして、図２（ｅ）に示す様に、レジスト
２２をマスクにして無機膜２１をエッチングし、レジス
ト２２を除去した後、無機膜２１をマスクにして誘電体
膜１４、高融点貴金属膜１３及び密着層１２を連続的に
エッチングして、この誘電体キャパシタ２３を完成させ
る。
とは別の無機膜２１を堆積させ、この無機膜２１上でリ
ソグラフィによってレジスト２２を下部電極のパターン
に加工する。そして、図２（ｅ）に示す様に、レジスト
２２をマスクにして無機膜２１をエッチングし、レジス
ト２２を除去した後、無機膜２１をマスクにして誘電体
膜１４、高融点貴金属膜１３及び密着層１２を連続的に
エッチングして、この誘電体キャパシタ２３を完成させ
る。
【０００７】
【発明が解決しようとする課題】ところで、無機膜１
６、２１はレジスト１７、２２の様には容易に除去する
ことができないので、通常は、誘電体キャパシタ２３上
に残される。しかし、２層の無機膜１６、２１が誘電体
キャパシタ２３上に残っていると、この誘電体キャパシ
タ２３による段差が大きい。このため、上述の一従来例
では、後のＣＶＤ法による層間絶縁膜（図示せず）の堆
積やその平坦化が容易でなかった。
６、２１はレジスト１７、２２の様には容易に除去する
ことができないので、通常は、誘電体キャパシタ２３上
に残される。しかし、２層の無機膜１６、２１が誘電体
キャパシタ２３上に残っていると、この誘電体キャパシ
タ２３による段差が大きい。このため、上述の一従来例
では、後のＣＶＤ法による層間絶縁膜（図示せず）の堆
積やその平坦化が容易でなかった。
【０００８】
【課題を解決するための手段】請求項１の誘電体キャパ
シタの製造方法は、第１の導電膜、誘電体膜及び第２の
導電膜を順次に積層させる工程と、下部電極のパターン
の無機膜を前記第２の導電膜上に形成する工程と、前記
無機膜をマスクにして前記第２の導電膜及び前記誘電体
膜をエッチングする工程と、前記エッチングの後に前記
無機膜を上部電極のパターンに加工する工程と、前記上
部電極のパターンの前記無機膜をマスクにして前記第２
の導電膜をエッチングすると共に、前記誘電体膜をマス
クにして前記第１の導電膜をエッチングする工程とを具
備することを特徴としている。
シタの製造方法は、第１の導電膜、誘電体膜及び第２の
導電膜を順次に積層させる工程と、下部電極のパターン
の無機膜を前記第２の導電膜上に形成する工程と、前記
無機膜をマスクにして前記第２の導電膜及び前記誘電体
膜をエッチングする工程と、前記エッチングの後に前記
無機膜を上部電極のパターンに加工する工程と、前記上
部電極のパターンの前記無機膜をマスクにして前記第２
の導電膜をエッチングすると共に、前記誘電体膜をマス
クにして前記第１の導電膜をエッチングする工程とを具
備することを特徴としている。
【０００９】請求項２の誘電体キャパシタの製造方法
は、請求項１の誘電体キャパシタの製造方法において、
前記誘電体膜としてペロブスカイト型誘電体膜を用いる
ことを特徴としている。
は、請求項１の誘電体キャパシタの製造方法において、
前記誘電体膜としてペロブスカイト型誘電体膜を用いる
ことを特徴としている。
【００１０】請求項３の誘電体キャパシタの製造方法
は、請求項２の誘電体キャパシタの製造方法において、
前記ペロブスカイト型誘電体膜としてＰＺＴ膜を用い、
前記第１及び第２の導電膜としてＰｔ膜を用いることを
特徴としている。
は、請求項２の誘電体キャパシタの製造方法において、
前記ペロブスカイト型誘電体膜としてＰＺＴ膜を用い、
前記第１及び第２の導電膜としてＰｔ膜を用いることを
特徴としている。
【００１１】
【作用】本発明による誘電体キャパシタの製造方法で
は、上部電極及び下部電極のエッチングに際して同一の
無機膜をマスクとして共用しており、しかも、上部電極
及び下部電極の両方のエッチングによって無機膜の膜厚
が減少するので、エッチングの終了後に残る無機膜の膜
厚が薄い。
は、上部電極及び下部電極のエッチングに際して同一の
無機膜をマスクとして共用しており、しかも、上部電極
及び下部電極の両方のエッチングによって無機膜の膜厚
が減少するので、エッチングの終了後に残る無機膜の膜
厚が薄い。
【００１２】また、無機膜は当初は下部電極のパターン
にするが後に上部電極のパターンにするので、上部電極
のパターンでしか無機膜が残らず、エッチングの終了後
に残る無機膜の範囲が狭い。
にするが後に上部電極のパターンにするので、上部電極
のパターンでしか無機膜が残らず、エッチングの終了後
に残る無機膜の範囲が狭い。
【００１３】また、上部電極及び下部電極のエッチング
に際して同一の無機膜をマスクとして共用しているの
で、マスクとしての無機膜の形成工程が１回でよく、工
程数が少ない。
に際して同一の無機膜をマスクとして共用しているの
で、マスクとしての無機膜の形成工程が１回でよく、工
程数が少ない。
【００１４】
【実施例】以下、本発明の一実施例を、図１を参照しな
がら説明する。本実施例では、図１（ａ）に示す様に、
下地の層間絶縁膜３１上に、膜厚が２００ｎｍであり層
間絶縁膜３１に対する密着層としてのＴｉＮ膜３２、膜
厚が２００ｎｍのＰｔ膜３３、膜厚が２００ｎｍのＰＺ
Ｔ膜３４、膜厚が２００ｎｍのＰｔ膜３５及び膜厚が１
μｍでありＣＶＤ法によるＳｉＯ2 膜３６を順次に堆積
させる。
がら説明する。本実施例では、図１（ａ）に示す様に、
下地の層間絶縁膜３１上に、膜厚が２００ｎｍであり層
間絶縁膜３１に対する密着層としてのＴｉＮ膜３２、膜
厚が２００ｎｍのＰｔ膜３３、膜厚が２００ｎｍのＰＺ
Ｔ膜３４、膜厚が２００ｎｍのＰｔ膜３５及び膜厚が１
μｍでありＣＶＤ法によるＳｉＯ2 膜３６を順次に堆積
させる。
【００１５】次に、図１（ｂ）に示す様に、ＳｉＯ2 膜
３６上でリソグラフィによってレジスト３７を下部電極
のパターンに加工し、このレジスト３７をマスクにして
ＳｉＯ2 膜３６をエッチングする。
３６上でリソグラフィによってレジスト３７を下部電極
のパターンに加工し、このレジスト３７をマスクにして
ＳｉＯ2 膜３６をエッチングする。
【００１６】次に、図１（ｃ）に示す様に、レジスト３
７を除去した後、ＳｉＯ2 膜３６をマスクにして、Ｏ2
／Ｃｌ2 混合ガスでＰｔ膜３５をエッチングし、更に、
Ｃｌ2 ／Ａｒ混合ガスで及びＰＺＴ膜３４をエッチング
する。なお、これらのエッチングによってＳｉＯ2 膜３
６も膜厚方向へある程度までエッチングされるが、後に
行うエッチングに対するマスクとしての十分な膜厚は残
っている。
７を除去した後、ＳｉＯ2 膜３６をマスクにして、Ｏ2
／Ｃｌ2 混合ガスでＰｔ膜３５をエッチングし、更に、
Ｃｌ2 ／Ａｒ混合ガスで及びＰＺＴ膜３４をエッチング
する。なお、これらのエッチングによってＳｉＯ2 膜３
６も膜厚方向へある程度までエッチングされるが、後に
行うエッチングに対するマスクとしての十分な膜厚は残
っている。
【００１７】次に、図１（ｄ）に示す様に、ＳｉＯ2 膜
３６上でリソグラフィによってレジスト４２を上部電極
のパターンに加工し、このレジスト４２をマスクにして
ＳｉＯ2 膜３６をエッチングする。
３６上でリソグラフィによってレジスト４２を上部電極
のパターンに加工し、このレジスト４２をマスクにして
ＳｉＯ2 膜３６をエッチングする。
【００１８】次に、図１（ｅ）に示す様に、レジスト４
２を除去した後、Ｏ2 ／Ｃｌ2 混合ガスで、ＳｉＯ2 膜
３６をマスクにしてＰｔ膜３５をエッチングすると共に
ＰＺＴ膜３４をマスクにしてＰｔ膜３３をエッチング
し、更に、ＰＺＴ膜３４をマスクにしてＦ系ガスでＴｉ
Ｎ膜３２をエッチングして、この誘電体キャパシタ４３
を完成させる。
２を除去した後、Ｏ2 ／Ｃｌ2 混合ガスで、ＳｉＯ2 膜
３６をマスクにしてＰｔ膜３５をエッチングすると共に
ＰＺＴ膜３４をマスクにしてＰｔ膜３３をエッチング
し、更に、ＰＺＴ膜３４をマスクにしてＦ系ガスでＴｉ
Ｎ膜３２をエッチングして、この誘電体キャパシタ４３
を完成させる。
【００１９】以上の様な実施例では、ＳｉＯ2 膜３６
は、図１（ｃ）の工程におけるＰｔ膜３５及びＰＺＴ膜
３４のエッチングと、図１（ｅ）の工程におけるＰｔ膜
３５のエッチングとの、両方のマスクになっている。こ
のため、既述の一従来例のうちで図２（ｃ）の工程にお
ける高融点貴金属膜１５のエッチングのマスクにしかな
っていない無機膜１６の最終的な膜厚よりも、ＳｉＯ2
膜３６の最終的な膜厚の方が薄い。
は、図１（ｃ）の工程におけるＰｔ膜３５及びＰＺＴ膜
３４のエッチングと、図１（ｅ）の工程におけるＰｔ膜
３５のエッチングとの、両方のマスクになっている。こ
のため、既述の一従来例のうちで図２（ｃ）の工程にお
ける高融点貴金属膜１５のエッチングのマスクにしかな
っていない無機膜１６の最終的な膜厚よりも、ＳｉＯ2
膜３６の最終的な膜厚の方が薄い。
【００２０】しかも、図１（ｅ）からも明らかな様に、
誘電体キャパシタ４３全体のパターンつまり下部電極の
パターンではなく、上部電極のみのパターンで、１層の
ＳｉＯ2 膜３６が残るだけである。従って、本実施例で
は、誘電体キャパシタ４３による段差が少なく、後のＣ
ＶＤ法による層間絶縁膜（図示せず）の堆積やその平坦
化が容易である。
誘電体キャパシタ４３全体のパターンつまり下部電極の
パターンではなく、上部電極のみのパターンで、１層の
ＳｉＯ2 膜３６が残るだけである。従って、本実施例で
は、誘電体キャパシタ４３による段差が少なく、後のＣ
ＶＤ法による層間絶縁膜（図示せず）の堆積やその平坦
化が容易である。
【００２１】
【発明の効果】本発明による誘電体キャパシタの製造方
法では、上部電極及び下部電極のエッチングの終了後に
残るマスクとしての無機膜の膜厚が薄く且つその範囲が
狭いので、誘電体キャパシタによる段差が少なく、その
後の層間絶縁膜の堆積やその平坦化が容易である。ま
た、マスクとしての無機膜の形成工程が１回でよく、工
程数が少ないので、誘電体キャパシタを低コストで製造
することができる。
法では、上部電極及び下部電極のエッチングの終了後に
残るマスクとしての無機膜の膜厚が薄く且つその範囲が
狭いので、誘電体キャパシタによる段差が少なく、その
後の層間絶縁膜の堆積やその平坦化が容易である。ま
た、マスクとしての無機膜の形成工程が１回でよく、工
程数が少ないので、誘電体キャパシタを低コストで製造
することができる。
【図１】本発明の一実施例を工程順に示す側断面図であ
る。
る。
【図２】本発明の一従来例を工程順に示す側断面図であ
る。
る。
３２ ＴｉＮ膜 ３３ Ｐｔ膜 ３４ ＰＺＴ膜 ３５ Ｐｔ膜 ３６ ＳｉＯ2 膜 ４３ 誘電体キャパシタ
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 21/28 H01L 27/04 H01L 27/108 H01L 21/8242
Claims (3)
- 【請求項１】 第１の導電膜、誘電体膜及び第２の導電
膜を順次に積層させる工程と、 下部電極のパターンの無機膜を前記第２の導電膜上に形
成する工程と、 前記無機膜をマスクにして前記第２の導電膜及び前記誘
電体膜をエッチングする工程と、 前記エッチングの後に前記無機膜を上部電極のパターン
に加工する工程と、 前記上部電極のパターンの前記無機膜をマスクにして前
記第２の導電膜をエッチングすると共に、前記誘電体膜
をマスクにして前記第１の導電膜をエッチングする工程
とを具備することを特徴とする誘電体キャパシタの製造
方法。 - 【請求項２】 前記誘電体膜としてペロブスカイト型誘
電体膜を用いることを特徴とする請求項１記載の誘電体
キャパシタの製造方法。 - 【請求項３】 前記ペロブスカイト型誘電体膜としてＰ
ＺＴ膜を用い、 前記第１及び第２の導電膜としてＰｔ膜を用いることを
特徴とする請求項２記載の誘電体キャパシタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12978395A JP3348564B2 (ja) | 1995-04-28 | 1995-04-28 | 誘電体キャパシタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12978395A JP3348564B2 (ja) | 1995-04-28 | 1995-04-28 | 誘電体キャパシタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306871A JPH08306871A (ja) | 1996-11-22 |
| JP3348564B2 true JP3348564B2 (ja) | 2002-11-20 |
Family
ID=15018120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12978395A Expired - Fee Related JP3348564B2 (ja) | 1995-04-28 | 1995-04-28 | 誘電体キャパシタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348564B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321721B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 강유전체막과전극을이루는이중막을동시에식각하는강유전체캐패시터제조방법 |
| KR100353807B1 (ko) * | 1999-12-28 | 2002-09-26 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 하부전극 형성방법 |
| TW513745B (en) * | 2000-06-06 | 2002-12-11 | Ekc Technology Inc | Method of fabricating a hard mask |
| JP2002094019A (ja) * | 2000-09-18 | 2002-03-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1995
- 1995-04-28 JP JP12978395A patent/JP3348564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306871A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP2658206B2 (ja) | 半導体装置の製造方法 | |
| US5352331A (en) | Cermet etch technique for integrated circuits | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR100228275B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP2000232107A (ja) | 半導体装置のパターン形成方法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JPH10189739A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS6255701B2 (ja) | ||
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| JP2823727B2 (ja) | コンタクト形成方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH05315242A (ja) | 微細レジストパターンの形成方法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPH0521616A (ja) | 半導体の製造方法 | |
| JPS60196958A (ja) | 半導体集積回路の製造方法 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPH09107030A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |