JPH09270463A - コンタクト孔の形成方法 - Google Patents
コンタクト孔の形成方法Info
- Publication number
- JPH09270463A JPH09270463A JP10352496A JP10352496A JPH09270463A JP H09270463 A JPH09270463 A JP H09270463A JP 10352496 A JP10352496 A JP 10352496A JP 10352496 A JP10352496 A JP 10352496A JP H09270463 A JPH09270463 A JP H09270463A
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- sio
- forming
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 配線を覆う絶縁膜の膜厚を薄くし且つリソグ
ラフィの限界よりも微小なコンタクト孔を形成して、微
細で集積度の高い半導体装置を製造する。 【解決手段】 Ｗポリサイド層１５同士の間の凹部にお
けるＳｉＯ2 膜３１の内側面を多結晶Ｓｉ膜３２から成
る側壁スペーサで覆い、この多結晶Ｓｉ膜３２をマスク
にした異方性エッチングでコンタクト孔３３を形成す
る。このため、凹部に臨むＳｉＯ2 膜１６、３１の角状
の肩部及びＳｉＯ2 膜３１の内側面が露出せず、ＳｉＯ
2 膜１６、３１の角状の肩部や内側面がエッチングされ
ないので、絶縁耐圧が劣化することはない。
ラフィの限界よりも微小なコンタクト孔を形成して、微
細で集積度の高い半導体装置を製造する。 【解決手段】 Ｗポリサイド層１５同士の間の凹部にお
けるＳｉＯ2 膜３１の内側面を多結晶Ｓｉ膜３２から成
る側壁スペーサで覆い、この多結晶Ｓｉ膜３２をマスク
にした異方性エッチングでコンタクト孔３３を形成す
る。このため、凹部に臨むＳｉＯ2 膜１６、３１の角状
の肩部及びＳｉＯ2 膜３１の内側面が露出せず、ＳｉＯ
2 膜１６、３１の角状の肩部や内側面がエッチングされ
ないので、絶縁耐圧が劣化することはない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置を製造
する際のコンタクト孔の形成方法に関するものである。
する際のコンタクト孔の形成方法に関するものである。
【０００２】
【従来の技術】図４は、本発明の第１従来例を示してい
る。この第１従来例では、図４（ａ）に示す様に、Ｓｉ
基板１１の表面にゲート酸化膜としてのＳｉＯ2 膜１２
を形成した後、多結晶Ｓｉ膜１３とＷＳｉ膜１４とを順
次に堆積させてＷポリサイド層１５を形成する。そし
て、ＳｉＯ2 膜１６を堆積させ、ＳｉＯ2 膜１６とＷポ
リサイド層１５とをゲート電極のパターンに加工した
後、ＳｉＯ2 膜１７を堆積させる。
る。この第１従来例では、図４（ａ）に示す様に、Ｓｉ
基板１１の表面にゲート酸化膜としてのＳｉＯ2 膜１２
を形成した後、多結晶Ｓｉ膜１３とＷＳｉ膜１４とを順
次に堆積させてＷポリサイド層１５を形成する。そし
て、ＳｉＯ2 膜１６を堆積させ、ＳｉＯ2 膜１６とＷポ
リサイド層１５とをゲート電極のパターンに加工した
後、ＳｉＯ2 膜１７を堆積させる。
【０００３】次に、図４（ｂ）に示す様に、ＳｉＯ2 膜
１７、１２の全面をエッチバックすることによって、Ｓ
ｉＯ2 膜１７から成る側壁スペーサをＷポリサイド層１
５及びＳｉＯ2 膜１６の側面に形成すると同時に、Ｓｉ
基板１１に達するコンタクト孔２１をＳｉＯ2 膜１７同
士の間に形成する。そして、図４（ｃ）に示す様に、多
結晶Ｓｉ膜２２を全面に堆積させ、図４（ｄ）に示す様
に、多結晶Ｓｉ膜２２を配線のパターンに加工する。
１７、１２の全面をエッチバックすることによって、Ｓ
ｉＯ2 膜１７から成る側壁スペーサをＷポリサイド層１
５及びＳｉＯ2 膜１６の側面に形成すると同時に、Ｓｉ
基板１１に達するコンタクト孔２１をＳｉＯ2 膜１７同
士の間に形成する。そして、図４（ｃ）に示す様に、多
結晶Ｓｉ膜２２を全面に堆積させ、図４（ｄ）に示す様
に、多結晶Ｓｉ膜２２を配線のパターンに加工する。
【０００４】図５は、本発明の第２従来例を示してい
る。この第２従来例でも、図５（ａ）に示す様に、Ｓｉ
Ｏ2 膜１７から成る側壁スペーサをＷポリサイド層１５
及びＳｉＯ2 膜１６の側面に形成するまでは、図４に示
した第１従来例と実質的に同様の工程を実行する。しか
し、この第２従来例では、その後、ＳｉＮ膜２３を全面
に堆積させる。
る。この第２従来例でも、図５（ａ）に示す様に、Ｓｉ
Ｏ2 膜１７から成る側壁スペーサをＷポリサイド層１５
及びＳｉＯ2 膜１６の側面に形成するまでは、図４に示
した第１従来例と実質的に同様の工程を実行する。しか
し、この第２従来例では、その後、ＳｉＮ膜２３を全面
に堆積させる。
【０００５】次に、図５（ｂ）に示す様に、ＳｉＯ2 膜
２４を全面に堆積させ、このＳｉＯ2 膜２４の表面を平
坦化した後、レジスト２５を塗布する。そして、レジス
ト２５をコンタクト孔のパターンに加工し、このレジス
ト２５をマスクにすると共にＳｉＮ膜２３をストッパに
してＳｉＯ2 膜２４をエッチングする。
２４を全面に堆積させ、このＳｉＯ2 膜２４の表面を平
坦化した後、レジスト２５を塗布する。そして、レジス
ト２５をコンタクト孔のパターンに加工し、このレジス
ト２５をマスクにすると共にＳｉＮ膜２３をストッパに
してＳｉＯ2 膜２４をエッチングする。
【０００６】次に、図５（ｃ）に示す様に、レジスト２
５を除去した後、ＳｉＯ2 膜２４をマスクにすると共に
ＳｉＯ2 膜１６、１７をストッパにしてＳｉＮ膜２３を
エッチングして、ゲート電極のパターンに依存すること
なく所望の位置にコンタクト孔２１を形成する。
５を除去した後、ＳｉＯ2 膜２４をマスクにすると共に
ＳｉＯ2 膜１６、１７をストッパにしてＳｉＮ膜２３を
エッチングして、ゲート電極のパターンに依存すること
なく所望の位置にコンタクト孔２１を形成する。
【０００７】以上の様な第１及び第２従来例では、ゲー
ト電極であるＷポリサイド層１５に対してコンタクト孔
２１が自己整合的に形成されるので、Ｗポリサイド層１
５とコンタクト孔２１との間に合わせ余裕を確保する必
要がなくて、Ｗポリサイド層１５とコンタクト孔２１と
の間の距離を小さくすることができる。しかも、Ｗポリ
サイド層１５をリソグラフィの限界の微小寸法でパター
ニングすれば、リソグラフィの限界よりも微小なコンタ
クト孔２１を形成することができる。
ト電極であるＷポリサイド層１５に対してコンタクト孔
２１が自己整合的に形成されるので、Ｗポリサイド層１
５とコンタクト孔２１との間に合わせ余裕を確保する必
要がなくて、Ｗポリサイド層１５とコンタクト孔２１と
の間の距離を小さくすることができる。しかも、Ｗポリ
サイド層１５をリソグラフィの限界の微小寸法でパター
ニングすれば、リソグラフィの限界よりも微小なコンタ
クト孔２１を形成することができる。
【０００８】
【発明が解決しようとする課題】ところが、上述の第１
及び第２従来例の何れにおいても、ＳｉＯ2 膜１７から
成る側壁スペーサをＷポリサイド層１５及びＳｉＯ2 膜
１６の側面に形成する際に、ＳｉＯ2 膜１６、１７の角
状の肩部が他の平面部よりも異方性エッチングのスパッ
タ成分の影響を強く受けてエッチング速度が速くなる。
この結果、図４（ｂ）及び図５（ａ）に示した様に、Ｓ
ｉＯ2 膜１６、１７の肩部の膜厚が薄くなって、絶縁耐
圧が劣化する。
及び第２従来例の何れにおいても、ＳｉＯ2 膜１７から
成る側壁スペーサをＷポリサイド層１５及びＳｉＯ2 膜
１６の側面に形成する際に、ＳｉＯ2 膜１６、１７の角
状の肩部が他の平面部よりも異方性エッチングのスパッ
タ成分の影響を強く受けてエッチング速度が速くなる。
この結果、図４（ｂ）及び図５（ａ）に示した様に、Ｓ
ｉＯ2 膜１６、１７の肩部の膜厚が薄くなって、絶縁耐
圧が劣化する。
【０００９】また、Ｗポリサイド層１５同士の間の凹部
におけるＳｉＯ2 膜１７の内側面もエッチングされて、
ＳｉＯ2 膜１７から成る側壁スペーサの幅が狭くなると
共にこの側壁スペーサが損傷を受けて、やはり絶縁耐圧
が劣化する。ＳｉＯ2 膜１６、１７の膜厚を厚くすれ
ば、これらの絶縁耐圧の劣化を防止することは可能であ
る。
におけるＳｉＯ2 膜１７の内側面もエッチングされて、
ＳｉＯ2 膜１７から成る側壁スペーサの幅が狭くなると
共にこの側壁スペーサが損傷を受けて、やはり絶縁耐圧
が劣化する。ＳｉＯ2 膜１６、１７の膜厚を厚くすれ
ば、これらの絶縁耐圧の劣化を防止することは可能であ
る。
【００１０】しかし、ＳｉＯ2 膜１６の膜厚を厚くすれ
ば、リソグラフィ余裕が小さくなり、また、段差が増大
してオーバエッチングや選択比等におけるエッチング余
裕も小さくなる。更に、ＳｉＯ2 膜１７の膜厚を厚くす
るためには、Ｗポリサイド層１５同士の間隔を大きくせ
ざるを得ない。従って、上述の第１及び第２従来例で
は、微細で集積度の高い半導体装置を製造することが困
難であった。
ば、リソグラフィ余裕が小さくなり、また、段差が増大
してオーバエッチングや選択比等におけるエッチング余
裕も小さくなる。更に、ＳｉＯ2 膜１７の膜厚を厚くす
るためには、Ｗポリサイド層１５同士の間隔を大きくせ
ざるを得ない。従って、上述の第１及び第２従来例で
は、微細で集積度の高い半導体装置を製造することが困
難であった。
【００１１】
【課題を解決するための手段】請求項１のコンタクト孔
の形成方法は、コンタクト孔の形成領域を包含する凹部
を有する絶縁膜を形成する工程と、前記凹部の内側面を
覆う側壁スペーサを前記絶縁膜とは異なる材料で形成す
る工程と、前記側壁スペーサをマスクにして前記凹部内
の前記絶縁膜を除去することによって前記コンタクト孔
を形成する工程とを具備することを特徴としている。
の形成方法は、コンタクト孔の形成領域を包含する凹部
を有する絶縁膜を形成する工程と、前記凹部の内側面を
覆う側壁スペーサを前記絶縁膜とは異なる材料で形成す
る工程と、前記側壁スペーサをマスクにして前記凹部内
の前記絶縁膜を除去することによって前記コンタクト孔
を形成する工程とを具備することを特徴としている。
【００１２】請求項２のコンタクト孔の形成方法は、請
求項１のコンタクト孔の形成方法において、前記材料と
して多結晶Ｓｉを用いることを特徴としている。
求項１のコンタクト孔の形成方法において、前記材料と
して多結晶Ｓｉを用いることを特徴としている。
【００１３】請求項３のコンタクト孔の形成方法は、請
求項２のコンタクト孔の形成方法において、前記多結晶
Ｓｉを前記コンタクト孔内における導電層の一部として
用いることを特徴としている。
求項２のコンタクト孔の形成方法において、前記多結晶
Ｓｉを前記コンタクト孔内における導電層の一部として
用いることを特徴としている。
【００１４】請求項４のコンタクト孔の形成方法は、請
求項１のコンタクト孔の形成方法において、前記材料と
してカーボンを用いることを特徴としている。
求項１のコンタクト孔の形成方法において、前記材料と
してカーボンを用いることを特徴としている。
【００１５】請求項５のコンタクト孔の形成方法は、請
求項４のコンタクト孔の形成方法において、前記コンタ
クト孔の形成後に前記カーボンを除去することを特徴と
している。
求項４のコンタクト孔の形成方法において、前記コンタ
クト孔の形成後に前記カーボンを除去することを特徴と
している。
【００１６】請求項６のコンタクト孔の形成方法は、請
求項５のコンタクト孔の形成方法において、炭化によっ
て前記除去を行うことを特徴としている。
求項５のコンタクト孔の形成方法において、炭化によっ
て前記除去を行うことを特徴としている。
【００１７】本発明によるコンタクト孔の形成方法で
は、絶縁膜の凹部の内側面を覆う側壁スペーサを絶縁膜
とは異なる材料で形成し、この側壁スペーサをマスクに
して凹部内の絶縁膜を除去することによってコンタクト
孔を形成している。このため、コンタクト孔の形成に際
して、絶縁膜の凹部に臨む角状の肩部及び凹部の内側面
が露出しておらず、肩部の過剰な除去や内側面の除去及
び損傷を防止することができる。
は、絶縁膜の凹部の内側面を覆う側壁スペーサを絶縁膜
とは異なる材料で形成し、この側壁スペーサをマスクに
して凹部内の絶縁膜を除去することによってコンタクト
孔を形成している。このため、コンタクト孔の形成に際
して、絶縁膜の凹部に臨む角状の肩部及び凹部の内側面
が露出しておらず、肩部の過剰な除去や内側面の除去及
び損傷を防止することができる。
【００１８】しかも、絶縁膜の凹部の内側面を覆う側壁
スペーサは凹部に対して自己整合的に形成することがで
き、この側壁スペーサをマスクにして凹部内の絶縁膜を
除去することによってコンタクト孔を形成しているの
で、リソグラフィの限界の微小寸法で絶縁膜に凹部を形
成することによって、リソグラフィの限界よりも微小な
コンタクト孔を形成することができる。
スペーサは凹部に対して自己整合的に形成することがで
き、この側壁スペーサをマスクにして凹部内の絶縁膜を
除去することによってコンタクト孔を形成しているの
で、リソグラフィの限界の微小寸法で絶縁膜に凹部を形
成することによって、リソグラフィの限界よりも微小な
コンタクト孔を形成することができる。
【００１９】
【発明の実施の形態】以下、本発明の第１〜第３実施形
態を、図１〜３を参照しながら説明する。なお、これら
の図１〜３では、図面を簡略化するために素子分離領域
を図示していない。また、これらの図１〜３の倍率は略
５００００倍であるので、以下の説明では、膜厚に関す
る記述を省略してある。
態を、図１〜３を参照しながら説明する。なお、これら
の図１〜３では、図面を簡略化するために素子分離領域
を図示していない。また、これらの図１〜３の倍率は略
５００００倍であるので、以下の説明では、膜厚に関す
る記述を省略してある。
【００２０】図１が、第１実施形態を示している。この
第１実施形態でも、図１（ａ）に示す様に、ＳｉＯ2 膜
１６とＷポリサイド層１５とをゲート電極のパターンに
加工するまでは、図４、５に示した第１及び第２従来例
と実質的に同様の工程を実行する。
第１実施形態でも、図１（ａ）に示す様に、ＳｉＯ2 膜
１６とＷポリサイド層１５とをゲート電極のパターンに
加工するまでは、図４、５に示した第１及び第２従来例
と実質的に同様の工程を実行する。
【００２１】しかし、この第１実施形態では、その後、
ＳｉＯ2 膜３１と多結晶Ｓｉ膜３２とを順次に全面に堆
積させる。そして、図１（ｂ）に示す様に、多結晶Ｓｉ
膜３２の全面をエッチバックすることによって、多結晶
Ｓｉ膜３２から成る側壁スペーサをＳｉＯ2 膜３１の側
面に形成する。
ＳｉＯ2 膜３１と多結晶Ｓｉ膜３２とを順次に全面に堆
積させる。そして、図１（ｂ）に示す様に、多結晶Ｓｉ
膜３２の全面をエッチバックすることによって、多結晶
Ｓｉ膜３２から成る側壁スペーサをＳｉＯ2 膜３１の側
面に形成する。
【００２２】次に、図１（ｃ）に示す様に、多結晶Ｓｉ
膜３２をマスクにしてＳｉＯ2 膜３１、１２を異方性エ
ッチングすることによって、Ｓｉ基板１１に達するコン
タクト孔３３を多結晶Ｓｉ膜３２同士の間にＷポリサイ
ド層１５に対して自己整合的に形成する。そして、図１
（ｄ）に示す様に、多結晶Ｓｉ膜３４を全面に堆積さ
せ、図１（ｅ）に示す様に、多結晶Ｓｉ膜３４を配線の
パターンに加工する。
膜３２をマスクにしてＳｉＯ2 膜３１、１２を異方性エ
ッチングすることによって、Ｓｉ基板１１に達するコン
タクト孔３３を多結晶Ｓｉ膜３２同士の間にＷポリサイ
ド層１５に対して自己整合的に形成する。そして、図１
（ｄ）に示す様に、多結晶Ｓｉ膜３４を全面に堆積さ
せ、図１（ｅ）に示す様に、多結晶Ｓｉ膜３４を配線の
パターンに加工する。
【００２３】以上の様な第１実施形態では、図１（ｃ）
からも明らかな様に、Ｗポリサイド層１５同士の間の凹
部におけるＳｉＯ2 膜３１の内側面を多結晶Ｓｉ膜３２
から成る側壁スペーサで覆い、この多結晶Ｓｉ膜３２を
マスクにした異方性エッチングによってコンタクト孔３
３を形成しているので、コンタクト孔３３の形成に際し
て、Ｗポリサイド層１５同士の間の凹部に臨むＳｉＯ2
膜１６、３１の角状の肩部及びＳｉＯ2 膜３１の内側面
が露出していない。
からも明らかな様に、Ｗポリサイド層１５同士の間の凹
部におけるＳｉＯ2 膜３１の内側面を多結晶Ｓｉ膜３２
から成る側壁スペーサで覆い、この多結晶Ｓｉ膜３２を
マスクにした異方性エッチングによってコンタクト孔３
３を形成しているので、コンタクト孔３３の形成に際し
て、Ｗポリサイド層１５同士の間の凹部に臨むＳｉＯ2
膜１６、３１の角状の肩部及びＳｉＯ2 膜３１の内側面
が露出していない。
【００２４】このため、コンタクト孔３３を形成するた
めにＳｉＯ2 膜３１、１２をオーバエッチングしても、
ＳｉＯ2 膜１６、３１の角状の肩部はエッチングされ
ず、ＳｉＯ2 膜１６、３１の肩部の膜厚が薄くなって絶
縁耐圧が劣化することはない。
めにＳｉＯ2 膜３１、１２をオーバエッチングしても、
ＳｉＯ2 膜１６、３１の角状の肩部はエッチングされ
ず、ＳｉＯ2 膜１６、３１の肩部の膜厚が薄くなって絶
縁耐圧が劣化することはない。
【００２５】また、Ｗポリサイド層１５同士の間の凹部
におけるＳｉＯ2 膜３１の内側面もエッチングガスに曝
されなくてエッチングされず、ＳｉＯ2 膜３１から成る
側壁スペーサの幅が狭くなったりこの側壁スペーサが損
傷を受けたりして絶縁耐圧が劣化することもない。
におけるＳｉＯ2 膜３１の内側面もエッチングガスに曝
されなくてエッチングされず、ＳｉＯ2 膜３１から成る
側壁スペーサの幅が狭くなったりこの側壁スペーサが損
傷を受けたりして絶縁耐圧が劣化することもない。
【００２６】図２が、第２実施形態を示している。この
第２実施形態でも、図２（ａ）に示す様に、ＳｉＯ2 膜
３１を全面に堆積させるまでは、図１に示した第１実施
形態と実質的に同様の工程を実行する。しかし、この第
２実施形態では、その後、スパッタ法やＣＶＤ法等によ
ってカーボン膜３５を全面に堆積させる。
第２実施形態でも、図２（ａ）に示す様に、ＳｉＯ2 膜
３１を全面に堆積させるまでは、図１に示した第１実施
形態と実質的に同様の工程を実行する。しかし、この第
２実施形態では、その後、スパッタ法やＣＶＤ法等によ
ってカーボン膜３５を全面に堆積させる。
【００２７】次に、図２（ｂ）に示す様に、カーボン膜
３５の全面をエッチバックすることによって、カーボン
膜３５から成る側壁スペーサをＳｉＯ2 膜３１の側面に
形成する。そして、図２（ｃ）に示す様に、カーボン膜
３５をマスクにしてＳｉＯ2膜３１、１２を異方性エッ
チングすることによって、カーボン膜３５同士の間のＳ
ｉ基板１１を露出させる。
３５の全面をエッチバックすることによって、カーボン
膜３５から成る側壁スペーサをＳｉＯ2 膜３１の側面に
形成する。そして、図２（ｃ）に示す様に、カーボン膜
３５をマスクにしてＳｉＯ2膜３１、１２を異方性エッ
チングすることによって、カーボン膜３５同士の間のＳ
ｉ基板１１を露出させる。
【００２８】次に、図２（ｄ）に示す様に、一般的な炭
化等の方法でカーボン膜３５を除去し、図２（ｅ）に示
す様に、ＳｉＮ膜３６及びＳｉＯ2 膜３７を順次に全面
に堆積させ、ＳｉＯ2 膜３７の表面を平坦化する。
化等の方法でカーボン膜３５を除去し、図２（ｅ）に示
す様に、ＳｉＮ膜３６及びＳｉＯ2 膜３７を順次に全面
に堆積させ、ＳｉＯ2 膜３７の表面を平坦化する。
【００２９】次に、図２（ｆ）に示す様に、コンタクト
孔のパターンのレジスト（図示せず）をＳｉＯ2 膜３７
上に形成し、このレジストをマスクにすると共にＳｉＮ
膜３６をストッパにしてＳｉＯ2 膜３７をエッチングす
る。そして、ＳｉＯ2 膜３７をマスクにすると共にＳｉ
Ｏ2 膜１６、３１をストッパにしてＳｉＮ膜３６をエッ
チングして、ゲート電極のパターンに依存することなく
所望の位置にＷポリサイド層１５に対して自己整合的に
コンタクト孔３８を形成する。
孔のパターンのレジスト（図示せず）をＳｉＯ2 膜３７
上に形成し、このレジストをマスクにすると共にＳｉＮ
膜３６をストッパにしてＳｉＯ2 膜３７をエッチングす
る。そして、ＳｉＯ2 膜３７をマスクにすると共にＳｉ
Ｏ2 膜１６、３１をストッパにしてＳｉＮ膜３６をエッ
チングして、ゲート電極のパターンに依存することなく
所望の位置にＷポリサイド層１５に対して自己整合的に
コンタクト孔３８を形成する。
【００３０】なお、図２（ｄ）に示した様にカーボン膜
３５を除去した後、図１（ｄ）（ｅ）に示した様に、直
ちに多結晶Ｓｉ膜を堆積させて、この多結晶Ｓｉ膜を配
線のパターンに加工してもよい。
３５を除去した後、図１（ｄ）（ｅ）に示した様に、直
ちに多結晶Ｓｉ膜を堆積させて、この多結晶Ｓｉ膜を配
線のパターンに加工してもよい。
【００３１】図３が、第３実施形態を示している。この
第３実施形態でも、図３（ａ）に示す様に、ＷＳｉ膜１
４を堆積させてＷポリサイド層１５を形成するまでは、
図１、２に示した第１及び第２実施形態と実質的に同様
の工程を実行する。しかし、この第３実施形態では、そ
の後、このＷポリサイド層１５をゲート電極のパターン
に加工する。
第３実施形態でも、図３（ａ）に示す様に、ＷＳｉ膜１
４を堆積させてＷポリサイド層１５を形成するまでは、
図１、２に示した第１及び第２実施形態と実質的に同様
の工程を実行する。しかし、この第３実施形態では、そ
の後、このＷポリサイド層１５をゲート電極のパターン
に加工する。
【００３２】そして、ＳｉＯ2 膜４１を全面に堆積さ
せ、このＳｉＯ2 膜４１の表面を平坦化した後、ＳｉＮ
膜４２とＳｉＯ2 膜４３とを順次に堆積させる。その
後、コンタクト孔のパターンのレジスト（図示せず）を
ＳｉＯ2 膜４３上に形成し、このレジストをマスクにす
ると共にＳｉＮ膜４２をストッパにしてＳｉＯ2 膜４３
をエッチングして、ＳｉＯ2 膜４３に凹部４３ａを形成
する。
せ、このＳｉＯ2 膜４１の表面を平坦化した後、ＳｉＮ
膜４２とＳｉＯ2 膜４３とを順次に堆積させる。その
後、コンタクト孔のパターンのレジスト（図示せず）を
ＳｉＯ2 膜４３上に形成し、このレジストをマスクにす
ると共にＳｉＮ膜４２をストッパにしてＳｉＯ2 膜４３
をエッチングして、ＳｉＯ2 膜４３に凹部４３ａを形成
する。
【００３３】次に、図３（ｂ）に示す様に、カーボン膜
４４を全面に堆積させ、図３（ｃ）に示す様に、カーボ
ン膜４４の全面をエッチバックすることによって、この
カーボン膜４４から成る側壁スペーサを凹部４３ａの内
側面に形成する。
４４を全面に堆積させ、図３（ｃ）に示す様に、カーボ
ン膜４４の全面をエッチバックすることによって、この
カーボン膜４４から成る側壁スペーサを凹部４３ａの内
側面に形成する。
【００３４】次に、図３（ｄ）に示す様に、カーボン膜
４４及びＳｉＯ2 膜４３をマスクにしてＳｉＮ膜４２を
異方性エッチングし、更に、カーボン膜４４及びＳｉＮ
膜４２をマスクにしてＳｉＯ2 膜４３、４１、１２を異
方性エッチングすることによって、Ｓｉ基板１１に達す
るコンタクト孔４５をカーボン膜４４同士の間に形成す
る。その後、図３（ｅ）に示す様に、カーボン膜４４を
除去する。
４４及びＳｉＯ2 膜４３をマスクにしてＳｉＮ膜４２を
異方性エッチングし、更に、カーボン膜４４及びＳｉＮ
膜４２をマスクにしてＳｉＯ2 膜４３、４１、１２を異
方性エッチングすることによって、Ｓｉ基板１１に達す
るコンタクト孔４５をカーボン膜４４同士の間に形成す
る。その後、図３（ｅ）に示す様に、カーボン膜４４を
除去する。
【００３５】この第３実施形態では、コンタクト孔４５
をＷポリサイド層１５に対して自己整合的に形成するこ
とはできないが、リソグラフィの限界の微小寸法で凹部
４３ａを形成することによって、リソグラフィの限界よ
りも微小なコンタクト孔４５を形成することができる。
をＷポリサイド層１５に対して自己整合的に形成するこ
とはできないが、リソグラフィの限界の微小寸法で凹部
４３ａを形成することによって、リソグラフィの限界よ
りも微小なコンタクト孔４５を形成することができる。
【００３６】なお、以上の第３実施形態では、凹部４３
ａの形成に際してＳｉＮ膜４２をストッパにしている
が、ＳｉＯ2 膜４３を時間制御でエッチングすればＳｉ
Ｎ膜４２を用いる必要はない。また、以上の第１〜第３
実施形態では、ゲート電極であるＷポリサイド層１５同
士の間にコンタクト孔３３、３８、４５を形成している
が、ゲート電極以外の配線同士の間や配線同士の間以外
の領域にもコンタクト孔を形成することができる。
ａの形成に際してＳｉＮ膜４２をストッパにしている
が、ＳｉＯ2 膜４３を時間制御でエッチングすればＳｉ
Ｎ膜４２を用いる必要はない。また、以上の第１〜第３
実施形態では、ゲート電極であるＷポリサイド層１５同
士の間にコンタクト孔３３、３８、４５を形成している
が、ゲート電極以外の配線同士の間や配線同士の間以外
の領域にもコンタクト孔を形成することができる。
【００３７】
【発明の効果】本発明によるコンタクト孔の形成方法で
は、コンタクト孔の形成に際して、絶縁膜の凹部に臨む
角状の肩部の過剰な除去や凹部の内側面の除去及び損傷
を防止することができるので、絶縁膜の膜厚を薄くする
ことができる。このため、リソグラフィ余裕を大きくす
ることができ、また、段差を軽減してエッチング余裕を
大きくすることもでき、更に、この絶縁膜が覆っている
配線同士の間隔を小さくすることができる。
は、コンタクト孔の形成に際して、絶縁膜の凹部に臨む
角状の肩部の過剰な除去や凹部の内側面の除去及び損傷
を防止することができるので、絶縁膜の膜厚を薄くする
ことができる。このため、リソグラフィ余裕を大きくす
ることができ、また、段差を軽減してエッチング余裕を
大きくすることもでき、更に、この絶縁膜が覆っている
配線同士の間隔を小さくすることができる。
【００３８】しかも、リソグラフィの限界の微小寸法で
絶縁膜に凹部を形成することによって、リソグラフィの
限界よりも微小なコンタクト孔を形成することができ
る。従って、微細で集積度の高い半導体装置を製造する
ことができる。
絶縁膜に凹部を形成することによって、リソグラフィの
限界よりも微小なコンタクト孔を形成することができ
る。従って、微細で集積度の高い半導体装置を製造する
ことができる。
【図１】本発明の第１実施形態を工程順に示す側断面図
である。
である。
【図２】本発明の第２実施形態を工程順に示す側断面図
である。
である。
【図３】本発明の第３実施形態を工程順に示す側断面図
である。
である。
【図４】本発明の第１従来例を工程順に示す側断面図で
ある。
ある。
【図５】本発明の第２従来例を工程順に示す側断面図で
ある。
ある。
１６ ＳｉＯ2 膜 ３１ ＳｉＯ2 膜 ３２
多結晶Ｓｉ膜 ３３ コンタクト孔 ３５ カーボン膜 ３８
コンタクト孔 ４３ ＳｉＯ2 膜 ４３ａ 凹部 ４４
カーボン膜 ４５ コンタクト孔
多結晶Ｓｉ膜 ３３ コンタクト孔 ３５ カーボン膜 ３８
コンタクト孔 ４３ ＳｉＯ2 膜 ４３ａ 凹部 ４４
カーボン膜 ４５ コンタクト孔
Claims (6)
- 【請求項１】 コンタクト孔の形成領域を包含する凹部
を有する絶縁膜を形成する工程と、 前記凹部の内側面を覆う側壁スペーサを前記絶縁膜とは
異なる材料で形成する工程と、 前記側壁スペーサをマスクにして前記凹部内の前記絶縁
膜を除去することによって前記コンタクト孔を形成する
工程とを具備することを特徴とするコンタクト孔の形成
方法。 - 【請求項２】 前記材料として多結晶Ｓｉを用いること
を特徴とする請求項１記載のコンタクト孔の形成方法。 - 【請求項３】 前記多結晶Ｓｉを前記コンタクト孔内に
おける導電層の一部として用いることを特徴とする請求
項２記載のコンタクト孔の形成方法。 - 【請求項４】 前記材料としてカーボンを用いることを
特徴とする請求項１記載のコンタクト孔の形成方法。 - 【請求項５】 前記コンタクト孔の形成後に前記カーボ
ンを除去することを特徴とする請求項４記載のコンタク
ト孔の形成方法。 - 【請求項６】 炭化によって前記除去を行うことを特徴
とする請求項５記載のコンタクト孔の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352496A JPH09270463A (ja) | 1996-03-29 | 1996-03-29 | コンタクト孔の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352496A JPH09270463A (ja) | 1996-03-29 | 1996-03-29 | コンタクト孔の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270463A true JPH09270463A (ja) | 1997-10-14 |
Family
ID=14356316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10352496A Pending JPH09270463A (ja) | 1996-03-29 | 1996-03-29 | コンタクト孔の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691492B1 (ko) * | 2005-09-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 금속배선 형성방법 |
-
1996
- 1996-03-29 JP JP10352496A patent/JPH09270463A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691492B1 (ko) * | 2005-09-29 | 2007-03-09 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 금속배선 형성방법 |
| US7348240B2 (en) | 2005-09-29 | 2008-03-25 | Hynix Semiconductor Inc. | Method for forming metal line in flash memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753546A (en) | Method for fabricating metal oxide field effect transistors | |
| US6232647B1 (en) | Air gap with borderless contact | |
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| US5600170A (en) | Interconnection structure of semiconductor device | |
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| KR20030009126A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| KR100243280B1 (ko) | 반도체장치의 게이트패턴 및 그 제조방법 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH10144787A (ja) | 半導体装置及びその製造方法 | |
| JPH0997902A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05283518A (ja) | 半導体装置の製造方法 | |
| JPH10144788A (ja) | 半導体装置の製造方法 | |
| JPH0570938B2 (ja) | ||
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| JPH05183156A (ja) | 半導体装置及びその製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS6278853A (ja) | 半導体装置の製造方法 | |
| JPH09223732A (ja) | 半導体装置の製造方法 | |
| JPS58124264A (ja) | 半導体装置およびその製造方法 |