JP2994644B2 - 電極の形成方法 - Google Patents
電極の形成方法Info
- Publication number
- JP2994644B2 JP2994644B2 JP62194879A JP19487987A JP2994644B2 JP 2994644 B2 JP2994644 B2 JP 2994644B2 JP 62194879 A JP62194879 A JP 62194879A JP 19487987 A JP19487987 A JP 19487987A JP 2994644 B2 JP2994644 B2 JP 2994644B2
- Authority
- JP
- Japan
- Prior art keywords
- resist layer
- layer
- metal wiring
- wiring layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は電極の形成方法、特に薄いレジスト層でエッ
チングできる電極の形成方法に関する。 （ロ）従来の技術 従来の電極の形成方法を第２図Ａおよび第２図Ｂを参
照して詳述する。 先ず第２図Ａに示す如く、半導体基板（11）の表面を
被覆する酸化膜（12）上にアルミニウムをスパッタして
付着した金属配線層（13）とその上にパターンニングさ
れたレジスト層（14）を付着する。 本工程において、半導体基板（11）表面には既にMOS
トランジスタ、抵抗等の所望の回路素子が形成され、そ
の表面をシリコン酸化膜（12）で保護している。金属配
線層（13）は基板（11）全面に約8000Åの厚みにシリコ
ンを含んだアルミニウムをスパッタして付着している。
レジスト層（14）は金属配線層（13）を所望のパターン
にエッチングするためのマスクとして用いられ、金属配
線層（13）のエッチング中にマスクとして働くために約
２μｍ〜2.5μｍと厚く付着される。 次に第２図Ｂに示す如く、レジスト層（14）をマスク
として金属配線層（13）を異方性エッチングして所望の
パターンの配線を形成している。 本工程では、エッチングガスとしてSiCl4/Cl2を用い
て反応性イオンエッチング（RIE）を行い、レジスト層
（14）で被覆されていない金属配線層（13）をエッチン
グ除去している。 なお、斯上した従来技術としては特開昭59−100537号
公報（H01L21/302）が知られている。 （ハ）発明が解決しようとする問題点 しかしながら、斯上した従来の電極の形成方法では、
レジスト層（14）とアルミニウム等の金属配線層（13）
とのエッチング選択比が1:3と悪く、レジスト層（14）
をマスクとするために約２〜2.5μｍと厚く付着しない
とレジスト層（14）もエッチングされるのでマスクとし
ての働きを発揮できない。このために厚いレジスト層
（14）を用いると、レジスト層（14）の解像度が悪化し
て微細パターンを有する金属配線層（13）の形成でき難
い問題点があった。またレジスト層（14）もエッチング
されるために金属配線層（13）はレジスト層（14）より
更に細くなる問題点もあった。更にコンタクト孔上の金
属配線層（13）をエッチングする場合はこの線幅の細り
によって基板（11）もエッチングされてコンタクト不良
となる問題点もあった。 （ニ）問題点を解決するための手段 本発明は斯上した種々の問題点に鑑みてなされ、電極
配線層上をエッチング選択比の大きい絶縁膜で被覆する
ことにより、従来の問題点を大幅に改善した電極の形成
方法を実現するものである。 （ホ）作 用 本発明に依れば、アルミニウム等の電極配層上をシリ
コン酸化膜あるいはボロンリンガラス層等の絶縁膜で被
覆し、この絶縁膜と電極配線層とのエッチング選択比の
大きいことを利用して良好なエッチングを実現し且つレ
ジスト層の膜厚も十分に薄くして高解像度を得ている。 （ヘ）実施例 本発明による電極の形成方法を第１図Ａ乃至第１図Ｃ
を参照して詳述する。 先ず第１図Ａに示す如く、半導体基板（１）表面を被
覆する酸化膜（２）上にアルミニウムをスパッタして付
着した金属配線層（３）と、金属配線層（３）上を被覆
するアルミニウムとエッチング選択比の大きい絶縁膜
（４）と、絶縁膜（４）上に付着されたパターンニング
されたレジスト層（５）とを順次積層する。 本工程において、半導体基板（１）表面には既にMOS
トランジスタ、抵抗等の所望の回路素子が形成されてお
り、その表面をシリコン酸化膜（２）で被覆し保護して
いる。金属配線層（３）は基板（１）上のシリコン酸化
膜（２）全面に約8000Åの厚みにシリコンを含んだアル
ミニウムをスパッタして付着している。金属配線層
（３）上には本発明の特徴とする絶縁膜（４）が付着さ
れている。絶縁膜（４）はアルミニウムとのエッチング
選択比の大きい材料を用い、例えばシリコン酸化膜、ボ
ロンリンガラス層等を用い、減圧CVD法により約800Å厚
みに付着している。レジスト層（５）は絶縁膜（４）上
に所望の形状のパターンニングされて付着され、その膜
厚は約１μｍと薄くなっている。このレジスト層（５）
は絶縁膜（４）および金属配線層（３）のエッチング時
のマスクとして働く。 次に第１図Ｂに示す如く、レジスト層（５）をマスク
として絶縁膜（４）をドライエッチングしている。 本工程では、反応ガスとしてCHF3/O2を用いて反応性
イオンエッチングを行い、絶縁膜（４）を所望をパター
ンにエッチングする。このエッチング中、レジスト層
（５）と絶縁膜（４）のエッチング選択比は1:20であ
り、絶縁膜（４）を高解像力でエッチングできる。 更に第１図Ｃに示す如く、レジスト層（５）および絶
縁膜（４）をマスクとして金属配線層（３）をエッチン
グしている。 本工程は本発明の特徴とする工程であり、レジスト層
（５）と絶縁膜（４）の両者をマスクとして用いること
により、レジスト層（５）と電極配線層（３）とのエッ
チング選択不意の悪さをカバーしている。即ち、本工程
では反応ガスとしてSiCl4/Cl2を用い、反応性イオンエ
ッチングを行っている。このエッチングにおいて、レジ
スト層（５）とアルミニウムとのエッチング選択比は1:
3と悪いが、絶縁膜（４）例えば、シリコン酸化膜ある
いはボロンリンガラス層とアルミニウムとのエッチング
選択比は1:7であり、レジスト層（５）がエッチングさ
れても絶縁膜（４）がマスクとして働き、電極配線層
（３）を所望のパターンにドライエッチングをする。然
る後、残存したレジスト層（５）除去して次工程に進
む。 （ト）発明の効果 本発明によれば、絶縁膜（４）はレジスト層（５）よ
りもエッチング選択比が良いので絶縁膜（４）を金属配
線層（３）のマスクとして利用できる。このためにレジ
スト層（５）を従来の膜厚の半分以下に薄くでき、レジ
スト層（５）の解像度を大幅に上昇できて微細パターン
の金属配線層（３）を実現できる利点を有する。 またエッチング中にレジスト層（５）もエッチングさ
れるので、レジスト層（５）の後退によるエッチング変
換差がなく、最初のレジスト層（５）のパターンと略同
一の金属配線層（３）を実現できる利点を有する。 更にコンタクト孔上の金属配線層（３）をエッチング
する場合もこの線幅の細りを絶縁膜（４）で保護するの
で、基板（１）までエッチングしてコンタクト不良とな
ることも無くなる。
チングできる電極の形成方法に関する。 （ロ）従来の技術 従来の電極の形成方法を第２図Ａおよび第２図Ｂを参
照して詳述する。 先ず第２図Ａに示す如く、半導体基板（11）の表面を
被覆する酸化膜（12）上にアルミニウムをスパッタして
付着した金属配線層（13）とその上にパターンニングさ
れたレジスト層（14）を付着する。 本工程において、半導体基板（11）表面には既にMOS
トランジスタ、抵抗等の所望の回路素子が形成され、そ
の表面をシリコン酸化膜（12）で保護している。金属配
線層（13）は基板（11）全面に約8000Åの厚みにシリコ
ンを含んだアルミニウムをスパッタして付着している。
レジスト層（14）は金属配線層（13）を所望のパターン
にエッチングするためのマスクとして用いられ、金属配
線層（13）のエッチング中にマスクとして働くために約
２μｍ〜2.5μｍと厚く付着される。 次に第２図Ｂに示す如く、レジスト層（14）をマスク
として金属配線層（13）を異方性エッチングして所望の
パターンの配線を形成している。 本工程では、エッチングガスとしてSiCl4/Cl2を用い
て反応性イオンエッチング（RIE）を行い、レジスト層
（14）で被覆されていない金属配線層（13）をエッチン
グ除去している。 なお、斯上した従来技術としては特開昭59−100537号
公報（H01L21/302）が知られている。 （ハ）発明が解決しようとする問題点 しかしながら、斯上した従来の電極の形成方法では、
レジスト層（14）とアルミニウム等の金属配線層（13）
とのエッチング選択比が1:3と悪く、レジスト層（14）
をマスクとするために約２〜2.5μｍと厚く付着しない
とレジスト層（14）もエッチングされるのでマスクとし
ての働きを発揮できない。このために厚いレジスト層
（14）を用いると、レジスト層（14）の解像度が悪化し
て微細パターンを有する金属配線層（13）の形成でき難
い問題点があった。またレジスト層（14）もエッチング
されるために金属配線層（13）はレジスト層（14）より
更に細くなる問題点もあった。更にコンタクト孔上の金
属配線層（13）をエッチングする場合はこの線幅の細り
によって基板（11）もエッチングされてコンタクト不良
となる問題点もあった。 （ニ）問題点を解決するための手段 本発明は斯上した種々の問題点に鑑みてなされ、電極
配線層上をエッチング選択比の大きい絶縁膜で被覆する
ことにより、従来の問題点を大幅に改善した電極の形成
方法を実現するものである。 （ホ）作 用 本発明に依れば、アルミニウム等の電極配層上をシリ
コン酸化膜あるいはボロンリンガラス層等の絶縁膜で被
覆し、この絶縁膜と電極配線層とのエッチング選択比の
大きいことを利用して良好なエッチングを実現し且つレ
ジスト層の膜厚も十分に薄くして高解像度を得ている。 （ヘ）実施例 本発明による電極の形成方法を第１図Ａ乃至第１図Ｃ
を参照して詳述する。 先ず第１図Ａに示す如く、半導体基板（１）表面を被
覆する酸化膜（２）上にアルミニウムをスパッタして付
着した金属配線層（３）と、金属配線層（３）上を被覆
するアルミニウムとエッチング選択比の大きい絶縁膜
（４）と、絶縁膜（４）上に付着されたパターンニング
されたレジスト層（５）とを順次積層する。 本工程において、半導体基板（１）表面には既にMOS
トランジスタ、抵抗等の所望の回路素子が形成されてお
り、その表面をシリコン酸化膜（２）で被覆し保護して
いる。金属配線層（３）は基板（１）上のシリコン酸化
膜（２）全面に約8000Åの厚みにシリコンを含んだアル
ミニウムをスパッタして付着している。金属配線層
（３）上には本発明の特徴とする絶縁膜（４）が付着さ
れている。絶縁膜（４）はアルミニウムとのエッチング
選択比の大きい材料を用い、例えばシリコン酸化膜、ボ
ロンリンガラス層等を用い、減圧CVD法により約800Å厚
みに付着している。レジスト層（５）は絶縁膜（４）上
に所望の形状のパターンニングされて付着され、その膜
厚は約１μｍと薄くなっている。このレジスト層（５）
は絶縁膜（４）および金属配線層（３）のエッチング時
のマスクとして働く。 次に第１図Ｂに示す如く、レジスト層（５）をマスク
として絶縁膜（４）をドライエッチングしている。 本工程では、反応ガスとしてCHF3/O2を用いて反応性
イオンエッチングを行い、絶縁膜（４）を所望をパター
ンにエッチングする。このエッチング中、レジスト層
（５）と絶縁膜（４）のエッチング選択比は1:20であ
り、絶縁膜（４）を高解像力でエッチングできる。 更に第１図Ｃに示す如く、レジスト層（５）および絶
縁膜（４）をマスクとして金属配線層（３）をエッチン
グしている。 本工程は本発明の特徴とする工程であり、レジスト層
（５）と絶縁膜（４）の両者をマスクとして用いること
により、レジスト層（５）と電極配線層（３）とのエッ
チング選択不意の悪さをカバーしている。即ち、本工程
では反応ガスとしてSiCl4/Cl2を用い、反応性イオンエ
ッチングを行っている。このエッチングにおいて、レジ
スト層（５）とアルミニウムとのエッチング選択比は1:
3と悪いが、絶縁膜（４）例えば、シリコン酸化膜ある
いはボロンリンガラス層とアルミニウムとのエッチング
選択比は1:7であり、レジスト層（５）がエッチングさ
れても絶縁膜（４）がマスクとして働き、電極配線層
（３）を所望のパターンにドライエッチングをする。然
る後、残存したレジスト層（５）除去して次工程に進
む。 （ト）発明の効果 本発明によれば、絶縁膜（４）はレジスト層（５）よ
りもエッチング選択比が良いので絶縁膜（４）を金属配
線層（３）のマスクとして利用できる。このためにレジ
スト層（５）を従来の膜厚の半分以下に薄くでき、レジ
スト層（５）の解像度を大幅に上昇できて微細パターン
の金属配線層（３）を実現できる利点を有する。 またエッチング中にレジスト層（５）もエッチングさ
れるので、レジスト層（５）の後退によるエッチング変
換差がなく、最初のレジスト層（５）のパターンと略同
一の金属配線層（３）を実現できる利点を有する。 更にコンタクト孔上の金属配線層（３）をエッチング
する場合もこの線幅の細りを絶縁膜（４）で保護するの
で、基板（１）までエッチングしてコンタクト不良とな
ることも無くなる。
【図面の簡単な説明】
第１図Ａ乃至第１図Ｃは本発明による電極の形成方法を
説明する断面図、第２図Ａおよび第２図Ｂは従来の電極
の形成方法を説明する断面図である。 （１）は半導体基板、（２）はシリコン酸化膜、（３）
は金属配線層、（４）は絶縁膜、（５）レジスト層であ
る。
説明する断面図、第２図Ａおよび第２図Ｂは従来の電極
の形成方法を説明する断面図である。 （１）は半導体基板、（２）はシリコン酸化膜、（３）
は金属配線層、（４）は絶縁膜、（５）レジスト層であ
る。
Claims (1)
- (57)【特許請求の範囲】 １．アルミニウム等の金属より成る金属配線層上にレジ
スト層を形成した後にこのレジスト層をマスクにパター
ニングして電極を形成する電極の形成方法において、 前記金属配線層上と金属とのエッチング選択比の大きい
ボロンキンガラス層を付着する工程と、 前記ボロンリンガラス層上に所望のパターンをしたレジ
スト層をこのボロンリンガラス層と同程度の膜厚で被覆
する工程と、 前記レジスト層をマスクとして前記ボロンリンガラス層
をドライエッチングする工程と、 前記レジスト層および前記ボロンリンガラス層をマスク
として前記金属配線層をドライエッチングする工程とを
有することを特徴とする電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62194879A JP2994644B2 (ja) | 1987-08-04 | 1987-08-04 | 電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62194879A JP2994644B2 (ja) | 1987-08-04 | 1987-08-04 | 電極の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439026A JPS6439026A (en) | 1989-02-09 |
| JP2994644B2 true JP2994644B2 (ja) | 1999-12-27 |
Family
ID=16331834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62194879A Expired - Lifetime JP2994644B2 (ja) | 1987-08-04 | 1987-08-04 | 電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2994644B2 (ja) |
-
1987
- 1987-08-04 JP JP62194879A patent/JP2994644B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439026A (en) | 1989-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPH0135495B2 (ja) | ||
| JP2994644B2 (ja) | 電極の形成方法 | |
| JP2983543B2 (ja) | 電極の形成方法 | |
| JP2932488B2 (ja) | ドライエッチング方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPH0551174B2 (ja) | ||
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JP2695249B2 (ja) | 半導体装置の製造方法 | |
| JP2880014B2 (ja) | シリコン基板のエッチング方法 | |
| JPS61222236A (ja) | 半導体装置及びその製造方法 | |
| JP2695919B2 (ja) | 配線パターンの形成方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JP2002217203A (ja) | 半導体装置の金属配線形成方法 | |
| JPS6232609A (ja) | 半導体装置の製造方法 | |
| JPH02134818A (ja) | 配線構造体の形成法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JP3291387B2 (ja) | 半導体装置の製造方法 | |
| JP2982356B2 (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH09270463A (ja) | コンタクト孔の形成方法 | |
| JPH04352427A (ja) | 配線形成方法 | |
| JPH05109729A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 8 |