JP3318285B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3318285B2 JP3318285B2 JP12812199A JP12812199A JP3318285B2 JP 3318285 B2 JP3318285 B2 JP 3318285B2 JP 12812199 A JP12812199 A JP 12812199A JP 12812199 A JP12812199 A JP 12812199A JP 3318285 B2 JP3318285 B2 JP 3318285B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- thin film
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title description 18
- 239000010408 film Substances 0.000 claims description 121
- 239000012535 impurity Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 238000001994 activation Methods 0.000 description 17
- 230000004913 activation Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- 230000014509 gene expression Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- -1 phosphorous ion Chemical class 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置やイ
メージセンサー等の入出力デバイスに用いられる多結晶
のシリコン薄膜トランジスタの製造方法に関するもので
ある。
メージセンサー等の入出力デバイスに用いられる多結晶
のシリコン薄膜トランジスタの製造方法に関するもので
ある。
【０００２】
【従来の技術】多結晶のシリコン薄膜トランジスタは、
非晶質のシリコン薄膜トランジスタに比べて電子移動度
が２桁以上大きく、素子の微細化が可能であること、及
び駆動回路を同一基板上に多数集積化することが可能で
ある等の利点を有している。近年の液晶表示装置の分野
では、駆動回路内蔵型の薄膜トランジスタアレイとして
多結晶のシリコン薄膜トランジスタが用いられている。
このような駆動回路内蔵型の薄膜トランジスタアレイ
は、大面積化が容易なガラス基板上に作製する技術の開
発に支えられ、現在の実用化に至っている。
非晶質のシリコン薄膜トランジスタに比べて電子移動度
が２桁以上大きく、素子の微細化が可能であること、及
び駆動回路を同一基板上に多数集積化することが可能で
ある等の利点を有している。近年の液晶表示装置の分野
では、駆動回路内蔵型の薄膜トランジスタアレイとして
多結晶のシリコン薄膜トランジスタが用いられている。
このような駆動回路内蔵型の薄膜トランジスタアレイ
は、大面積化が容易なガラス基板上に作製する技術の開
発に支えられ、現在の実用化に至っている。
【０００３】多結晶薄膜トランジスタを低温度で形成す
るには、多結晶シリコン薄膜の低温形成技術と同時に、
多結晶シリコン薄膜へ注入した不純物の低温活性化手法
の開発が重要である。大面積基板に低温度で良質な多結
晶シリコン薄膜を形成する技術としては、エキシマレー
ザーによる低温結晶化手法が用いられることが多い。
るには、多結晶シリコン薄膜の低温形成技術と同時に、
多結晶シリコン薄膜へ注入した不純物の低温活性化手法
の開発が重要である。大面積基板に低温度で良質な多結
晶シリコン薄膜を形成する技術としては、エキシマレー
ザーによる低温結晶化手法が用いられることが多い。
【０００４】エキシマレーザーアニールに関しては、例
えばIEEE Electron Device Letters、 Vol.EDL-7, No.
5, MAY 1986、 pp,276-278にその技術が記載されてい
る。一方、活性化には通常熱アニールが用いられること
が多いが、熱アニールの場合は処理温度を下げると、活
性化率が大きく低下するという課題がある。
えばIEEE Electron Device Letters、 Vol.EDL-7, No.
5, MAY 1986、 pp,276-278にその技術が記載されてい
る。一方、活性化には通常熱アニールが用いられること
が多いが、熱アニールの場合は処理温度を下げると、活
性化率が大きく低下するという課題がある。
【０００５】これらの課題に対して低温で活性化率を向
上する手法として、Rapid ThermalAnneal（ＲＴＡ）や
エキシマレーザー活性化法が提案されている。ＲＴＡ活
性化に関しては例えば、SID97 M/52 Recent advances
in rapid thermal processing of Poly Silicon TFT LC
Dsに、エキシマレーザー活性化に関しては例えば、Exte
nded Abstract of the 18th(1986 International Confe
rence on Solid StateDevices and Materials,pp. 225-
228) にその内容が記載されている。
上する手法として、Rapid ThermalAnneal（ＲＴＡ）や
エキシマレーザー活性化法が提案されている。ＲＴＡ活
性化に関しては例えば、SID97 M/52 Recent advances
in rapid thermal processing of Poly Silicon TFT LC
Dsに、エキシマレーザー活性化に関しては例えば、Exte
nded Abstract of the 18th(1986 International Confe
rence on Solid StateDevices and Materials,pp. 225-
228) にその内容が記載されている。
【０００６】図４及び図５は、液晶表示装置に用いられ
るアクティブマトリックスアレイ用の薄膜トランジスタ
の従来の製造方法を示す工程図である。まず図４（ａ）
に示すように、透光性基板であるガラス基板１１にプラ
ズマＣＶＤ法にて、酸化シリコン膜を４００ｎｍに成膜
し、バッファー層１２を形成する。その後、酸化シリコ
ン薄膜を形成したガラス基板１１を大気中に取り出すこ
となく、プラズマＣＶＤ法にて非晶質シリコン（ａ−Ｓ
ｉ) 膜を５０ｎｍになるまで堆積させる。
るアクティブマトリックスアレイ用の薄膜トランジスタ
の従来の製造方法を示す工程図である。まず図４（ａ）
に示すように、透光性基板であるガラス基板１１にプラ
ズマＣＶＤ法にて、酸化シリコン膜を４００ｎｍに成膜
し、バッファー層１２を形成する。その後、酸化シリコ
ン薄膜を形成したガラス基板１１を大気中に取り出すこ
となく、プラズマＣＶＤ法にて非晶質シリコン（ａ−Ｓ
ｉ) 膜を５０ｎｍになるまで堆積させる。
【０００７】次にａ−Ｓｉ膜中の水素を低減するため、
１Ｔｏｒｒの減圧窒素雰囲気下で、４００〜４５０℃、
６０分程度の熱処理を行った後、エキシマレーザーアニ
ールにてａ−Ｓｉ膜を多結晶化し、ｐｏｌｙ−Ｓｉ膜１
３ａにする。このエキシマレーザーには、波長３０８ｎ
ｍのＸｅＣｌエキシマレーザーを用い、照射を真空中で
行い、エネルギー密度を３５０ｍＪ／ｃｍ2 とし、平均
照射数を３５shot／point とする。このようにａ−Ｓｉ
膜を結晶化してｐｏｌｙ−Ｓｉ膜１３ａを形成し、非単
結晶半導体薄膜であるｐｏｌｙ−Ｓｉ膜１３ａをＴＦＴ
の形状に加工する。
１Ｔｏｒｒの減圧窒素雰囲気下で、４００〜４５０℃、
６０分程度の熱処理を行った後、エキシマレーザーアニ
ールにてａ−Ｓｉ膜を多結晶化し、ｐｏｌｙ−Ｓｉ膜１
３ａにする。このエキシマレーザーには、波長３０８ｎ
ｍのＸｅＣｌエキシマレーザーを用い、照射を真空中で
行い、エネルギー密度を３５０ｍＪ／ｃｍ2 とし、平均
照射数を３５shot／point とする。このようにａ−Ｓｉ
膜を結晶化してｐｏｌｙ−Ｓｉ膜１３ａを形成し、非単
結晶半導体薄膜であるｐｏｌｙ−Ｓｉ膜１３ａをＴＦＴ
の形状に加工する。
【０００８】次に酸化シリコン膜を８５ｎｍに成膜し、
ゲート絶縁膜１４を形成する。その後、Ａｌ合金からな
るゲート電極１５を形成し、薄膜トランジスタにＬＤＤ
（Lightly Doped Domain) 領域１３ｂを形成するため不
純物を注入する。ここでは燐イオンを加速電圧７０ｋｅ
Ｖで励起し、ドーズ量１Ｅ１３／ｃｍ2 にて注入する。
ＬＤＤ領域形成用の不純物を注入した後は、図４（ｂ）
示すように、薄膜トランジスタのＬＤＤ領域１３ｂを被
覆するように、フォトレジスト２５を用いて不純物注入
用のマスクを形成する。そしてイオンドーピングにより
ソース領域２１及びドレイン領域２２に不純物を注入す
る。ここでは燐イオンを加速電圧７０ｋｅＶで励起し、
ドーズ量を１Ｅ１５／ｃｍ2 にて注入する。
ゲート絶縁膜１４を形成する。その後、Ａｌ合金からな
るゲート電極１５を形成し、薄膜トランジスタにＬＤＤ
（Lightly Doped Domain) 領域１３ｂを形成するため不
純物を注入する。ここでは燐イオンを加速電圧７０ｋｅ
Ｖで励起し、ドーズ量１Ｅ１３／ｃｍ2 にて注入する。
ＬＤＤ領域形成用の不純物を注入した後は、図４（ｂ）
示すように、薄膜トランジスタのＬＤＤ領域１３ｂを被
覆するように、フォトレジスト２５を用いて不純物注入
用のマスクを形成する。そしてイオンドーピングにより
ソース領域２１及びドレイン領域２２に不純物を注入す
る。ここでは燐イオンを加速電圧７０ｋｅＶで励起し、
ドーズ量を１Ｅ１５／ｃｍ2 にて注入する。
【０００９】注入した不純物は電気的に不活性な状態に
あるため、図５（ｃ）に示すようにエキシマレーザーの
照射により、注入した不純物の活性化処理を行う。活性
化に使用するエキシマレーザーは波長３０８ｎｍとし、
半値幅３０ｎｓｅｃのＸｅＣｌエキシマレーザーであ
る。またエキシマレーザーのエネルギー密度は３００ｍ
Ｊ/ ｃｍ2 とし、平均照射数は２０shot／point とす
る。
あるため、図５（ｃ）に示すようにエキシマレーザーの
照射により、注入した不純物の活性化処理を行う。活性
化に使用するエキシマレーザーは波長３０８ｎｍとし、
半値幅３０ｎｓｅｃのＸｅＣｌエキシマレーザーであ
る。またエキシマレーザーのエネルギー密度は３００ｍ
Ｊ/ ｃｍ2 とし、平均照射数は２０shot／point とす
る。
【００１０】エキシマレーザーによる不純物の活性化処
理を行った後、図５（ｄ）に示すように、酸化シリコン
膜を４００ｎｍに成膜し、層間絶縁膜１６を形成した。
層間絶縁膜１６を形成後は、ソース領域２１及びドレイ
ン領域２２上の絶縁膜にコンタクトホール１７ａ、１７
ｂを夫々開口する。そして、コンタクトホール１７ａ、
１７ｂの内部及び外部にＴｉとＡｌの積層膜を成膜し、
ＳＤ配線１８ａ、１８ｂを形成する。
理を行った後、図５（ｄ）に示すように、酸化シリコン
膜を４００ｎｍに成膜し、層間絶縁膜１６を形成した。
層間絶縁膜１６を形成後は、ソース領域２１及びドレイ
ン領域２２上の絶縁膜にコンタクトホール１７ａ、１７
ｂを夫々開口する。そして、コンタクトホール１７ａ、
１７ｂの内部及び外部にＴｉとＡｌの積層膜を成膜し、
ＳＤ配線１８ａ、１８ｂを形成する。
【００１１】最後に窒化シリコンからなる保護絶縁膜２
３を形成し、水素雰囲気でアニールを行なう。こうして
多結晶シリコン薄膜中の未結合手を水素にて補償し、特
性が向上した薄膜トランジスタが得られる。
３を形成し、水素雰囲気でアニールを行なう。こうして
多結晶シリコン薄膜中の未結合手を水素にて補償し、特
性が向上した薄膜トランジスタが得られる。
【００１２】
【発明が解決しようとする課題】しかしながら、従来例
に示したエキシマレーザーによる活性化は、ゲート電極
１５に対する熱ダメージが大きいという課題がある。図
５（ｃ）で示したように、照射されたレーザー光は、薄
膜トランジスタのソース領域２１及びドレイン領域２２
では、ゲート絶縁膜１４を通して多結晶シリコンに照射
及び吸収される。これに対して、ゲート電極１５には直
接レーザー光が照射及び吸収されるので、温度上昇を引
き起こす。ゲート電極１５にＷやＭｏ又はＣｒを代表と
する高融点金属を用いた場合、レーザー照射による急激
な温度上昇が生じると、ゲート電極１５のクラックや剥
がれといった問題を引き起こす。またゲート電極１５に
Ａｌ合金を材料に用いた場合には、ヒロックの増大等の
品質的な課題を引き起こす。尚ヒロックとは、温度上昇
によって、物質の表面に凹凸が生じることをいう。
に示したエキシマレーザーによる活性化は、ゲート電極
１５に対する熱ダメージが大きいという課題がある。図
５（ｃ）で示したように、照射されたレーザー光は、薄
膜トランジスタのソース領域２１及びドレイン領域２２
では、ゲート絶縁膜１４を通して多結晶シリコンに照射
及び吸収される。これに対して、ゲート電極１５には直
接レーザー光が照射及び吸収されるので、温度上昇を引
き起こす。ゲート電極１５にＷやＭｏ又はＣｒを代表と
する高融点金属を用いた場合、レーザー照射による急激
な温度上昇が生じると、ゲート電極１５のクラックや剥
がれといった問題を引き起こす。またゲート電極１５に
Ａｌ合金を材料に用いた場合には、ヒロックの増大等の
品質的な課題を引き起こす。尚ヒロックとは、温度上昇
によって、物質の表面に凹凸が生じることをいう。
【００１３】本発明は、このような従来の問題点に鑑み
てなされたものであって、注入した不純物をレーザー照
射により活性化させる工程を有する薄膜トランジスタの
製造において、ゲート電極へのレーザー照射による熱ダ
メージを低減することのできる薄膜トランジスタの製造
方法を実現することを目的とする。
てなされたものであって、注入した不純物をレーザー照
射により活性化させる工程を有する薄膜トランジスタの
製造において、ゲート電極へのレーザー照射による熱ダ
メージを低減することのできる薄膜トランジスタの製造
方法を実現することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に、本願の請求項１記載の発明は、透光性基板上に絶縁
膜を成膜し、バッファ層を形成する工程と、前記バッフ
ァ層上に非単結晶半導体薄膜を形成する工程と、前記非
単晶質半導体薄膜上にゲート絶縁膜として屈折率ｎ1 、
膜厚ｄ1 を有する第１の絶縁膜を形成する工程と、前記
第１の絶縁膜上にゲート電極を形成する工程と、前記ゲ
ート電極の形成後に前記非単結晶半導体薄膜中に不純物
を注入する工程と、前記第１の絶縁膜及び前記ゲート電
極を被覆するように屈折率ｎ1 、膜厚ｄ2 を有する第２
の絶縁膜を形成する工程と、前記第２の絶縁膜の形成後
に波長λのレーザー照射を行い、注入された前記不純物
を活性化する工程と、を有し、前記第２の絶縁膜の膜厚
ｄ2 が（１）式を満足し、 ２＊ｍ＊λ／（４＊ｎ1 ）−λ／（ｎ1 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ1 ) ＋λ／（ｎ1 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（１） かつ前記第１及び第２の絶縁膜の膜厚の和（ｄ1 ＋
ｄ2 ）が、（２）式を満足し、 （２＊ｍ−１）＊λ／（４＊ｎ1 ) −λ／（ｎ1 ＊８）＜ｄ1 ＋ｄ2 、 （２＊ｍ−１）＊λ／（４＊ｎ1 ）＋λ／（ｎ1 ＊８）＞ｄ1 ＋ｄ2 （ｍ＝１, ２, ３・・・）・・・（２）前記ゲート電極の部分では前記レーザー光の反射作用を
大きくし、前記ゲート電極以外の部分では前記レーザー
光の吸収作用を大きくしたこと を特徴とするものであ
る。
に、本願の請求項１記載の発明は、透光性基板上に絶縁
膜を成膜し、バッファ層を形成する工程と、前記バッフ
ァ層上に非単結晶半導体薄膜を形成する工程と、前記非
単晶質半導体薄膜上にゲート絶縁膜として屈折率ｎ1 、
膜厚ｄ1 を有する第１の絶縁膜を形成する工程と、前記
第１の絶縁膜上にゲート電極を形成する工程と、前記ゲ
ート電極の形成後に前記非単結晶半導体薄膜中に不純物
を注入する工程と、前記第１の絶縁膜及び前記ゲート電
極を被覆するように屈折率ｎ1 、膜厚ｄ2 を有する第２
の絶縁膜を形成する工程と、前記第２の絶縁膜の形成後
に波長λのレーザー照射を行い、注入された前記不純物
を活性化する工程と、を有し、前記第２の絶縁膜の膜厚
ｄ2 が（１）式を満足し、 ２＊ｍ＊λ／（４＊ｎ1 ）−λ／（ｎ1 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ1 ) ＋λ／（ｎ1 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（１） かつ前記第１及び第２の絶縁膜の膜厚の和（ｄ1 ＋
ｄ2 ）が、（２）式を満足し、 （２＊ｍ−１）＊λ／（４＊ｎ1 ) −λ／（ｎ1 ＊８）＜ｄ1 ＋ｄ2 、 （２＊ｍ−１）＊λ／（４＊ｎ1 ）＋λ／（ｎ1 ＊８）＞ｄ1 ＋ｄ2 （ｍ＝１, ２, ３・・・）・・・（２）前記ゲート電極の部分では前記レーザー光の反射作用を
大きくし、前記ゲート電極以外の部分では前記レーザー
光の吸収作用を大きくしたこと を特徴とするものであ
る。
【００１５】本願の請求項２記載の発明は、透光性基板
上に絶縁膜を成膜し、バッファ層を形成する工程と、前
記バッファ層上に非単結晶半導体薄膜を形成する工程
と、前記非単晶質半導体薄膜上にゲート絶縁膜として屈
折率ｎ1 、膜厚ｄ1 を有する第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上にゲート電極を形成する工程
と、前記ゲート電極の形成後に前記非単結晶半導体薄膜
中に不純物を注入する工程と、前記第１の絶縁膜及び前
記ゲート電極を被覆するように屈折率ｎ2 、膜厚ｄ2 を
有する第２の絶縁膜を形成する工程と、前記第２の絶縁
膜の形成後に波長λのレーザー照射を行い、注入された
前記不純物を活性化する工程と、を有し、前記第２の絶
縁膜の膜厚ｄ2 が（３）式を満足し、 ２＊ｍ＊λ／（４＊ｎ2 ）−λ／（ｎ2 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ2 ) ＋λ／（ｎ2 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（３） かつ前記第１の絶縁の膜厚ｄ1 及び第２の絶縁の膜厚ｄ
2 が、（４）式を満足し、 ｎ1 ＊ｄ1 ＝（２＊ｍ1 −１）＊λ／４、 ｎ2 ＊ｄ2 ＝（２＊ｍ2 −１）＊λ／４ （ｍ1 ，ｍ2 ＝１, ２, ３・・・）・・・（４）前記ゲート電極の部分では前記レーザー光の反射作用を
大きくし、前記ゲート電極以外の部分では前記レーザー
光の吸収作用を大きくしたこと を特徴とするものであ
る。
上に絶縁膜を成膜し、バッファ層を形成する工程と、前
記バッファ層上に非単結晶半導体薄膜を形成する工程
と、前記非単晶質半導体薄膜上にゲート絶縁膜として屈
折率ｎ1 、膜厚ｄ1 を有する第１の絶縁膜を形成する工
程と、前記第１の絶縁膜上にゲート電極を形成する工程
と、前記ゲート電極の形成後に前記非単結晶半導体薄膜
中に不純物を注入する工程と、前記第１の絶縁膜及び前
記ゲート電極を被覆するように屈折率ｎ2 、膜厚ｄ2 を
有する第２の絶縁膜を形成する工程と、前記第２の絶縁
膜の形成後に波長λのレーザー照射を行い、注入された
前記不純物を活性化する工程と、を有し、前記第２の絶
縁膜の膜厚ｄ2 が（３）式を満足し、 ２＊ｍ＊λ／（４＊ｎ2 ）−λ／（ｎ2 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ2 ) ＋λ／（ｎ2 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（３） かつ前記第１の絶縁の膜厚ｄ1 及び第２の絶縁の膜厚ｄ
2 が、（４）式を満足し、 ｎ1 ＊ｄ1 ＝（２＊ｍ1 −１）＊λ／４、 ｎ2 ＊ｄ2 ＝（２＊ｍ2 −１）＊λ／４ （ｍ1 ，ｍ2 ＝１, ２, ３・・・）・・・（４）前記ゲート電極の部分では前記レーザー光の反射作用を
大きくし、前記ゲート電極以外の部分では前記レーザー
光の吸収作用を大きくしたこと を特徴とするものであ
る。
【００１６】
【００１７】
【発明の実施の形態】本発明の実施の形態における薄膜
トランジスタの製造方法について、図１及び図２を参照
しつつ説明する。まず図１（ａ）に示すように、透明な
ガラス基板１１にプラズマＣＶＤ法にて酸化シリコン膜
を４００ｎｍに成膜し、絶縁膜としてバッファー層１２
を形成する。その後、酸化シリコン薄膜を形成したガラ
ス基板１１を大気中に取り出すことなく、プラズマＣＶ
Ｄ法にて非晶質シリコン（ａ−Ｓｉ）を成膜し、５０ｎ
ｍになるまで堆積させる。ついでａ−Ｓｉ膜中の水素を
低減するため、１Ｔｏｒｒの減圧窒素雰囲気下で４５０
℃、９０分の熱処理を行う。そしてエキシマレーザーア
ニールにてａ−Ｓｉ膜を多結晶化し、非単結晶半導体薄
膜としてのｐｏｌｙ−Ｓｉ膜１３ａにする。エキシマレ
ーザーには、波長３０８ｎｍのＸｅＣｌエキシマレーザ
ーを用い、照射は真空中とし、エネルギー密度を３５０
ｍＪ／ｃｍ2 とし、平均照射数を３５shot／point とす
る。
トランジスタの製造方法について、図１及び図２を参照
しつつ説明する。まず図１（ａ）に示すように、透明な
ガラス基板１１にプラズマＣＶＤ法にて酸化シリコン膜
を４００ｎｍに成膜し、絶縁膜としてバッファー層１２
を形成する。その後、酸化シリコン薄膜を形成したガラ
ス基板１１を大気中に取り出すことなく、プラズマＣＶ
Ｄ法にて非晶質シリコン（ａ−Ｓｉ）を成膜し、５０ｎ
ｍになるまで堆積させる。ついでａ−Ｓｉ膜中の水素を
低減するため、１Ｔｏｒｒの減圧窒素雰囲気下で４５０
℃、９０分の熱処理を行う。そしてエキシマレーザーア
ニールにてａ−Ｓｉ膜を多結晶化し、非単結晶半導体薄
膜としてのｐｏｌｙ−Ｓｉ膜１３ａにする。エキシマレ
ーザーには、波長３０８ｎｍのＸｅＣｌエキシマレーザ
ーを用い、照射は真空中とし、エネルギー密度を３５０
ｍＪ／ｃｍ2 とし、平均照射数を３５shot／point とす
る。
【００１８】このようにａ−Ｓｉ膜を結晶化してｐｏｌ
ｙ−Ｓｉ膜１３ａを形成した後、ｐｏｌｙ−Ｓｉ膜１３
ａをＴＦＴの形状に加工し、酸化シリコン膜を成膜し、
第１の絶縁膜としてのゲート絶縁膜１４を形成する。こ
の酸化シリコン膜は、ＴＥＯＳと酸素の混合ガスを用い
たプラズマＣＶＤ法により形成しており、膜厚は４５ｎ
ｍに設定する。
ｙ−Ｓｉ膜１３ａを形成した後、ｐｏｌｙ−Ｓｉ膜１３
ａをＴＦＴの形状に加工し、酸化シリコン膜を成膜し、
第１の絶縁膜としてのゲート絶縁膜１４を形成する。こ
の酸化シリコン膜は、ＴＥＯＳと酸素の混合ガスを用い
たプラズマＣＶＤ法により形成しており、膜厚は４５ｎ
ｍに設定する。
【００１９】その後Ａｌ合金からなるゲート電極１５を
形成する。そして、薄膜トランジスタにするため、不純
物を注入してＬＤＤ領域１３ｂを形成する。ここでは燐
イオンを加速電圧７０ｋｅＶで励起し、ドーズ量１Ｅ１
３／ｃｍ2 にて注入する。ＬＤＤ領域１３ｂを形成した
後、図１（ｂ）に示すように薄膜トランジスタのＬＤＤ
領域１３ｂを被覆するようにフォトレジスト２５を塗膜
し、不純物注入用のマスクを形成する。そして、ソース
領域２１及びドレイン領域２２に不純物を注入する。こ
こでは燐イオンを加速電圧７０ｋｅＶで励起し、ドーズ
量１Ｅ１５／ｃｍ2 で注入する。このように不純物濃度
が高くなったソース領域２１及びドレイン領域２２をＳ
Ｄ領域１３ｃという。
形成する。そして、薄膜トランジスタにするため、不純
物を注入してＬＤＤ領域１３ｂを形成する。ここでは燐
イオンを加速電圧７０ｋｅＶで励起し、ドーズ量１Ｅ１
３／ｃｍ2 にて注入する。ＬＤＤ領域１３ｂを形成した
後、図１（ｂ）に示すように薄膜トランジスタのＬＤＤ
領域１３ｂを被覆するようにフォトレジスト２５を塗膜
し、不純物注入用のマスクを形成する。そして、ソース
領域２１及びドレイン領域２２に不純物を注入する。こ
こでは燐イオンを加速電圧７０ｋｅＶで励起し、ドーズ
量１Ｅ１５／ｃｍ2 で注入する。このように不純物濃度
が高くなったソース領域２１及びドレイン領域２２をＳ
Ｄ領域１３ｃという。
【００２０】不純物注入後は、図２（ｃ）に示すように
酸化シリコン膜を２１１ｎｍに成膜し、第２の絶縁膜と
して層間絶縁膜１６を形成する。その後、短波長のエキ
シマレーザーを照射し、注入した不純物の活性化処理を
行う。活性化に使用したレーザーの波長λは３０８ｎｍ
であり、半値幅３０ｎｓｅｃのＸｅＣｌエキシマレーザ
ーである。またそのエネルギー密度は３００ｍＪ／ｃｍ
2 とし、平均照射数を２０shot／point とする。
酸化シリコン膜を２１１ｎｍに成膜し、第２の絶縁膜と
して層間絶縁膜１６を形成する。その後、短波長のエキ
シマレーザーを照射し、注入した不純物の活性化処理を
行う。活性化に使用したレーザーの波長λは３０８ｎｍ
であり、半値幅３０ｎｓｅｃのＸｅＣｌエキシマレーザ
ーである。またそのエネルギー密度は３００ｍＪ／ｃｍ
2 とし、平均照射数を２０shot／point とする。
【００２１】一方、第１の絶縁膜であるゲート絶縁膜１
４については、図２（ｃ）に示すように膜厚ｄ1 ＝４５
ｎｍ、屈折率ｎ1 ＝１. ４６とする。ゲート絶縁膜１４
上に形成した層間絶縁膜１６については、膜厚ｄ2 ＝２
１１ｎｍ、屈折率ｎ1 ＝１.４６とする。従って不純物
の活性化を必要とする薄膜トランジスタのソース領域２
１及びドレイン領域２２上の絶縁膜については、膜厚は
ｄ1 ＋ｄ2 ＝２５５ｎｍとなり、屈折率はｎ1 ＝１. ４
６となる。そしてゲート電極１５上の絶縁膜について
は、膜厚はｄ2 ＝２１１ｎｍとなり、屈折率ｎ1 は１.
４６となる。
４については、図２（ｃ）に示すように膜厚ｄ1 ＝４５
ｎｍ、屈折率ｎ1 ＝１. ４６とする。ゲート絶縁膜１４
上に形成した層間絶縁膜１６については、膜厚ｄ2 ＝２
１１ｎｍ、屈折率ｎ1 ＝１.４６とする。従って不純物
の活性化を必要とする薄膜トランジスタのソース領域２
１及びドレイン領域２２上の絶縁膜については、膜厚は
ｄ1 ＋ｄ2 ＝２５５ｎｍとなり、屈折率はｎ1 ＝１. ４
６となる。そしてゲート電極１５上の絶縁膜について
は、膜厚はｄ2 ＝２１１ｎｍとなり、屈折率ｎ1 は１.
４６となる。
【００２２】図３（ａ）は大気中から絶縁膜（ＳｉＯ
2 ）にレーザー光を入射した場合、絶縁膜の膜厚に対す
るレーザー光の反射率を示したものである。図３（ｂ）
はレーザー光での活性化時における薄膜トランジスタの
断面図であり、図２（ｃ）の断面図に対応している。大
気中から絶縁膜へ入射するレーザー光の反射率は、レー
ザー波長をλとし、絶縁膜の屈折率をｎとする場合、図
３（ａ）に示すようにλ／（４＊ｎ）の周期で最大、最
小を繰り返す。
2 ）にレーザー光を入射した場合、絶縁膜の膜厚に対す
るレーザー光の反射率を示したものである。図３（ｂ）
はレーザー光での活性化時における薄膜トランジスタの
断面図であり、図２（ｃ）の断面図に対応している。大
気中から絶縁膜へ入射するレーザー光の反射率は、レー
ザー波長をλとし、絶縁膜の屈折率をｎとする場合、図
３（ａ）に示すようにλ／（４＊ｎ）の周期で最大、最
小を繰り返す。
【００２３】図３（ａ）ではエキシマレーザーの波長λ
を３０８ｎｍとし、絶縁膜（ＳｉＯ 2 ）の屈折率ｎを
１. ４６としている。この場合は反射率の半周期λ／
（４＊ｎ）は５２. ７ｎｍとなる。従って図３（ｂ）に
示す領域Ａ、即ちゲート電極上では層間絶縁膜（ＳｉＯ
2 ：２１１ｎｍ）に対してレーザー光が入射するため、
図３（ａ）に示したように反射率が最大となり、入射し
たレーザーエネルギーは薄膜トランジスタのゲート電極
１５にはほとんど吸収されなくなる。
を３０８ｎｍとし、絶縁膜（ＳｉＯ 2 ）の屈折率ｎを
１. ４６としている。この場合は反射率の半周期λ／
（４＊ｎ）は５２. ７ｎｍとなる。従って図３（ｂ）に
示す領域Ａ、即ちゲート電極上では層間絶縁膜（ＳｉＯ
2 ：２１１ｎｍ）に対してレーザー光が入射するため、
図３（ａ）に示したように反射率が最大となり、入射し
たレーザーエネルギーは薄膜トランジスタのゲート電極
１５にはほとんど吸収されなくなる。
【００２４】これに対して、図３（ｂ）に示す領域Ｂ、
即ち薄膜トランジスタのソース領域２１及びドレイン領
域２２並びにＬＤＤ領域１３ｂ上では、ゲート絶縁膜の
膜厚４５ｎｍと層間絶縁膜の膜厚２１１ｎｍとの和に対
してレーザー光が入射するこになる。このため、図３
（ａ）に示したように反射率が最小となり、入射したレ
ーザーエネルギーは最も効率良く下層のｐｏｌｙ−Ｓｉ
膜１３ａに到達する。そのため、ｐｏｌｙ−Ｓｉ膜１３
ａのアニールが効率的に行われ、注入した不純物がよく
活性化される。
即ち薄膜トランジスタのソース領域２１及びドレイン領
域２２並びにＬＤＤ領域１３ｂ上では、ゲート絶縁膜の
膜厚４５ｎｍと層間絶縁膜の膜厚２１１ｎｍとの和に対
してレーザー光が入射するこになる。このため、図３
（ａ）に示したように反射率が最小となり、入射したレ
ーザーエネルギーは最も効率良く下層のｐｏｌｙ−Ｓｉ
膜１３ａに到達する。そのため、ｐｏｌｙ−Ｓｉ膜１３
ａのアニールが効率的に行われ、注入した不純物がよく
活性化される。
【００２５】このような活性化処理の後は、図２（ｄ）
に示すように層間絶縁膜１６にコンタクトホール１７
ａ、１７ｂを開口し、ＴｉとＡｌの積層膜からなるＳＤ
配線１８ａ、１８ｂを夫々形成する。最後に窒化シリコ
ンからなる保護絶縁膜２３を形成し、水素雰囲気でのア
ニールを行なう。こうして、多結晶シリコン薄膜中の未
結合手を水素にて補償し、特性が向上した薄膜トランジ
スタが得られる。
に示すように層間絶縁膜１６にコンタクトホール１７
ａ、１７ｂを開口し、ＴｉとＡｌの積層膜からなるＳＤ
配線１８ａ、１８ｂを夫々形成する。最後に窒化シリコ
ンからなる保護絶縁膜２３を形成し、水素雰囲気でのア
ニールを行なう。こうして、多結晶シリコン薄膜中の未
結合手を水素にて補償し、特性が向上した薄膜トランジ
スタが得られる。
【００２６】上記のアニールは２５０℃〜４００℃の温
度範囲で３０分〜３時間程度行うことが望ましい。ここ
ではアニール温度を３５０℃とし、アニール時間を１時
間とした。本実施の形態の製造方法を用いて薄膜トラン
ジスタを作製したところ、移動度１５０ｃｍ2 ／Ｖ・ｓ
ｅｃ、Ｖth＝２. ０Ｖの特性が得られる。また、ゲート
電極１５にＡｌ合金を用いたにも関わらず、レーザー活
性化工程でのヒロックの増大は観測されない。
度範囲で３０分〜３時間程度行うことが望ましい。ここ
ではアニール温度を３５０℃とし、アニール時間を１時
間とした。本実施の形態の製造方法を用いて薄膜トラン
ジスタを作製したところ、移動度１５０ｃｍ2 ／Ｖ・ｓ
ｅｃ、Ｖth＝２. ０Ｖの特性が得られる。また、ゲート
電極１５にＡｌ合金を用いたにも関わらず、レーザー活
性化工程でのヒロックの増大は観測されない。
【００２７】以上のような製造方法によれば、ゲート電
極１５上の層間絶縁膜１６がエキシマレーザーを反射す
る作用を有し、薄膜トランジスタのソース領域２１及び
ドレイン領域２２上の層間絶縁膜１６，１４は反射防止
の作用を持つこととなる。これにより不純物の活性化が
必要な領域に対しては、効率的にレーザーエネルギーが
吸収されるのに対して、温度上昇を防止したいゲート電
極には、レーザーエネルギーが吸収されないように制御
できる。従って、温度上昇によりヒロックやクラック等
が形成されやすい材料、例えばＡｌや応力の大きな高融
点金属であるＣｒ，Ｍｏ，Ｗ、Ｎｉ等の材料をゲート配
線に用いることができる。
極１５上の層間絶縁膜１６がエキシマレーザーを反射す
る作用を有し、薄膜トランジスタのソース領域２１及び
ドレイン領域２２上の層間絶縁膜１６，１４は反射防止
の作用を持つこととなる。これにより不純物の活性化が
必要な領域に対しては、効率的にレーザーエネルギーが
吸収されるのに対して、温度上昇を防止したいゲート電
極には、レーザーエネルギーが吸収されないように制御
できる。従って、温度上昇によりヒロックやクラック等
が形成されやすい材料、例えばＡｌや応力の大きな高融
点金属であるＣｒ，Ｍｏ，Ｗ、Ｎｉ等の材料をゲート配
線に用いることができる。
【００２８】また図３に示したように反射率は、使用す
るレーザーの波長λ、絶縁膜の屈折率ｎ1 に対して絶縁
膜の膜厚がλ／（４＊ｎ1 ）［ｎｍ］毎に反射率最大と
最小となるため、絶縁膜の膜厚誤差は、反射率が最大、
最小となる周期の１／２、すなわちλ／（８＊ｎ1 ）
［ｎｍ］の範囲にあればよい。この条件を定量化する
と、第２の絶縁膜の膜厚ｄ2 が次の（１）式を満足し、 ２＊ｍ＊λ／（４＊ｎ1 ）−λ／（ｎ1 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ1 ) ＋λ／（ｎ1 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（１） かつ第１及び第２の絶縁膜の膜厚の和（ｄ1 ＋ｄ2 ）
が、次の（２）式を満足すればよい。 （２＊ｍ−１）＊λ／（４＊ｎ1 ) −λ／（ｎ1 ＊８）＜ｄ1 ＋ｄ2 、 （２＊ｍ−１）＊λ／（４＊ｎ1 ）＋λ／（ｎ1 ＊８）＞ｄ1 ＋ｄ2 （ｍ＝１, ２, ３・・・）・・・（２）
るレーザーの波長λ、絶縁膜の屈折率ｎ1 に対して絶縁
膜の膜厚がλ／（４＊ｎ1 ）［ｎｍ］毎に反射率最大と
最小となるため、絶縁膜の膜厚誤差は、反射率が最大、
最小となる周期の１／２、すなわちλ／（８＊ｎ1 ）
［ｎｍ］の範囲にあればよい。この条件を定量化する
と、第２の絶縁膜の膜厚ｄ2 が次の（１）式を満足し、 ２＊ｍ＊λ／（４＊ｎ1 ）−λ／（ｎ1 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ1 ) ＋λ／（ｎ1 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（１） かつ第１及び第２の絶縁膜の膜厚の和（ｄ1 ＋ｄ2 ）
が、次の（２）式を満足すればよい。 （２＊ｍ−１）＊λ／（４＊ｎ1 ) −λ／（ｎ1 ＊８）＜ｄ1 ＋ｄ2 、 （２＊ｍ−１）＊λ／（４＊ｎ1 ）＋λ／（ｎ1 ＊８）＞ｄ1 ＋ｄ2 （ｍ＝１, ２, ３・・・）・・・（２）
【００２９】なお、本実施の形態では、ゲート絶縁膜と
層間絶縁膜とを同一材料、即ち同一屈折率ｎ1 を有する
構成としたが、必ずしも同一屈折率を有する材料である
必要はない。屈折率が異なる材料をゲート絶縁膜と層間
絶縁膜に用いた場合には、ゲート絶縁膜の膜厚をｄ1 と
し、屈折率をｎ1 とし、層間絶縁膜の膜厚をｄ2 とし、
屈折率をｎ2 としたとき、膜厚ｄ2 は次の（３）式を満
足すればよい。 ２＊ｍ＊λ／（４＊ｎ2 ）−λ／（ｎ2 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ2 ) ＋λ／（ｎ2 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（３） また第１の絶縁膜の膜厚ｄ1 及び第２の絶縁の膜厚ｄ2
が、次の（４）式を満足すればよい。 ｎ1 ＊ｄ1 ＝（２＊ｍ1 −１）＊λ／４、 ｎ2 ＊ｄ2 ＝（２＊ｍ2 −１）＊λ／４ （ｍ1 ，ｍ2 ＝１, ２, ３・・・）・・・（４） このように（３）式と（４）式を満足していれば、請求
項１記載の製造方法、即ち実施の形態に記載した効果と
同様の効果が得られる。
層間絶縁膜とを同一材料、即ち同一屈折率ｎ1 を有する
構成としたが、必ずしも同一屈折率を有する材料である
必要はない。屈折率が異なる材料をゲート絶縁膜と層間
絶縁膜に用いた場合には、ゲート絶縁膜の膜厚をｄ1 と
し、屈折率をｎ1 とし、層間絶縁膜の膜厚をｄ2 とし、
屈折率をｎ2 としたとき、膜厚ｄ2 は次の（３）式を満
足すればよい。 ２＊ｍ＊λ／（４＊ｎ2 ）−λ／（ｎ2 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ2 ) ＋λ／（ｎ2 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（３） また第１の絶縁膜の膜厚ｄ1 及び第２の絶縁の膜厚ｄ2
が、次の（４）式を満足すればよい。 ｎ1 ＊ｄ1 ＝（２＊ｍ1 −１）＊λ／４、 ｎ2 ＊ｄ2 ＝（２＊ｍ2 −１）＊λ／４ （ｍ1 ，ｍ2 ＝１, ２, ３・・・）・・・（４） このように（３）式と（４）式を満足していれば、請求
項１記載の製造方法、即ち実施の形態に記載した効果と
同様の効果が得られる。
【００３０】実施の形態に記載したように、第１の絶縁
膜として有機シリコン材料、例えばＴＥＯＳガスをプラ
ズマ分解して作製した酸化シリコン薄膜を用い、薄膜ト
ランジスタのソース領域及びドレイン領域上を前記絶縁
膜にて被覆することにより、薄膜トランジスタの信頼性
を更に向上することができた。
膜として有機シリコン材料、例えばＴＥＯＳガスをプラ
ズマ分解して作製した酸化シリコン薄膜を用い、薄膜ト
ランジスタのソース領域及びドレイン領域上を前記絶縁
膜にて被覆することにより、薄膜トランジスタの信頼性
を更に向上することができた。
【００３１】
【発明の効果】以上のように本願の請求項１又は２記載
の発明によれば、不純物の活性化処理に用いるレーザー
光を照射するとき、レーザー光に対して光学的な反射膜
をゲート電極上に形成し、かつ薄膜トランジスタの活性
層以外の領域に光学的な反射防止膜を形成することで、
活性化処理時にゲート電極に照射されるレーザー光の大
半を反射させることができる。このためゲート電極の温
度上昇を抑制することができる。これにより、充分な活
性化率を得るレーザーアニール条件においても、ゲート
電極のクラックや剥離を防止できる。この結果、薄膜ト
ランジスタの製造歩留まりを大きく向上させることがで
きる。
の発明によれば、不純物の活性化処理に用いるレーザー
光を照射するとき、レーザー光に対して光学的な反射膜
をゲート電極上に形成し、かつ薄膜トランジスタの活性
層以外の領域に光学的な反射防止膜を形成することで、
活性化処理時にゲート電極に照射されるレーザー光の大
半を反射させることができる。このためゲート電極の温
度上昇を抑制することができる。これにより、充分な活
性化率を得るレーザーアニール条件においても、ゲート
電極のクラックや剥離を防止できる。この結果、薄膜ト
ランジスタの製造歩留まりを大きく向上させることがで
きる。
【００３２】
【図１】本発明の実施の形態における薄膜トランジスタ
の作製方法（その１）を示す工程断面図である。
の作製方法（その１）を示す工程断面図である。
【図２】本発明の実施の形態における薄膜トランジスタ
の作製方法（その２）を示す工程断面図である。
の作製方法（その２）を示す工程断面図である。
【図３】（ａ）は絶縁膜の膜厚とレーザー光の反射率と
を関係を示す特性図であり、（ｂ）は薄膜トランジスタ
における領域Ａ，Ｂの位置を示す断面図である。
を関係を示す特性図であり、（ｂ）は薄膜トランジスタ
における領域Ａ，Ｂの位置を示す断面図である。
【図４】従来の薄膜トランジスタの製造方法（その１）
を示す工程断面図である。
を示す工程断面図である。
【図５】従来の薄膜トランジスタの製造方法（その２）
を示す工程断面図である。
を示す工程断面図である。
１１ ガラス基板 １２ バッファー層 １３ａ ｐｏｌｙ−Ｓｉ膜 １３ｂ ＬＤＤ領域 １３ｃ ＳＤ領域 １４ ゲート絶縁膜（第１の絶縁膜） １５ ゲート電極 １６ 層間絶縁膜（第２の絶縁膜) １７ａ，１７ｂ コンタクトホール １８ａ，１８ｂ ＳＤ配線 ２１ ソース領域 ２２ ドレイン領域 ２５ フォトレジスト ２３ 保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/265
Claims (2)
- 【請求項１】 透光性基板上に絶縁膜を成膜し、バッフ
ァ層を形成する工程と、 前記バッファ層上に非単結晶半導体薄膜を形成する工程
と、 前記非単晶質半導体薄膜上にゲート絶縁膜として屈折率
ｎ1 、膜厚ｄ1 を有する第１の絶縁膜を形成する工程
と、 前記第１の絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極の形成後に前記非単結晶半導体薄膜中に
不純物を注入する工程と、 前記第１の絶縁膜及び前記ゲート電極を被覆するように
屈折率ｎ1 、膜厚ｄ2を有する第２の絶縁膜を形成する
工程と、 前記第２の絶縁膜の形成後に波長λのレーザー照射を行
い、注入された前記不純物を活性化する工程と、を有
し、 前記第２の絶縁膜の膜厚ｄ2 が（１）式を満足し、 ２＊ｍ＊λ／（４＊ｎ1 ）−λ／（ｎ1 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ1 ) ＋λ／（ｎ1 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（１） かつ前記第１及び第２の絶縁膜の膜厚の和（ｄ1 ＋
ｄ2 ）が、（２）式 （２＊ｍ−１）＊λ／（４＊ｎ1 ) −λ／（ｎ1 ＊８）＜ｄ1 ＋ｄ2 、 （２＊ｍ−１）＊λ／（４＊ｎ1 ）＋λ／（ｎ1 ＊８）＞ｄ1 ＋ｄ2 （ｍ＝１, ２, ３・・・）・・・（２）を満足すること を特徴とする薄膜トランジスタの製造方
法。 - 【請求項２】 透光性基板上に絶縁膜を成膜し、バッフ
ァ層を形成する工程と、 前記バッファ層上に非単結晶半導体薄膜を形成する工程
と、 前記非単晶質半導体薄膜上にゲート絶縁膜として屈折率
ｎ1 、膜厚ｄ1 を有する第１の絶縁膜を形成する工程
と、 前記第１の絶縁膜上にゲート電極を形成する工程と、 前記ゲート電極の形成後に前記非単結晶半導体薄膜中に
不純物を注入する工程と、 前記第１の絶縁膜及び前記ゲート電極を被覆するように
屈折率ｎ2 、膜厚ｄ2を有する第２の絶縁膜を形成する
工程と、 前記第２の絶縁膜の形成後に波長λのレーザー照射を行
い、注入された前記不純物を活性化する工程と、を有
し、 前記第２の絶縁膜の膜厚ｄ2 が（３）式を満足し、 ２＊ｍ＊λ／（４＊ｎ2 ）−λ／（ｎ2 ＊８）＜ｄ2 、 ２＊ｍ＊λ／（４＊ｎ2 ) ＋λ／（ｎ2 ＊８）＞ｄ2 （ｍ＝１, ２, ３・・・）・・・（３） かつ前記第１の絶縁の膜厚ｄ1 及び第２の絶縁の膜厚ｄ
2 が、（４）式 ｎ1 ＊ｄ1 ＝（２＊ｍ1 −１）＊λ／４、 ｎ2 ＊ｄ2 ＝（２＊ｍ2 −１）＊λ／４ （ｍ1 ，ｍ2 ＝１, ２, ３・・・）・・・（４）を満足すること を特徴とする薄膜トランジスタの製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812199A JP3318285B2 (ja) | 1999-05-10 | 1999-05-10 | 薄膜トランジスタの製造方法 |
| US09/566,609 US6309917B1 (en) | 1999-05-10 | 2000-05-09 | Thin film transistor manufacturing method and thin film transistor |
| KR1020000024562A KR100605773B1 (ko) | 1999-05-10 | 2000-05-09 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 |
| CNB001086448A CN1144275C (zh) | 1999-05-10 | 2000-05-09 | 薄膜晶体管制造方法及薄膜晶体管 |
| TW089108839A TW472393B (en) | 1999-05-10 | 2000-05-09 | Thin film transistor manufacturing method and thin film transistor |
| US09/941,980 US6420760B2 (en) | 1999-05-10 | 2001-08-29 | Thin film transistor manufacturing method and thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12812199A JP3318285B2 (ja) | 1999-05-10 | 1999-05-10 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000323713A JP2000323713A (ja) | 2000-11-24 |
| JP3318285B2 true JP3318285B2 (ja) | 2002-08-26 |
Family
ID=14976916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12812199A Expired - Fee Related JP3318285B2 (ja) | 1999-05-10 | 1999-05-10 | 薄膜トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6309917B1 (ja) |
| JP (1) | JP3318285B2 (ja) |
| KR (1) | KR100605773B1 (ja) |
| CN (1) | CN1144275C (ja) |
| TW (1) | TW472393B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6685645B1 (en) | 2001-10-20 | 2004-02-03 | Zonare Medical Systems, Inc. | Broad-beam imaging |
| JP3505445B2 (ja) * | 1999-08-30 | 2004-03-08 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| US6746901B2 (en) * | 2000-05-12 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating thereof |
| US6534350B2 (en) * | 2001-08-02 | 2003-03-18 | Industrial Technology Research Institute | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step |
| KR20030091644A (ko) * | 2002-05-23 | 2003-12-03 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
| JP4234363B2 (ja) * | 2002-07-05 | 2009-03-04 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US7759736B2 (en) * | 2002-11-14 | 2010-07-20 | Sharp Laboratories Of America, Inc. | Oxide interface with improved oxygen bonding |
| US6902960B2 (en) * | 2002-11-14 | 2005-06-07 | Sharp Laboratories Of America, Inc. | Oxide interface and a method for fabricating oxide thin films |
| JP4015068B2 (ja) | 2003-06-17 | 2007-11-28 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100570974B1 (ko) * | 2003-06-25 | 2006-04-13 | 삼성에스디아이 주식회사 | 박막 트랜지스터 |
| US7582492B2 (en) * | 2004-05-21 | 2009-09-01 | Panasonic Corporation | Method of doping impurities, and electronic element using the same |
| JP4649896B2 (ja) * | 2004-07-09 | 2011-03-16 | 日本電気株式会社 | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 |
| US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
| CN100401484C (zh) * | 2004-12-01 | 2008-07-09 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
| JP2006278532A (ja) * | 2005-03-28 | 2006-10-12 | Toshiba Corp | 熱処理方法及び半導体装置の製造方法 |
| JP2007095989A (ja) * | 2005-09-29 | 2007-04-12 | Dainippon Printing Co Ltd | 薄膜トランジスタの製造方法 |
| KR100749421B1 (ko) * | 2006-03-06 | 2007-08-14 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 구비한 표시 장치 |
| JP2008021827A (ja) * | 2006-07-13 | 2008-01-31 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7851352B2 (en) | 2007-05-11 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd | Manufacturing method of semiconductor device and electronic device |
| JP5411456B2 (ja) * | 2007-06-07 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN101587839B (zh) * | 2008-05-23 | 2011-12-21 | 清华大学 | 薄膜晶体管的制备方法 |
| CN101599495B (zh) * | 2008-06-04 | 2013-01-09 | 清华大学 | 薄膜晶体管面板 |
| CN101620994B (zh) * | 2008-06-30 | 2011-01-12 | 中芯国际集成电路制造(北京)有限公司 | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 |
| KR101155563B1 (ko) | 2009-05-27 | 2012-06-19 | 주식회사 효성 | 레이저를 이용한 태양전지 제조방법 |
| KR20130122032A (ko) * | 2011-02-23 | 2013-11-07 | 파나소닉 주식회사 | 박막 트랜지스터 장치의 제조 방법, 박막 트랜지스터 장치 및 표시 장치 |
| KR102175811B1 (ko) * | 2014-09-17 | 2020-11-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN104992899A (zh) * | 2015-06-09 | 2015-10-21 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法及多晶硅tft结构 |
| CN106876481B (zh) * | 2017-05-04 | 2020-11-03 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置 |
| CN107393966A (zh) * | 2017-07-27 | 2017-11-24 | 武汉华星光电半导体显示技术有限公司 | 低温多晶硅薄膜晶体管及其制作方法、显示设备 |
| US10903460B2 (en) | 2018-03-20 | 2021-01-26 | Sakai Display Products Corporation | Flexible OLED device, method for manufacturing same, and support substrate |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5897346A (en) * | 1994-02-28 | 1999-04-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a thin film transistor |
| JPH0992836A (ja) | 1995-09-22 | 1997-04-04 | Toshiba Corp | ポリシリコン薄膜トランジスタ |
| KR100188090B1 (ko) | 1995-10-12 | 1999-07-01 | 김광호 | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 |
| KR100199064B1 (ko) * | 1995-10-17 | 1999-07-01 | 구자홍 | 박막 트랜지스터 제조방법 |
| US6104450A (en) * | 1996-11-07 | 2000-08-15 | Sharp Kabushiki Kaisha | Liquid crystal display device, and methods of manufacturing and driving same |
| US6010923A (en) * | 1997-03-31 | 2000-01-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region |
-
1999
- 1999-05-10 JP JP12812199A patent/JP3318285B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-09 US US09/566,609 patent/US6309917B1/en not_active Expired - Fee Related
- 2000-05-09 CN CNB001086448A patent/CN1144275C/zh not_active Expired - Fee Related
- 2000-05-09 KR KR1020000024562A patent/KR100605773B1/ko not_active IP Right Cessation
- 2000-05-09 TW TW089108839A patent/TW472393B/zh not_active IP Right Cessation
-
2001
- 2001-08-29 US US09/941,980 patent/US6420760B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1144275C (zh) | 2004-03-31 |
| JP2000323713A (ja) | 2000-11-24 |
| KR20010014887A (ko) | 2001-02-26 |
| KR100605773B1 (ko) | 2006-07-28 |
| US6309917B1 (en) | 2001-10-30 |
| CN1273436A (zh) | 2000-11-15 |
| US20020004260A1 (en) | 2002-01-10 |
| TW472393B (en) | 2002-01-11 |
| US6420760B2 (en) | 2002-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3318285B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4044137B2 (ja) | 電子デバイスの製造方法 | |
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| JP4627961B2 (ja) | 半導体装置の作製方法 | |
| US6916690B2 (en) | Method of fabricating polysilicon film | |
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| US20050048706A1 (en) | Method of manufacturing semiconductor device | |
| JPH114001A (ja) | 半導体装置およびその作製方法 | |
| JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| TW200421436A (en) | Method for manufacturing of the semiconductor film | |
| JP3465772B2 (ja) | 半導体装置の製造方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP4547857B2 (ja) | トランジスタの製造方法 | |
| JPH1187724A (ja) | 半導体素子の製造方法 | |
| JPH08139016A (ja) | 薄膜集積回路の製造方法 | |
| JP2002353240A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JPH11121376A (ja) | 半導体装置の製造方法 | |
| JP3430743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3167497B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3383280B2 (ja) | 半導体装置の作製方法 | |
| JP2004087583A (ja) | 半導体装置及びその製造方法並びに薄膜の熱処理方法 | |
| JPH09116166A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004103841A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100614 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |