KR100188090B1 - 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 Download PDFInfo
- Publication number
- KR100188090B1 KR100188090B1 KR1019950035200A KR19950035200A KR100188090B1 KR 100188090 B1 KR100188090 B1 KR 100188090B1 KR 1019950035200 A KR1019950035200 A KR 1019950035200A KR 19950035200 A KR19950035200 A KR 19950035200A KR 100188090 B1 KR100188090 B1 KR 100188090B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- insulating film
- gate
- polycrystalline silicon
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 title abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 239000011810 insulating material Substances 0.000 claims abstract 2
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910004205 SiNX Inorganic materials 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 239000010408 film Substances 0.000 abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 12
- 230000003213 activating effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브층의 소스/드레인 영역에 불순물 이온 주입시 주입시키는 불순물이 게이트 전극에 도달하는 것을 억제할 수 있으며, 소스/드레인 영역의 주입된 이온을 활성화할 때 레이저 빔을 투과시킬 수 있어 게이트 전극의 손상을 방지하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다. 그 구조는 기판 위에 형성되어 있는 다결정 실리콘막, 다결정 실리콘막 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 게이트 전극, 게이트 전극 위에 형성되어 잇는 게이트 전극의 손상을 방지하는 저연막을 포함하고 있다. 이와 같아. 게이트 전극 위에 밴드 갭이 큰 절연 물질을 형성하므로써 액티브층에 주입된 이온을 어닐닝하기 위한 레이저 빔 조사시 게이트 전극이 손상되는 것을 방지한다.
Description
제1도 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 나타낸 단면도이고,
제2a-g도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 공정 순서를 나타낸 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 더욱 상세히 말하자면 게이트 전극 위에 레이저 활성화시 전투과가 가능한 절연층이 형성되어 있어 소스/드레인 형성을 위한 이온 주입시 게이트 전극이 손상되는 것을 방지하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는, 박막 트랜지스터 및 화소 전극이 형성되어 있는 다수의 화소 단위가 행렬의 형태로 형성되어 있으며, 게이트 라인 및 데이타 라인이 각각 화소 행과 화소 열을 따라 형성되어 있는 박막 트랜지스터 기판, 공통 전극이 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질을 포함하고 있다.
이때, 상기 박막 트랜지스터 기판 및 그 게이트 전극은 상기 게이트 라인을 통해 게이트 구동 드라이브로부터 게이트 구동 신호를 전달받아 액티브층에 채널을 형성시키고, 이에 따라 데이타 구동 드라이브로부터의 데이타 신호가 상기 데이타 라인을 통해 소스 전극에 전달되고, 반도체층과 드레인 전극을 거쳐 화소 전극에 전달된다.
이와 같은 액정 표시 장치는 액티브층으로 다결정 실리콘을 사용하여 형성할 수 있으며, 소스/드레인 형성을 위하여 불순물 이온 주입 및 활성화하는 방법으로는 공정 온도에 따라 고온 공정과 저온 공정이 있다.
먼저, 고온 공정은 높은 이온 전류 또는 높은 기판 온도 즉, 200℃ 내지 300℃에서의 이온 샤워 주입 기술을 이용하는 방법이다.
이러한 방법은 이온 사워 주입시 포토 레지스터 마스크의 사용이 어려움에 따라 금속 마스크를 사용해야 하는 공정이 필요하므로 생산 절차가 복잡하고 생산비용이 많이 드는 단점이 있다.
다음, 저온 공정은 낮은 온도 즉, 100℃이하의 기판 온도에서 이온 주입 이후 레이저를 이용하여 활성화하는 방법이다.
이러한 래이저를 이용한 활성화 방법은 레이저 조사시 게이트 전극이 노출되어 있어 급격한 열팽창에 의한 힐룩(hillock)이 발생한다. 특히, 게이트 전극이 이온 주입 공정을 거치면서 불순물이 게이트 전극 안으로 유입되어 있을 때 레이저 파장에 대한 흡수 계수가 급격히 증가하여 힐룩 발생이 더욱 심해진다.
그러므로 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로 레이저 파장을 그대로 통과시킬 수 있는 밴드 갭(band gap)이 큰 물질을 게이트 전극 위에 형성하므로서, 주입된 이온은 게이트 전극의 표면까지 도달하지 못하며 조사된 레이저 빔은 통과되어 게이트 전극의 표면에서 전반사되도록 함으로써, 게이트 전극 손상을 방지하는 절연막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
이러한 목저을 달성하기 위한 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은, 기판 위에 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막 위에 게이트 절연막을 형성하는 단계, 상기 절연막 위에 금속층을 적층하는 단계, 상기 금속층 위에 상기 레이저 빔을 투과시키고 게이트 전극의 손상을 방지하는 절연막을 적층하는 단계, 상기 금속층과 상기 절연막을 동시에 패터닝하는 단계, 상기 액티브층의 소스/드레인 영역에 불순물 이온 주입하는 단계, 상기 소스/드레인 영역에 이온 주입된 불순물을 레이저를 이용하여 어닐닝하는 단계, 를 포함한다.
첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세하게 설명한다.
제1도 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터기판을 타나낸 단면도이고, 제2a-g도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 공정 순서를 나타낸 단면도이다.
먼저, 제2a도에 도시한 바와 같이, 기판(2) 위에 다결정 실리콘막을 적층하여 액티브층(4)을 형성한다.
다음, 제2b도에 도시한 바와 같이, 상기 다결정 실리콘막 위에 SiO2를 이용하여 게이트 절연막(6)을 형성한다.
다음, 제2c도에 도시한 바와 같이, 상기 절연막(6) 위에 Al으로 금속층(8)을 적층한다.
다음, 제2d도에 도시한 바와 같이, 상기 금속층(8) 위에 밴드 갭 에너지가 8.0eV 정도인 SiO2로 절연막(10)을 적층한다. 밴드 갭 에너지가 5eV인 SiNx를 사용할 수도 있다.
다음, 제2e도에 도시한 바와 같이, 상기 금속층(8)과 상기 절연막(10)을 동시에 패터닝하여, 게이트 전극(8) 및 이온 차단층(10)을 형성한다.
다음, 제2f도에 도시한 바와 같이, n+ 불순물을 이온 주입(12)하여 이온 주입 영역, 즉 소스/드레인 영역(4-1)을 형성한다.
다음, 제2g도에 도시한 바와 같이, 상기 액티브층(4)의 이온 주입된 불순물을 파장 308nm, 즉 에너지 크기 4.0eV의 XeCl 레이저(14)를 조사하여 어닐링한다. 이 단계에서, 이온 차단층(16)의 밴드 에너지 갭은 레이저 에너지보다 크기 때문에, 이온 차단층(16)에 주입되어 있는 대부분의 불순물 이온들이 게이트 전극(8) 쪽으로 전달되지 못한 채, 이온 차단층(10) 내에 그대로 존재하게 된다. 이처럼, 레이저 조사에 의한 어닐링시 불순물 이온이 게이트 전극(8)의 표면으로 도달하는 것을 막아 게이트 전극(8)이 손상되는 것을 방지한다.
따라서, 본 발명은 액티브층의 불순물 이온이 게이트 전극에 도달하는 것을 억제하고, 레이저 빔은 투과시켜 게이트 전극 표면에서 전반사시킴으로써, 힐룩 등에 의한 게이트 전극의 손상을 방지하는 효과가 있다.
Claims (6)
- 기판 위에 다결정 실리콘막을 형성하는 단계, 상기 다결정 실리콘막 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 금속층을 증착하는 단계, 상기 금속층 위에 절연막을 적층하는 단계, 상기 금속층과 상기 절연막을 동시에 패터닝하여 게이트 전극 및 이온 차단층을 각각 형성하는 단계, 상기 다결정 실리콘막에 불순물 이온을 주입하여 소스/드레인 영역을 형성하는 단계, 상기 소스/드레인 영역에 이온 주입된 불순물을 레이저를 이용하여 어닐닝하는 단계를 포함하며, 상기 이온 차단층은 레이저 빔은 투과시키고, 상기 불순물 이온이 상기 게이트 전극의 표면으로 이동하는 것은 막는 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 상기 절연막은 밴드 갭이 조사 레이저 에너지 밴드 갭 보다 큰 절연 물질로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 절연막은 SiO2로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 상기 절연막은 SiNx로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 어닐닝하기 위해 조사하는 대표적인 레이저 빔으로 XeCl을 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서, 상기 게이트 전극은 알루미늄으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035200A KR100188090B1 (ko) | 1995-10-12 | 1995-10-12 | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 |
TW085110952A TWI246620B (en) | 1995-10-12 | 1996-09-07 | A thin film transistor for liquid crystal display and a method for manufacturing the same |
JP27048196A JP3774278B2 (ja) | 1995-10-12 | 1996-10-14 | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
JP2005172379A JP4312741B2 (ja) | 1995-10-12 | 2005-06-13 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
JP2008232509A JP2009048199A (ja) | 1995-10-12 | 2008-09-10 | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035200A KR100188090B1 (ko) | 1995-10-12 | 1995-10-12 | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970024303A KR970024303A (ko) | 1997-05-30 |
KR100188090B1 true KR100188090B1 (ko) | 1999-07-01 |
Family
ID=19430017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035200A KR100188090B1 (ko) | 1995-10-12 | 1995-10-12 | 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
JP (3) | JP3774278B2 (ko) |
KR (1) | KR100188090B1 (ko) |
TW (1) | TWI246620B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318285B2 (ja) | 1999-05-10 | 2002-08-26 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
KR101781175B1 (ko) * | 2015-08-31 | 2017-09-22 | 가천대학교 산학협력단 | 초박막 저결정성 실리콘 채널을 갖는 무접합 전계효과 트랜지스터 및 그 제조방법 |
JP6864158B2 (ja) * | 2018-06-22 | 2021-04-28 | 住友重機械工業株式会社 | 半導体装置のレーザーアニール方法およびレーザーアニール方法 |
CN109920731B (zh) * | 2019-03-20 | 2021-03-19 | 上海华虹宏力半导体制造有限公司 | 多晶硅薄膜晶体管及其制作方法 |
CN115497816B (zh) * | 2022-10-19 | 2023-10-17 | 弘大芯源(深圳)半导体有限公司 | 一种半导体场效应集成电路及制备方法 |
-
1995
- 1995-10-12 KR KR1019950035200A patent/KR100188090B1/ko not_active IP Right Cessation
-
1996
- 1996-09-07 TW TW085110952A patent/TWI246620B/zh not_active IP Right Cessation
- 1996-10-14 JP JP27048196A patent/JP3774278B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-13 JP JP2005172379A patent/JP4312741B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-10 JP JP2008232509A patent/JP2009048199A/ja not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
TWI246620B (en) | 2006-01-01 |
JP4312741B2 (ja) | 2009-08-12 |
JP2005326867A (ja) | 2005-11-24 |
KR970024303A (ko) | 1997-05-30 |
JPH09133928A (ja) | 1997-05-20 |
JP3774278B2 (ja) | 2006-05-10 |
JP2009048199A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
JP3312083B2 (ja) | 表示装置 | |
US5886364A (en) | Semiconductor device and process for fabricating the same | |
JP4372993B2 (ja) | アクティブマトリックス液晶表示装置の製造方法 | |
KR970018635A (ko) | 다결정 실리콘층의 형성방법, 이 다결정 실리콘층을 포함하는 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를 포함하는 액정표시장치. | |
KR20020089355A (ko) | 반도체층의 도핑 방법, 박막 반도체 소자의 제조 방법, 및박막 반도체 소자 | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
US6458200B1 (en) | Method for fabricating thin-film transistor | |
JP4312741B2 (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
KR100703467B1 (ko) | 박막트랜지스터 | |
JP4657361B2 (ja) | 半導体装置 | |
US6921685B2 (en) | Method of fabricating thin film transistor | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
US20050110090A1 (en) | Thin film transistor, method of fabricating the same, and flat panel display using the thin film transistor | |
KR20040081024A (ko) | 반도체박막의 제조방법 | |
JP3465772B2 (ja) | 半導体装置の製造方法 | |
KR100274887B1 (ko) | 박막트랜지스터와 그 제조방법 | |
KR100304827B1 (ko) | 다결정실리콘박막트랜지스터의제조방법 | |
JP3393834B2 (ja) | 半導体装置の作製方法 | |
JPH0536721A (ja) | 電界効果トランジスタの製造方法 | |
JPH09237898A (ja) | 多結晶半導体tft、その製造方法、及びtft基板 | |
JP3244387B2 (ja) | 薄膜半導体装置 | |
JPH0352265A (ja) | 薄膜トランジスタ | |
JPH07193245A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121214 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 17 |
|
EXPY | Expiration of term |