JPH1187724A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】製造工程を簡略化しかつスループットを向上さ
せると共に、高性能で、高信頼性の半導体素子の製造方
法を提供する。 【解決手段】透光性ガラス基板１上に形成されたａ−Ｓ
ｉ膜３上に、ゲート絶縁膜５を形成する。そして、上記
ゲート絶縁膜５上の所定の領域にレジスト膜６をマスク
として不純物イオンを注入し、上記ａ−Ｓｉ膜３に透光
性ガラス基板１側からエネルギービームを照射する。こ
れにより、上記ａ−Ｓｉ膜３を結晶化させてｐ−Ｓｉ膜
４を形成すると共に、ソース領域（ａ−Ｓｉ）３ｂおよ
びドレイン領域（ａ−Ｓｉ）３ｃに注入した不純物イオ
ンを活性化させる。この結果、高性能、高信頼性のＴＦ
Ｔを製造できると共に、製造工程を簡略化し、かつスル
ープットを大幅に向上させたＴＦＴの製造方法を提供で
きる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：以下
「ＬＣＤ」と称する。）等に用いられる薄膜トランジス
タ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下
「ＴＦＴ」と称する。）等の半導体素子の製造方法に関
するものである。

【０００２】

【従来の技術】近年、ＴＦＴは、アクティブマトリック
ス方式のＬＣＤにおける画素のスイッチング素子やイメ
ージセンサー、さらにはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等に応用され
ている。

【０００３】特に、多結晶シリコン（Ｐｏｌｙｃｒｙｓ
ｔａｌｌｉｎｅ Ｓｉｌｉｃｏｎ：以下「ｐ−Ｓｉ」と
称する。）形ＴＦＴは、例えば、プロセスの最高温度が
４５０℃以下である低温プロセスで製造した場合、大面
積で安価なガラス基板の使用を可能とする。よって、上
記の低温プロセスのｐ−Ｓｉ形ＴＦＴ−ＬＣＤの開発は
活発に行われており、一部では実用化も始まっている。

【０００４】また、上記のようなｐ−Ｓｉ形ＴＦＴは、
ゲート電極をマスクとしてイオンドーピングし、ソース
・ドレイン領域を自己整合的に形成するので、微細化や
ゲート・ドレイン間の寄生容量の縮小化を図れることに
加えて、非晶質シリコン（Ａｍｏｒｐｈｏｕｓ Ｓｉｌ
ｉｃｏｎ：以下「ａ−Ｓｉ」と称する。）形ＴＦＴより
もキャリア移動度が大きいという特性を有する。このた
め、ｐ−Ｓｉ形ＴＦＴを、例えばアクティブマトリック
ス方式のＬＣＤに適用する場合、上記ｐ−Ｓｉ形ＴＦＴ
は各画素のスイッチング素子だけでなく、これらのスイ
ッチング素子を駆動する高速ドライバー回路に使用する
ことも考えられる。この場合、画素とドライバー回路と
を一体形成して同一基板に内蔵させることにより、ＬＣ
Ｄの低コスト化と高精細化とを図れる。上記の理由か
ら、ＬＣＤ開発は、画素のドライバー回路を同一基板上
に内蔵する方向に進んでいる。

【０００５】以下に、上記ｐ−Ｓｉ形ＴＦＴの製造方法
の一従来例を説明する。図３は、ｐ−Ｓｉ形ＴＦＴの製
造方法を示す断面模式図である。

【０００６】まず、歪み点６００℃前後の透光性ガラス
基板１上に下地絶縁膜１１１を形成する。次に、上記下
地絶縁膜１１１上に、ａ−Ｓｉ膜を形成した後、レーザ
アニール等により結晶化させてｐ−Ｓｉ膜１１３を形成
し、これを島状にパターニングする。さらに、ｐ−Ｓｉ
膜１１３上にゲート絶縁膜１１４の成膜を行う。さら
に、ゲート絶縁膜１１４上にゲート電極１１６となる導
電性金属薄膜の成膜を行い、これを所定の形状にパター
ニングする。次に、ゲート電極１１６をマスクとして、
ｐ−Ｓｉ膜１１３にリン、またはボロン等の不純物イオ
ンをイオンドーピング法にて注入し、ｐ−Ｓｉ膜１１３
にチャネル領域１１３ａ、ソース領域１１３ｂおよびド
レイン領域１１３ｃを形成する（図３（ａ）参照）。

【０００７】さらに、例えばアニール炉等の装置内にお
いて、３００℃〜６００℃の雰囲気中で２、３時間から
数十時間程度、熱アニール処理を行うことにより、不純
物イオンの活性化を行う。すなわち、不純物イオンの注
入によって生じた格子欠陥の回復と、注入した不純物イ
オンの格子位置への置換とを行う（図３（ｂ）参照）。

【０００８】続いて、層間絶縁膜１１７の成膜を行い、
コンタクトホール１１８・１１８を開口する。さらに、
導電性の金属薄膜の成膜を行い、これを所定の形状にパ
ターニングしてソース電極１１９およびドレイン電極１
２０を形成する。最後に、ｐ−Ｓｉ膜１１３に対して、
温度３５０℃、処理時間２時間で水素プラズマ雰囲気中
でプラズマ水素化処理を行うと、ｐ−Ｓｉ形ＴＦＴが完
成する（図３（ｃ）参照）。

【０００９】ここで、上記不純物イオンの活性化は、以
下のような理由により必要とされる。すなわち、注入し
た不純物イオンが格子位置に置換されなければ、上記不
純物イオンは電子および正孔の供給源とはなれず、した
がって、結晶中を動き回れるキャリアの数が減少し、Ｔ
ＦＴ特性は低下する。このため、ソース領域１１３ｂお
よびドレイン領域１１３ｃに注入した不純物イオンをシ
リコン結晶の格子位置に置換させる必要がある。また、
上記ｐ−Ｓｉ膜１１３において、チャネル領域１１３ａ
は不純物イオンが注入されないので結晶性が維持される
のに対し、ソース領域１１３ｂおよびドレイン領域１１
３ｃでは、不純物イオンが注入される際のイオン衝撃に
よって結晶性が損なわれ、格子欠陥が多数発生する。こ
れにより、例えばソース領域１１３ｂおよびドレイン領
域１１３ｃのシート抵抗が高くなり、ＴＦＴ特性が劣化
する。また、上記イオン衝撃により、上記ソース領域１
１３ｂおよびドレイン領域１１３ｃの上層部が、それぞ
れ非晶質化してしまう場合も発生する。この場合、ソー
ス領域１１３ｂおよびドレイン領域１１３ｃと、ソース
電極１１９およびドレイン電極１２０とのコンタクト部
が、高抵抗化することがある。

【００１０】さらに、ｐ−Ｓｉ膜１１３とゲート絶縁膜
１１４との界面や、ｐ−Ｓｉ膜１１３の結晶粒界には、
トラップや準位、ダングリングボンド等が存在する。特
に、チャネル領域１１３ａと、ソース領域１１３ｂおよ
びドレイン領域１１３ｃとの境界では、不純物イオンの
存在の有無によって結晶構造の秩序性が異なることか
ら、これらの境界部近傍における結晶構造が連続的に変
化していないので、上記の欠陥が多数発生しやすい。こ
のため、ＴＦＴの初期特性や、信頼性が低下しがちであ
る。したがって、上記のような、不純物イオンの格子位
置への置換や格子欠陥、非晶質化した部分等の結晶性を
回復させるために、上記活性化が必要となる。

【００１１】上記不純物イオンの活性化は、一般には、
１，０００℃近い高温での熱処理が好ましいが、安価な
ガラス基板を用いる場合、ガラス基板の歪み点温度以上
の温度で活性化アニールを行うことは不可能である。そ
こで、上記のように、比較的低温（３００℃〜６００
℃）で長時間の熱アニールが多く行われている。また、
上記不純物イオンを活性化させる他の方法としては、短
時間で局所的にレーザー光を照射し、ｐ−Ｓｉ膜にエネ
ルギーを付与するレーザーアニール法も用いられてい
る。

【００１２】

【発明が解決しようとする課題】しかしながら、上記熱
アニールは低温で行うことから、不純物イオンを活性化
させるには長時間を要する。しかも、上記の非晶質化し
た部分を回復するまで充分に活性化を行うのは困難であ
る。したがって、ＴＦＴの製造におけるスループットが
低下し、しかもＴＦＴの初期特性や信頼性を向上させる
ことが困難であるという問題点を有する。

【００１３】一方、レーザーアニール法により活性化ア
ニールを行う場合には、ゲート電極１１６によってレー
ザー光が遮蔽されるために、チャネル領域１１３ａと、
ソース領域１１３ｂおよびドレイン領域１１３ｃとの境
界部近傍が活性化されにくい上、これらの領域にわたっ
て結晶性を連続的に変化させることが非常に困難であ
り、やはり、ＴＦＴの初期特性や、信頼性の低下を招く
という問題点を有する。

【００１４】さらに、従来のＴＦＴの製造方法では、ｐ
−Ｓｉ膜１１３を縞状にパターニングした後にゲート絶
縁膜１１４が成膜されるので、ｐ−Ｓｉ膜１１３とゲー
ト絶縁膜１１４との界面に不純物が混入あるいは吸着し
がちであり、例えば単結晶シリコン基板上に作製するト
ランジスタのように、清浄で欠陥の少ない界面を得るこ
とが困難である。それゆえ、一層ＴＦＴの特性等を向上
させることが困難であるという問題点も有する。

【００１５】本発明は、上記従来の問題点に鑑みなされ
たものであり、その目的は、製造工程を簡略化しかつス
ループットを大幅に向上させると共に、高性能で、高信
頼性の半導体素子の製造方法を提供することにある。

【００１６】

【課題を解決するための手段】本願発明者等は、上記従
来の問題点を解決すべく、半導体素子の製造方法につい
て鋭意検討した。その結果、予めイオン遮蔽膜をマスク
として非晶質半導体層に不純物イオンを注入した後に、
基板側からエネルギービームを照射し、上記非晶質半導
体層を結晶化させて結晶性半導体層を形成すると共に、
上記不純物イオンを活性化させる半導体素子の製造方法
が、製造工程を簡略化しかつスループットを大幅に向上
させると共に、高性能で、高信頼性の半導体素子を提供
できることを見出して、本発明を完成させるに至った。

【００１７】すなわち、請求項１に記載の発明の半導体
素子の製造方法は、上記の課題を解決するために、基板
上に非晶質半導体層を形成する非晶質半導体層形成工程
と、上記非晶質半導体層上の所定の第１領域に、イオン
遮蔽膜を形成するイオン遮蔽膜形成工程と、上記非晶質
半導体層における、上記イオン遮蔽膜によって遮蔽され
ていない第２領域に、不純物イオンを注入する不純物イ
オン注入工程と、上記非晶質半導体層における第１領域
および第２領域に、上記基板側から、エネルギービーム
を照射することによって、上記非晶質半導体層を結晶化
させて結晶性半導体層を形成すると共に、上記不純物イ
オンを活性化させる結晶性半導体層形成工程とを含むこ
とを特徴とする。

【００１８】上記の方法によれば、結晶性半導体層形成
工程により、非晶質半導体層を溶融し結晶化させると共
に、不純物イオンを注入した際のイオン衝撃により生じ
る格子欠陥を回復し、かつ不純物イオンを格子位置に置
換して活性化させるので、従来必要であった結晶性半導
体層を形成する工程と、不純物イオンを活性化する工程
とを一度に行うことができ、製造工程の簡略化と共に、
スループットの大幅な向上を可能とする。

【００１９】また、基板側からエネルギービームを照射
するので、イオン遮蔽膜によってエネルギービームが遮
られることはなく、したがって不純物イオンを注入した
第１領域と、不純物イオンを注入しない第２領域との境
界部近傍も活性化できる。

【００２０】さらに、非晶質半導体層に不純物イオンを
注入した後に、非晶質半導体層を結晶化させるので、不
純物イオンの活性化率を一層向上させることができる。
しかも、不純物イオンの注入による格子欠陥や非晶質化
部分が生じず、また、たとえ上記不純物イオンの注入に
よるダメージや欠陥が非晶質半導体層に生じても、その
後結晶性半導体層形成工程にて結晶性半導体層を形成す
るので、上記ダメージや欠陥を解消することができる。

【００２１】したがって、初期特性や信頼性を向上させ
た半導体素子を得ることができる。

【００２２】請求項２に記載の発明の半導体素子の製造
方法は、請求項１に記載の発明において、上記の課題を
解決するために、上記結晶性半導体層形成工程は、非晶
質半導体層における第１領域および第２領域に、上記第
２領域を結晶化させ得る第１エネルギー密度のエネルギ
ービームを照射することにより、上記第２領域を結晶化
させる工程と、上記工程後に、非晶質半導体層における
第１領域および第２領域に、上記第１領域を結晶化させ
得ると共に、少なくとも上記第１エネルギー密度よりも
高い第２エネルギー密度のエネルギービームを照射する
ことにより、上記第１領域を結晶化させる工程とを含む
ことを特徴とする。

【００２３】上記の方法によれば、第１領域と、第２領
域との融点の差を利用して、非晶質半導体層における第
２領域を結晶化させた後に第１領域を結晶化させるの
で、第２領域において形成された結晶粒を核として、第
１領域の方向に結晶成長が進行する。

【００２４】これにより、結晶粒の大きな結晶性半導体
層を形成できると共に、不純物イオンの存在の有無によ
って結晶構造の秩序性が異なる第１領域から第２領域に
わたって、連続的に変化した結晶構造を形成することが
できる。したがって、上記境界部近傍において、結晶格
子の不整合やトラップ、および準位等の発生を低減で
き、良好な境界部を有する半導体素子を得ることができ
る。

【００２５】請求項３に記載の発明の半導体素子の製造
方法は、請求項１に記載の発明において、上記の課題を
解決するために、上記結晶性半導体層形成工程は、上記
エネルギービームの照射により、上記第２領域から上記
第１領域に結晶成長させることを特徴とする。

【００２６】上記の方法によれば、第２領域において形
成された結晶粒を核として、第１領域の方向に結晶成長
が進行するので、結晶粒の大きな結晶性半導体層を形成
できると共に、不純物イオンの存在の有無によって結晶
構造の秩序性が異なる第１領域から第２領域にわたっ
て、連続的に変化した結晶構造を形成することができ
る。したがって、上記境界部近傍において、結晶格子の
不整合やトラップ、および準位等の発生を低減でき、良
好な境界部を有する半導体素子を得ることができる。

【００２７】請求項４に記載の発明の半導体素子の製造
方法は、請求項１、または請求項２に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程は、イオン遮蔽膜がエネルギービームを反射し
得る材料からなる場合に、上記イオン遮蔽膜が存在する
状態で行うことを特徴とする。

【００２８】上記の方法によれば、少なくとも非晶質半
導体層の全面に、基板側から照射したエネルギービーム
の一部が上記非晶質半導体層を透過すると、イオン遮蔽
膜により結晶性半導体層側へ反射される。これにより、
反射されたエネルギービームによって、非晶質半導体層
がさらに加熱されるので、照射時のエネルギービームの
エネルギー密度を低減できる。

【００２９】請求項５に記載の発明の半導体素子の製造
方法は、請求項４に記載の発明において、上記の課題を
解決するために、上記イオン遮蔽膜は、ゲート電極であ
ることを特徴とする。

【００３０】上記の方法によれば、ゲート電極をイオン
遮蔽膜として使用するので、上記ゲート電極をマスクと
して不純物イオンを注入すると、第２領域が自己整合的
に形成される。これにより、ＴＦＴの寄生容量の低減と
微細化とを可能とする上に、イオン遮蔽膜とゲート電極
とを別々に形成する工程が不必要となるので、製造工程
を一層簡略化できる。

【００３１】請求項６に記載の発明の半導体素子の製造
方法は、請求項１、または請求項２に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程の前に、上記イオン遮蔽膜を剥離する剥離工程
と、上記非晶質半導体層上の所定の領域に、上記エネル
ギービームを反射する反射層を形成する工程とを含むこ
とを特徴とする。

【００３２】上記の方法によれば、イオン遮蔽膜として
エネルギービームを反射し得る材料からなるものを用い
た場合と同様に、照射時のエネルギービームのエネルギ
ー密度を低減できる。また、イオン遮蔽膜として不純物
イオンを遮蔽するのにより適した薄膜を形成できる上
に、反射層としてエネルギービームを反射するのにより
適した薄膜を形成できる。

【００３３】請求項７に記載の発明の半導体素子の製造
方法は、請求項１、または請求項２に記載の発明におい
て、上記の課題を解決するために、上記結晶性半導体層
形成工程の前に、上記イオン遮蔽膜を剥離する剥離工程
と、上記非晶質半導体層上の所定の領域に、上記非晶質
半導体層をエネルギービームで加熱する際に発生する熱
を熱保持する熱保持層を形成する工程とを含むことを特
徴とする。

【００３４】上記の方法によれば、イオン遮蔽膜として
エネルギービームを熱保持する材料を用いた場合と同様
に、照射時のエネルギービームのエネルギー密度を低減
できる。また、イオン遮蔽膜として不純物イオンを遮蔽
するのにより適した薄膜を形成できる上に、熱保持層と
してエネルギービームを熱保持するのにより適した薄膜
を形成できる。

【００３５】請求項８に記載の発明の半導体素子の製造
方法は、請求項１ないし請求項７の何れか１つに記載の
発明において、上記の課題を解決するために、上記非晶
質半導体層形成工程によって形成された上記非晶質半導
体層上に、ゲート絶縁膜を形成するゲート絶縁膜形成工
程を含み、上記ゲート絶縁膜形成工程後に上記結晶性半
導体層形成工程を行うことを特徴とする。

【００３６】上記の方法によれば、結晶性半導体層は、
ゲート絶縁膜の形成後に非晶質半導体層を結晶化させて
形成されるので、上記ゲート絶縁膜と結晶性半導体層と
の界面への不純物の混入や、吸着が防止される。これに
より、欠陥の発生を抑制できるので、良好な界面を有
し、かつ電界効果移動度の大きな半導体素子を得ること
ができる。

【００３７】

【発明の実施の形態】

（実施の形態１）本発明の実施の一形態について、図１
に基づいて説明すれば以下の通りである。

【００３８】図１は、アクティブマトリックス型液晶表
示装置等に用いる場合の、本実施の形態に係るＴＦＴの
製造工程を示す断面模式図である。

【００３９】まず、本実施の形態の製造方法によって製
造された、半導体素子としてのＴＦＴの構造について説
明する。

【００４０】図１（ｆ）に示すように、上記ＴＦＴは、
基板としての透光性ガラス基板１上に、下地絶縁膜２
と、ｐ−Ｓｉ膜４と、ゲート絶縁膜５と、層間絶縁膜８
と、ゲート電極７、ソース電極１０およびドレイン電極
１１の３つの電極とが設けられて構成されている。

【００４１】上記透光性ガラス基板１は、例えば歪み点
６７０℃で、厚さ１．１ｍｍからなる。

【００４２】上記ｐ−Ｓｉ膜４は上記下地絶縁膜２上に
形成されており、かつ所定の形状にパターニングされた
結晶性半導体層である。さらに、ｐ−Ｓｉ膜４は、チャ
ネル領域（ｐ−Ｓｉ）４ａと、ソース領域（ｐ−Ｓｉ）
４ｂおよびドレイン領域（ｐ−Ｓｉ）４ｃとからなって
いる。上記ソース領域（ｐ−Ｓｉ）４ｂ、およびドレイ
ン領域（ｐ−Ｓｉ）４ｃは、チャネル領域（ｐ−Ｓｉ）
４ａの両側に位置し、リンまたはボロン等の不純物イオ
ンがドーピングされている。

【００４３】前記ゲート絶縁膜５は、例えばＳｉＯ₂ か
らなる絶縁膜であり、上記ｐ−Ｓｉ膜４および下地絶縁
膜２の上方に形成されている。

【００４４】前記ゲート電極７は、例えばアルミニウム
（Ａｌ）等からなり、ゲート絶縁膜５の上方における、
ｐ−Ｓｉ膜４のチャネル領域（ｐ−Ｓｉ）４ａに対応す
る位置にある。

【００４５】前記層間絶縁膜８は、例えばＳｉＯ₂ から
なり、上記ゲート電極７、およびゲート絶縁膜５の上方
に積層されている。

【００４６】上記層間絶縁膜８、およびゲート絶縁膜５
には、それぞれｐ−Ｓｉ膜４のソース領域（ｐ−Ｓｉ）
４ｂ、またはドレイン領域（ｐ−Ｓｉ）４ｃに達するコ
ンタクトホール９・９が形成されている。前記ソース電
極１０およびドレイン電極１１は、このコンタクトホー
ル９・９を介して、上記ソース領域（ｐ−Ｓｉ）４ｂま
たは上記ドレイン領域（ｐ−Ｓｉ）４ｃと接触するよう
に形成されている。

【００４７】上記ゲート電極７、ソース電極１０および
ドレイン電極１１は、図示の断面以外の部分で所定の形
状にパターニングされることにより、配線パターンを構
成している。

【００４８】次に、本実施の形態に係るＴＦＴの製造方
法について以下に説明する。

【００４９】まず、図１（ａ）に示すように、上記透光
性ガラス基板１上に、例えばＳｉＯ ₂ からなる下地絶縁
膜２を、常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法にて４５０℃で成膜する。上
記下地絶縁膜２の膜厚は、例えば２，０００Åである。
なお、上記下地絶縁膜２は必ずしも設けなくてもよい。
次に、プラズマＣＶＤ法にて、非晶質半導体層としての
ａ−Ｓｉ膜３の成膜を、膜厚が５００Åとなるように行
い、エッチングにて所定の形状にパターニングする。続
いて、上記ａ−Ｓｉ膜３上に、ゲート絶縁膜５を常圧Ｃ
ＶＤ法にて４５０℃で、膜厚１，０００Åとなるように
成膜する。さらに、上記ゲート絶縁膜５上の全面にレジ
スト剤を塗布し、露光および現像により所定の形状にパ
ターニングする。これにより、イオン遮蔽膜としてのレ
ジスト膜６を形成する。上記レジスト膜６としては、不
純物イオンを遮蔽するものであれば特に限定されるもの
ではなく、従来公知の種々のものを採用することができ
る。具体的には、例えばポジレジスト（商品名：ＯＦＰ
Ｒ−５０００、東京応化株式会社製）等が挙げられる。
また、レジスト剤のように感光性を有するものに限ら
ず、フォトリソグラフィーによってパターニングし得る
もの等でもよい。さらに、上記レジスト膜６は、上記不
純物イオンの注入する際に、ダストの発生が少ない材料
からなるものであれば、より好ましい。

【００５０】次に、図１（ｂ）に示すように、上記レジ
スト膜６をマスクとして、ａ−Ｓｉ膜３に、例えばイオ
ンドーピング法にて、リン、またはボロン等の不純物イ
オンを注入する。すなわち、上記ａ−Ｓｉ膜３に、第１
領域としてのチャネル領域（ａ−Ｓｉ）３ａと、このチ
ャネル領域３ａの両側に第２領域としてのソース領域
（ａ−Ｓｉ）３ｂおよびドレイン領域（ａ−Ｓｉ）３ｃ
とを形成する。続いて、上記レジスト膜６を剥離した
後、パターニングしたａ−Ｓｉ膜３に対して４５０℃、
６０分間の脱水素処理を行う。この脱水素処理により、
ａ−Ｓｉ膜３の結晶化（後述する）を行う際の、水素の
脱離によるシリコン膜のアブレーションの発生が防止さ
れる。

【００５１】次に、図１（ｃ）に示すように、脱水素処
理後、透光性ガラス基板１側からａ−Ｓｉ膜３の全面
に、例えばパルスレーザアニール法にてレーザー光を照
射し、結晶性半導体層としてのｐ−Ｓｉ膜４を形成す
る。より詳しくは、例えばＸｅＣｌ（波長３０８ｎｍ）
等のエキシマレーザを用い、ビームの断面形状が、例え
ば一辺が数ミリの方形である３０ｎｓのレーザー光パル
スを１６パルス照射する。ここで、レーザー光のエネル
ギー密度（単位面積当たりの照射エネルギー：ｍＪ／ｃ
ｍ² ）は、ａ−Ｓｉ膜３を結晶化させるのに適した温度
に加熱できるように、適宜設定すればよい。また、レー
ザー光の波長は、シリコン薄膜への吸収が大きく、かつ
透光性ガラス基板１を透過する波長を用いる必要があ
る。具体的には、上記３０８ｎｍの波長のレーザー光
は、シリコン薄膜に吸収されやすく、また、透光性ガラ
ス基板１として厚さ１．１ｍｍのコーニング社製の♯７
０５９（商品名）を使用し、３００ｎｍ以上の波長を有
するレーザー光を照射すると、５０％以上の透過率が得
られることを確認している。また、透光性ガラス基板１
として石英基板を用いれば、さらに短波長のレーザー光
の使用も可能である。

【００５２】上記のようなレーザー光の照射によって、
上記ａ−Ｓｉ膜３を加熱して完全に溶融させることによ
り、結晶粒が形成されて結晶化される。これにより、シ
リコン結晶の格子位置へリンまたはボロン等の不純物イ
オンが置換された形の、結晶格子の規則性が良好なｐ−
Ｓｉ膜４が形成され、イオン衝撃による結晶性の乱れや
非晶質化は解消される。したがって、短時間で、活性化
率を向上させた充分な活性化を行うことが可能となり、
ｐ−Ｓｉ膜４のシート抵抗が低い一方、電界効果移動度
が高く、特性が良好で信頼性も高いＴＦＴを形成するこ
とができる。

【００５３】また、透光性ガラス基板１側からａ−Ｓｉ
膜３にレーザー光を照射するので、従来のレーザアニー
ルのように、ゲート電極７によってａ−Ｓｉ膜３のチャ
ネル領域（ａ−Ｓｉ）３ａが遮蔽されず、チャネル領域
（ａ−Ｓｉ）３ａと、ソース領域（ａ−Ｓｉ）３ｂおよ
びドレイン領域（ａ−Ｓｉ）３ｃとの境界部近傍を確実
に活性化できる。したがって、結晶粒が大きく、また、
上記境界部近傍において、結晶格子の不整合やトラッ
プ、準位等の抑制されたｐ−Ｓｉ膜４が得られる。

【００５４】さらに、ａ−Ｓｉ膜３をゲート絶縁膜５で
覆った状態で上記ａ−Ｓｉ膜３の結晶化を行い、ｐ−Ｓ
ｉ膜４を形成するので、ｐ−Ｓｉ膜４とゲート絶縁膜５
との界面における、不純物の混入や吸着による欠陥の発
生を防止することができる。したがって、電界効果移動
度の一層良好なＴＦＴを得ることができる。

【００５５】続いて、図１（ｄ）に示すように、ゲート
絶縁膜５上に、Ａｌ膜を膜厚３，０００Åになるように
スパッタリングし、Ａｌエッチャント液を用いて約１分
間ウェットエッチングを行う。これにより、所定の形状
にパターニングして、ゲート電極７および配線パターン
を形成する。さらに、例えばＳｉＯ₂ から成る層間絶縁
膜８を、常圧ＣＶＤ法にて４５０℃で膜厚４，０００Å
となるように成膜し、上記ゲート電極７を覆う。

【００５６】次に、図１（ｅ）に示すように、層間絶縁
膜８およびゲート絶縁膜５に、それぞれｐ−Ｓｉ膜４の
ソース領域（ｐ−Ｓｉ）４ｂまたはドレイン領域（ｐ−
Ｓｉ）４ｃに達するコンタクトホール９・９を開口す
る。さらに、Ｔｉ膜およびＡｌ膜をそれぞれ膜厚１，０
００Åおよび７，０００Åになるようにスパッタリング
した後、ＢＣｌ３／Ｃｌ２系ガスを用いたドライエッチ
ングにて所定の形状にパターニングする。これにより、
ソース電極１０およびドレイン電極１１と、これらの配
線パターンとを形成する。

【００５７】続いて、図１（ｆ）に示すように、３５０
℃の水素（Ｈ）プラズマ雰囲気中に２時間さらし、ｐ−
Ｓｉ膜４に対してプラズマ水素化処理を行う。上記該処
理によって導入された水素は、ｐ−Ｓｉ膜４におけるｐ
−Ｓｉの結晶粒界に拡散し、結晶粒界におけるシリコン
の未結合手や、ｐ−Ｓｉ膜４とゲート絶縁膜５との界面
にあるシリコンの未結合手（界面準位）とＳｉ−Ｈ結合
を形成して、粒界や界面に存在する欠陥を不活性化させ
る。これにより、本実施の形態に係るＴＦＴを得ること
ができる。

【００５８】なお、本実施の形態においては、レジスト
膜６を剥離した後にレーザーアニールを行う態様を示し
たが、上記レジスト膜６がレーザーアニールによる加熱
に対して十分な耐熱性を有する材料、特に金属等の場合
には、上記レジスト膜６がゲート絶縁膜５上に存在して
いる状態でレーザーアニールを行ってもよい。

【００５９】この場合、レジスト膜６は、不純物イオン
を遮蔽する作用に加えて、レーザー光を反射する反射層
としての役割を果たす。すなわち、透光性ガラス基板１
側から照射され、ａ−Ｓｉ膜３を透過したレーザー光
は、レジスト膜６によりほとんど反射される。そして、
反射されたレーザー光によって、ａ−Ｓｉ膜３がさらに
加熱される。すなわち、ａ−Ｓｉ膜３に、透光性ガラス
基板１側から照射されたレーザー光と、レジスト膜６の
裏面で反射されたレーザー光とによって効率的に加熱す
ることが可能となる。一般に、レーザーアニール装置
（図示しない）はエネルギー密度の高いレーザー光を照
射すると、エネルギー密度の高い状態で安定して照射す
ることが困難な場合がある。しかしながら、本実施の形
態においては、照射時のエネルギー密度を低減できるの
で、レーザーアニール装置から安定して均一のレーザー
光を得やすい。

【００６０】また、本実施の形態においては、ゲート絶
縁膜５上にレジスト膜６を形成する態様を示したが、ゲ
ート絶縁膜５の形成前にレジスト膜６を設けて、ａ−Ｓ
ｉ膜３に不純物イオンを注入してもよい。上記の場合で
も、本実施の形態と同様の効果が得られる。

【００６１】さらに、イオン遮蔽膜とは別に、反射層ま
たは熱保持層を設けても、高性能で高信頼性のＴＦＴを
製造できる。具体的には、まず、イオン遮蔽膜をマスク
としてａ−Ｓｉ膜３に不純物イオンを注入後、イオン遮
蔽膜を剥離する。そして、ゲート絶縁膜５上における少
なくともａ−Ｓｉ膜３の上方の領域に、反射層または熱
保持層を形成する。続いて、ａ−Ｓｉ膜３に透光性ガラ
ス基板１側からレーザー光を照射して、ｐ−Ｓｉ膜４を
形成する。これにより、反射層を形成した場合には、上
記レジスト膜６が金属等からなる場合と同様に、照射時
のエネルギー密度を低減できるので、レーザーアニール
装置から安定して均一のレーザー光を得やすいという効
果が得られる。一方、熱保持層を形成した場合には、以
下のような効果が得られる。すなわち、透光性ガラス基
板１側から照射されたレーザー光によってａ−Ｓｉ膜３
が加熱されると、上記熱保持層は、その熱保持効果によ
って熱の拡散を防止する。したがって、レーザー光の照
射によってａ−Ｓｉ膜３が溶融して結晶化する際に、徐
冷しながら結晶粒を形成できる。これにより、非常に大
きな結晶粒を有するｐ−Ｓｉ膜４が得られ、ＴＦＴの電
界効果移動度を向上させることができる。さらに、上記
熱保持層の熱保持の効果によって、ａ−Ｓｉ膜３を充分
に加熱できるので、ａ−Ｓｉ膜３の結晶化を促進させ、
したがって照射時のエネルギー密度を低減できる。これ
により、レーザー光のエネルギー密度を低減できるの
で、安定で均一なレーザー光を得やすく、しかも結晶粒
の大きなｐ−Ｓｉ膜４を形成することができる。

【００６２】以上のように、本実施の形態に係るＴＦＴ
の製造方法は、レジスト膜６をマスクとしてａ−Ｓｉ膜
３に不純物イオンを注入した後、透光性ガラス基板１側
からレーザー光を上記ａ−Ｓｉ膜３に照射することによ
り、ａ−Ｓｉ膜３を結晶化させてｐ−Ｓｉ膜４を形成す
ると共に、上記不純物イオンを活性化させる。

【００６３】上記の方法によれば、従来必要であったｐ
−Ｓｉ膜４を形成する工程と、不純物イオンを活性化す
る工程とを一度に行うことができる。したがって、製造
工程を簡略化できると共に、スループットの向上が可能
となる。さらに、高信頼性で、かつ初期特性を一層向上
させたＴＦＴの製造を可能とする。

【００６４】（実施の形態２）本発明の他の実施の形態
について、図２に基づいて説明すれば以下の通りであ
る。なお、前記実施の形態１の半導体素子と同様の機能
を有する構成要素については、同一の符号を付して詳細
な説明を省略する。

【００６５】図２は、液晶表示装置に用いられるＴＦＴ
の製造工程を示す断面模式図である。

【００６６】本実施の形態２により製造されるＴＦＴの
構造は、前記実施の形態１により製造されるＴＦＴと同
一であるが、その製造過程において従来の製造方法と同
様にに、ゲート電極がイオン遮蔽膜として用いられる点
が主に異なる。以下、その製造方法について説明する。

【００６７】まず、図２（ａ）に示すように、前記実施
の形態１と同様の工程により、透光性ガラス基板１上
に、下地絶縁膜２、ａ−Ｓｉ膜３、およびゲート絶縁膜
５を順次形成する。また、前記レジスト膜６に代えてゲ
ート電極７を、イオン遮蔽膜として形成する。

【００６８】次に、図２（ｂ）に示すように、上記ゲー
ト電極７をイオン遮蔽膜として、不純物イオンをａ−Ｓ
ｉ膜３にイオンドーピングする。これにより、チャネル
領域（ａ−Ｓｉ）３ａを自己整合的に形成できるので、
ゲート電極７とチャネル領域（ｐ−Ｓｉ）４ａとの間の
寄生容量を抑制できる。続いて、ａ−Ｓｉ膜３に対して
脱水素処理を行う。

【００６９】次に、図２（ｃ）に示すように、前記実施
の形態１と同様にして、透光性ガラス基板１側からａ−
Ｓｉ膜３にレーザー光を照射してｐ−Ｓｉ膜４を形成す
る。これにより、上記のようにａ−Ｓｉ膜３上にゲート
電極７が形成されていても、上記チャネル領域（ａ−Ｓ
ｉ）３ａを結晶化できる上に、ソース領域（ａ−Ｓｉ）
３ｂおよびドレイン領域（ａ−Ｓｉ）３ｃと、チャネル
領域（ａ−Ｓｉ）３ａとの境界部近傍も充分に活性化で
きる。

【００７０】しかも、前記実施の形態１のレジスト膜６
（イオン遮蔽膜）と同様に、ゲート電極７の材料を選択
することによって、ゲート電極７を熱保持層や、反射層
として作用させることができる。

【００７１】すなわち、上記ゲート電極７の材料とし
て、熱保持効果の高い材料、具体的には、例えばＴａ、
ＣｒまたはＴｉ等を採用すると、透光性ガラス基板１の
裏面からレーザー光を照射して、ａ−Ｓｉ膜３を加熱す
る際に、ゲート電極７の熱保持効果によって、熱の拡散
を抑制することができる。したがって、ａ−Ｓｉ膜３を
溶融して結晶粒を形成する際に徐冷させることができ
る。これにより、非常に大きな結晶粒を有するｐ−Ｓｉ
膜４が得られ、ＴＦＴの電界効果移動度を大幅に向上さ
せることができる。また、加熱の効率を高めることがで
き、照射するレーザー光のエネルギー密度を低減できる
ので、安定で均一なレーザー光を得やすくなる。

【００７２】また、上記ゲート電極７の材料として、例
えば、前記Ａｌのように反射率の高いものを採用する
と、透光性ガラス基板１側から照射され、ａ−Ｓｉ膜３
を透過したレーザー光は、ゲート電極７によりほとんど
反射される。そして、反射されたレーザー光によって、
ａ−Ｓｉ膜３がさらに加熱される。すなわち、ａ−Ｓｉ
膜３に、透光性ガラス基板１側から照射されたレーザー
光と、ゲート電極７の裏面で反射されたレーザー光とに
よって効率的に加熱することが可能となる。これによ
り、やはりレーザー光のエネルギー密度を低減できるの
で、安定で均一なレーザー光を得やすくなる。

【００７３】以下、図２（ｄ）〜（ｆ）に示すように、
前記実施の形態１と同様の工程により、本実施の形態に
係るＴＦＴを得ることができる。

【００７４】なお、本実施の形態２においては、イオン
遮蔽膜としてゲート電極７を用いたが、前記実施の形態
１と同様に、イオン遮蔽膜を設けてａ−Ｓｉ膜３に不純
物イオンを注入した後に、ゲート電極７を形成してｐ−
Ｓｉ膜４を形成してもよい。この場合においても、本実
施の形態２と同様の効果が得られる。

【００７５】以上のように、本実施の形態に係るＴＦＴ
の製造方法は、まず、ａ−Ｓｉ膜３に、ゲート電極７を
マスクとして不純物イオンを注入し、透光性ガラス基板
１側からレーザー光を上記ａ−Ｓｉ膜３に照射する。こ
れにより、ａ−Ｓｉ膜３を結晶化させてｐ−Ｓｉ膜４を
形成すると共に、上記不純物イオンを活性化させる。

【００７６】上記の方法によれば、前記実施の形態１と
同様の効果に加えて、ゲート電極７をイオン遮蔽膜とし
て使用するので、製造工程を一層簡略化できると共に、
スループットを一層向上させることができる。

【００７７】（実施の形態３）本発明のさらに他の実施
の形態について説明すれば以下の通りである。なお、前
記実施の形態の半導体素子と同様の機能を有する構成要
素については、同一の符号を付して詳細な説明を省略す
る。

【００７８】本実施の形態３においては、チャネル領域
（ａ−Ｓｉ）３ａと、ソース領域（ａ−Ｓｉ）３ｂおよ
びドレイン領域（ａ−Ｓｉ）３ｃとの融点の差、すなわ
ち上記チャネル領域（ａ−Ｓｉ）３ａの方が融点が高い
ことを利用して、以下のように２段階に分けてａ−Ｓｉ
膜３の結晶化を行う。なお、結晶化以外の工程は、前記
実施の形態１または実施の形態２の何れでもよい。

【００７９】まず、第１段階として、チャネル領域（ａ
−Ｓｉ）３ａを結晶化させずに、ソース領域（ａ−Ｓ
ｉ）３ｂおよびドレイン領域（ａ−Ｓｉ）３ｃを結晶化
させる。すなわち、レーザー光のエネルギー密度を、上
記チャネル領域（ａ−Ｓｉ）３ａは結晶化しないが、ソ
ース領域（ａ−Ｓｉ）３ｂおよびドレイン領域（ａ−Ｓ
ｉ）３ｃは溶融または結晶化する程度、例えば１６０ｍ
Ｊ／ｃｍ² に設定し、透光性ガラス基板１側からａ−Ｓ
ｉ膜３の全面に照射する。これにより、上記ソース領域
（ａ−Ｓｉ）３ｂ、およびドレイン領域（ａ−Ｓｉ）３
ｃを結晶化させる。ここで、レーザー光の照射時間は、
特に限定されるものではなく、例えば３０ｎｓのレーザ
光パルスを１６パルス照射する。

【００８０】次に、第２段階として、第１段階よりも高
い所定のエネルギー密度、すなわちチャネル領域（ａ−
Ｓｉ）３ａが結晶化し、かつソース領域（ｐ−Ｓｉ）４
ｂおよびドレイン領域（ｐ−Ｓｉ）４ｃの結晶性が向上
し、より均一な膜が得られるエネルギー密度、例えば３
００〜４００ｍＪ／ｃｍ² でレーザー光を照射する。

【００８１】これにより、前記第１段階のレーザー光の
照射によって、上記ソース領域（ｐ−Ｓｉ）４ｂおよび
ドレイン領域（ｐ−Ｓｉ）４ｃに形成された結晶粒を核
としてチャネル領域（ａ−Ｓｉ）３ａの方向に結晶成長
が進行し、チャネル領域（ａ−Ｓｉ）３ａが結晶化され
て、チャネル領域（ｐ−Ｓｉ）４ａが形成される。ここ
で、レーザー光の照射時間は、特に限定されるものでは
なく、例えば３０ｎｓのレーザ光パルスを１６パルス照
射する。

【００８２】以上のように、融点の差を利用してａ−Ｓ
ｉ膜３を結晶化させることにより、前記実施の形態１お
よび２と同様に、結晶粒の大きなｐ−Ｓｉ膜４を形成す
ることができる上、チャネル領域（ｐ−Ｓｉ）４ａと、
ソース領域（ｐ−Ｓｉ）４ｂおよびドレイン領域（ｐ−
Ｓｉ）４ｃとの境界部の結晶性をさらに向上させること
ができる。すなわち、上記チャネル領域（ｐ−Ｓｉ）４
ａと、不純物イオンが注入されたソース領域（ｐ−Ｓ
ｉ）４ｂおよびドレイン領域（ｐ−Ｓｉ）４ｃとは、結
晶構造の秩序性が異なるが、ソース領域（ｐ−Ｓｉ）４
ｂおよびドレイン領域（ｐ−Ｓｉ）４ｃの結晶核を、チ
ャネル領域（ｐ−Ｓｉ）４ａの方向に核成長させるの
で、境界部で結晶性が連続的に変化したｐ−Ｓｉ膜４を
形成できる。それゆえ、ｐ−Ｓｉ膜４は、その境界部近
傍における結晶格子の不整合やトラップ、および準位等
の発生を大幅に抑制できるので、従来よりも極めて良好
な境界部を得ることができる。

【００８３】したがって、ＴＦＴの初期特性を一層向上
させ、またＴＦＴの信頼性を大幅に改善できる。本願発
明者らによる寿命試験によれば、ＴＦＴのキャリア移動
度が、例えば初期値の５０％低下するまでの時間は、従
来の熱アニール法により活性化を行ったＴＦＴに比べ
て、約２桁向上した。

【００８４】なお、前記実施の形態１ないし３において
は、不純物イオンのイオンドーピング後にｐ−Ｓｉ膜４
の形成工程を行う態様を示したが、層間絶縁膜８の形成
後や、ソース電極１０およびドレイン電極１１の形成後
に行ってもよい。上記の場合、層間絶縁膜８として、熱
保持効果が大きい材料を用いることにより、レーザー光
のエネルギー密度を一層低減できる。

【００８５】さらに、前記実施の形態１ないし３におい
ては、エネルギービームとしてＸｅＣｌエキシマレーザ
ーを用いたが、上記エネルギービームは、特に限定され
るものではない。具体的には、例えば、アルゴンレーザ
ー等の各種レーザーや、赤外光等の強光、電子ビーム等
を採用しても、各実施の形態と同様の効果が得られる。

【００８６】その上、前記実施の形態１ないし３におい
ては、半導体素子の適用例として液晶表示装置に用いる
ＴＦＴの製造方法を示したが、本発明はこれに何ら限定
されるものではない。すなわち、本発明に係る半導体素
子は、イメージセンサーや半導体メモリー（ＳＲＡＭ）
等、各種薄膜集積回路への利用も可能である。

【００８７】さらに、前記各実施の形態に係るＴＦＴの
製造方法によって得られたＴＦＴは高性能、高信頼性の
品質を有するので、液晶表示装置やイメージセンサー等
の高い信頼性が要求されるドライバー回路に使用でき
る。これにより、上記ドライバー回路を同一基板上に形
成して内蔵することができる。

【００８８】

【発明の効果】本発明は、以上のように説明した形態で
実施され、以下に述べるような効果を奏する。

【００８９】すなわち、本発明に係る半導体素子の製造
方法によれば、ゲート絶縁膜と結晶性半導体層との界面
における欠陥の発生を抑制し、良好な膜質でかつ結晶粒
が大きい結晶性半導体層を有する半導体素子を得ること
ができる。さらに、チャネル領域と、ソース領域および
ドレイン領域との境界部近傍における結晶格子の不整合
やトラップ、および準位等の発生を抑制でき、良好な境
界部を有する半導体素子を得ることができる。これによ
り、上記製造方法により得られた半導体素子は、その初
期特性が向上し、かつ高性能で高信頼性を有するという
効果を奏する。

【００９０】また、本発明に係る半導体素子の製造方法
によれば、非晶質半導体層を結晶化させると共に、注入
した不純物イオンを活性化させることを極めて短時間で
行うことができる。これにより、製造工程を簡略化でき
ると共に、スループットを大幅に向上できるという効果
を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係るＴＦＴの製造工程
を示す断面模式図である。

【図２】本発明の他の実施の形態に係るＴＦＴの製造工
程を示す断面模式図である。

【図３】従来のＴＦＴの製造工程を示す断面模式図であ
る。

【符号の説明】

１ 透光性ガラス基板 ２ 下地絶縁膜 ３ ａ−Ｓｉ膜 ３ａ チャネル領域（ａ−Ｓｉ） ３ｂ ソース領域（ａ−Ｓｉ） ３ｃ ドレイン領域（ａ−Ｓｉ） ４ ｐ−Ｓｉ膜 ４ａ チャネル領域（ｐ−Ｓｉ） ４ｂ ソース領域（ｐ−Ｓｉ） ４ｃ ドレイン領域（ｐ−Ｓｉ） ５ ゲート絶縁膜 ６ 樹脂層 ７ ゲート電極 ８ 層間絶縁膜 ９ コンタクトホール １０ ソース電極 １１ ドレイン電極

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｆ

Claims (8)

【特許請求の範囲】
1. 【請求項１】基板上に非晶質半導体層を形成する非晶質
   半導体層形成工程と、 上記非晶質半導体層上の所定の第１領域に、イオン遮蔽
   膜を形成するイオン遮蔽膜形成工程と、 上記非晶質半導体層における、上記イオン遮蔽膜によっ
   て遮蔽されていない第２領域に、不純物イオンを注入す
   る不純物イオン注入工程と、 上記非晶質半導体層における第１領域および第２領域
   に、上記基板側から、エネルギービームを照射すること
   によって、上記非晶質半導体層を結晶化させて結晶性半
   導体層を形成すると共に、上記不純物イオンを活性化さ
   せる結晶性半導体層形成工程とを含むことを特徴とする
   半導体素子の製造方法。
2. 【請求項２】上記結晶性半導体層形成工程は、非晶質半
   導体層における第１領域および第２領域に、上記第２領
   域を結晶化させ得る第１エネルギー密度のエネルギービ
   ームを照射することにより、上記第２領域を結晶化させ
   る工程と、 上記工程後に、非晶質半導体層における第１領域および
   第２領域に、上記第１領域を結晶化させ得ると共に、少
   なくとも上記第１エネルギー密度よりも高い第２エネル
   ギー密度のエネルギービームを照射することにより、上
   記第１領域を結晶化させる工程とを含むことを特徴とす
   る請求項１に記載の半導体素子の製造方法。
3. 【請求項３】上記結晶性半導体層形成工程は、上記エネ
   ルギービームの照射により、上記第２領域から上記第１
   領域に結晶成長させることを特徴とする請求項１に記載
   の半導体素子の製造方法。
4. 【請求項４】上記結晶性半導体層形成工程は、イオン遮
   蔽膜がエネルギービームを反射し得る材料からなる場合
   に、上記イオン遮蔽膜が存在する状態で行うことを特徴
   とする請求項１、または請求項２に記載の半導体素子の
   製造方法。
5. 【請求項５】上記イオン遮蔽膜は、ゲート電極であるこ
   とを特徴とする請求項４に記載の半導体素子の製造方
   法。
6. 【請求項６】上記結晶性半導体層形成工程の前に、上記
   イオン遮蔽膜を剥離する剥離工程と、 上記非晶質半導体層上の所定の領域に、上記エネルギー
   ビームを反射する反射層を形成する工程とを含むことを
   特徴とする請求項１、または請求項２に記載の半導体素
   子の製造方法。
7. 【請求項７】上記結晶性半導体層形成工程の前に、上記
   イオン遮蔽膜を剥離する剥離工程と、 上記非晶質半導体層上の所定の領域に、上記非晶質半導
   体層をエネルギービームで加熱する際に発生する熱を熱
   保持する熱保持層を形成する工程とを含むことを特徴と
   する請求項１、または請求項２に記載の半導体素子の製
   造方法。
8. 【請求項８】上記非晶質半導体層形成工程によって形成
   された上記非晶質半導体層上に、ゲート絶縁膜を形成す
   るゲート絶縁膜形成工程を含み、上記ゲート絶縁膜形成
   工程後に上記結晶性半導体層形成工程を行うことを特徴
   とする請求項１ないし請求項７の何れか１つに記載の半
   導体素子の製造方法。