JPH114001A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH114001A
JPH114001A JP9171098A JP17109897A JPH114001A JP H114001 A JPH114001 A JP H114001A JP 9171098 A JP9171098 A JP 9171098A JP 17109897 A JP17109897 A JP 17109897A JP H114001 A JPH114001 A JP H114001A
Authority
JP
Japan
Prior art keywords
film
region
tft
gate electrode
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9171098A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Naoaki Yamaguchi
直明 山口
Setsuo Nakajima
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP9171098A priority Critical patent/JPH114001A/ja
Priority to US09/095,026 priority patent/US6501094B1/en
Priority to KR1019980021624A priority patent/KR100642968B1/ko
Publication of JPH114001A publication Critical patent/JPH114001A/ja
Priority to US10/323,772 priority patent/US6791111B2/en
Priority to US10/917,359 priority patent/US7192817B2/en
Priority to KR1020050056034A priority patent/KR100634724B1/ko
Priority to US11/705,710 priority patent/US7675060B2/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 ボトムゲイト型のTFTにおいて、活性層を
結晶性珪素膜で構成しようとする場合に問題となるアル
ミゲイト電極の耐熱性を改善する。 【解決手段】 ガラス基板101上にチタン膜102と
アルミニウム膜103とで積層されたゲイト電極の基と
なるパターンを形成する。この後にゲイト絶縁膜10
6、非晶質珪素膜107を成膜する。そして、ゲイト電
極の基となるパターンに上部にマスクを配置し、その後
にニッケル酢酸塩溶液を塗布する。こうしてニッケル元
素が表面に接して保持された状態を得る。次に加熱処理
を加えることにより、ニッケル元素が接して保持された
領域からマスクされた領域へと結晶成長を進行させる。
こうしてボトムゲイト型の構造において、活性層を結晶
性珪素膜で構成したものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
ボトムゲイト型の薄膜トランジスタに関する。またその
作製方法に関する。
【0002】
【従来の技術】ガラス基板や石英基板上に形成された珪
素膜を活性層として用いた薄膜トランジスタ(以下TF
Tと称する)が知られている。
【0003】薄膜トランジスタの形式はいくつかある
が、現状において最も実用化が進んでいるのは、ボトム
ゲイト型の薄膜トランジスタである。
【0004】生産性を考慮した場合、作製工程の一部や
設計ルール、さらには製造装置を共有することができる
ボトムゲイト型のTFTを今後においても開発していく
ことが好ましい。
【0005】ボトムゲイト型の薄膜トランジスタは、基
板側からゲイト電極─ゲイト絶縁膜─珪素膜でなる活性
層と構成されている。
【0006】活性層を構成する珪素膜としては、一般に
非晶質珪素膜が利用されている。しかし、より高い性能
を得るためには結晶性珪素膜を用いることが好ましい。
【0007】結晶性珪素膜を得る手段としては、非晶質
珪素膜をレーザー光の照射により結晶化させる技術が多
用されている。
【0008】また、結晶化技術として加熱による方法も
知られているが、ボトムゲイト型には利用されていな
い。
【0009】これは、ゲイト電極を形成後に加熱が行わ
れる工程順序になるので、ゲイト電極材料の拡散等が懸
念されるからである。
【0010】しかし、得られる結晶性珪素膜の質や作製
工程の安定性といた点からは、レーザー光の照射による
方法よりも加熱による方法の方が好ましい。
【0011】
【発明が解決しようとする課題】ゲイト電極としては、
低抵抗を有するアルミニウムを利用することが非常に好
ましい。
【0012】しかし、電極材料にアルミニウムを利用し
た場合には、活性層の結晶化や活性化の際に加わる熱の
影響でアルミニウムが拡散したり、ヒロックやウィスカ
ーと呼ばれる突起物が形成されてしまうという問題が
る。
【0013】特にボトムゲイト型のTFTの場合には、
ゲイト電極を最初に形成し、その後に活性層を形成する
ので、各工程において加わる熱の影響が問題となる。
【0014】本明細書で開示する発明は、ボトムゲイト
型のTFTにおいて、活性層に結晶性珪素膜を用いた構
成を提供することを課題とする。
【0015】
【課題を解決するための手段】本明細書で開示する発明
の一つは、ゲイト電極と、前記ゲイト電極上を覆って形
成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成さ
れた結晶性珪素膜でなる活性層と、を有し、前記活性層
はソース及びドレイン領域からチャネル形成領域へと結
晶成長した構造を有し、前記ソース及びドレイン領域に
は、前記チャネル形成領域よりも珪素の結晶化を助長す
る金属元素が高濃度に含まれていることを特徴とする。
【0016】上記構成において、珪素の結晶化を助長す
る金属元素としてはニッケルを利用することが最も好ま
しい。
【0017】また珪素の結晶化を助長する金属元素とし
ては、Fe、Co、Ru、Rh、Pd、Os、Ir、P
t、Cu、Auから選ばれた元素を利用することができ
る。
【0018】また、結晶性珪素膜の代わりに珪素とゲル
マニウムとの化合物膜を利用することもできる。
【0019】他の発明の構成は、基板上にゲイト電極を
形成する工程と、前記ゲイト電極上にゲイト絶縁膜を形
成する工程と、前記ゲイト絶縁膜上に非晶質珪素膜を成
膜する工程と、前記ゲイト電極上方の前記非晶質珪素膜
上にマスクを形成する工程と、前記マクスを利用し前記
非晶質珪素膜に珪素の結晶化を助長する金属元素を導入
する工程と、加熱処理を施し、前記非晶質珪素膜におい
て、前記金属元素が導入された領域から前記マスク下部
の領域への結晶成長を行わす工程と、前記マスクを利用
して前記金属元素が導入された領域に燐のドーピングを
行う工程と、加熱処理を施し、前記燐のドーピングが行
われた領域に当該金属元素を集中させる工程と、を有す
ることを特徴とする。
【0020】
【発明の実施の形態】図1に示すようにガラス基板10
1上にチタン膜102とアルミニウム膜103とで積層
されたゲイト電極の基となるパターンを形成する。(図
1(A))
【0021】次にチタン膜102をサイドエッチングす
る。(図1(B))
【0022】これは、後の工程において、このサイドエ
ッチングが行われた領域に陽極酸化物を充填するためで
ある。即ち、アルミニウムパターンの縁の下部にまで陽
極酸化を行わせるためである。
【0023】次に加熱処理を行い、アルミニウムパター
ン103の表面にヒロックやウィスカーを意図的に発生
させる。即ち、アルミニウムの以上成長により突起物の
形成を意図的に行う。こうすることにより、後の工程に
おけるヒロックやウィスカーの発生を抑制する。
【0024】ヒロックやウィスカーが発生するのは、ア
ルミニウム膜中に存在する原子分布の不均一性や残留応
力に起因する。従って、一旦ヒロックやウィスカーを発
生させておくことにより、後の工程において、ヒロック
やウィスイカーが発生することを抑制することができ
る。
【0025】次にアルミニウムパターン103を陽極と
した陽極酸化を行い、陽極酸化膜105を形成する。こ
の際、残存するアルミニウムパターン100の周辺の縁
の部分の下部(図1(B)に工程でサイドエッチングさ
れた部分)にまで陽極酸化が進行する。
【0026】この後に図1(D)に示すようにゲイト絶
縁膜106、非晶質珪素膜107を成膜する。
【0027】さらに図2(B)に示すように酸化珪素膜
でなるマスク110を形成し、11で示されるようにニ
ッケル元素111が表面に接して保持された状態を得
る。
【0028】そして、非晶質珪素膜107を加熱処理に
より結晶化させる。この際、結晶成長がニッケル元素が
接した領域から進行し、図3(A)の112で示される
部分で左右からの結晶成長の先端部が衝突し、結晶粒界
が形成される。
【0029】この結晶成長が横成長と呼ばれるものえ、
結晶成長方向の結晶構造が連続しており、その方向への
キャリアの移動は欠陥や準位の影響を受けにくいものと
することができる。
【0030】具体的には、上記結晶成長方向の軸とTF
T動作時のキャリアに移動方向との軸とを一致させるこ
とで、高移動度を得ることができる。例えば、Nチャネ
ル型で100cm2 /Vs以上といような高移動度を有
するTFTを容易に得ることができる。
【0031】また、同一基板上にTFTを多数同時に形
成した場合に、各TFTのチャネル形成領域において、
結晶粒界が112で示される部分に常に形成されるの
で、各TFTの特性にバラツキが発生することを抑制す
ることができる。
【0032】
【実施例】
〔実施例1〕図1及び図2に本実施例の作製工程を示
す。まずガラス基板101上にゲイト電極を作製する。
【0033】基板としては、石英基板や絶縁膜を成膜し
た半導体基板や金属基板を利用することができる。これ
らの基板を総称して絶縁表面を有する基板という。
【0034】ここではまず、ガラス基板上にチタン膜を
20nmの厚さにスパッタ法でもって成膜し、さらにチ
タンを0.2 重量%含有させたアルミニウム膜を400n
mの厚さにスパッタ法でもって成膜する。
【0035】次に得られたチタン膜とアルミニウム膜と
の積層膜をパターニングし、図1(A)に示すパターン
を得る。即ち、チタン膜パターン102とアルミニウム
膜パターン103とは積層されたパターンを得る。
【0036】このパターンを得るには、ドライエッチン
グ法を用い、しかもテーパーエッチングを実施すること
で、図示されるような側面が傾斜したテーパー形状を有
するパターンを得る。
【0037】この状態で400℃、1時間の加熱処理を
不活性雰囲気中で行う。この加熱処理は以下の作用を得
るために行う。 (1)チタン膜の作用によるアルミニウムの結晶化。 (2)アルミニウム表面にヒロックやウィスカーを意図
的に発生させる。
【0038】(1)は、結晶構造を強固にすることで、
後の工程においてヒロックやウィスカーが発生すること
を抑制するために効果がある。また、耐熱性を高めるた
めに効果がある。
【0039】(2)は、この段階でヒロックやウィスカ
ーを発生させておくことで、後の工程においてヒロック
やウィスカーが発生することを抑制することに効果があ
る。
【0040】これは、ヒロックやウィスカーが発生する
要因の一つに、アルミニウム中に存在する応力や組成の
不均一性があり、上述するように一旦ヒロックやウィス
カーを発生させると、この残留応力や組成の不均一性が
緩和されるからである。
【0041】次にチタン膜パターン102を選択にエッ
チングできるウエットエッチング法を用いて、チタン膜
102をサイドエッチングする。こうして側面がエッチ
ングされ、面積が縮小したチタン膜のパターン104を
得る。(図1(B))
【0042】次に、アルミニウム膜でなるパターン10
3を陽極とした陽極酸化法を用いてアルミウム膜でなる
パターンの露呈した表面に陽極酸化膜105を形成す
る。(図1(C))
【0043】この際における陽極酸化は、アルミニウム
パターンの外側と内側に向かって進行する。また、チタ
ン膜のサイドエッチングされた部分も陽極酸化膜が形成
され、酸化アルミニウム膜によって埋められた状態とな
る。
【0044】こうしてゲイト電極100を形成する。な
お、この工程において、陽極酸化膜は、その総成長距離
が100nmとなるようにする。
【0045】ゲイト電極としては、チタンナイトライ
ド、タンタルナイトライド、タンタルとタンタルナイト
ライドの積層体、タングステンシリサイド層とN型珪素
層との積層体等の材料を用いることができる。
【0046】図1(C)に示す状態を得たら、図1
(D)に示すようにゲイト絶縁膜となる酸化珪素膜10
6を成膜する。この酸化珪素膜106はプラズマCVD
法でもって500nmの厚さに成膜する。この際、酸化
珪素膜106と陽極酸化膜105との積層膜がゲイト絶
縁膜となることに注意する。
【0047】次に減圧熱CVD法を用いて、非晶質珪素
膜107を50nmの厚さに成膜する。(図1(D))
【0048】次に酸化珪素膜108をプラズマCVD法
により150nmの厚さに成膜し、さらにレジストマス
ク109を形成する。(図2(A))
【0049】レジストマスク109は、ゲイト電極パタ
ーンをマスクとした基板の裏面側からの露光により形成
する。この工程は自己整合的に行うことができるので、
新たなマスクを配置する必要がない。
【0050】次に図2(B)に示すようにレジストマス
ク109を利用して酸化珪素膜108をパターニングす
る。こうして、酸化珪素膜でなるパターン110を得
る。
【0051】図2(B)に示す状態を得たら、重量換算
で10ppmのニッケル濃度に調整されたニッケル酢酸
塩溶液を塗布する。こうして、111で示されるように
ニッケル元素が表面に接して保持された状態が得られ
る。(図2(C))
【0052】この状態においては、酸化珪素膜でなるマ
スク110が配置されている部分において、ニッケル元
素が非晶質珪素膜108の表面に接しておらず、その他
の領域では接している状態が得られる。(図2(C))
【0053】ニッケルの導入方法としては、CVD法、
スパッタ法、イオン注入法、ガス吸着法、プラズマ処理
等の方法を利用することができる。
【0054】結晶化を助長する金属元素としては、ニッ
ケルを利用することが最も好ましいいが他にFe、C
o、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au
から選ばれた元素を利用することができる。
【0055】この状態で次に550℃、4時間の加熱処
理を窒素雰囲気中で施す。この加熱処理は、抵抗加熱式
のヒータを備えた加熱炉を用いて行う。
【0056】この加熱処理を施すことにより、非晶質珪
素膜はニッケル元素の作用により結晶化する。この際、
ニッケル元素の拡散に従い、図3(A)の矢印に従う方
向にニッケル元素の拡散が生じ、それに従って結晶化が
進行する。
【0057】また、112で示す部分には、両側からの
結晶成長が衝突して結晶粒界が形成される。
【0058】こうして、ニッケル元素が接して保持され
た結晶化され、さらにその領域からニッケル元素が接し
ていなかった領域へと結晶成長が進行した状態が得られ
る。
【0059】なおこのような結晶化の方法は、結晶粒界
が常に112で示される領域の中間に形成されるので、
多数の素子を形成した場合における素子特性のバラツキ
を抑制するのに有効となる。
【0060】次に図3(B)に示すように燐のドーピン
グを行う。このドーピングは、被ドーピング領域をソー
ス及びドレイン領域とするための条件でもって行う。
【0061】ここでは、ドーピング手段としてプラズマ
ドーピング法を用いる。ドーピング手段としては、イオ
ン注入法を用いてもよい。
【0062】この工程では、珪素膜の露呈した領域に燐
がドーピングされる。即ち、図3(B)の113及び1
14の領域に燐がドーピングされる。
【0063】次に550℃、2時間の加熱処理を窒素雰
囲気中において行う。この工程では、矢印で示されるよ
うに115の領域から113及び114の領域へとニッ
ケル元素が移動する。即ち、115の領域に存在するニ
ッケル元素が113及び114の領域へとゲッタリング
される。(図3(C))
【0064】この工程は、500℃〜650℃の範囲か
ら選択された温度で行うことが好ましい。これは、この
温度範囲以下だとニッケル元素の拡散は鈍くなり、また
この温度範囲以上だとアルミニウムがもたないからであ
る。
【0065】燐とニッケルは、NiP、NiP2 、Ni
2 Pといったように多様な結合状態を有し、またその結
合状態は非常に安定したものとなる。(それらの結合体
の融点は900℃以上である)
【0066】また燐が拡散するのに必要な温度は800
℃程度以上である。
【0067】従って、上記の加熱処理においては、ニッ
ケルが活発に移動し、また燐とニッケルが結合し、動か
ない状態が得られる。(図3(C))
【0068】そして、燐とニッケルが分解せず、また燐
が移動しないから、結果として燐にニッケルが取り込ま
れた状態、即ち燐にニッケルがゲッタリングされた状態
が得られる。
【0069】換言すると、115の領域のニッケル濃度
が減少し、113と114の領域のニッケル濃度が増加
する状態が得られる。
【0070】ここでニッケル元素がゲッタリングされた
領域115、即ちニッケル元素が除去された領域115
が、後にTFTのチャネル領域となる。
【0071】また、ニッケル元素をゲッタリングした領
域113と114、即ちニッケル元素が集中した領域1
13と114がソース及びドレイン領域となる。また、
115が後にチャネル形成領域となる。(図3(C))
【0072】次にチタン膜とアルミニウム膜とチタン膜
との積層膜でなる図示しない金属膜をスパッタ法でもっ
て成膜する。ここでは、成膜方法としてスパッタ法を用
い、各膜厚は、チタン膜を100nm、アルミニウム膜
を400nmとする。
【0073】そしてこの金属膜をパターニングすること
により、ソース電極115、ドレイン電極116を形成
する。そしてさらにこのパターニングされた金属電極を
マスクとして露呈した半導体膜をパターニングし、図3
(D)に示す状態を得る。
【0074】こうしてNチャネル型のTFTが完成す
る。またPチャネル型のTFTを作製するのであれば、
図3(C)の加熱処理の後にドーピングされた燐を打ち
消し、P型を呈するようにボロンのドーピングを行い、
113、114の領域をP型に反転させればよい。
【0075】この場合、ゲッタリングを行った後に11
3、114の領域をP型に反転させる工程を行うことに
なる。
【0076】また、ゲッタリングを行った前に113、
114の領域をP型に反転させる工程を行ってもよい。
【0077】本発明者らの基礎実験によれば、一旦燐が
ドーピングされた領域にさらに高ドーズ両でもってボロ
ンをドーピングしてもゲッタリングの効果が減ずること
なく、むしろより高い効果を得られることが判明してい
る。
【0078】〔実施例2〕実施例1においては、図3
(A)に示す工程において、加熱処理を加熱炉を用いて
行う例を示した。本実施例では、この加熱処理をRTA
と呼ばれる強光の照射による加熱手段を用いて行う。
【0079】RTAは、ランプから照射される赤外光を
ミラーで集光させて照射することにより、被照射領域を
600℃〜800℃という温度に短時間で昇温させ、被
照射領域に加熱処理を施す手段である。
【0080】この加熱処理は、光が被照射領域に吸収さ
れる現象を利用しているので、昇温を短時間で行うこと
ができ、被照射領域の加熱処理を短時間で完了させるこ
とができる。具体的には、1分〜10分程度の加熱処理
で図3(A)に示す結晶化を行うことができる。
【0081】なお、実施例1に示すような加熱処理と本
実施例に示すようなランプ照射によるRTAとを組み合
わせてもよい。
【0082】〔実施例3〕本実施例は、実施例1の作製
工程を改良したものである。本実施例では、図2(A)
に示す作製工程におけるレジストマスク109の形成方
法として、フォトマスクを用いた場合の例である。
【0083】本実施例の場合、マスク数が増えるという
作製工程上のデメリットがあるが、従来から多用されて
いるフォトマスクを用いたフォトリソグラフィー工程を
利用するので、工程の安定性という点では有利である。
【0084】〔実施例4〕本実施例は、実施例1に示す
作製工程において、結晶化の方法を異ならせた場合の例
である。
【0085】実施例1では、図2(B)に示すマスク1
10を配置しない状態で、非晶質硅素膜107の表面の
全体にニッケル元素を導入する。
【0086】こうした場合、図3(A)におけるような
特異な結晶成長(横成長)は発生しない。即ち、特定の
領域から横成長が進行するようなことはない。
【0087】この場合、膜全体において、局所局所から
結晶成長が進行するような状態が得られる。
【0088】〔実施例5〕本実施例は、実施例1に示す
構成において、TFTのしきい値を制御するために図1
(D)に示す非晶質珪素膜107の成膜時に膜中にB
(ボロン)添加する場合の例である。
【0089】この場合、非晶質珪素膜107の成膜を行
う際の原料ガス中にジボラン(B26 )を微量に添加
すればよい。
【0090】またドーピングの方法として、プラズマド
ーピング法やイオン注入法を利用してもよい。
【0091】〔実施例6〕本実施例は、実施例1に示す
作製工程において、非晶質珪素膜107の代わりにゲル
マニウムを含有した非晶質珪素膜(珪素を主成分とした
非晶質珪素膜)を用いる場合の例である。
【0092】珪素を主成分とする非晶質珪素膜は、Si
X Ge1-X (0.5 <X<1)で示される。
【0093】本実施例では、ゲルマニウムを5原子%含
有させる。非晶質珪素膜中にゲルマニウムを含有させる
と、その含有量により、得られるTFTのしきい値を制
御することができる。
【0094】ゲルマニウムを含有した非晶質珪素膜を成
膜する方法としては、原料ガスとして、シランとゲルマ
ンとを用いたプラズマCVD法や減圧熱CVD法、さら
にはスパッタ法を用いればよい。
【0095】〔実施例7〕本実施例は、Pチャネル型の
TFTとNチャネル型のTFTとを同時に作製する場合
の例である。本実施例に示す作製工程は、例えばCMO
S回路の作製工程に応用することができる。
【0096】図4〜図9に本実施例の作製工程を示す。
まず図4(A)に示すようにガラス基板401上にチタ
ン膜パターン402とアルミニウム膜パターン404で
なるゲイト電極を形成する。また同時にチタン膜パター
ン403とアルミニウム膜パターン405でなるゲイト
電極を形成する。
【0097】ここで左側のゲイト電極がPチャネル型の
TFTのゲイト電極となる。また、右側のゲイト電極が
Nチャネル型のTFTとなる。即ち、左側にPチャネル
型TFT、右側にNチャネル型のTFTを作製すること
になる。
【0098】こうして図4(A)に示す状態を得る。次
にチタン膜のパターン402と403をアルミニウム膜
パターン404と405をマスクとしてサイドイッチン
グする。
【0099】こうして図4(B)の406で例示される
ようにアルミニウム膜パターンの周辺部の下部におい
て、チタン膜パターンがエッチングされた状態が得られ
る。
【0100】次にアルミニウム膜パターン404と40
5とを陽極とした陽極酸化を行うことにより、図4
(C)に示す状態を得る。ここで、407及び408が
陽極酸化膜でなる。
【0101】図4(C)に示されるように陽極酸化膜
は、アルミニウム膜パターンの下部においても進行す
る。図では、チタン膜が除去された部分におけるアルミ
ニウム膜下部からの陽極酸化をやや強調して記載してあ
る。
【0102】次に図5(A)に示すように酸化珪素膜4
09をプラズマCVD法でもって成膜する。さらに非晶
質珪素膜410を減圧熱CVD法で成膜する。
【0103】次にガラス基板の裏面側からの露光技術を
利用し、酸化珪素膜パターン411と412を形成す
る。さらにニッケル酢酸塩溶液を塗布し、413で示さ
れるようにニッケル元素が表面に接して保持された状態
を得る。(図5(B))
【0104】次に550℃、4時間の加熱処理を窒素雰
囲気中において行うことにより、非晶質珪素膜を結晶化
させる。
【0105】この結晶化は、図5(C)の矢印で示され
るように結晶成長が進行したものとなる。この加熱処理
は、500℃〜600℃の温度で行うことが好ましい。
これは、この温度以上ではアルミニウムが耐えられず、
またこの温度以下では、結晶化の作用が得られないから
である。
【0106】次に燐のドーピングを行う。この工程は、
Nチャネル型TFTのソース及びドレイン領域を形成す
るための条件でもって行えばよい。
【0107】この工程においては、図6(A)に示すよ
うに601、602、603の領域に燐のドーピングが
行われる。
【0108】次に600℃、1時間の加熱処理を窒素雰
囲気中において行う。この工程において、604及び6
06の領域から燐がドーピングされた601、602、
603の領域へとニッケル元素の移動が行われる。(図
6(B))
【0109】即ち、604及び605の領域に存在する
ニッケル元素が601、602、603の領域にゲッタ
リングされる。
【0110】なお、604、605の領域が後にTFT
のチャネル形成領域となる。
【0111】次に図7に示すようにレジストマスク70
1を配置する。そして今度は、ボロンのドーピングを行
う。この際、左側のTFT部分には、先に燐がドーピン
グされた領域に重ねてボロンがドーピングされる。即
ち、702及び703の領域に燐に重ねてボロンがドー
ピングされる。
【0112】このボロンのドーピングは、先にドーピン
グされた燐の影響を打ち消し、P型に導電型が反転する
ような条件でもって行う。即ち、先の燐のドーピング
(図6(A)の工程)時にN型となった領域をP型に反
転させる条件でもって行う。
【0113】ドーピングの終了後、レジストマスク70
1を除去する。そして、レーザー光の照射を行うことに
より、ドーピングが行われた領域のドーピング時におけ
る損傷のアニールとドーパントの活性化とを行う。この
工程は強光の照射によって行ってもよい。
【0114】こうして、P型の領域702、703、N
型の領域704、705が形成される。
【0115】ここで、P型の領域702、703は、ボ
ロンと燐とが重ねてドーピングされたものとなってい
る。この領域においては、ボロンは導電型を決定する役
割を有し、燐がニッケルをゲッタリングする機能を担っ
ている。
【0116】他方、704、705のN型の領域では、
燐が導電型を決定する役割と、ニッケルをゲッタリング
する役割との両方を担っている。
【0117】図7において、P型の領域702がPチャ
ネル型TFTのソース領域となる。また703がPチャ
ネル型TFTのドレイン領域となる。
【0118】そして、N型の領域704がNチャネル型
TFTのドレイン領域となる。また、N型の領域705
がNチャネル型TFTのソース領域となる。
【0119】次に図8に示すように金属膜801をスパ
ッタ法でもって成膜する。この金属膜801は、チタン
膜とアルミニウム膜とチタン膜との積層膜でもって構成
される。
【0120】次に図9に示すように金属膜801をパタ
ーニングし、901、902、903、904で示され
るパターンを得る。
【0121】ここで、901がPチャネル型TFTのソ
ース電極、902がPチャネル型TFTのドレイン電極
となる。
【0122】また、903がNチャネル型TFTのドレ
イン電極、904がNチャネル型TFTのソース電極と
なる。
【0123】金属膜801を利用して各電極901〜9
04を形成したら、それらの電極をマスクとして、露呈
した珪素膜(各TFTのソース及びドレイン領域)をエ
ッチングする。こうして、図9に示すようにPチャネル
型TFT(PchTFTと記載)とNチャネル型TFT
(NchTFTと記載)とを同一基板上に同時に形成する
ことができる。
【0124】〔実施例8〕本実施例は、実施例7の作製
工程を改良した場合の例である。本実施例は、Pチャル
型TFTとなる領域には、ゲンタリング用の燐のドーピ
ングと導電型決定用(チャネル型決定用)のボロンのド
ーピングが行われ状態であって、かつNチャル型TFT
となる領域には、ゲンタリング用でありかつ導電型決定
用の燐のドーピングが行われ状態でゲッタリング用の加
熱処理を行うことを特徴とする。
【0125】まず実施例7に示す作製工程に従って図6
(A)に示す状態を得る。この状態を図10(A)に示
す。この段階では、後にチャネル領域となる領域以外の
領域601、602、603に燐がドーピングされたも
のとなる。
【0126】次にレジストマスク701を配置し、Nチ
ャネル型TFTとなるべき領域をマスクする。(図10
(B))
【0127】そしてボロンのドーピングを行う。このド
ーピングは、702、703の領域の導電型をN型から
P型へと反転させる条件でもって行う。換言すれば、7
02、703の領域に先にドーピングされた燐のドーパ
ントとしての影響力を打ち消し、ボロンの影響力を発揮
させる条件でもって行う。
【0128】こうして、P型の領域702、703を得
る。またN型の領域704、705を得る。
【0129】ドーピングの終了後、レジストマスク70
1を除去する。そして、レーザー光の照射を行うことに
より、ドーピングがなされた領域の損傷の回復とドーパ
ントの活性化とを行う。
【0130】この工程は、赤外線ランプの照射による方
法(RTA法)によって行ってもよい。
【0131】本実施例においては、P及びNチャネル型
TFTのソース及びドレイン領域の導電型を決定するド
ーパントのドーピングが終了した時点において、結晶化
に利用したニッケルのゲッタリングは行わなず、Nチャ
ネル型TFTのソース及びドレイン領域の導電型を決定
するドーパント(ボロン)をドーピングした後にニッケ
ルのゲッタリングを行う。
【0132】図10に示す状態を得たら、さらにレジス
トマスク701を除去し、さらに被ドーピング領域への
アニールが終了したら、次に550℃、1時間の加熱処
理を行い、ニッケル元素のゲッタリングを行う。
【0133】即ち、図11に示すように後にチャネル領
域となる604の領域から702及び703の領域へと
ニッケル元素のゲッリングを行う。また同時に後にチャ
ネル領域となる605の領域から704及び705の領
域へとニッケル元素のゲッリングを行う。
【0134】ここで、702及び703の領域には、燐
がまずドーピングされ、さらに重ねてボロンがドーピン
グされているが、この状態の領域では、燐のみがドーピ
ングされた704や705の領域に比較してさらに高い
効率でもってゲッタリングが進行する。
【0135】基礎的な実験によれば、ボロンのみのドー
ピングを行った領域では、ゲッタンリングは全く進行し
ない。しかし、燐とボロンを重ねてドーピングした領域
では、燐のみをドーピングした領域に比較して高い効率
でもってもってゲッタリングが進行する。(この要因は
明らかではない)
【0136】こうして、Pチャネル型TFT(PTF
T)のソース領域702、チャネル形成領域604、ド
レイン領域703を得る。ここで、チャネル領域604
は、ソース領域702とドレイン領域703にニッケル
がゲッタリングされ、ニッケル濃度が低下したものとな
っている。
【0137】また、Nチャネル型TFT(NTFT)の
ソース領域705、チャネル形成領域605、ドレイン
領域704を得る。ここで、チャネル領域605は、ソ
ース領域705とドレイン領域704にニッケルがゲッ
タリングされ、ニッケル濃度が低下したものとなってい
る。
【0138】図11に示す状態を得たら、図8及び図9
に示す作製工程を経て、1枚のガラス基板上にPチャネ
ル型TFTとNチャネル型TFTとを形成した構成を得
る。
【0139】本実施例に示す構成を採用した場合、動作
に敏感なチャネル領域中におけるニッケル元素濃度を低
くすることができるので、ニッケルがTFTの動作に悪
影響を与えることを抑制することができる。
【0140】〔実施例9〕本実施例は、実施例1に示す
作製工程を改良した場合の例である。ここでは、ニッケ
ルのゲッタリングを2段階に渡り行うことを特徴とす
る。
【0141】まず図1に示す作製工程に従って、図1
(D)に示す状態を得る。即ち、非晶質珪素膜107を
成膜する段階までを得る。
【0142】次に図12(A)に示すように酸化珪素膜
でなるマスク1201を配置する。そして燐のドーピン
グを行い、図12(B)の1202、1203の領域に
燐のドーピングを行う。
【0143】この燐のドーピングは、ソース/ドレイン
の形成には寄与せず、ニッケルのゲッタリングのために
のみ行われる。
【0144】次に600℃、1時間の加熱処理を窒素雰
囲気中において行う。この工程においては、図12
(C)に示すように1204の領域に存在するニッケル
元素が1202、1203の領域にゲッタリングされ
る。この工程は、酸化珪素膜でなるマスク1201を配
置した状態で行う。
【0145】次に酸化珪素膜でなるマスク1201をマ
スクとして露呈した珪素膜をエッチングする。即ち、ゲ
ッタリングサイトなった1202、1203の領域をエ
ッチングする。
【0146】こうすることにより、1204の領域(こ
の領域が後にTFTの活性層となる)のニッケル元素濃
度を低減することができる。
【0147】後は、1204の領域を利用して、図2
(A)以下の作製工程に従ってTFTを作製する。
【0148】本実施例で示す作製工程を採用した場合、
図12(C)に示す工程での活性層となるべき領域から
のニッケル元素のゲッタリングと、図3(C)に示す工
程でのソース/ドレイン領域へのチャネル形成領域から
のニッケル元素のゲッタリングとが行われる。
【0149】このような工程を採用することにより、ニ
ッケル元素の影響をより徹底的に排除することができ
る。
【0150】〔実施例10〕本実施例は、実施例1(ま
たは実施例10)に示す構成において、ゲイト電極の構
造を改良した場合の例である。
【0151】ここでは、Nチャネル型のTFTのゲイト
電極として珪素を用いた場合の例を示す。
【0152】まず、図14(A)に示すようにガラス基
板101上にN型を有する珪素膜を減圧熱CVD法で成
膜し、それをパターニングすることにより、1401で
示されるパターンを形成する。このパターン1401が
ゲイト電極となる。
【0153】そしてゲイト電極1401上にゲイト絶縁
膜として酸化珪素膜106を、プラズマCVD法でもっ
て成膜する。さらに非晶質珪素膜107を減圧熱CVD
法でもって成膜する。
【0154】さらに酸化珪素膜108を成膜し、基板の
裏面側からの露光によりレジストマスク109を形成す
る。(図14(A))
【0155】次にレジストマスク109を用いて酸化珪
素膜でなるマスク110を形成し、図14(B)に示す
状態を得る。
【0156】次にレジストマスク109を除去し、ニッ
ケル酢酸溶液を塗布することにより、111で示される
ようにニッケル元素が表面に接して保持された状態を得
る。こうして図14(C)に示す状態を得る。
【0157】次に加熱処理を行うことにより、非晶質珪
素膜107を図15(A)に示すように結晶化させる。
ここでは、630℃、4時間の加熱を窒素雰囲気中にお
いて行うことより上記結晶化を行う。
【0158】この工程での加熱処理は、ゲイト電極に耐
熱性の高い珪素材料を用いることから、ガラス基板の耐
熱温度によってその上限が制限される。
【0159】例えば、基板として石英基板を用いた場合
には、さらに加熱温度を高くすることができる。
【0160】結晶化が終了したら、図15(B)に示す
ように燐のドーピングをプラズマドーピング法を用いて
行う。この工程では、113、114の領域に燐のドー
ピングが行われる。
【0161】次に600℃、2時間の加熱処理を窒素雰
囲気中において行う。この加熱処理工程では、115の
領域に存在するニッケル元素が113、114の領域に
ゲッタリングされる。(図15(C))
【0162】次にソース電極115、ドレイン電極11
6を形成する。そしてこの電極を利用して、露呈した半
導体領域をエッチングし、図15(D)に示す状態を得
る。
【0163】ゲイト電極の材料としては、タンタルやタ
ンタルとタンタルナイトライドの積層体、さらには各種
シリサイド材料や金属材料を利用することができる。
【0164】〔実施例11〕本実施例では、他の実施例
で開示したようなTFTを利用した半導体装置の例を示
す。
【0165】図13(A)に示すのは、携帯型の情報処
理端末である。この情報処理端末は、本体2001にア
クティブマトリクス型の液晶ディスプレイまたはアクテ
ィブマトリクス型のELディスプレイを備え、さらに外
部から情報を取り込むためのカメラ部2002を備えて
いる。
【0166】カメラ部2002には、受像部2003と
操作スイッチ2004が配置されている。
【0167】情報処理端末は、今後益々その携帯性を向
上させるために薄く、また軽くなるもと考えられてい
る。
【0168】このような構成においては、アクティブマ
トリクス型のディスプレイ2005が形成された基板上
周辺駆動回路や演算回路や記憶回路がTFTでもって集
積化されることが好ましい。
【0169】図13(B)に示すのは、ヘッドマウント
ディスプレイである。この装置は、アクティブマトリク
ス型の液晶ディスプレイやELディスプレイ2102を
本体2101に備えている。また、本体2101は、バ
ンド2103で頭に装着できるようになっている。
【0170】図13(C)に示すのは、カーナビゲーシ
ョン装置である。この装置は、本体2201に液晶表示
装置2202と操作スイッチ2203を備え、アンテナ
2204で受診した信号によって、地理情報等を表示す
る機能を有している。
【0171】図13(D)に示すのは、携帯電話であ
る。この装置は、本体2301にアクティブマトリクス
型の液晶表示装置2304、操作スイッチ2305、音
声入力部2303、音声出力部2302、アンテナ23
06を備えている。
【0172】また、最近は、(A)に示す携帯型情報処
理端末と(D)に示す携帯電話とを組み合わせたような
構成も商品化されている。
【0173】図13(E)に示すのは、携帯型のビデオ
カメラである。これは、本体2401に受像部240
6、音声入力部2403、操作スイッチ2404、アク
ティブマトリクス型の液晶ディスプレイ2402、バッ
テリー2405を備えている。
【0174】図13(F)に示すのは、プロジェクシン
型の液晶表示装置である。この構成は、本体2501に
光源2502、アクティブマトリクス型の液晶表示装置
2503、光学系2504を備え、装置の外部に配置さ
れたスクリーン2505に画像を表示する機能を有して
いる。
【0175】ここでは、液晶表示装置としては、透過型
ものもでも反射型のものでも利用することができる。
【0176】また、(A)〜(E)に示す装置では、液
晶表示装置の代わりにEL素子を利用したアクティブマ
トリクス型のディスプレイを用いることもできる。
【0177】
【発明の効果】本明細書に開示する発明を採用すること
で、ボトムゲイト型のTFTのゲイト電極としてアルミ
ニウムを利用した場合における問題を解決することがで
きる。具体的には、加熱処理による結晶化を採用するこ
とができ、また作製プロセス中に加熱が行われてしまう
ような場合にも対応することができる。
【図面の簡単な説明】
【図1】 Nチャネル型のTFTを作製する工程を示す
図。
【図2】 Nチャネル型のTFTを作製する工程を示す
図。
【図3】 Nチャネル型のTFTを作製する工程を示す
図。
【図4】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図5】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図6】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図7】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図8】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図9】 Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図10】Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図11】Pチャネル型のTFTとNチャネル型のTF
Tとを同時に作製する工程を示す図。
【図12】Nチャネル型のTFTの作製工程を示す図。
【図13】TFTを利用した装置の構成を示す図。
【図14】TFTの作製工程を示す図。
【図15】TFTの作製工程を示す図。
【符号の説明】
101 ガラス基板 102 チタン膜パターン 103 アルミニウム膜パターン 104 サイドエッチングされたチタン膜パ
ターン 105 陽極酸化膜 100 ゲイト電極 106 酸化珪素膜 107 非晶質珪素膜 108 酸化珪素膜 109 レジストマスク 110 酸化珪素膜でなるマスク 111 表面に接して保持されたニッケル元
素 112 結晶成長の先端部が衝突する部分 113 燐がドーピングされる領域 114 燐がドーピングされる領域 115 燐のゲッタリングが行われる領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 618B

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】ゲイト電極と、 前記ゲイト電極上を覆って形成されたゲイト絶縁膜と、 前記ゲイト絶縁膜上に形成された結晶性珪素膜でなる活
    性層と、 を有し、 前記活性層はソース及びドレイン領域からチャネル形成
    領域へと結晶成長した構造を有し、 前記ソース及びドレイン領域には、前記チャネル形成領
    域よりも珪素の結晶化を助長する金属元素が高濃度に含
    まれていることを特徴とする半導体装置。
  2. 【請求項2】請求項1において、珪素の結晶化を助長す
    る金属元素としてニッケルが利用されていることを特徴
    とする半導体装置。
  3. 【請求項3】請求項1において、珪素の結晶化を助長す
    る金属元素としてFe、Co、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた元素が利用さ
    れていることを特徴とする半導体装置。
  4. 【請求項4】請求項1において、結晶性珪素膜の代わり
    に珪素とゲルマニウムとの化合物膜が利用されているこ
    とを特徴とする半導体装置。
  5. 【請求項5】基板上にゲイト電極を形成する工程と、 前記ゲイト電極上にゲイト絶縁膜を形成する工程と、 前記ゲイト絶縁膜上に非晶質珪素膜を成膜する工程と、 前記ゲイト電極上方の前記非晶質珪素膜上にマスクを形
    成する工程と、 前記マクスを利用し前記非晶質珪素膜に珪素の結晶化を
    助長する金属元素を導入する工程と、 加熱処理を施し、前記非晶質珪素膜において、前記金属
    元素が導入された領域から前記マスク下部の領域への結
    晶成長を行わす工程と、 前記マスクを利用して前記金属元素が導入された領域に
    燐のドーピングを行う工程と、 加熱処理を施し、前記燐のドーピングが行われた領域に
    当該金属元素を集中させる工程と、 を有することを特徴とする半導体装置の作製方法。
  6. 【請求項6】請求項5において、珪素の結晶化を助長す
    る金属元素としてニッケルが利用されることを特徴とす
    る半導体装置。
  7. 【請求項7】請求項5において、珪素の結晶化を助長す
    る金属元素としてFe、Co、Ru、Rh、Pd、O
    s、Ir、Pt、Cu、Auから選ばれた元素が利用さ
    れることを特徴とする半導体装置。
  8. 【請求項8】請求項5において、結晶性珪素膜の代わり
    に珪素とゲルマニウムとの化合物膜が利用されることを
    特徴とする半導体装置。
JP9171098A 1997-06-11 1997-06-11 半導体装置およびその作製方法 Withdrawn JPH114001A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP9171098A JPH114001A (ja) 1997-06-11 1997-06-11 半導体装置およびその作製方法
US09/095,026 US6501094B1 (en) 1997-06-11 1998-06-09 Semiconductor device comprising a bottom gate type thin film transistor
KR1019980021624A KR100642968B1 (ko) 1997-06-11 1998-06-11 반도체장치및그제조방법
US10/323,772 US6791111B2 (en) 1997-06-11 2002-12-20 Semiconductor device
US10/917,359 US7192817B2 (en) 1997-06-11 2004-08-13 Method for manufacturing a semiconductor device
KR1020050056034A KR100634724B1 (ko) 1997-06-11 2005-06-28 반도체 디바이스 제조 방법
US11/705,710 US7675060B2 (en) 1997-06-11 2007-02-14 Semiconductor device and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9171098A JPH114001A (ja) 1997-06-11 1997-06-11 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH114001A true JPH114001A (ja) 1999-01-06

Family

ID=15916958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9171098A Withdrawn JPH114001A (ja) 1997-06-11 1997-06-11 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH114001A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299470A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004019400A1 (en) * 2002-08-20 2004-03-04 Koninklijke Philips Electronics N.V. Thin film transistor
KR100458055B1 (ko) * 2001-03-23 2004-11-26 샤프 가부시키가이샤 실리콘 게르마늄 상에 열적으로 안정한 니켈게르마늄실리사이드를 형성하는 방법
KR100458714B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
US6860009B2 (en) * 1998-07-14 2005-03-01 Cascade Microtech, Inc. Probe construction using a recess
US6930498B2 (en) 2000-02-25 2005-08-16 Cascade Microtech, Inc. Membrane probing system
JP2006032735A (ja) * 2004-07-16 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7355420B2 (en) 2001-08-21 2008-04-08 Cascade Microtech, Inc. Membrane probing system
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US7476937B2 (en) * 1999-08-18 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2012244173A (ja) * 2011-05-13 2012-12-10 Boe Technology Group Co Ltd ポリシリコン活性層を含む薄膜トランジスタ及びその製造方法とアレイ基板
US9097953B2 (en) 1999-02-12 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
US9429638B2 (en) 2008-11-21 2016-08-30 Cascade Microtech, Inc. Method of replacing an existing contact of a wafer probing assembly

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6860009B2 (en) * 1998-07-14 2005-03-01 Cascade Microtech, Inc. Probe construction using a recess
US9097953B2 (en) 1999-02-12 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000299470A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7476937B2 (en) * 1999-08-18 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6930498B2 (en) 2000-02-25 2005-08-16 Cascade Microtech, Inc. Membrane probing system
KR100458055B1 (ko) * 2001-03-23 2004-11-26 샤프 가부시키가이샤 실리콘 게르마늄 상에 열적으로 안정한 니켈게르마늄실리사이드를 형성하는 방법
US7355420B2 (en) 2001-08-21 2008-04-08 Cascade Microtech, Inc. Membrane probing system
US7492175B2 (en) 2001-08-21 2009-02-17 Cascade Microtech, Inc. Membrane probing system
KR100458714B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
KR100458710B1 (ko) * 2001-11-06 2004-12-03 네오폴리((주)) Oeld용 결정질 실리콘 박막트랜지스터 패널 및 제작방법
CN100416779C (zh) * 2002-08-20 2008-09-03 皇家飞利浦电子股份有限公司 薄膜晶体管及其制造方法
WO2004019400A1 (en) * 2002-08-20 2004-03-04 Koninklijke Philips Electronics N.V. Thin film transistor
JP4574261B2 (ja) * 2004-07-16 2010-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006032735A (ja) * 2004-07-16 2006-02-02 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7420381B2 (en) 2004-09-13 2008-09-02 Cascade Microtech, Inc. Double sided probing structures
US8013623B2 (en) 2004-09-13 2011-09-06 Cascade Microtech, Inc. Double sided probing structures
US9429638B2 (en) 2008-11-21 2016-08-30 Cascade Microtech, Inc. Method of replacing an existing contact of a wafer probing assembly
US10267848B2 (en) 2008-11-21 2019-04-23 Formfactor Beaverton, Inc. Method of electrically contacting a bond pad of a device under test with a probe
JP2012244173A (ja) * 2011-05-13 2012-12-10 Boe Technology Group Co Ltd ポリシリコン活性層を含む薄膜トランジスタ及びその製造方法とアレイ基板

Similar Documents

Publication Publication Date Title
JP3974229B2 (ja) 半導体装置の作製方法
US6337259B1 (en) Method for fabricating semiconductor device with high quality crystalline silicon film
KR100634724B1 (ko) 반도체 디바이스 제조 방법
US6358766B1 (en) Method of fabricating a semiconductor device
US8389342B2 (en) Method for manufacturing a semiconductor device
JP4115158B2 (ja) 半導体装置およびその製造方法
JP3754184B2 (ja) 薄膜トランジスタを備えたフラットパネルディスプレイの作製方法
JP4718700B2 (ja) 半導体装置の作製方法
JP3600229B2 (ja) 電界効果型トランジスタの製造方法
JPH118393A (ja) 半導体装置の作製方法
JPH114001A (ja) 半導体装置およびその作製方法
JPH1140498A (ja) 半導体装置の作製方法
JP4683761B2 (ja) 半導体装置の作製方法
JPH114000A (ja) 半導体装置およびその作製方法
JPH1050607A (ja) 半導体装置の製造方法
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4360826B2 (ja) 半導体膜およびその製造方法
JP2003257989A (ja) 半導体装置の作製方法
JP3027013B2 (ja) 半導体における不純物のドーピング方法および半導体装置の製造方法
JPH114002A (ja) 半導体装置およびその作製方法
JP2000114173A (ja) 半導体装置の作製方法
JP4190600B2 (ja) 半導体装置の作製方法
JP4651933B2 (ja) 半導体装置の作製方法
JPH0645355A (ja) 薄膜トランジスタの製造方法
JP3696710B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051219