JP2007095989A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2007095989A
JP2007095989A JP2005283393A JP2005283393A JP2007095989A JP 2007095989 A JP2007095989 A JP 2007095989A JP 2005283393 A JP2005283393 A JP 2005283393A JP 2005283393 A JP2005283393 A JP 2005283393A JP 2007095989 A JP2007095989 A JP 2007095989A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
laser
silicon film
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005283393A
Other languages
English (en)
Inventor
Koji Ichimura
公二 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2005283393A priority Critical patent/JP2007095989A/ja
Publication of JP2007095989A publication Critical patent/JP2007095989A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】大粒径のシリコン結晶を簡便でエネルギー効率よく形成することができる工程を備えた薄膜トランジスタの製造方法を提供する。
【解決手段】基板上に形成された非晶質シリコン膜の上に、成膜することによりその非晶質シリコン膜よりも対レーザー反射率が小さくなる低反射率膜をパターン状に形成する低反射率膜形成工程と、低反射率膜が形成された側からレーザーを照射して非晶質シリコン膜を結晶化する結晶化工程と、結晶化した多結晶シリコン膜の所定領域に所定のイオン種を注入して不純物拡散領域を形成する工程とを有する方法によって、薄膜トランジスタを製造する。低反射率膜の屈折率をn1とし、非晶質シリコン膜の屈折率をn2としたとき、レーザー波長において、n1<n2の関係を満たすことが好ましい。
【選択図】なし

Description

本発明は、薄膜トランジスタの製造方法に関し、更に詳しくは、大粒径のシリコン結晶を簡便で制御性よく形成することができる工程を備えた薄膜トランジスタの製造方法を提供する。
アクティブマトリクス駆動型の表示装置において、多結晶シリコン薄膜トランジスタ(以下、TFTという。)は、個々の画素に設けられるスイッチング素子や、表示装置のディスプレイ基板上の周辺回路を構成する回路素子等として利用されている。アクティブマトリクス駆動型の表示装置の一つである液晶ディスプレイパネルは、携帯電話やPDAなど、モバイルディスプレイ用途に使用されることが多く、近年、ガラス基板の代わりにプラスチック基板を用いるなど、さらなる軽量化や耐衝撃性を有するTFTが望まれている。
こうしたアクティブマトリクス駆動型の表示装置に用いられる多結晶シリコンTFTでは、多結晶シリコン膜におけるシリコンの結晶粒径が大きいほど電荷移動度が大きくなることから、大粒径のシリコン結晶作製手法の開発が盛んに行なわれている。特にレーザーを非晶質シリコン膜に照射して大粒径の多結晶シリコン膜に変化させる方法は、基板全体を高温にする必要がなく、大画面のガラス基板やプラスチック基板上への多結晶シリコンTFTの低温形成方法として好ましく、現在まで種々の方法が提案されている。
例えば、下記特許文献1では、照射領域に周期的な明暗のパターンを投影可能なようにレーザーの強度を光学変調して照射し、その明暗のパターンに応じた温度勾配を利用して結晶化の方向を制御する方法が提案されている。また、特許文献2では、ラインパターンが形成されたマスクを用い、XYZチルトステージの動作により基板を連続して移動させながら、そのマスクを通してパルスレーザーを非晶質シリコン膜上に照射することにより、大粒径の多結晶シリコンTFTを形成する方法が提案されている。
また、特許文献3では、非晶質シリコン膜上に絶縁性薄膜をパターン状に形成し、その上からレーザーを照射して、結晶粒の大きな多結晶シリコンTFTを形成する方法が提案されている。詳しくは、先ず、半導体層として用いる領域では非晶質シリコン膜に直接レーザーを照射し、その他の領域では非晶質シリコン膜上に絶縁性薄膜(窒化シリコン)を形成し、その絶縁性薄膜を介してレーザーを照射する。これにより、絶縁性薄膜の下側にある非晶質シリコン膜に到達するレーザーのエネルギーは、レーザーが直接照射される非晶質シリコン膜におけるレーザーのエネルギーよりも弱くなり、直接レーザーを照射した非晶質シリコン膜は完全に溶融し、絶縁性薄膜下の非晶質シリコン膜は完全に溶融しない状態となる。その後、不完全な溶融状態の非晶質シリコン膜は完全に溶融した非晶質シリコン膜よりも早く固化するので、完全に溶融した非晶質シリコン膜は、溶融状態の異なる境界から固化が始まり中心へと進んでいく。これにより、結晶粒の方向と大きさが制御された均一な多結晶シリコン膜が形成される。
特開2000−306859号公報 特開2002−324759号公報 特開2003−257856号公報
しかしながら、上記特許文献1,2に記載の方法は、照射するレーザー光に対して高度な制御装置を使用しなければならないという難点がある。また、特許文献3に記載の方法は、非晶質シリコン膜に到達するレーザーのエネルギー差を利用して溶融状態の異なる領域を形成し、その溶融状態の異なる境界を基点として結晶成長させる方法であるが、非晶質シリコン膜に到達するレーザーのエネルギー差を生じさせるためには、窒化シリコン膜の組成を厳密に制御して窒化シリコン膜のレーザー光の吸収係数を制御する必要があるという難点がある。
本発明は、上記課題を解決するためになされたものであって、その目的は、大粒径のシリコン結晶を簡便でエネルギー効率よく形成することができる工程を備えた薄膜トランジスタの製造方法を提供することにある。
本発明者は、上記課題を解決すべく鋭意研究を行っている過程で、非晶質シリコン膜上にSiO膜をパターン状に形成した後にレーザー照射したところ、SiO膜パターンの境界線からパターン内方に向かって大きな粒径で結晶が成長することを見出し、更に研究を重ねて本発明を完成させた。
すなわち、本発明の薄膜トランジスタの製造方法は、基板上に形成された非晶質シリコン膜の上に、成膜することにより当該非晶質シリコン膜よりも対レーザー反射率が小さくなる低反射率膜をパターン状に形成する低反射率膜形成工程と、前記低反射率膜が形成された側からレーザーを照射して前記非晶質シリコン膜を結晶化する結晶化工程と、を少なくとも有することを特徴とする。
この発明によれば、非晶質シリコン膜上に成膜することによりその非晶質シリコン膜よりも対レーザー反射率が小さくなる低反射率膜をパターン状に形成する低反射率膜形成工程を有するので、その後の工程で、低反射率膜が形成された側からレーザーを照射することにより、レーザーを吸収し易い低反射率膜の下に形成された非晶質シリコン膜は容易に溶融し、低反射率膜が形成されていない非晶質シリコン膜は容易に溶解しない。その結果、低反射率膜が形成されていない領域の非晶質シリコン膜と、低反射率膜が形成された領域の非晶質シリコン膜との境界部分に温度勾配が生じるので、その境界部分から、低反射率膜が形成された領域の内方に向かって結晶成長するように大粒径のシリコン結晶を形成することができる。本発明における低反射率膜は、非晶質シリコン膜上に成膜することにより、干渉効果によって、非晶質シリコン膜よりも対レーザー反射率が小さくなる膜である。したがって、この発明は、上記特許文献3に記載の従来例とは異なり、レーザーのエネルギーを極力小さくすることができるので、大粒径のシリコン結晶を簡便でエネルギー効率よく形成することができる。
本発明の薄膜トランジスタの製造方法において、前記低反射率膜の屈折率をn1とし、前記非晶質シリコン膜の屈折率をn2としたとき、前記レーザー波長において、n1<n2の関係を満たすことを特徴とする。
この発明によれば、低反射率膜の屈折率をn1とし、非晶質シリコン膜の屈折率をn2としたとき、レーザー波長において、n1<n2の関係を満たすので、低反射率膜が形成されていない非晶質シリコン膜よりも、低反射率膜が形成された非晶質シリコン膜のレーザーエネルギーの吸収率を向上させることができる。その結果、レーザーのエネルギーを極力小さくした条件で、大粒径のシリコン結晶を簡便に形成することができる。
本発明の薄膜トランジスタの製造方法において、前記低反射率膜が、厚さ105nm以下の酸化シリコン膜又は厚さ80nm以下の窒化シリコン膜であることが好ましい。
本発明の薄膜トランジスタの製造方法は、前記低反射率膜形成工程において、前記低反射率膜をチャネル層になる領域に形成することを特徴とする。
この発明によれば、低反射率膜の下の非晶質シリコン膜は大粒径のシリコン結晶になり、そのシリコン結晶がチャネル層になるので、電荷移動度に優れたTFTを製造することができる。
以上説明したように、本発明の薄膜トランジスタの製造方法によれば、レーザーを吸収し易い低反射率膜の下に形成された非晶質シリコン膜は容易に溶融し、低反射率膜が形成されていない非晶質シリコン膜は容易に溶解しないので、低反射率膜が形成されていない領域の非晶質シリコン膜と、低反射率膜が形成された領域の非晶質シリコン膜との境界部分に温度勾配が生じ、その境界部分から、低反射率膜が形成された領域の内方に向かって結晶成長するように大粒径のシリコン結晶を形成することができる。その結果、レーザーのエネルギーを極力小さくすることができるので、大粒径のシリコン結晶を簡便でエネルギー効率よく形成することができる。
なお、本発明の薄膜トランジスタの製造方法は、レーザーエネルギーを最小限にして照射できるので、例えばフレキシブルなプラスチック基板を使用したい場合のように、できるだけ低温で製造したい場合に特に好ましく適用でき、例えば有機EL素子や液晶表示素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、本発明の薄膜トランジスタの製造方法について詳細に説明する。図1及び図2は、本発明の薄膜トランジスタの製造工程のフローを示す説明図であり、図3は、大粒径の多結晶シリコンの形態の一例を示す模式平面図である。また、図4は、本発明により製造された薄膜トランジスタの一例を示す模式断面図である。なお、本発明は図面の形態や以下の実施形態に限定されるものではない。
本発明の薄膜トランジスタの製造方法は、基板上に形成された非晶質シリコン膜の上に、成膜することによりその非晶質シリコン膜よりも対レーザー反射率が小さくなる低反射率膜をパターン状に形成する低反射率膜形成工程と、低反射率膜が形成された側からレーザーを照射して非晶質シリコン膜を結晶化する結晶化工程とを少なくとも有している。
本発明の製造方法で得られる発明の薄膜トランジスタは、基板上に形成されたチャネル層として、大粒径の多結晶シリコン膜を有するものであって、例えば、アクティブマトリックス駆動型の表示装置を構成するディスプレイパネルに利用可能なものである。より詳しくは、本発明の製造方法で得られる薄膜トランジスタ10は、図4に示すように、基板11と、基板11上に形成された熱緩衝膜12と、熱緩衝膜12上に形成された多結晶シリコン膜13(ソース側拡散層13s、チャネル層13c及びドレイン側拡散層13d)と、その多結晶シリコン膜13上に形成されたゲート絶縁膜14と、ゲート絶縁膜14上に、又はゲート絶縁膜のコンタクトホールを介して形成された電極15(ソース電極15s、ゲート電極15g及びドレイン電極15d)とを有している。
以下においては、図4に示すTFTの構造形態を例にして、図1及び図2に基づいた製造工程順に説明するが、本発明の薄膜トランジスタの製造方法は、図示の例に限定されず、少なくとも、低反射率膜形成工程と、結晶化工程とを少なくとも有するものであれば、他の工程を任意に有するものであってもよい。
先ず、図1(A)に示すように、準備された基板11上に熱緩衝膜又はバッファ層として機能する下地層12を必要に応じて形成する。基板11は、薄膜トランジスタの回路基板をなすものであり、例えば、ガラス基板やプラスチック基板を挙げることができる。ガラス基板は各種の公知のものを用いることができる。また、フレキシブルなプラスチック基板は、ポリエーテルサルホン(PES)、ポリエーテルナフタレート(PEN)、ポリアミド、ポリアセタール、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ポリカーボネート、ポリノルボルネン系樹脂、ポリサルホン、ポリアリレート、ポリアミドイミド、ポリエーテルイミド、又は熱可塑性ポリイミド等からなる有機基材、又はそれらの複合基材からなるものを挙げることができ、特に、ポリエーテルサルホン(PES)及びポリエチレンナフタレート(PEN)からなる基板を好ましく挙げることができる。基板11の厚さは特に限定されないが、ガラス基板の場合は通常0.1〜3.0mm程度であり、プラスチック基板の場合は通常5μm〜300μm程度の薄いフレキシブルなフィルム状のものも使用することができる。
下地層12は、熱緩衝膜又はバッファ層として機能する層であり、基板11上に必要に応じて形成される。熱緩衝膜としての下地層12は、特に耐熱性の低い基板上に形成した非晶質シリコン膜を結晶化させる際に、その基板に加わる熱を緩衝することが必要とされる場合に好ましく設けられる。一方、バッファ層としての下地層12は、その上に形成される非晶質シリコン膜に不純物イオンが拡散するのを防ぐことが必要とされる場合に好ましく設けられる。
熱緩衝膜を形成する材料としては、酸化シリコン、窒化シリコン、又は、酸窒化シリコン等を挙げることができるが、必ずしもこれらには限定されない。熱緩衝膜の形成には、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。熱緩衝膜の厚さは、熱緩衝膜を構成する材料の種類(比熱、比重、熱伝導率)に応じて設定することができる。こうした関係に基づいて形成された熱緩衝膜は、後述するレーザー照射の際の熱が基板11に伝わるのを緩衝するように作用する
また、バッファ層は、TFTが形成される領域には少なくとも形成されている必要があるが、それ以外の領域には形成されていてもいなくてもよく、基板11上の全面に形成されていてもよい。バッファ層は、通常、酸化シリコンで形成される。バッファ層の厚さは、通常100〜3000nmの範囲内であることが好ましく、その形成には、酸素雰囲気中でシリコンをスパッタするRFマグネトロンスパッタリング法や、プラズマCVD法等の方法で形成することができる。
次に、図1(B)に示すように、下地層12上にノンドープの非晶質シリコン膜21aを形成する。この非晶質シリコン膜21aは、RFマグネトロンスパッタリング法やCVD法等の各種の方法で成膜可能である。例えばRFマグネトロンスパッタリング法で非晶質シリコン膜を成膜する場合には、例えば、成膜温度:室温、成膜圧力:1.0Pa、ガス:アルゴン、の成膜条件で例えば50nmの厚さで成膜できる。なお、CVD法で非晶質シリコン膜を成膜する場合も25℃程度の成膜温度で成膜可能であるが、原料ガスとしてSiHが使用されるので、出成膜後に約400℃の脱水素処理(真空中で1時間程度)が必要となる。上記の下地層12(熱緩衝膜やバッファ層)は、この脱水素処理時に生じる熱に対しても効果があり、基板11から非晶質シリコン膜21aが剥離するのを防ぐことができる。
次に、図1(C)に示すように、非晶質シリコン膜21aの上に、成膜することによりその非晶質シリコン膜21aよりも対レーザー反射率が小さくなる低反射率膜22をパターン状に形成する。この低反射率膜22は、非晶質シリコン膜21a上に成膜することにより、干渉効果によって、非晶質シリコン膜21aよりも対レーザー反射率が小さくなる膜である。低反射率膜22としては、レーザーに対して透明な酸化シリコン膜、窒化シリコン膜等が好ましく用いられる。こうした低反射率膜22をパターン状に形成した後にレーザー照射すると、レーザーを吸収し易い低反射率膜22の下に形成された非晶質シリコン膜21aは容易に溶融し、低反射率膜22が形成されていない非晶質シリコン膜21aは容易に溶解せず、その結果、低反射率膜が形成されていない領域の非晶質シリコン膜21aと、低反射率膜22が形成された領域の非晶質シリコン膜21aとの境界部分31に温度勾配が生じるので、その境界部分31から、低反射率膜22が形成された領域の内方に向かって結晶成長するように大粒径の多結晶シリコン21p’を形成することができる。
例えば、波長308nmのXeClエキシマレーザーに対しては、酸化シリコン膜は透明であるが、非晶質シリコン膜21上に酸化シリコン膜を積層することでその積層体は非晶質シリコン膜21aの反射率である65%よりも低い反射率を示す。また、低反射率膜22として窒化シリコン膜を適用した場合も同様に、波長308nmのXeClエキシマレーザーに対し、窒化シリコン膜は透明であるが、非晶質シリコン膜21上に窒化シリコン膜を積層することでその積層体は非晶質シリコン膜21aの反射率である65%よりも低い反射率を示す。非晶質シリコン膜21a上に酸化シリコン膜又は窒化シリコンを形成することにより、XeClエキシマレーザーのエネルギーは非晶質シリコン膜21aにより多く吸収される。なお、対レーザー反射率の測定は、例えば、分光測定装置により測定することができる。
低反射率膜22の形成には、DCスパッタリング法、RFマグネトロンスパッタリング法、プラズマCVD法等の各種の方法で形成することができるが、実際には、層を構成する材質に応じた好ましい方法が採用される。通常は、DCスパッタリング法やRFマグネトロンスパッタリング法等が好ましく用いられる。
低反射率膜22の厚さは、酸化シリコン膜の場合105nm、窒化シリコン膜の場合80nm以下であることが好ましく、特にレーザーの1/4波長の厚さにすれば、干渉効果により反射成分を一層抑制することができる。例えば、結晶化のためのレーザーとして波長308nmのXeClレーザーを用いた場合、1/4波長の厚さとして、酸化シリコン膜の場合で52nm、窒化シリコン膜の場合で40nmの厚さとすることが好ましい。なお、低反射率膜22の厚さの下限値は特に限定されないが、形成される膜の連続性の観点からは、酸化シリコン膜の場合は5nmであり、窒化シリコン膜の場合は5nmであることが好ましい。
本発明において、低反射率膜22の屈折率をn1とし、非晶質シリコン膜21aの屈折率をn2としたとき、照射するレーザー波長において、n1<n2の関係を満たすことが好ましい。こうした低反射率膜22は、低反射率膜22が形成されていない非晶質シリコン膜21aよりも、低反射率膜22が形成された非晶質シリコン膜21aのレーザーエネルギーの吸収率を向上させることができるので、レーザーのエネルギーを極力小さくした条件で、大粒径のシリコン結晶を簡便に形成することができる。なお、照射するレーザー波長における屈折率の測定は、例えば、分光エリプソメトリーという方法により測定することができる。通常、非晶質シリコン膜21aの屈折率n2は5.07程度であり、低反射率膜22である酸化シリコン膜の屈折率n1は1.46程度であり、低反射率膜22である窒化シリコン膜の屈折率n1は1.95程度である。
低反射率膜22はパターン状に形成される。具体的には、チャネル層になる領域Rと同じ寸法又はチャネル層になる領域Rよりも大きな寸法で低反射率膜22を形成することが好ましい。低反射率膜22で覆われた非晶質シリコン膜21aは、その後のレーザー照射により大粒径の多結晶シリコン21p’に結晶成長する(図3を参照)ので、チャネル層として好ましい電荷移動度の高い領域Rとなる。その結果、電荷移動度に優れたTFTを製造することができる。パターン形状は、素子パターンにより種々の形態が考えられるので特に限定されないが、通常、チャネル層になる領域Rと同じ領域に形成される。
次に、図1(D)に示すように、レーザー照射23を行って非晶質シリコン膜21aを結晶化して低抵抗の多結晶シリコン膜21pに変化させる。レーザー照射23は、非晶質シリコン膜21aを結晶化させて多結晶シリコン膜21pにする結晶化手段であり、XeClエキシマレーザー、CW(Continuous Wave)レーザー等の種々のレーザーで行うことができる。例えば、波長308nmのXeClエキシマレーザーを用いて結晶化を行う場合には、一例として、パルス幅:30nsec、エネルギー密度:100〜300mJ/cm、室温の条件下で行うことができる。なお、上記の下地層12は、この工程で加わるレーザーアニールの熱に対して顕著に効果があり、このレーザー照射の熱に基づいて基板11から多結晶シリコン膜21pが剥離するのを防ぐことができる。
この結晶化工程においては、図3(A)に示すように、レーザー照射2により、レーザーを吸収し易い低反射率膜22の下に形成された非晶質シリコン膜21aは容易に溶融し、低反射率膜22が形成されていない非晶質シリコン膜21aは容易に溶解せず、その結果、低反射率膜が形成されていない非晶質シリコン膜21aと、低反射率膜22が形成された非晶質シリコン膜21aとの境界部分31に図3(B)に示すような温度勾配が生じるので、図3(A)に示すように、その境界部分31から、低反射率膜22が形成された領域の内方に向かって結晶成長するように大粒径の多結晶シリコン21p’を形成することができる。
次に、図1(E)に示すように、多結晶シリコン膜21p上にレジスト膜24を形成し、その後レジスト膜24をパターニングする。レジスト膜24は、例えばポジ型フォトレジスト等が好ましく用いられる。レジスト膜24は、レジストをスピンナー等の手段で全面に塗布・硬化させて形成される。レジスト膜をパターニングした後、図1(E)に示すようにイオン注入25を行う。イオン注入25は、例えば、リン(P)を注入電圧:60keV、室温下で、2×1015/cmのドープレベルとなるように注入される。こうしたイオン注入により多結晶シリコン膜21pにソース側拡散層13s及びドレイン側拡散層13dが形成される。一方、両層13s,13dの間には、上記のようにして得られた大粒径の多結晶シリコン21p’からなるチャネル層13cが形成される
なお、低反射率膜22は、レジスト膜24の形成前に除去してもよいし、イオン注入25後に除去してもよいし、また、後述するアイランド形成後に除去してもよい。
次に、図1(F)に示すように、形成されたソース側拡散層13s及びドレイン側拡散層13dにエネルギービーム26を照射して両層13s,13dを活性化する。エネルギービーム26としては、上記と同様のXeClエキシマレーザーを用いることができ、一例として、パルス幅:30nsec、エネルギー密度:100〜250mJ/cm、室温の条件下で行うことができる。
図示しないが、この活性化処理の後には、通常、レジスト膜24を除去した後に、多結晶シリコン膜の欠陥を低減処理するための酸素プラズマ処理が施される。酸素プラズマ処理は、一例として、RF100W、1Torr、150℃の条件下で行われ、その後においては、120℃の条件下での乾燥処理が施される。
次に、図2(G)に示すように、ドライエッチングを施してアイランドを形成する。エッチングガスとしては、SF等を用いることができる。
次に、図2(H)に示すように、ソース側拡散層13s、チャネル層13c及びドレイン側拡散層13dを含む全面にゲート絶縁膜14を形成する。ゲート絶縁膜14の形成方法は、例えばRFマグネトロンスパッタリング装置を用い、8インチのSiOターゲットに投入電力:1.0kW(=3W/cm)、圧力:1.0Pa、ガス:アルゴン+O(50%)の成膜条件で厚さ約100nmの酸化シリコンを形成することができる。
次に、図2(I)に示すように、ソース側拡散層13s及びドレイン側拡散層13d上のゲート絶縁膜14をマスクを用いて選択的にエッチングすることにより、コンタクトホール27,27を形成する。このときのエッチングとしては、例えば2%HF溶液を用いたウエットエッチングを適用できる。
次に、図2(J)に示すように、全面に例えば厚さ200nmのアルミニウム(Al)膜を蒸着した後、ウエットエッチングによりパターニングして、ソース電極15s、ドレイン電極15d及びゲート電極15gを形成する。なお、電極材料は、Cu、その他の導電性材料であってもよく、スパッタリング等の他の成膜プロセスにより形成してもよい。
次に、図2(K)に示すように、素子全体を覆うように保護層28を形成する。保護層28としては、酸化シリコンを好ましく挙げることができる。保護層28は、例えばRFマグネトロンスパッタリングにより、約20nm程度の厚さで形成することが好ましい。
最後に、図2(L)に示すように、水素プラズマ29による処理を行って多結晶シリコン膜のシリコンの欠陥をターミネートする。例えば、水素プラズマ処理により、シリコン表面のダングリングボンドをなくし、多結晶シリコンとゲート絶縁膜との界面のリークパスをなくす方法がとられる。こうして図2(L)に示す一態様の薄膜トランジスタが製造される。
以上のように、本発明によれば、低反射率膜が形成されていない領域の非晶質シリコン膜と、低反射率膜が形成された領域の非晶質シリコン膜との境界部分に温度勾配が生じ、その境界部分から、低反射率膜が形成された領域の内方に向かって結晶成長するように大粒径のシリコン結晶が形成されるので、大粒径のシリコン結晶を簡便でエネルギー効率よく形成することができる。また、本発明によれば、レーザーエネルギーを最小限にして照射できるので、例えばフレキシブルなプラスチック基板を使用したい場合のように、できるだけ低温で製造したい場合に特に好ましく適用でき、例えば有機EL素子や液晶表示素子等と組み合わせることにより、フレキシブルなディスプレイを設計することが可能となる。
以下、実施例と比較例により本発明をさらに詳しく説明する。なお、本発明は以下の実施例に限定されるものではない。
(実施例1)
基板11として厚さ0.2mmで50mm×50mmのポリエーテルサルホン(PES)基板を用い、その基板上に、下地層12である酸化シリコンをRFマグネトロンスパッタリング法(成膜圧力0.3Pa(アルゴン:酸素=3:1)、投入電力2kW、成膜時間2時間)により厚さ500nmとなるように形成した。さらに、屈折率5.07の非晶質シリコン膜21aをRFマグネトロンスパッタリング法(成膜温度:室温、成膜圧力:1.0Pa(アルゴン))により厚さ50nmとなるように形成した。
その後、上述した図1(C)〜図2(L)の各工程の説明欄で例示した条件に基づいてTFTを作製した。特に、図1(C)に示す低反射率膜形成工程では、低反射率膜22として、幅5μmのパターンで厚さ52nmの酸化シリコン膜を形成した。図2(D)の結晶化工程では、XeClエキシマレーザーを用いたレーザー照射23をエネルギー密度200mJ/cm、パルス幅30nsec、室温、照射回数20回の条件で照射した。図2(E)のイオン注入工程では、リンを注入電圧60keV、室温下で、2×1015/cmのドープレベルとなるようにイオン注入した。図2(F)の活性化工程では、XeClエキシマレーザーを用い、パルス幅30nsec、エネルギー密度250mJ/cm、室温の条件下で活性化処理を行った。その活性化処理後には、酸素プラズマ処理をRF100W、1Torr、150℃の条件下で行った。次いで、アイランド形成工程、コンタクトホール形成工程、ウエットエッチング工程、水素プラズマ処理工程を経てTFTを製造した。
(実施例2〜6)
低反射率膜22の種類と厚さを表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタを製造した。
(比較例1)
低反射率膜の有無と厚さを表1に記載のように変更した以外は、実施例1と同様にして、薄膜トランジスタを製造した。
(屈折率の測定)
非晶質シリコン膜21a及び低反射率膜22の屈折率は、ガラス基板上に、実施例1と同じ手法により測定用のサンプルを作製し、分光エリプソメトリー(Joban Yvon社(フランス)製、UVISEL-D)を用いて測定した。
(対レーザー反射率の測定)
対レーザー反射率は、分光測定装置(SCI社(米国)製、Filmtek3000)を用いて、XeClエキシマレーザーの波長である308nmの反射率を測定した。
(シリコン結晶の評価)
低反射率膜の効果を、シリコン結晶の結晶形態の観察及び電解移動度を評価することによって判断した。シリコン結晶の結晶形態の観察は、走査型電子顕微鏡により行い、その表面形状から結晶粒径で評価した。また、電荷移動度の測定は、Vg−Id測定からトランジスタ特性の閾値付近の電流特性を計算することにより行った。その結果を表1に示した。表1の結果からもわかるように、本発明に係る方法で得られたTFTは、比較例1に記載のものと比べて大きな結晶粒径の多結晶シリコンからなるチャネル層を有し、特に実施例1,2においては10倍以上の結晶粒径の多結晶シリコンからなるチャネル層を有しており、その電荷移動度も約200cm/Vs程度という大きな値を示しているのが確認された。
Figure 2007095989
本発明の薄膜トランジスタの製造工程のフローを示す説明図である。 本発明の薄膜トランジスタの製造工程のフローを示す説明図である。 大粒径の多結晶シリコンの形態の一例を示す模式平面図である。 本発明により製造された薄膜トランジスタの一例を示す模式断面図である。
符号の説明
10 TFT
11 基板
12 下地層
13 多結晶シリコン半導体薄膜
13s ソース側拡散層
13c チャネル層
13d ドレイン側拡散層
14 ゲート絶縁膜
15s ソース電極
15g ゲート電極
15d ドレイン電極
21a 非晶質シリコン膜
21p 多結晶シリコン膜
21p’ 大粒径の多結晶シリコン
22 低反射率膜
23 レーザー照射
24 レジスト膜
25 イオン注入
26 エネルギービーム
27 コンタクトホール
28 保護層
29 水素プラズマ
31 境界部分
R チャネル層領域

Claims (4)

  1. 基板上に形成された非晶質シリコン膜の上に、成膜することにより当該非晶質シリコン膜よりも対レーザー反射率が小さくなる低反射率膜をパターン状に形成する低反射率膜形成工程と、前記低反射率膜が形成された側からレーザーを照射して前記非晶質シリコン膜を結晶化する結晶化工程とを少なくとも有することを特徴とする薄膜トランジスタの製造方法。
  2. 前記低反射率膜の屈折率をn1とし、前記非晶質シリコン膜の屈折率をn2としたとき、前記レーザー波長において、n1<n2の関係を満たすことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 前記低反射率膜が、厚さ105nm以下の酸化シリコン膜又は厚さ80nm以下の窒化シリコン膜であることを特徴とする請求項1又は2に記載の薄膜トランジスタの製造方法。
  4. 前記低反射率膜形成工程において、前記低反射率膜をチャネル層になる領域に形成することを特徴とする請求項1〜3のいずれかに記載の薄膜トランジスタの製造方法。
JP2005283393A 2005-09-29 2005-09-29 薄膜トランジスタの製造方法 Pending JP2007095989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005283393A JP2007095989A (ja) 2005-09-29 2005-09-29 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283393A JP2007095989A (ja) 2005-09-29 2005-09-29 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2007095989A true JP2007095989A (ja) 2007-04-12

Family

ID=37981323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283393A Pending JP2007095989A (ja) 2005-09-29 2005-09-29 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2007095989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275916A (ja) * 1997-03-31 1998-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000260709A (ja) * 1999-03-09 2000-09-22 Fujitsu Ltd 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP2000323713A (ja) * 1999-05-10 2000-11-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JP2001508937A (ja) * 1996-03-05 2001-07-03 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア プラスチック基板上に薄膜トランジスタを形成させる方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001508937A (ja) * 1996-03-05 2001-07-03 ザ リージェンツ オブ ザ ユニヴァーシティー オブ カリフォルニア プラスチック基板上に薄膜トランジスタを形成させる方法
JPH10275916A (ja) * 1997-03-31 1998-10-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000260709A (ja) * 1999-03-09 2000-09-22 Fujitsu Ltd 半導体薄膜の結晶化方法及びそれを用いた半導体装置
JP2000323713A (ja) * 1999-05-10 2000-11-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置

Similar Documents

Publication Publication Date Title
TWI322463B (en) Method of irradiating laser, laser irradiation system, and manufacturing method of semiconductor device
JP5576814B2 (ja) 半導体デバイス及びその製造方法
US20100123132A1 (en) Thin film device and manufacturing method of the same
JP2005303299A (ja) 電子素子及びその製造方法
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US20150294869A1 (en) Method for manufacturing low-temperature polysilicon thin film transistor and array substrate
US20060088986A1 (en) Method of enhancing laser crystallization for polycrystalline silicon fabrication
JP2010145984A (ja) 有機電界発光表示装置及びその製造方法
CN104538310A (zh) 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
JP2700277B2 (ja) 薄膜トランジスタの作製方法
KR100615502B1 (ko) 반도체 장치 제조 방법
JP2007220918A (ja) レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法
US20030232468A1 (en) Semiconductor device and a method for fabricating the device
KR100695154B1 (ko) 실리콘 박막 트랜지스터 및 이의 제조방법
JP2011040453A (ja) ドーピング方法、および半導体装置の製造方法
JP2006324368A (ja) 薄膜トランジスタ搭載パネル及びその製造方法
KR100611762B1 (ko) 박막트랜지스터의 제조 방법
JP2007095989A (ja) 薄膜トランジスタの製造方法
JP2010278095A (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板形成用中間構造物
JP4579054B2 (ja) 薄膜トランジスタ搭載パネル及びその製造方法
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
JP2005285830A (ja) ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206