JP3282215B2

JP3282215B2 - 情報再生装置およびそのビットエラー測定装置

Info

Publication number: JP3282215B2
Application number: JP15750792A
Authority: JP
Inventors: 信裕林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-05-25
Filing date: 1992-05-25
Publication date: 2002-05-13
Anticipated expiration: 2017-05-13
Also published as: JPH05325433A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報再生装置およびそ
のビットエラー測定装置に係わり、詳しくはパーシャル
レスポンス方式を利用して磁気記録媒体又は光記録媒体
に記録した所定の記録データを再生する情報再生装置
と、情報再生装置に用いて好適なビットエラー測定装置
に関する。

【０００２】

【従来の技術】従来、この種の情報再生装置、例えば磁
気再生装置として一般のビデオテープレコーダにおいて
は、周波数変調したアナログ信号でビデオ信号を記録再
生するようになっている。この場合、ビデオ信号をデジ
タル信号に変換して磁気テープに記録すれば、何度ダビ
ンクしても画質劣化を有効に回復することができると考
えられる。

【０００３】ただし、磁気テープにデジタル信号を記録
再生する場合、ビット誤りの発生を避けることができ
ず、ビット誤りを低減するために、ビットエラーレート
の測定が行われている。

【０００４】

【発明が解決しようとする課題】ところで、記録装置な
どのビットエラーレートを測定するには、通常膨大な量
のデータを処理する必要があり、それを効率良く行うた
めには、リアルタイムで処理できることが望ましい。そ
のためには、専用のハードウエアを用意し、再生データ
と期待されるデータとを高速に比較することによってビ
ットエラーを検出するなどの手法が必要となる。

【０００５】従来の情報再生装置にあっては、前述した
期待されるデータを発生する回路が別途必要であるとと
もに、またこれを再生データと同期させて発生させる回
路も必要となり、どうしても回路規模が大きくなるとい
う問題点があった。さらに、記録したはずの正しいデー
タを持っている必要があり、情報再生装置のドライブ単
体でエラーレートを自己診断することはできなかった。

【０００６】そこで本発明は、最小限の回路の追加で容
易にビットエラーを検出でき、ビットエラーレートの測
定を低コストで手軽に実現できる情報再生装置およびそ
のビットエラー測定装置を提供することを目的としてい
る。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の情報再生装置は、パーシャルレスポ
ンス方式を利用して記録媒体に記録された所定の記録デ
ータを再生する情報再生装置において、前記記録媒体か
ら再生された再生信号の信号レベルを所定周期でデジタ
ル信号に変換するアナログデジタル変換回路と、前記ア
ナログデジタル変換回路から出力される出力データに基
づいて前記再生信号をビタビ復号により復号するビタビ
復号回路と、前記再生信号の信号レベルを所定の基準値
と比較して復号するレベル検出復号回路と、前記ビタビ
復号回路による復号データと、前記レベル検出復号回路
による復号データとを比較し、これらの不一致を検出す
るエラー検出手段と、を備えたことを特徴とする。

【０００８】また、好ましい態様として、請求項１記載
の情報再生装置は、前記ビタビ復号回路又は前記レベル
検出復号回路から出力される復号データに対して誤り訂
正を施す誤り訂正回路を有し、前記エラー検出手段の検
出結果に基づいて、該誤り訂正回路の動作モードを切り
換えることを特徴とする。

【０００９】請求項１又は２記載の情報再生装置は、前
記エラー検出手段の検出結果に基づいて、装置自体の故
障状態を示唆する情報を外部に出力する出力手段を有す
ることを特徴とする。

【００１０】請求項４記載のビットエラー測定装置は、
パーシャルレスポンス方式を利用して記録媒体に記録さ
れた所定の記録データを再生して得られる再生信号の信
号レベルを所定周期でデジタル信号に変換するアナログ
デジタル変換回路と、前記アナログデジタル変換回路か
ら出力される出力データに基づいて前記再生信号をビタ
ビ復号により復号するビタビ復号回路と、前記再生信号
の信号レベルを所定の基準値と比較して復号するレベル
検出復号回路と、前記ビタビ復号回路による復号データ
と、前記レベル検出復号回路による復号データとを比較
し、これらの不一致を検出するエラー検出手段と、を備
えたことを特徴とする。

【００１１】

【作用】本発明では、レベル検出とビダビ復号の回路と
が最大限に共通化され、ほとんど回路規模を増やすこと
なく、両者の機能が同時に実現される。また、両者のデ
コード結果の違いを見ることによってエラービットが検
出される。したがって、ビットエラーレートの測定が低
コストで手軽に実現可能となる。また、記録したはずの
正しいデータを持っている必要がなく、情報再生装置の
ドライブ単体でエラーレートを自己診断することができ
る。

【００１２】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。なお、実施例の説明に当たっては、本発明の原
理的な面から順次述べていき、その原理を実現する装置
の回路をその後に、述べることで分かりやすい説明を心
掛けることとする。

【００１３】最初に、本発明の対象である磁気記録装置
又は光記録装置における変調符号のパーシャルレスポン
スについて説明する。磁気記録装置又は光記録装置にお
ける変調符号にはパーシャルレスポンスが用いられる
が、パーシャルレスポンスの種類としては、良く使われ
るものに、図１（ａ）に示す演算回路１、図１（ｂ）に
示す演算回路２、３を用いた方式のものがある。なお、
PRS(1,1)、PRS(1,-1) 、PRS(1,0,-1)は動作例の条件判
断である。これらのシステム多項式は、それぞれＧ
（Ｄ）＝１＋Ｄ、Ｇ（Ｄ）＝１−Ｄ²であり、演算回路
１は独立な演算回路２、３がいわゆる二つ入れ子で設け
られているとみなされる。Ｄは遅延オペレータである。

【００１４】すなわち、図１（ａ）に示す演算回路１
（パーシャルレスポンスはPRS(1,0,-1)）では入力デー
タに対して２つ前のサンプルとの間で演算を行うので、
奇数番目のサンプルと偶数番目のサンプルとの間には何
の関係もなく、それぞれが独立なパーシャルレスポンス
PRS(1,-1)の系列とみなすことができる。

【００１５】図１（ｂ）に示す演算回路２、３では入力
データに対して奇数番目のサンプルと偶数番目のサンプ
ルとの２つの系列をスイッチ４、５によって切り換える
ことで、２つに分けて演算を行っている。つまり、演算
回路２、３（パーシャルレスポンスはPRS(1,-1)）と演
算回路１（パーシャルレスポンスはPRS(1,0,-1)）のデ
コードは本質的には同じであり、ここではパーシャルレ
スポンスPRS(1,0,-1)を例にとって説明する。

【００１６】パーシャルレスポンスPRS(1,0,-1) 自体は
エラーを伝搬する性質があり、ある条件で１ビットエラ
ーがおこると壊滅的なエラーを引き起こすことがあるの
で、記録する前にプリコーディングしておく必要があ
る。これには、パーシャルレスポンスの逆変換を行うも
のをかけておけば良く、この場合の装置全体の構成は、
図２のように示される。

【００１７】図２において、１１は（１／１−Ｄ²）の
処理を実行するプリコーダーであり、、記録データはプ
リコーダー１１によって（１／１−Ｄ²）の演算処理が
行われ、例えば記録データのデータ間の相関を利用して
記録データの値１および−１の間で変化するプリコード
データに変換されて記録チヤンネル回路１２に出力され
る。記録チヤンネル回路１２では、演算処理回路１３に
おいてプリコーダー１１の出力に対して（１−Ｄ）の演
算処理が行われるとともに、その演算結果に加算器１４
でノイズが加算され、後段の演算処理回路１５に出力さ
れる。演算処理回路１５では記録チヤンネル回路１２か
らの出力に（１＋Ｄ）の演算処理が行われ、その演算結
果はデコーダ１６によってデコードされて出力される。

【００１８】記録チヤンネル回路１２から得られる信号
は、信号レベルを±２とすると図３に示すように{−
２，０，＋２}の３つのレベルをとり、これをバイナリ
ーデータにデコードするには、固定しきい値を用いる３
値レベル検出と、最尤復号であるビタビデコーディング
などが考えられる。

【００１９】３値レベル検出は、０と＋２および０とー
２の間に固定値をもつスレショルドレベルを設定し、サ
ンプル点がどの領域に入るかによってデコードするもの
であり、回路が非常に簡単ですむかわりに検出能力はあ
まり高いとは言えない。これに対して、最尤復号（ビタ
ビデコーディング）は前後のサンプル点の値も使って一
つの系列として、もっとも確からしい系列を推定してい
くという方法で、３値レベル検出に較べて高い検出能力
を持っており、同じデータをデコードした場合には、図
４に例を示すように、ビットエラーレートが１桁から２
桁改善される。

【００２０】ここで、まったく同じデータをデコードす
る場合に、二つのデコーダがどのような結果を出力する
かには、次の表１に示す４通りが考えられる。

【００２１】

【表１】

【００２２】表１において、○は記録したデータが正し
くデコードされた場合、×はエラーが生じた場合であ
る。一つの例として、３値検出でデコードした結果ビッ
トエラーレートがＰ_L、ビタビデコーディングした結果
がＰ_Vであったとする。すなわち、前述の表１でパター
ン３）か４）のおこる確率がＰ_L、パターン２）か４）
のおこる確率がＰ_Vということになる。

【００２３】つまり、Ｐ_L＝Ｐ₃＋Ｐ₄、Ｐ_V＝Ｐ₂＋Ｐ₄と
いう関係で表される。ここで、前述のように、Ｐ_V＜＜
Ｐ_Lとすることができるので、Ｐ₄≦Ｐ₂＋Ｐ₄＝Ｐ_Vなる
関係があり、Ｐ₄≦Ｐ_Lとなる。したがって、Ｐ_Lに対し
てＰ₄は無視できる値となり、ＰL≒Ｐ₃とみなすことが
できる。また、Ｐ₂＋Ｐ₄＜＜Ｐ₃＋Ｐ₄という関係から、
Ｐ2＜＜Ｐ₃なので、両者のデコード結果が異なるパター
ン２）およびパターン３）になる確率が、すなわち３値
レベル検出でのエラー発生確率とみなすことができる。

【００２４】この性質を利用すれば、以前に何を書いた
かという情報が正しく得られなくても、３値レベル検出
とビタビデコーダの両方を同時に動作させ、両者のデコ
ード結果の比較を行うことによってエラーレートを測定
することができる。また、実際の装置においては、ビタ
ビデコーダからの出力をデコード結果として採用するこ
とになるが、デコーダに入力される信号の品質によって
３値レベル検出のときのエラーレートと、ビタビデコー
ディングのときのエラーレートを予め対応づけておけ
ば、前述のような方法で測定した３値レベル検出のエラ
ーレートを用いてビタビデコーディングしたときのエラ
ーレートを推定することができる。

【００２５】次に、ビタビデコーダの回路例を示すが、
その前の準備としてビタビデコーディングについて説明
する。パーシャルレスポンスPRS(1,0,-1) を用いた系か
ら１ビットおきに取り出したひとつの系（つまり、パー
シャルレスポンスPRS(1,-1)）についてのトレリスダイ
アグラムを図５に示す。ここでは、ブランチメトリック
も合わせて表示してある。これらのブランチメトリック
の総和が最大になるようなパスを見つけ出すため、ある
サンプル時刻ｋまでのパスメトリックＬ_kは、ひとつ前
のサンプル時刻ｋ−2までのパスメトリックの値Ｌ_k−2
を用いて、次の数式（１）、数式（２）のように表せ
る。

【００２６】

【数１】

【００２７】

【数２】

【００２８】このメトリックを計算しながら最適なパス
を出力するためには、自乗器が３個、加算器が６個、コ
ンパレータが２個必要となる。さらに、パスを記憶して
おくためのシリアルシフト／パラレルロードレジスタが
必要となる。そこで、パスメトリックを忠実に計算して
いくのではなく、回路を簡単にするためにWoodらの報告
した差動メトリックを用いたアルゴリズムを使用する。

【００２９】ここで、状態が二つしかない場合のビタビ
アルゴリズムについて考察する。ビタビアルゴリズムと
は、ある時刻ｋにおける各々の状態について、そこに至
るまでの尤度がもっとも大きくなるようなパスをひとつ
にしぼりながら、データを決定していくものである。前
述した復号回路（デコーダ）は、それを忠実に実現する
ためのものである。

【００３０】一例として、状態が二つしかない場合、そ
の時点で生き残るブランチは、次に示す３通りのパター
ンしかありえない。状態＜−1＞→状態＜−1＞かつ状態＜−1＞→状態＜＋1
＞状態＜−1＞→状態＜−1＞かつ状態＜＋1＞→状態＜＋1
＞状態＜＋1＞→状態＜＋1＞かつ状態＜＋1＞→状態＜−1
＞

【００３１】したがって、状態＜＋1＞→状態＜−1＞か
つ状態＜−1＞→状態＜＋1＞のパターンはありえないな
いことが容易にわかる。これらのパターンをそれぞれ→
↑、→→、→↓と書くことにする。そして、それぞれの
ブランチについて、これらのうち、どのパターンが生き
残るのかを、パスメトリックを計算しながら判定してい
くわけである。ここで、いま状態は二つしかないから、
それぞれのパスメトリックの差は次の数式（３）で表さ
れる。

【００３２】

【数３】

【００３３】この数式（３）に着目して、これを用いて
どのパターンが生き残るかを判定できるか否かを考えて
みる。前述した数式（１）、（２）から次の数式（４）
の関係が成立する。

【００３４】

【数４】

【００３５】この場合、４ｙ_k−ΔＬ_k−₂が共通なの
で、この値を４および−４と比較してその大小を判定す
ることにより、どちらのブランチを選択したかがわか
る。これを計算することで、前に述べたどのパターンの
ブランチが生き残っているかを判定することが可能であ
る。つまり、パスメトリックそのものを計算しなくて
も、差動メトリックを計算すれば、その過程でパスを決
定することができるのである。前述した数式（３）か
ら４ｙ_k−ΔＬ_k−₂の値によって３通りに場合分けをし
てかくと、次の数式（５）のように表される。

【００３６】

【数５】

【００３７】さらに、ΔＬ_k＝４ｙ_p−４βとおいて変数
変換すると、次の数式（６）のように表すことができ
る。

【００３８】

【数６】

【００３９】ここで、βと４ｙ_pの意味を考えてみる。
βは、次の数式（７）で表される値をとる。

【００４０】

【数７】

【００４１】βは直前の状態遷移候補（location ｐ）
での遷移のパターンを表している。つまり、現在の時刻
からさかのぼって最初の平行パス以外の遷移（→↑又は
→↓）が候補として考えられる地点での、遷移の種類を
表している。一方、ｙ_pは、そのときのｙの値である。

【００４２】例えば、ひとつ前（つまり確定していない
最後のブランチ）に→↑がおきたらしいときには、β＝
＋１となり、そのときの判定条件およびβとｙ_pの更新
ルールは図６に示すようになる。つまり、βの表す意味
は、式の上でいうと、判定するためのしきい値にオフセ
ットを加える役割をしていると見ることができる。

【００４３】このように、ひとつ前（location ｐ）の
状態遷移候補と現在のサンプル地点（location k）にお
ける遷移との確からしさを比較し、より確からしい方を
新たな状態遷移候補としながら判定を繰り返していく。
判定に敗れたほうは遷移がなかったとみなされるわけで
あるから、ｐ地点又はｋ地点の情報を更新できるよう
に、パスを記憶しておくメモリはランダムアクセスがで
きる必要がある。

【００４４】このようなアルゴリズムに基づいて回路を
実現すると、そのブロック図は図７のようになる。図７
において、記録チヤンネルからの再生データは奇数列サ
ンプルおよび偶数列サンプルに分けられて演算処理が行
われ、図７では一例として偶数列サンプルの場合を詳細
に示している。すなわち、記録チヤンネルからの偶数列
サンプルはスイッチ２１を介して減算回路２２およびレ
ジスタ２３に供給される。レジスタ２３は一つ前の状態
遷移候補ｙ_pの値を記憶し、減算回路２２は偶数列サン
プルからレジスタ２３の値を減算して比較回路（コンパ
レータ）２４に出力する。

【００４５】比較回路２４にはしきい値である＋２、
０、−２が与えられ、減算回路２２からの出力とβを記
憶しているレジスタ２５からの出力とに対して、演算処
理を行う。ここで、比較回路２４の動作は次の表２、表
３の様にすれば良く、比較回路２４からは表２、表３に
示す出力データが出力される。

【００４６】

【表２】

【００４７】

【表３】

【００４８】２６はＰＬＬクロックに基づいて動作し、
ｋを記憶するアドレスレジスタ、２７はｐを記憶するア
ドレスレジスタ、２８はｋあるいはｐを選択（セレク
ト）する選択回路、２９は選択回路２８の出力をアドレ
スとして比較回路２４からの出力データ（ＲＡＭデー
タ）を記憶するＲＡＭ、３０は基準クロックに基づいて
カウントアップするカウンタで、カウンタ３０の出力を
アドレスとしてＲＡＭ２９のデータが読み出されて、ス
イッチ３１に送られる。スイッチ３１は奇数列サンプル
および偶数列サンプルを元の配列に戻し、データ出力が
得られる。

【００４９】このような構成を用いれば、自乗器は０
個、加算器は１個、コンパレータは２個で済むことにな
る。ただし、そのほかにパスを記憶しておくためのＲＡ
Ｍ２９を用意する必要がある。この回路に対し、ある信
号が入力された場合の動作例について次に掲げておく。
なお、ＲＡＭとは、ＲＡＭ２９を指す。

【００５０】動作例図８のような入力波形が観測された場合、コンパレータ
（比較回路２４）の動作、各パラメータの変化の様子を
以下に示す。ただし、初期値はｙ_p＝−２、β＝−１と
する。ｋ＝０：入力ｋ₀＝１．６ｙ_k−ｙ_p＞２なので、条件Ｆであったと判断できる。つ
まり、上向きの発散（以下、適宜divergenceという）で
あるから、βを＋１にし、ｐ＝０、ｙ_p＝ｙ₀とする。

【００５１】ｋ＝１：入力ｋ₁＝０．２ −２＜ｙ_k−ｙ_p≦０なので、条件Ｂであったと判断でき
る。つまり、平行パスということになるので、β、ｙ_p
はそのままで、アドレス１にデータ０を書き込む。

【００５２】ｋ＝２：入力ｋ₂＝−０．２ −２＜ｙ_k−ｙ_p≦０なので、条件Ｂであったと判断でき
る。つまり、平行パスということになるので、β、ｙ_p
はそのままで、アドレス２にデータ０を書き込む。

【００５３】ｋ＝３：入力ｋ₃＝２ｙ_k−ｙ_p＞２なので、条件Ｃであったと判断できる。つ
まり、上向きのdiverg-enceであるから、βを＋１に
し、ｐ＝３、ｙ_p＝ｙ₃とする。ここでは、前の候補が敗
れたわけであるから、ＲＡＭのアドレス０に、データ０
を書き込む。

【００５４】ｋ＝４：入力ｋ₄＝０．２ −２＜ｙ_k−ｙ_p≦０なので、条件Ｂであったと判断でき
る。つまり、平行パスということになるので、β、ｙ_p
はそのままで、アドレス４にデータ０を書き込む。

【００５５】ｋ＝５：入力ｋ₅＝−０．４ｙ_k−ｙ_p＞−２なので、条件Ａであったと判断できる。
つまり、下向きのdive-rgenceであるから、βを−１に
し、ｐ＝５、ｙ_p＝ｙ₅とする。ここでは、前の候補は正
しかったことになるから、ＲＡＭのアドレス３に、デー
タ１を書き込む。

【００５６】ｋ＝６：入力ｋ₆＝−０．２０≦ｙ_k−ｙ_p≦＋２なので、条件Ｅであったと判断でき
る。つまり、平行パスということになるので、β、ｙ_p
はそのままで、アドレス６にデータ０を書き込む。

【００５７】ｋ＝７：入力ｋ₇＝−２．０ｙ_k−ｙ_p≦０なので、条件Ｄであったと判断できる。つ
まり、下向きのdiverg-enceであるから、βを−１に
し、ｐ＝７、ｙ_p＝ｙ₇とする。ここでは、前の候補が敗
れたわけであるから、ＲＡＭのアドレス５に、データ０
を書き込む。

【００５８】ｋ＝８：入力ｋ₈＝０．２０≦ｙ_k−ｙ_p≦＋２なので、条件Ｅであったと判断でき
る。つまり、平行パスということになるので、β、ｙ_p
はそのままで、アドレス８にデータ０を書き込む。

【００５９】次に、３値レベル検出の回路について述べ
る。これについては、ビタビデコーダのサブセットの形
で容易に実現できる。すなわち、現時点でのサンプル値
のみに着目してデコードするわけであるから、一つ前の
状態遷移候補ｙ_pやｐの値などを記憶しておく必要がな
い。また、同様にβの値も不要になる。したがって、３
値レベル検出回路は図９のようにして構成される。

【００６０】図９において、記録チヤンネルからの再生
データは奇数列サンプルおよび偶数列サンプルに分けら
れて演算処理が行われ、図９では一例として偶数列サン
プルの場合を詳細に示している。すなわち、記録チヤン
ネルからの偶数列サンプルはスイッチ４１を介して比較
回路４２に供給される。比較回路４２にはしきい値であ
る＋１、−１が与えられ、偶数列サンプルをこれらのし
きい値＋１、−１と比較して演算処理が行われ、比較結
果はＲＡＭデータとしてＲＡＭ４３に記憶される。

【００６１】４４はＰＬＬクロックに基づいて動作し、
ｋを記憶するアドレスレジスタであり、ＲＡＭ４３はア
ドレスレジスタ４４の出力をアドレスとして比較回路４
２からの出力データ（ＲＡＭデータ）を記憶する。４５
は基準クロックに基づいてカウントアップするカウンタ
で、カウンタ４５の出力をアドレスとしてＲＡＭ４３の
データが読み出されて、スイッチ４６に送られる。スイ
ッチ４６は奇数列サンプルおよび偶数列サンプルを元の
配列に戻し、データ出力が得られる。

【００６２】ここで、偶数系列と奇数系列に分ける部
分、およびこれらを再び一つの系列に戻す部分は、先の
ビタビデコーダと共有できる。また、デコードした結果
をＲＡＭ４３に書き込むためのアドレスレジスタ４４
（ｋを記憶するもの）や、これを読み出すのに必要なコ
ントロール回路も共有することにより回路規模をほとん
ど増やすことなく、ビタビデコーダに３値レベル検出回
路としての機能を付加することができる。

【００６３】以上のようにしてビタビデコーダと３値レ
ベル検出回路を同時に実現し、これらのデコード結果を
比較し、異なるものをエラーと見なす回路を付加するこ
とにより、エラーの数をカウントすることができるよう
になる。このブロック図を図１０に示す。

【００６４】図１０において、パーシャルレスポンス方
式を利用して例えば磁気記録媒体に記録された所定の記
録データをアナログ信号で再生した再生信号は、アナロ
グデジタル変換を行うＡ／Ｄ変換回路５１に与えられ、
Ａ／Ｄ変換回路５１はアナログである再生信号をＡ／Ｄ
変換し、デジタルのデータ入力としてビタビデコーダ５
２および３値レベル検出回路を５３に出力する。

【００６５】具体的には、Ａ／Ｄ変換回路５１は再生信
号の信号レベルが立ち上がりおよび立ち下がる周期で、
出力信号の信号レベルをデジタル値に変換し、その結果
得られる入力データをビタビデコーダ５２および３値レ
ベル検出回路を５３に出力する。ビタビデコーダ５２お
よび３値レベル検出回路５３は上述した方法により、こ
れらの機能を同時に実現する１つの回路として構成でき
る。

【００６６】比較回路（エラー検出手段に相当）５４
は、ビタビデコーダ５２および３値レベル検出回路５３
のデコード結果を比較し、そのデコード結果をを出力す
るとともに、異なるものをエラーと見なすエラー検出結
果をカウンタ５５に出力する。カウンタ５５はコントロ
ール回路５６からの指令に基づいてエラー数をカウント
し、カウント結果をエラー数として出力する。

【００６７】このようにして検出したビットエラーの数
は、３値レベル検出をしたときのエラーの数にほぼ等し
い。実際のデコード結果はビタビデコーディングしたも
のを用いるので、これらの変換テーブルを持っておけ
ば、ビタビデコーダ５２からの出力にエラーがどの程度
含まれているかを容易に推定できることになる。

【００６８】すなわち、記録装置の評価装置として使用
することができるばかりでなく、受信側の装置のみでエ
ラーを測定できるので、ドライブ単体で自己診断ができ
る。つまり、デコード結果にエラーが大量に発生したよ
うな場合には、誤り訂正回路が誤訂正をしないように、
あらかじめデコードされたデータ全体を無効にするとい
ったような情報を誤り訂正回路に対して送ることもでき
る。

【００６９】誤り訂正を行う回路ブロックの例を図１１
に示す。図１１において、再生信号をアナログデジタル
変換したものであるデータ入力は、デコーダ６１に入力
される。デコーダ６１は、例えば前述したビタビデコー
ダと３値レベル検出回路を同時に実現する機能を有し、
入力されるデータをビタビデコーダと３値レベル検出に
よってデコードし、デコード結果として誤り訂正回路６
２に出力する。

【００７０】ビタビデコーダと３値レベル検出とのデコ
ード結果はエラー検出回路６３によって比較されて、異
なるものがエラーと見なされ、エラー検出回路６３の検
出結果は、例えばリトライ・異常検出信号などとしてコ
ントローラ６４に出力される。コントローラ６４はエラ
ー検出回路６３の検出結果に基づいて誤り訂正回路６２
の出力をコントロールし、例えばホストコンピュータに
制御信号を出力する。

【００７１】例えば、誤り訂正回路６２ではｋ個までの
エラーを訂正できるような仕様になっていたとしたと
き、本検出方式で検出されたビットエラーの個数がｎ個
あり、その結果ビタビデコーディングしたデータにｍ個
のエラーが予測されるような状況があったとき、ｍ＞ｋ
のときには訂正ができないことが推定される。

【００７２】通常訂正できないときには、訂正不能であ
るということを検出する回路が設けられており、これに
よって誤訂正を防ぐようになっているが、誤りがある特
殊なパターンになったときには誤訂正の可能性もある確
率で存在する。

【００７３】誤訂正は記憶装置でもっとも避けなくては
ならないことであるから、あらかじめｍ＞ｋのときには
訂正回路自体を無効にし、訂正不能であるとみなしてリ
トライを繰り返すといったアルゴリズムをとることによ
って、誤訂正の確率を非常に小さくすることも可能であ
る。すなわち、エラー検出結果に基づいて誤り訂正回路
６２の動作モードが切換えられる。なお、記録された情
報が音楽情報や画像情報であったような場合には、エラ
ーが多く予測されるときには補間の処理を行わせるよう
なこともできる。

【００７４】このように、ここで得られた誤り情報をド
ライブの中で正しく情報を再生するのに用いることの他
に、ホストコンピュータに送ることにより、当該セクタ
のエラーの個数を外部からモニタすることができるよう
になる。つまり、長時間の使用になどにより、ある特定
のセクタにエラーが多くなってきたような場合には、そ
のセクタが完全に読めなくなる前に、あらかじめ他のセ
クタに情報を移し、そのセクタをバッドセクタとして２
度と使用しないようにすることもできる。

【００７５】また、メディア全体にエラーが多くなって
きたような場合には、そろそろメディアの寿命が近づい
ているということ（装置自体の故障状態を示唆する情
報）をユーザーに知らせることもできる。

【００７６】なお、本発明の適用はパーシャルレスポン
ス方式を利用するものであれば、磁気テープのような磁
気記録媒体のみならず、光記録媒体に記録した所定の記
録データを再生するようになされた磁気又は光再生装置
に適用できる。また、上記実施例はデジタルビデオ信号
を再生する場合の例であるが、本発明はこれに限らず、
種々のデジタル信号を再生する場合に広く適用すること
ができる。

【００７７】

【発明の効果】以上説明したように、本発明によれば、
レベル検出とビダビデコードの回路を最大限に共通化
し、殆ど回路規模を大きくすることなく、両者の機能を
同時に実現することができ、ビットエラーレートの測定
を低コストで手軽に実現することができる。また、記録
したはずの正しいデータを持っている必要がなく、情報
再生装置のドライブ単体でエラーレートを自己診断する
ことができる。すなわち、受信側の回路のみで、エラー
を自己検出できる。その結果、この情報を使って次段の
ＥＣＣなどのブロックにエラー情報を伝えるなどの利用
を図ることができる。

【図面の簡単な説明】

【図１】本発明に係る情報再生装置の一実施例のパーシ
ャルレスポンスを説明する図である。

【図２】同実施例におけるパーシャルレスポンスの逆変
換を行う装置の例を示す図である。

【図３】同実施例における情報再生装置の信号レベルの
態様を示す図である。

【図４】同実施例における情報再生のためのデコード態
様結果を示す図である。

【図５】同実施例における情報再生のトレリスダイアグ
ラムを示す図である。

【図６】同実施例における情報再生のビタビアルゴリズ
ムを説明する図である。

【図７】同実施例における情報再生のビタビアルゴリズ
ムを実現する回路例を示すブロック図である。

【図８】同実施例における情報再生の入力波形の一例を
示す図である。

【図９】同実施例における３値レベル検出の回路例を示
すブロック図である。

【図１０】同実施例における情報再生の回路例を示すブ
ロック図である。

【図１１】同実施例における誤り訂正を行う回路例を示
すブロック図である。

【符号の説明】

１〜３演算回路１１プリコーダー１２記録チヤンネル回路１３、１５演算処理回路１６、６１デコーダ２１、３１、４１、４６スイッチ２２減算回路２３、２５レジスタ２４、４２比較回路（コンパレータ）２６、２７、４４アドレスレジスタ２８選択回路２９、４３ＲＡＭ３０、４５、５５カウンタ５１Ａ／Ｄ変換回路５２ビタビデコーダ５３３値レベル検出回路５４比較回路（エラー検出手段）５６コントロール回路６２誤り訂正回路６３エラー検出回路６４コントローラ

Claims

(57)【特許請求の範囲】

【請求項１】パーシャルレスポンス方式を利用して記
録媒体に記録された所定の記録データを再生する情報再
生装置において、前記記録媒体から再生された再生信号の信号レベルを所
定周期でデジタル信号に変換するアナログデジタル変換
回路と、前記アナログデジタル変換回路から出力される出力デー
タに基づいて前記再生信号をビタビ復号により復号する
ビタビ復号回路と、前記再生信号の信号レベルを所定の基準値と比較して復
号するレベル検出復号回路と、前記ビタビ復号回路による復号データと、前記レベル検
出復号回路による復号データとを比較し、これらの不一
致を検出するエラー検出手段と、を備えたことを特徴と
する情報再生装置。
【請求項２】前記ビタビ復号回路又は前記レベル検出
復号回路から出力される復号データに対して誤り訂正を
施す誤り訂正回路を有し、前記エラー検出手段の検出結果に基づいて、該誤り訂正
回路の動作モードを切り換えることを特徴とする請求項
１記載の情報再生装置。
【請求項３】前記エラー検出手段の検出結果に基づい
て、装置自体の故障状態を示唆する情報を外部に出力す
る出力手段を有することを特徴とする請求項１又は２記
載の情報再生装置。
【請求項４】パーシャルレスポンス方式を利用して記
録媒体に記録された所定の記録データを再生して得られ
る再生信号の信号レベルを所定周期でデジタル信号に変
換するアナログデジタル変換回路と、前記アナログデジタル変換回路から出力される出力デー
タに基づいて前記再生信号をビタビ復号により復号する
ビタビ復号回路と、前記再生信号の信号レベルを所定の基準値と比較して復
号するレベル検出復号回路と、前記ビタビ復号回路による復号データと、前記レベル検
出復号回路による復号データとを比較し、これらの不一
致を検出するエラー検出手段と、を備えたことを特徴と
するビットエラー測定装置。